JPH07307631A - Automatic output controller - Google Patents

Automatic output controller

Info

Publication number
JPH07307631A
JPH07307631A JP12061494A JP12061494A JPH07307631A JP H07307631 A JPH07307631 A JP H07307631A JP 12061494 A JP12061494 A JP 12061494A JP 12061494 A JP12061494 A JP 12061494A JP H07307631 A JPH07307631 A JP H07307631A
Authority
JP
Japan
Prior art keywords
value
control
output
weighting
output control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12061494A
Other languages
Japanese (ja)
Inventor
Manabu Shibata
学 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12061494A priority Critical patent/JPH07307631A/en
Publication of JPH07307631A publication Critical patent/JPH07307631A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To improve the accuracy of an automatic output controller and to lower power consumption by accelerating automatic output control at the time of rising burst signals by weighting coefficient control and further holding an output signal level without the degradation of modulation accuracy at stable time. CONSTITUTION:In first and second weighting means 43 and 45, for burst input to an output control mechanism 41, the weighting amount of the means 43 is made large and the weighting amount of the means 45 is made small at the time of starting burst. Then, as the time elapses, the weighting amount of the means 43 is made smaller and the weighting amount of the means 45 is made larger. In such a manner, an average value is calculated while following up input signals at a high speed in a calculation means 46 at the time of starting the burst, a control value from a control value generation means 47 is sent to the output control mechanism 41 corresponding to the value and the output signal level is converged to a target value at a high speed. On the other hand, when the time elapses after the start of the burst, even for the noise fluctuation of the input signals for which the time series of signals in the past are dominant in average value calculation, an output control operation is stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は無線通信機器などに用い
られる自動出力制御(APC:Automatic Power Contro
l)装置に関するものである。TDMA方式の移動通信端
末などのようなバースト出力を行う無線通信機器におい
ては、バースト出力を行う際、その出力は一定レベル
で、なおかつ変調精度が良いことが要求され、また、機
器として小型、低消費電力、低コストなものが要求され
る。これに伴い、自動出力制御装置は高精度、高安定
度、小型化、調整の容易さが必要とされる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic power control (APC: Automatic Power Control) used in a wireless communication device or the like.
l) Concerning the device. In a wireless communication device that performs burst output, such as a TDMA mobile communication terminal, when performing burst output, the output is required to have a constant level and good modulation accuracy, and the device is small and low in size. Power consumption and low cost are required. Accordingly, the automatic output control device is required to have high accuracy, high stability, downsizing, and easy adjustment.

【0002】[0002]

【従来の技術】従来の自動出力制御装置の構成を図3に
示す。図中、71は信号源、72は入力信号のパワーレ
ベルを制御して出力する制御機構、73は所定の基準値
を保持する比較基準記憶回路、74は比較基準記憶回路
73の基準値を設定・変更する基準調整回路、78は制
御機構72の出力信号を検波してその振幅値を出力する
検波部、79は検波部78で検波した出力信号の振幅値
を処理に適当な大きさに調整する振幅リファレンス調整
部、77は振幅リファレンス調整部79の出力信号を積
分(平均化)する積分回路、75は積分回路77からの
積分出力と比較基準記憶回路73からの基準値とを比較
してその差分あるいは大小の関係などの比較結果を出力
する比較器、76は比較器75からの比較結果を積分
(平均化)して制御機構72に制御信号として送る積分
回路である。
2. Description of the Related Art The structure of a conventional automatic output control device is shown in FIG. In the figure, 71 is a signal source, 72 is a control mechanism that controls and outputs the power level of an input signal, 73 is a comparison reference storage circuit that holds a predetermined reference value, and 74 is a reference value of the comparison reference storage circuit 73. A reference adjustment circuit to be changed, 78 is a detection unit that detects the output signal of the control mechanism 72 and outputs its amplitude value, and 79 is an amplitude value of the output signal detected by the detection unit 78 that is adjusted to an appropriate size for processing. An amplitude reference adjusting unit, 77 an integrating circuit for integrating (averaging) the output signal of the amplitude reference adjusting unit 79, and 75 comparing the integrated output from the integrating circuit 77 with the reference value from the comparison reference storage circuit 73. A comparator for outputting the comparison result such as the difference or the magnitude relation, and 76 is an integrating circuit for integrating (averaging) the comparison result from the comparator 75 and sending it as a control signal to the control mechanism 72.

【0003】この従来の自動出力制御装置では、制御機
構72の出力信号を、検波部78によりエンベロープ検
波して高周波成分を除いて振幅成分を抽出し、さらに振
幅リファレンス調整部79で振幅値を適当な大きさに調
整した後に、ノイズ成分やエンベロープの揺らぎ成分を
除去するために積分回路77に通す。積分回路77によ
り滑らかになった振幅信号は比較器75により比較基準
記憶回路73からの基準値と比較され、その差分あるい
は大小を比較結果とし、この比較結果をさらに積分回路
76に通すことによって主信号の変調精度等に影響が出
ない程度までエンベロープの揺らぎを抑える。この積分
回路76から出た出力信号を制御機構72に制御信号と
して加えることにより出力レベルが一定になる。このよ
うにフィードバックループを構成することで、出力レベ
ルが一定になるよう調整している。
In this conventional automatic output control device, the output signal of the control mechanism 72 is envelope-detected by the detection unit 78 to remove the high frequency component to extract the amplitude component, and the amplitude reference adjustment unit 79 further adjusts the amplitude value appropriately. After being adjusted to a proper size, the signal is passed through an integrating circuit 77 to remove noise components and envelope fluctuation components. The amplitude signal smoothed by the integration circuit 77 is compared with the reference value from the comparison reference storage circuit 73 by the comparator 75, and the difference or the magnitude thereof is used as a comparison result. The fluctuation of the envelope is suppressed to the extent that the signal modulation accuracy is not affected. By adding the output signal output from the integrating circuit 76 to the control mechanism 72 as a control signal, the output level becomes constant. By configuring the feedback loop in this way, the output level is adjusted to be constant.

【0004】[0004]

【発明が解決しようとする課題】従来の自動出力制御装
置では、フィードバックループの内部にエンベロープの
揺らぎを除去するための積分回路77、76が入ってお
り、この積分回路の存在によりフィードバックループ自
身にて信号伝達に時間の遅れが生じる。このため、バー
スト信号が入力されたときには、バーストの立上りにお
いては、その急速な立上りのレベル変化にフィードバッ
クループが追従できずに応答ができない。あるいは、そ
の時間の遅れ分だけ初期値によっては逆の制御がかか
り、正常なレベルを出力できないという欠点がある。
In the conventional automatic output control device, integrating circuits 77 and 76 for removing the fluctuation of the envelope are provided inside the feedback loop. Due to the existence of the integrating circuit, the feedback loop itself is provided. As a result, a time delay occurs in signal transmission. Therefore, when the burst signal is input, at the rising edge of the burst, the feedback loop cannot follow the level change of the rapid rising edge and cannot respond. Alternatively, there is a drawback in that a reverse control is applied depending on the initial value by the delay of that time, and a normal level cannot be output.

【0005】このため積分回路を取り除く方法も考えら
れるが、この場合、出力信号のエンベロープの瞬間的な
揺らぎなどに対してもフィードバックループが作動して
しまうため安定度が低下し、変調精度の劣化を生じると
いう問題が生じていた。
Therefore, a method of removing the integrating circuit is conceivable, but in this case, the feedback loop operates even for momentary fluctuation of the envelope of the output signal, so that the stability is lowered and the modulation accuracy is deteriorated. There was a problem of causing.

【0006】また、積分回路を持つ場合においても、初
期値をある程度調整したものでは、擬似的に応答ができ
ない時間でのレベルは正常に見えるが、やはり応答がで
きていないため、温度等の変動あるいは周波数によるば
らつき調整の精度により誤差が大きくなる。この誤差が
生じている場合、ループゲインによっては制御が上限側
または下限側にへばりつき、大きな誤差となって表れる
場合があるという問題を生じていた。
Further, even if the integrating circuit is provided, if the initial value is adjusted to some extent, the level looks normal during the time when no pseudo response is possible. Alternatively, the error increases due to the accuracy of the variation adjustment due to the frequency. When this error occurs, there is a problem that the control may stick to the upper limit side or the lower limit side depending on the loop gain, and may appear as a large error.

【0007】本発明は上述の諸問題点に鑑みてなされた
ものであり、その目的とするところは、バースト信号の
立上りに高速に応答して自動出力制御を行え、さらに立
上り後の安定時には入力信号の揺らぎ等に対しても安定
な出力信号レベルを保てる自動出力制御装置を提供する
ことにある。
The present invention has been made in view of the above problems, and an object of the present invention is to perform automatic output control in response to a rising edge of a burst signal at high speed, and to input when stable after rising. An object of the present invention is to provide an automatic output control device capable of maintaining a stable output signal level even with respect to signal fluctuations and the like.

【0008】[0008]

【課題を解決するための手段】図1は本発明にかかる原
理説明図である。上述の課題を解決するために、本発明
においては、一つの形態として、制御値に応じて入力信
号のパワーを調整して出力する出力制御機構41と、出
力制御機構41の出力信号の大きさを検出する検出手段
42と、検出手段42で検出した出力信号に重み付けを
する第1の重み付け手段43と、過去の出力信号系列の
平均値を保持する保持手段44と、保持手段44に保持
した過去の出力信号の時系列の平均値に重み付けをする
第2の重み付け手段45と、第1、第2の重み付け手段
43、45の出力信号から出力信号の時系列の平均値を
算出して保持手段44に送る算出手段46と、算出手段
44で算出した平均値に基づいて出力制御機構41の出
力パワーが一定となるように出力制御機構41に与える
制御値を生成する制御値生成手段47とを備え、第1、
第2の重み付け手段43、45は、出力制御機構41へ
のバースト入力に対して、バーストの開始時に第1の重
み付け手段43の重み付け量を大きく、第2の重み付け
手段45の重み付け量を小さくし、それからの時間の経
過とともに次第に第1の重み付け手段43の重み付け量
を小さく、第2の重み付け手段44の重み付け量を大き
くするように構成した自動出力制御装置が提供される。
FIG. 1 is a diagram illustrating the principle of the present invention. In order to solve the above-mentioned problem, in one aspect of the present invention, an output control mechanism 41 that adjusts and outputs the power of an input signal according to a control value, and an output signal magnitude of the output control mechanism 41. Of the output signal detected by the detection means 42, a holding means 44 for holding the average value of the past output signal series, and a holding means 44. The second weighting means 45 for weighting the time series average value of the past output signals, and the time series average value of the output signals are calculated and held from the output signals of the first and second weighting means 43, 45. The calculation means 46 for sending to the means 44, and the control value generation means 4 for generating a control value to be given to the output control mechanism 41 so that the output power of the output control mechanism 41 becomes constant based on the average value calculated by the calculation means 44. Equipped with a door, first,
The second weighting means 43, 45 increase the weighting amount of the first weighting means 43 and decrease the weighting amount of the second weighting means 45 for the burst input to the output control mechanism 41 at the start of the burst. An automatic output control device is provided in which the weighting amount of the first weighting unit 43 is gradually reduced and the weighting amount of the second weighting unit 44 is gradually increased with the passage of time.

【0009】また、本発明においては、他の形態とし
て、制御値に応じて入力信号のパワーを調整して出力す
る出力制御機構と、この出力制御機構の出力信号の大き
さを検出する検出手段と、この検出手段で検出した出力
信号の平均値を、バーストの立上り時は入力信号に高速
に、立上り後は緩やかに追随して算出するフィルタ手段
と、このフィルタ手段で算出した平均値に基づいて出力
制御機構の出力パワーが一定となるように出力制御機構
に与える制御値を生成する制御値生成手段とを備えた自
動出力制御装置が提供される。
Further, in another aspect of the present invention, an output control mechanism for adjusting and outputting the power of an input signal according to a control value and a detection means for detecting the magnitude of the output signal of the output control mechanism. Based on the average value calculated by this filter means, the average value of the output signal detected by this detection means is calculated by following the input signal at a high speed at the burst rising and gently following the rising signal. The automatic output control device is provided with: a control value generation unit that generates a control value to be given to the output control mechanism so that the output power of the output control mechanism becomes constant.

【0010】上述の自動出力制御装置において、制御値
生成手段は、比較基準値を保持する基準値保持手段と、
算出手段で算出した平均値と基準値保持手段の基準値と
を比較してその比較結果値を出力する比較手段と、この
比較結果値対応に出力制御機構の出力パワーが一定に収
束するような制御値を記憶して置き比較手段からの比較
結果値に対応して読み出された制御値を出力制御機構に
送る制御値記憶手段とで構成することができる。
In the above-mentioned automatic output control device, the control value generation means includes reference value holding means for holding a comparison reference value,
Comparing means for comparing the average value calculated by the calculating means with the reference value of the reference value holding means and outputting the comparison result value, and the output power of the output control mechanism is converged to a constant value corresponding to the comparison result value. The control value storage means may store the control value and store the control value corresponding to the comparison result value from the comparison means and send the control value to the output control mechanism.

【0011】また、上述の自動出力制御装置において、
比較手段は算出手段で算出した平均値と基準値保持手段
の基準値とを比較してその差分値を出力するように構成
し、制御値記憶手段には比較手段からの差分値対応に出
力制御機構の出力パワーが所望の目的値になるような制
御値を記憶して置き、比較手段からの差分値に対応して
該制御値記憶手段から制御値を読み出して出力制御機構
の出力信号の大きさを目的値に高速に収束させるように
構成することができる。
In the above automatic output control device,
The comparison means is configured to compare the average value calculated by the calculation means with the reference value of the reference value holding means and output the difference value, and the control value storage means outputs control corresponding to the difference value from the comparison means. A control value is stored so that the output power of the mechanism reaches a desired target value, and the control value is read from the control value storage means corresponding to the difference value from the comparison means to obtain the output signal of the output control mechanism. Can be configured to quickly converge to a target value.

【0012】また、上述の自動出力制御装置において、
比較手段は算出手段で算出した平均値と基準値保持手段
の基準値とを比較してその差分値を出力するように構成
し、差分値が通常の動作範囲外となったことによりバー
スト開始時などの第1、第2の重み付け手段の重み付け
量の調整のタイミングを判別するように構成することが
できる。
In the above automatic output control device,
The comparison means is configured to compare the average value calculated by the calculation means with the reference value of the reference value holding means and output the difference value, and when the difference value is out of the normal operation range It is possible to determine the timing of adjusting the weighting amounts of the first and second weighting means such as.

【0013】また、上述の自動出力制御装置において、
制御値生成手段は少なくとも信号周波数または機器温度
を含む条件に対応して制御値を生成できるように構成
し、稼働時にはその条件対応に制御値を読み出して該出
力制御機構を制御するように構成することができる。
In the above automatic output control device,
The control value generation means is configured to generate a control value corresponding to a condition including at least a signal frequency or device temperature, and is configured to read the control value corresponding to the condition and control the output control mechanism during operation. be able to.

【0014】また、上述の自動出力制御装置において、
第1、第2の重み付け手段の重み付け量の初期値と最終
値および移行速度を外部から任意に設定する重み付け情
報設定手段を備えることができる。
In the above automatic output control device,
It is possible to provide weighting information setting means for externally setting the initial value and the final value of the weighting amounts of the first and second weighting means and the transition speed.

【0015】また上述の自動出力制御装置において、制
御値記憶手段に制御値データを書き込むための書込み制
御手段を内蔵するよう構成することができる。
Further, the above-mentioned automatic output control device can be constructed so as to incorporate a write control means for writing the control value data in the control value storage means.

【0016】[0016]

【作用】本発明の自動出力制御装置においては、第1、
第2の重み付け手段43、45は、出力制御機構41へ
のバースト入力に対して、バーストの開始時に第1の重
み付け手段43の重み付け量を大きく、第2の重み付け
手段45の重み付け量を小さくし、それからの時間の経
過とともに次第に第1の重み付け手段43の重み付け量
を小さく、第2の重み付け手段44の重み付け量を大き
くする。これにより、バーストの開始時には算出手段4
6により入力信号に高速に追随してその平均値が算出さ
れて、その値に対応して制御値生成手段47から制御値
が出力制御機構41に送られてその出力信号レベルが目
的値に高速に収束される。一方、バースト立上り後の時
間経過と共に平均値算出において過去の信号の時系列が
支配的になって入力信号のノイズ的な変動等に対しても
自動出力制御の動作が安定的になる。
In the automatic output control device of the present invention, the first,
The second weighting means 43, 45 increase the weighting amount of the first weighting means 43 and decrease the weighting amount of the second weighting means 45 for the burst input to the output control mechanism 41 at the start of the burst. , The weighting amount of the first weighting means 43 is gradually decreased, and the weighting amount of the second weighting means 44 is gradually increased. As a result, at the start of the burst, the calculation means 4
6, the input signal is tracked at high speed to calculate its average value, and the control value generation means 47 sends the control value to the output control mechanism 41 corresponding to the calculated value, and the output signal level becomes the target value at high speed. Is converged to. On the other hand, the time series of the past signal becomes dominant in the average value calculation with the lapse of time after the rise of the burst, and the operation of the automatic output control becomes stable even with respect to noise-like fluctuations of the input signal.

【0017】上述の動作は、入力信号の時系列に対する
平均値の算出に、バーストの立上り時に入力信号に高速
に、立上り後は緩やかに追随して算出する各種のフィル
タ手段を用いても実現できる。
The above-described operation can be realized by using various filter means for calculating the average value of the input signal with respect to time series, which calculates at high speed at the rising edge of the burst and gently following the rising edge. .

【0018】また制御値生成手段を、上述の基準値保持
手段と比較手段と制御値記憶手段とで構成すると、基準
値保持手段の基準値を変更することで出力制御機構の出
力信号のレベルを任意の大きさに容易に変えることがで
きる。
If the control value generating means is composed of the reference value holding means, the comparing means and the control value storing means, the level of the output signal of the output control mechanism can be changed by changing the reference value of the reference value holding means. It can be easily changed to any size.

【0019】また、比較手段が出力した差分値(大き
さ)に対応して、制御値記憶手段に出力制御機構の出力
パワーが所望の目的値になるような制御値を記憶して置
けば、比較手段からの差分値に対応して出力制御機構の
出力信号の大きさを目的値に即座に収束させることが可
能になる。
If a control value is stored in the control value storage means corresponding to the difference value (magnitude) output by the comparison means, the output power of the output control mechanism becomes a desired target value. The magnitude of the output signal of the output control mechanism can be immediately converged to the target value corresponding to the difference value from the comparison means.

【0020】また、この比較手段の差分値が通常の動作
範囲外となったことにより、バースト開始時などの第
1、第2の重み付け手段の重み付け量の調整のタイミン
グを判別することができる。
Further, since the difference value of the comparing means is out of the normal operation range, it is possible to determine the timing of adjusting the weighting amounts of the first and second weighting means at the start of the burst.

【0021】また、制御値生成手段を信号周波数または
機器温度などを含む条件に対応して制御値を生成できる
ように構成しておけば、稼働時にはその条件対応に制御
値を読み出して出力制御機構を制御することができ、そ
れらの条件の違いによる誤差を抑圧することができる。
Further, if the control value generating means is constructed so as to generate a control value corresponding to a condition including a signal frequency or equipment temperature, the control value is read out in accordance with the condition during operation to output the output control mechanism. Can be controlled, and an error due to the difference in these conditions can be suppressed.

【0022】また、重み付け情報設定手段を備えること
により第1、第2の重み付け手段の重み付け量の初期値
と最終値および移行速度を外部から任意に設定すること
ができ、それにより各種の入力信号に適した制御が容易
に可能となる。
Further, by providing the weighting information setting means, the initial value and the final value of the weighting amounts of the first and second weighting means and the transition speed can be arbitrarily set from the outside, whereby various input signals can be set. It is possible to easily perform control suitable for.

【0023】また、制御値記憶手段に制御値データを書
き込むための書込み制御手段を内蔵するよう構成するこ
とができ、これにより、必要に応じ適宜に制御値を更新
でき、精度の高い制御が可能となる。
Further, the control value storage means can be constructed so as to have a built-in write control means for writing the control value data, whereby the control value can be appropriately updated as required and highly accurate control is possible. Becomes

【0024】[0024]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図2には本発明の一実施例としての自動出力制御
装置の構成が示される。図中、1は信号源であり、信号
源1からの信号は増幅器2、電圧制御アッテネータ3を
経て出力信号として出力される。ここで、増幅器2と電
圧制御アッテネータ3は信号源1からの出力信号のパワ
ーレベルを調整する調整機構として動作する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 shows the configuration of an automatic output control device as an embodiment of the present invention. In the figure, 1 is a signal source, and the signal from the signal source 1 is output as an output signal via an amplifier 2 and a voltage control attenuator 3. Here, the amplifier 2 and the voltage control attenuator 3 operate as an adjusting mechanism for adjusting the power level of the output signal from the signal source 1.

【0025】電圧制御アッテネータ3から出力された出
力信号は一部が分岐されて増幅器4を経て検波器5に入
力される。検波器5はRF(高周波)帯で入力された信
号をエンベロープ検波してベースバンド信号に変換して
出力する。A/D変換器6はベースバンド信号の振幅値
をA/D変換した後に乗算器7に入力する。
A part of the output signal output from the voltage control attenuator 3 is branched and input to the wave detector 5 via the amplifier 4. The detector 5 envelope-detects a signal input in the RF (high frequency) band, converts it into a baseband signal, and outputs it. The A / D converter 6 A / D-converts the amplitude value of the baseband signal and then inputs it to the multiplier 7.

【0026】この乗算器7は入力された振幅値に重み付
け係数を乗じて加算器9に出力する。この加算器9の出
力信号は遅延器10と減算器13にそれぞれ入力され
る。遅延器10の出力信号は乗算器8に入力され、この
乗算器8で重み付け係数が乗じられてから加算器9に入
力されて、前述の乗算器7からの出力信号と加算され
る。この乗算器7、8、加算器9、遅延器10で構成さ
れる回路は、入力信号の時系列を平均化する積分器とし
ての機能を持つ。
The multiplier 7 multiplies the input amplitude value by a weighting coefficient and outputs it to the adder 9. The output signal of the adder 9 is input to the delay device 10 and the subtractor 13, respectively. The output signal of the delay device 10 is input to the multiplier 8. The weighting coefficient is multiplied by the multiplier 8 and then input to the adder 9 to be added to the output signal from the multiplier 7. The circuit composed of the multipliers 7 and 8, the adder 9, and the delay device 10 has a function as an integrator that averages the time series of the input signal.

【0027】比較基準用メモリ12は比較用の基準値を
記憶するEEPROMなどの書き換え可能なROMであ
る。この基準値は電圧制御アッテネータ3からの出力信
号のパワーレベルを所望値に設定するための値であり、
書込みバッファ11を通じて外部から基準値データを与
えることで任意の大きさに設定することができる。この
比較基準用メモリ12からの基準値は減算器13に入力
される。
The comparison reference memory 12 is a rewritable ROM such as an EEPROM for storing reference values for comparison. This reference value is a value for setting the power level of the output signal from the voltage control attenuator 3 to a desired value,
It can be set to an arbitrary size by externally supplying reference value data through the write buffer 11. The reference value from the comparison reference memory 12 is input to the subtractor 13.

【0028】減算器13は上記の基準値と加算器9から
の出力信号との差分を計算する回路であり、その差分値
は制御値メモリ14にアドレス信号として入力される。
この制御値メモリ14は入力された差分値の大きさにそ
れぞれ対応して、その差分値に対して電圧制御アッテネ
ータ3の出力側のレベルを一定値に収束させる方向の制
御値を記憶するEEPROMなどの書き換え可能なRO
Mであり、後述するように書込み制御部27からの切替
え信号により書込みモードと読出しモードとが切り替え
られ、書込みモードの時には減算器13からの差分値を
アドレスとしてアッテネータ制御用データメモリ29か
らの制御値データを記憶するよう制御される。また読出
しモードの時には、減算器13からの差分値をアドレス
として制御値メモリ14から読み出された制御値は、D
/A変換器15を経てアナログ信号に変換された後に電
圧制御アッテネータ3に制御電圧として入力される。
The subtractor 13 is a circuit for calculating the difference between the above reference value and the output signal from the adder 9, and the difference value is input to the control value memory 14 as an address signal.
The control value memory 14 corresponds to the magnitude of the input difference value, and stores the control value in the direction of converging the output side level of the voltage control attenuator 3 to a constant value with respect to the difference value. Rewritable RO
M, as will be described later, the write mode and the read mode are switched by a switching signal from the write control unit 27, and in the write mode, the control from the attenuator control data memory 29 using the difference value from the subtractor 13 as an address. Controlled to store value data. In the read mode, the control value read from the control value memory 14 using the difference value from the subtractor 13 as an address is D
After being converted into an analog signal via the / A converter 15, it is input to the voltage control attenuator 3 as a control voltage.

【0029】17は高速クロック源であり、その発生す
るクロックは変調データに対して数倍〜数十倍の速度を
持つものである。この高速クロック源17からのクロッ
クはカウンタ18、A/D変換器6、遅延器10等に動
作クロックとして供給される。16は外部クロックバッ
ファ、18はカウンタであり、カウンタ18は動作クロ
ックの供給を高速クロック源17から受けることも、ま
た外部クロックバッファ16を介して外部から受けるこ
とも可能になっている。このカウンタ18の出力は加算
器21、減算器23に入力される。
A high-speed clock source 17 generates a clock having a speed several times to several tens times that of the modulated data. The clock from the high-speed clock source 17 is supplied to the counter 18, the A / D converter 6, the delay device 10, etc. as an operation clock. Reference numeral 16 is an external clock buffer, and 18 is a counter. The counter 18 can receive the supply of the operation clock from the high-speed clock source 17 or from the outside via the external clock buffer 16. The output of the counter 18 is input to the adder 21 and the subtractor 23.

【0030】22は乗算器8が入力信号に乗算する係数
(重み付け量)を保持する係数保持部、21は係数保持
部22で保持する係数を算出する加算器、24は乗算器
7が入力信号に乗算する係数(重み付け量)を保持する
係数保持部、23は係数保持部24で保持する係数を算
出する減算器、19は加算器21および減算器23で加
減算するデータの初期値を保持するクリア時データ保持
部、20は加算器21および減算器23で初期値から逐
次に加減算する定数の設定値を保持する設定値保持部、
26は加算器21および減算器23の保持データをクリ
アするクリア制御部26である。
Reference numeral 22 is a coefficient holding unit for holding a coefficient (weighting amount) by which the multiplier 8 multiplies the input signal, 21 is an adder for calculating the coefficient held by the coefficient holding unit 22, and 24 is an input signal for the multiplier 7. A coefficient holding unit for holding a coefficient (weighting amount) to be multiplied by 23, a subtractor 23 for calculating a coefficient held by the coefficient holding unit 24, and 19 an initial value of data to be added / subtracted by the adder 21 and the subtractor 23. A clear data holding unit, 20 is a set value holding unit that holds set values of constants that are sequentially added and subtracted from the initial values by the adder 21 and the subtractor 23,
A clear control unit 26 clears the data held in the adder 21 and the subtractor 23.

【0031】27は制御値メモリ14への制御値の書込
みなどを含む装置全体の制御を行う書込み制御部、28
は信号源レベル制御データメモリであって信号源1の出
力レベルを制御するための信号源レベル制御データを保
持するROM等のメモリ、29はアッテネータ制御デー
タメモリであって電圧制御アッテネータ3の減衰量を制
御するアッテネータ制御用データ(アッテネータ制御電
圧)を保持するROM等のメモリである。この書込み制
御部27は、制御値メモリ14への制御値の書込み時に
は、制御値メモリ14に対して読出しモードから書込み
モードに切り替えてそのデータ出力を停止する制御を行
うと共に、信号源レベル制御データメモリ28から信号
源1に対して信号源レベル制御データを送り、またアッ
テネータ制御データメモリ29からD/A変換器15を
介して減算器23に対してアッテネータ制御電圧を送る
制御を行う。
Reference numeral 27 denotes a write control unit for controlling the entire apparatus including writing control values to the control value memory 14, and the like, 28
Is a signal source level control data memory, such as a ROM, which holds signal source level control data for controlling the output level of the signal source 1, 29 is an attenuator control data memory, which is the attenuation amount of the voltage control attenuator 3. It is a memory such as a ROM for holding attenuator control data (attenuator control voltage) for controlling the. When writing the control value to the control value memory 14, the write control unit 27 controls the control value memory 14 to switch from the read mode to the write mode to stop the data output, and also to control the signal source level control data. Control is performed to send signal source level control data from the memory 28 to the signal source 1, and to send an attenuator control voltage from the attenuator control data memory 29 to the subtractor 23 via the D / A converter 15.

【0032】以下、この実施例装置の動作を説明する。
信号源1から出力された変調波(RF波)は増幅器2で
増幅された後に、アナログ素子からなる電圧制御アッテ
ネータ3でレベル調整されて出力される。その出力信号
の一部は増幅器4側に分岐され、増幅器4で増幅された
後に検波器5へと送られる。検波器5では、RF入力信
号のエンベロープを検波することで高周波成分が除か
れ、ベースバンド信号のみとされた後にA/D変換器6
に入力されてディジタル信号となる。
The operation of the apparatus of this embodiment will be described below.
The modulated wave (RF wave) output from the signal source 1 is amplified by the amplifier 2 and then adjusted in level by the voltage control attenuator 3 including an analog element and output. A part of the output signal is branched to the amplifier 4 side, amplified by the amplifier 4, and then sent to the detector 5. In the detector 5, the high frequency component is removed by detecting the envelope of the RF input signal, and only the baseband signal is obtained, and then the A / D converter 6
To be a digital signal.

【0033】このディジタル信号は乗算器7へと送られ
る。乗算器7では入力信号に係数保持部24の係数デー
タ(重み付け量)を乗算し、その乗算結果を加算器9へ
と送る。この加算器9は乗算器7と乗算器8の出力信号
を加算し、その加算値は遅延器10を通して乗算器8に
入力される。この乗算器8では加算値に係数保持部22
の係数データ(重み付け量)を乗算する。この乗算器
7、8、加算器9、遅延器10で構成される回路は、以
下に説明するように入力信号の時系列を平均化する積分
回路として機能するものである。
This digital signal is sent to the multiplier 7. The multiplier 7 multiplies the input signal by the coefficient data (weighting amount) of the coefficient holding unit 24, and sends the multiplication result to the adder 9. The adder 9 adds the output signals of the multiplier 7 and the multiplier 8, and the added value is input to the multiplier 8 through the delay device 10. In the multiplier 8, the coefficient holding unit 22 stores the added value.
The coefficient data (weighting amount) of is multiplied. The circuit composed of the multipliers 7 and 8, the adder 9 and the delay device 10 functions as an integrating circuit for averaging the time series of the input signal as described below.

【0034】まず、係数保持部22、24の係数データ
について説明すると、この係数データはクリア時データ
保持部19、設定値保持部20、加算器21、減算器2
3、クリア制御部26等により次のように設定されて時
間経過と共に変化される。まず、クリア時データ保持部
19は加算器21での加算演算の際の初期値(この例で
は0.000)および減算器23での減算演算の際の初
期値(この例では1.000)を保持し、設定値保持部
20は加算器21および減算器23で順次に加減算して
いく一定の変化値(この例では0.002)を保持す
る。
First, the coefficient data in the coefficient holding units 22 and 24 will be described. The coefficient data are stored in the clear data holding unit 19, the set value holding unit 20, the adder 21, and the subtractor 2.
3. The setting is made as follows by the clear controller 26, etc., and is changed with the passage of time. First, the clear data holding unit 19 has an initial value (0.000 in this example) for addition operation in the adder 21 and an initial value (1.000 in this example) for subtraction operation in the subtractor 23. And the set value holding unit 20 holds a constant change value (0.002 in this example) that is sequentially added and subtracted by the adder 21 and the subtractor 23.

【0035】加算器21はカウンタ18のカウント値が
上がる毎に初期値(0.000)に対して設定値保持部
20の変化値(0.002)を加算し、その加算結果を
係数保持部22に保持する。よって、係数保持部22の
係数データはこの累算演算により0から0.002ずつ
逐次に増加していく。同様に、減算器23はカウンタ1
8のカウント値が上がる毎に初期値(1.000)に対
して設定値保持部20の変化値(0.002)を減算
し、その減算結果を係数保持部24に保持する。よっ
て、係数保持部24の係数データは1.000から0.
002ずつ逐次に減少していく。このようにして、上述
の加減算により係数保持部22、24の係数が変化する
ことになる。すなわち上述の具体例では、カウンタ18
の値が一つ変化すれば、係数保持部24の係数は1.0
00から0.998、係数保持部22の係数は0.00
0から0.002となり、カウンタ18の値が増加する
毎にこれらの係数が0.002ずつ減少・増加されてい
く。
The adder 21 adds the change value (0.002) of the set value holding unit 20 to the initial value (0.000) every time the count value of the counter 18 increases, and the addition result is added to the coefficient holding unit. Hold at 22. Therefore, the coefficient data of the coefficient holding unit 22 is sequentially increased from 0 by 0.002 by this accumulation operation. Similarly, the subtractor 23 uses the counter 1
Each time the count value of 8 increases, the change value (0.002) of the set value holding unit 20 is subtracted from the initial value (1.000), and the subtraction result is held in the coefficient holding unit 24. Therefore, the coefficient data of the coefficient holding unit 24 is from 1.000 to 0.
It is gradually decreased by 002. In this way, the coefficients of the coefficient holding units 22 and 24 are changed by the addition and subtraction described above. That is, in the above specific example, the counter 18
If the value of changes by one, the coefficient of the coefficient holding unit 24 becomes 1.0
00 to 0.998, the coefficient of the coefficient holding unit 22 is 0.00
From 0 to 0.002, these coefficients are decreased / increased by 0.002 each time the value of the counter 18 increases.

【0036】さらに、クリア制御部26により係数保持
部22、24の係数データはクリアされ、このクリア時
には加算器21と減算器23にはクリア時データ保持部
19からの初期値が入力され、よって係数保持部22、
24に保持される係数も初期値(すなわち係数保持部2
2に0.000、係数保持部24に1.000)とな
る。クリア時データ保持部19で保持する初期値デー
タ、設定値保持部20で保持する変化値は外部から任意
に設定することができる。
Further, the clear control unit 26 clears the coefficient data in the coefficient holding units 22 and 24, and at the time of this clearing, the initial values from the clearing time data holding unit 19 are input to the adder 21 and the subtractor 23. Coefficient holding unit 22,
The coefficient held in 24 is also the initial value (that is, the coefficient holding unit 2
2 becomes 0.000 and the coefficient holding unit 24 becomes 1.000). The initial value data held in the clear data holding unit 19 and the change value held in the set value holding unit 20 can be arbitrarily set from the outside.

【0037】このように係数保持部22、24の係数デ
ータが設定・変化されると、乗算器7で乗算される重み
付け量を100%→(任意の係数)%に、また乗算器8
で乗算される重み付け量を0%→(100−任意の係
数)%にと順次に変化させることができる。これにより
遅延器10に置かれるデータは乗算器8の係数が0%で
ない時すなわち、ある程度時間が経過した時には、それ
までの時間に入力された信号の時系列の平均値となり、
この遅延器10の平均値と乗算器7側からの新たな入力
信号に係数を乗じた値とを加算器9で加算することで、
更にその新たな入力信号を含めた新しい平均値が計算さ
れることになる。このときの乗算器7と8の係数の比率
によっては、乗算器7側の新たな入力信号が支配的にも
なるし、乗算器8側のそれ以前の入力信号の時系列の平
均値が支配的にもなる。
When the coefficient data in the coefficient holding units 22 and 24 is set and changed in this way, the weighting amount multiplied by the multiplier 7 is changed from 100% to (arbitrary coefficient)%, and the multiplier 8 is also added.
The weighting amount multiplied by can be sequentially changed from 0% to (100-arbitrary coefficient)%. As a result, when the coefficient of the multiplier 8 is not 0%, that is, when a certain amount of time has passed, the data placed in the delay device 10 becomes an average value of the time series of the signals input up to that time,
By adding the average value of the delay device 10 and the value obtained by multiplying the coefficient of the new input signal from the multiplier 7 side by the adder 9,
Further, a new average value including the new input signal will be calculated. Depending on the ratio of the coefficients of the multipliers 7 and 8 at this time, the new input signal on the multiplier 7 side becomes dominant, and the time series average value of the previous input signals on the multiplier 8 side is dominant. It also becomes a target.

【0038】よって、バーストの立上り時にクリア制御
部26で係数値をクリアするようにすれば、バースト立
上り時以前における信号源1が信号を出力していない時
点でのデータを全て捨てて立上り前の情報の影響を皆無
とし、バースト立上げ直後には乗算器7側の新たな入力
信号が支配的になって加算器9の平均値を遅延の無い状
態で急速に立ち上げることができ、一方、時間の経過と
共に乗算器8側の過去の入力信号の時系列(平均値)が
支配的となって加算器9から出力される平均値が安定的
になり、定常時におけるノイズやエンベロープの揺らぎ
等に対して機器の動作の安定化が可能になる。
Therefore, if the clear control unit 26 clears the coefficient value at the rise of the burst, all the data at the time when the signal source 1 is not outputting a signal before the rise of the burst is discarded and the data before the rise is increased. There is no influence of information, and the new input signal on the multiplier 7 side becomes dominant immediately after the burst rise, and the average value of the adder 9 can be rapidly risen without delay. With the passage of time, the time series (average value) of the past input signal on the multiplier 8 side becomes dominant, and the average value output from the adder 9 becomes stable, resulting in noise and fluctuations in the envelope in a steady state. On the other hand, the operation of the device can be stabilized.

【0039】この係数保持部22、24の係数の最終比
率、収束速度は、高速クロック源17のクロック速度、
カウンタ18の設定値、および設定値保持部20での係
数の変化値にて決定することができる。これらの値は外
部から任意に設定することができ、よって種々のシステ
ムに対応するようこれらの係数を適宜設定することがで
きる。
The final ratio and the convergence speed of the coefficients of the coefficient holding units 22 and 24 are the clock speed of the high-speed clock source 17,
It can be determined by the set value of the counter 18 and the change value of the coefficient in the set value holding unit 20. These values can be arbitrarily set from the outside, and thus these coefficients can be appropriately set so as to correspond to various systems.

【0040】加算器9で計算した平均値は次に減算器1
3に入力され、ここで比較基準用メモリ12からの基準
値との差分が計算される。計算した差分値は制御値メモ
リ14に読出しアドレスとして入力される。この制御値
メモリ14には後述するように、この差分の各値にそれ
ぞれ対応して電圧制御アッテネータ3の出力信号のレベ
ルが所定の一定値に収束するような電圧制御アッテネー
タ3の制御データが格納されている。よって、減算器1
3からの差分値をアドレスとして制御値メモリ14から
この制御データが読み出され、これがD/A変換器15
を経てアナログ制御電圧となって電圧制御アッテネータ
3に入力され、よって電圧制御アッテネータ3の出力信
号レベルは所定の一定値に収束するよう調節される。
The average value calculated by the adder 9 is then calculated by the subtractor 1
3 and the difference from the reference value from the comparison reference memory 12 is calculated here. The calculated difference value is input to the control value memory 14 as a read address. As will be described later, the control value memory 14 stores the control data of the voltage control attenuator 3 such that the level of the output signal of the voltage control attenuator 3 converges to a predetermined constant value corresponding to each value of the difference. Has been done. Therefore, the subtractor 1
This control data is read from the control value memory 14 using the difference value from 3 as an address, and this is read by the D / A converter 15
After that, an analog control voltage is input to the voltage control attenuator 3 and the output signal level of the voltage control attenuator 3 is adjusted so as to converge to a predetermined constant value.

【0041】以上の動作により、バースト信号の立上げ
時にはその立上げ時の変化にフィードバックループが高
速に追随して出力信号のレベルを安定化し、立上げ後の
時間の経過とともにノイズやエンベロープの揺らぎに対
して制御が引きずられないようにして動作の安定化を図
ることができる。
By the above operation, when the burst signal rises, the feedback loop quickly follows the change at the time of rise to stabilize the level of the output signal, and noise and envelope fluctuations occur with the passage of time after the rise. It is possible to stabilize the operation by preventing the control from being dragged.

【0042】次に制御値メモリ14への制御データの書
込みについて説明する。この書込みは書込み制御部2
7、信号源レベル制御データメモリ28、アッテネータ
制御データメモリ29等を用いて行われる。まず、書込
み制御部27から制御値メモリ14に対して制御信号を
送って制御値メモリ14を書込みモードに切り替え、制
御値メモリ14からデータが電圧制御アッテネータ3側
に出力されないようにする。また、係数保持部22、2
4の係数は乗算器8側の係数が支配的になるように設定
しておく。
Next, writing of control data to the control value memory 14 will be described. This writing is performed by the writing control unit 2
7. Signal source level control data memory 28, attenuator control data memory 29, etc. are used. First, the write control unit 27 sends a control signal to the control value memory 14 to switch the control value memory 14 to the write mode so that data is not output from the control value memory 14 to the voltage control attenuator 3. In addition, the coefficient holding units 22, 2
The coefficient 4 is set so that the coefficient on the multiplier 8 side becomes dominant.

【0043】次に、書込み制御部27は信号源レベル制
御データメモリ28を通して信号源1へ信号源レベル制
御データを送り、信号源1の出力レベルが所望のレベル
となるように制御する。この状態でアッテネータ制御デ
ータメモリ29を通して電圧制御アッテネータ3側へア
ッテネータ制御データをD/A変換器15でアナログ電
圧化して送る。この時の電圧制御アッテネータ3の出力
信号に対応して減算器13では差分値が計算される。
Next, the write controller 27 sends the signal source level control data to the signal source 1 through the signal source level control data memory 28, and controls so that the output level of the signal source 1 becomes a desired level. In this state, the attenuator control data is converted into an analog voltage by the D / A converter 15 and sent to the voltage control attenuator 3 side through the attenuator control data memory 29. The subtractor 13 calculates a difference value corresponding to the output signal of the voltage control attenuator 3 at this time.

【0044】よって、電圧制御アッテネータ3の出力信
号レベルを実測し、その出力レベルが所望値となった時
のアッテネータ制御データ(ここではV0 とする)を、
その時に出力される減算器13の差分値(ここではD0
とする)を書込みアドレスにして制御値メモリ14に書
き込む。さらにこのアッテネータ制御データ(V0 )を
中心にして上下の所定範囲(例えばV0 ±α)で段階的
に制御データ値を変化させ、その各制御データ値に対し
て得られた減算器13の差分値をアドレスにして対応す
る制御データ値を制御値メモリ14に書き込んでいく。
但し、この場合、各制御データに対するアドレスの変化
方向は基準となるアドレス(D0 )を中心にして逆方向
にする。
Therefore, the output signal level of the voltage control attenuator 3 is measured, and the attenuator control data (here, V 0 ) when the output level reaches a desired value is
The difference value of the subtracter 13 output at that time (here, D 0
Is written as a write address in the control value memory 14. Further, the control data value is changed stepwise in a predetermined upper and lower range (for example, V 0 ± α) around the attenuator control data (V 0 ) and the subtracter 13 obtained for each control data value. The difference value is used as an address and the corresponding control data value is written in the control value memory 14.
However, in this case, the changing direction of the address for each control data is set in the opposite direction centering on the reference address (D 0 ).

【0045】例えば、制御データ(V0 +α)に対して
差分(D0 +β)が得られたなら、その制御データ(V
0 +α)は基準の差分(D0 )を中心に差分(D0
β)を逆にした差分(D0 −β)をアドレスとして制御
値メモリ14に書き込み、反対に、制御データ(V0
α)に対して差分(D0 −β)が得られたなら、その制
御データ(V0 −α)は差分(D0 +β)をアドレスと
して制御値メモリ14に書き込む。
For example, if the difference (D 0 + β) is obtained with respect to the control data (V 0 + α), the control data (V
0 + α is the difference (D 0 +) centered on the reference difference (D 0 ).
The difference (D 0 −β) obtained by reversing β) is written as an address in the control value memory 14, and conversely, the control data (V 0 −).
When the difference (D 0 −β) is obtained for α), the control data (V 0 −α) is written in the control value memory 14 using the difference (D 0 + β) as an address.

【0046】なお、上述のように減算器13の出力信号
レベルが所望値になったことを実測してその時のアッテ
ネータ制御データを基準にして制御値メモリ14への書
込みを行う他に、計算で所望値となるアッテネータ制御
データを求め、その値を基準にするものであってもよ
い。
As described above, in addition to actually measuring that the output signal level of the subtractor 13 has reached the desired value and writing to the control value memory 14 using the attenuator control data at that time as a reference, calculation is also possible. Alternatively, attenuator control data having a desired value may be obtained and the value may be used as a reference.

【0047】このように制御値メモリ14にアッテネー
タ制御データを格納しておくと、通常動作時には、減算
器13の差分値に対して、電圧制御アッテネータ3の出
力信号レベルが所望の一定に収束するように制御値メモ
リ14から制御データが読み出されて、フィードバック
制御が行われる。
When the attenuator control data is stored in the control value memory 14 in this way, the output signal level of the voltage control attenuator 3 converges to a desired constant value with respect to the difference value of the subtractor 13 during normal operation. Thus, the control data is read from the control value memory 14 and the feedback control is performed.

【0048】この電圧制御アッテネータ3の制御データ
は各種条件毎にアドレスを変えて格納することができ
る。すなわち、例えば比較基準用メモリ12の種々の基
準値毎に上述の書込み処理を行い、その各基準値対応に
制御値メモリ14から制御データを読み出せるようにす
れば、すなわち各基準値もアドレスの一部に入れて制御
値メモリ14から制御データを読み出されるようにすれ
ば、比較基準用メモリ12に任意に設定した基準値に対
応して電圧制御アッテネータ3の出力信号レベルを設定
することができる。
The control data of the voltage control attenuator 3 can be stored by changing the address for each condition. That is, for example, if the above-described writing process is performed for each of various reference values of the comparison reference memory 12 and the control data can be read from the control value memory 14 in correspondence with each reference value, that is, each reference value is also stored in the address. If the control data is read out from the control value memory 14 as a part of the control value memory 14, the output signal level of the voltage control attenuator 3 can be set corresponding to the reference value arbitrarily set in the comparison reference memory 12. .

【0049】また、ループ外にある信号源1の出力レベ
ルを変化させることで、調整機構(増幅器2、電圧制御
アッテネータ3)の非直線性等の影響を制御値メモリ1
4の制御データ中に取り込むことができ、調整機構の誤
差を低減することが可能になる。
By changing the output level of the signal source 1 outside the loop, the influence of the non-linearity of the adjusting mechanism (amplifier 2, voltage control attenuator 3) and the like is controlled.
4 can be incorporated into the control data, and the error of the adjusting mechanism can be reduced.

【0050】また、信号源1からの信号周波数を種々に
変化させ、その各周波数毎に上述の処理を行って制御値
メモリ14に制御データを書き込み、稼働時にはその周
波数対応に制御値メモリ14から制御データを読み出せ
るようにすれば、信号周波数を変化させた場合にもその
信号周波数を外部から機器にデータ入力してやること
で、その信号周波数に対応した適切な自動出力制御がで
き、信号源1の信号周波数の違いに起因した誤差を抑え
ることができる。
Further, the signal frequency from the signal source 1 is variously changed, the above-described processing is performed for each frequency, and the control data is written in the control value memory 14, and when operating, the control value memory 14 corresponds to the frequency. If the control data can be read out, even if the signal frequency is changed, the signal frequency can be input to the device from the outside, so that appropriate automatic output control corresponding to the signal frequency can be performed. It is possible to suppress the error caused by the difference in the signal frequency of.

【0051】また、機器を種々の温度に変化させ、各温
度毎に上述の処理を行って制御値メモリ14に制御デー
タを書き込み、稼働時に各温度対応に制御値メモリ14
から制御データを読み出せるようにすれば、実際の稼働
時には温度検出器により機器の温度を検出してその温度
対応の制御データを読み出して電圧制御アッテネータ3
の制御を行うことで、温度変化に起因する誤差を抑える
ことができる。
Further, the equipment is changed to various temperatures, the above-mentioned processing is performed for each temperature, and the control data is written in the control value memory 14, and the control value memory 14 corresponding to each temperature during operation.
If the control data can be read from the voltage control attenuator 3 during actual operation, the temperature detector detects the temperature of the device and reads the control data corresponding to the temperature.
By performing the control of 1, the error caused by the temperature change can be suppressed.

【0052】このように、制御値メモリ14に各環境条
件下での制御データを書き込んでおくことにより、その
ループ内での誤差分を吸収し、精度のよいデータを作り
出すことができる。また、この実施例のように書込み制
御部27、信号源レベル制御データメモリ28、アッテ
ネータ制御データメモリ29等の制御データの書込み機
構を装置内に内蔵させ、例えば電源オン時などの任意の
時間にこの書込み機構を作動させて制御値メモリ14へ
の制御データの書込みを行うようにすれば、運用時の温
度変動、経年変化などによる機器の誤差を除去すること
ができる。
As described above, by writing the control data under each environmental condition in the control value memory 14, it is possible to absorb the error in the loop and to generate accurate data. Further, as in this embodiment, a control data writing mechanism such as a write control unit 27, a signal source level control data memory 28, and an attenuator control data memory 29 is built in the apparatus, and for example, at any time such as when the power is turned on. By operating this writing mechanism to write the control data to the control value memory 14, it is possible to eliminate the error of the device due to the temperature fluctuation during operation, the secular change and the like.

【0053】本発明の実施にあたっては種々の変形形態
が可能である。例えば、上述の実施例において、減算器
13から出力される差分値が通常の動作範囲外になった
こと、すなわち電圧制御アッテネータ3からの出力信号
レベルが大きく変動したことを検出する手段を設けて、
その検出時に乗算器7と乗算器8の係数をバースト立上
り時と同様に乗算器7側出力が支配的になるように変更
すれば、その変動した出力信号レベルを所望の目的値に
高速に収束させることが可能となる。この手法はバース
ト信号の開始を検出する手段としても利用でき、バース
ト開始のタイミングをループ内で自動的に判別してその
バーストに対して自動出力制御を行うことが可能とな
る。
Various modifications are possible in carrying out the present invention. For example, in the above-described embodiment, means is provided for detecting that the difference value output from the subtractor 13 is out of the normal operating range, that is, that the output signal level from the voltage control attenuator 3 has greatly changed. ,
If the coefficients of the multiplier 7 and the multiplier 8 are changed so that the output of the multiplier 7 side becomes dominant at the time of the detection as in the burst rising, the changed output signal level converges to a desired target value at high speed. It becomes possible. This method can also be used as a means for detecting the start of a burst signal, and it becomes possible to automatically determine the burst start timing in a loop and perform automatic output control for that burst.

【0054】検出手段の具体的な方法としては、例えば
制御値メモリ14のデータ中の1ビットを状態表示フラ
グとして用い、差分値が通常の動作範囲外となったアド
レスに対応するデータの状態表示フラグに“1”を立
て、書込み制御部27でこの状態表示フラグを監視して
いて、“1”を検出した時には乗算器7と乗算器8の係
数をバースト開始時と同様になるよう変更するなどの方
法がある。
As a concrete method of the detecting means, for example, 1 bit in the data of the control value memory 14 is used as a status display flag, and the status display of the data corresponding to the address whose difference value is out of the normal operation range is displayed. The flag is set to "1", and the write control unit 27 monitors this state display flag. When "1" is detected, the coefficients of the multipliers 7 and 8 are changed so as to be the same as those at the start of the burst. There is a method such as.

【0055】また、上述の実施例では書込み制御部2
7、信号源レベル制御データメモリ28、アッテネータ
制御データメモリ29等の制御データの書込み機構を装
置内に内蔵させたが、本発明はこれに限られるものでは
なく、これらの書込み機構を装置外部に備えて製造時あ
るいは工場出荷時等に制御データを書き込むようにする
こともでき、この場合、この書込み機構分のハードウェ
ア規模の削減、コストダウン、電流削減、実装面積の削
減ができる。この書込み制御機構を内蔵するか外部に置
くからは、その機器の用途、例えば精度が必要か、コス
トを抑える必要があるかなどにより判断すればよい。
Further, in the above embodiment, the write control unit 2
7. The control data writing mechanism, such as the signal source level control data memory 28 and the attenuator control data memory 29, is incorporated in the apparatus, but the present invention is not limited to this, and these writing mechanisms are external to the apparatus. The control data may be written at the time of manufacturing or factory shipment, and in this case, the hardware scale, the cost, the current, and the mounting area for the write mechanism can be reduced. Whether this writing control mechanism is built-in or provided externally may be determined depending on the application of the device, for example, whether accuracy is required or cost is required to be suppressed.

【0056】また、制御値メモリ14への制御データの
書込み方法も上述の実施例のものに限定されるものでは
なく、例えば各種の条件下に、減算器13からの差分値
に対応して、その時の電圧制御アッテネータ3の出力信
号レベルを所望の目的値に一度に収束させるように制御
データ(電圧制御アッテネータ3の減衰量)を持たせれ
ば、高速に目的値への収束が可能となる。また、制御デ
ータとしては差分の他に、例えば基準値に対する大小の
情報であってもよい。
Further, the method of writing the control data to the control value memory 14 is not limited to that of the above-mentioned embodiment, and for example, under various conditions, corresponding to the difference value from the subtractor 13, If control data (attenuation amount of the voltage control attenuator 3) is provided so that the output signal level of the voltage control attenuator 3 at that time converges to a desired target value at a time, the target value can be converged at high speed. In addition to the difference, the control data may be, for example, large or small information with respect to the reference value.

【0057】また、上述の実施例では、比較基準用メモ
リ12と減算器13をそれぞれ別々の部品で構成した
が、これらをディジタル化することにより減算器13を
テーブルに取り込み、一つの部品で構成することも可能
である。すなわち、この比較基準用メモリ12と減算器
13を、加算器9からの出力信号および書込みバッファ
からの出力信号をアドレスとして、それに対応する差分
値を保持するメモリで構成すればよい。
Further, in the above-mentioned embodiment, the comparison reference memory 12 and the subtractor 13 are composed of separate parts, but by digitizing these, the subtractor 13 is taken into the table and composed of one part. It is also possible to do so. That is, the comparison reference memory 12 and the subtracter 13 may be configured by a memory that holds the difference value corresponding to the output signal from the adder 9 and the output signal from the write buffer as addresses.

【0058】また、電圧制御アッテネータ3はアナログ
素子からなるものの他に、ディジタル化したものであっ
てもよい。この場合、電圧制御アッテネータ3に制御電
圧を供給する部分にD/A変換器が必要なくなる。な
お、以上の装置の各機能はLSI化して実現することが
可能である。
Further, the voltage control attenuator 3 may be a digitized one in addition to an analog element. In this case, the D / A converter is not required in the part that supplies the control voltage to the voltage control attenuator 3. Each function of the above device can be realized as an LSI.

【0059】[0059]

【発明の効果】以上に説明したように、本発明によれ
ば、重み付け係数制御によりバースト信号の立上りでの
自動出力制御を高速化することができ、さらに安定時に
は変調精度を劣化させることなく安定した出力信号レベ
ルを保つことができる。さらに、各種データを外部から
容易に設定・変更することができるので、重み付け係数
を任意に変化させることにより、各種信号に対応するこ
とができ、安定度も最適なものが選べる。また、、ルー
プ内の非直線性等のフィードバックループの情報をテー
ブルの制御データに反映させることにより、ループの不
確定さを排除でき、また信号源の周波数、機器の温度変
動等による誤差を抑えてこれに対する耐力を増強するこ
とができる。また、制御データの書込み機構を外部に置
いて外部から行うようにすれば、実装面積、消費電力の
削減が可能である。
As described above, according to the present invention, the automatic output control at the rising edge of the burst signal can be speeded up by the weighting coefficient control, and when stable, the modulation accuracy is stable without degrading the modulation accuracy. The output signal level can be maintained. Further, since various data can be easily set and changed from the outside, various signals can be dealt with by arbitrarily changing the weighting coefficient, and the optimum stability can be selected. Also, by reflecting the information of the feedback loop such as non-linearity in the loop in the control data of the table, the uncertainty of the loop can be eliminated, and the error due to the frequency of the signal source, the temperature change of the equipment, etc. can be suppressed. It is possible to increase the proof strength against this. Further, if the control data writing mechanism is placed outside and is performed from the outside, the mounting area and power consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る原理説明図である。FIG. 1 is a diagram illustrating the principle of the present invention.

【図2】本発明の一実施例としての自動出力制御装置を
示す図である。
FIG. 2 is a diagram showing an automatic output control device as one embodiment of the present invention.

【図3】従来の自動出力制御装置を示す図である。FIG. 3 is a diagram showing a conventional automatic output control device.

【符号の説明】[Explanation of symbols]

1 信号源 2、4 増幅器 3 電圧制御アッテネータ 5 検波器 6 A/D変換器 7、8 乗算器 9、21 加算器 10 遅延器 11 書込みバッファ 12 比較基準用メモリ 13、23 減算器 14 制御値メモリ 15 D/A変換器 16 外部クロックバッファ 17 高速クロック源 18 カウンタ 19 クリア時データ保持部 20 設定値保持部 22、24 係数保持部 27 書込み制御部 28 信号源レベル制御データメモリ 29 アッテネータ制御データメモリ 1 Signal Source 2, 4 Amplifier 3 Voltage Control Attenuator 5 Detector 6 A / D Converter 7, 8 Multiplier 9, 21 Adder 10 Delayer 11 Write Buffer 12 Comparison Reference Memory 13, 23 Subtractor 14 Control Value Memory 15 D / A converter 16 External clock buffer 17 High-speed clock source 18 Counter 19 Data holding unit at clear 20 Setting value holding unit 22, 24 Coefficient holding unit 27 Write control unit 28 Signal source level control data memory 29 Attenuator control data memory

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 制御値に応じて入力信号のパワーを調整
して出力する出力制御機構(41)と、 該出力制御機構の出力信号の大きさを検出する検出手段
(42)と、 該検出手段で検出した出力信号に重み付けをする第1の
重み付け手段(43)と、 過去の出力信号系列の平均値を保持する保持手段(4
4)と、 該保持手段に保持した過去の出力信号の時系列の平均値
に重み付けをする第2の重み付け手段(45)と、 該第1、第2の重み付け手段の出力信号から出力信号の
時系列の平均値を算出して該保持手段に送る算出手段
(46)と、 該算出手段で算出した平均値に基づいて該出力制御機構
の出力パワーが一定となるように該出力制御機構に与え
る制御値を生成する制御値生成手段(47)とを備え、 該第1、第2の重み付け手段は、該出力制御機構へのバ
ースト入力に対して、バーストの開始時に第1の重み付
け手段の重み付け量を大きく、第2の重み付け手段の重
み付け量を小さくし、それからの時間の経過とともに次
第に第1の重み付け手段の重み付け量を小さく、第2の
重み付け手段の重み付け量を大きくするように構成した
自動出力制御装置。
1. An output control mechanism (41) for adjusting and outputting the power of an input signal according to a control value, a detection means (42) for detecting a magnitude of an output signal of the output control mechanism, and the detection. First weighting means (43) for weighting the output signal detected by the means, and holding means (4) for holding the average value of the past output signal series.
4), second weighting means (45) for weighting the time series average value of the past output signals held in the holding means, and output signals from the output signals of the first and second weighting means. Calculating means (46) for calculating a time-series average value and sending it to the holding means, and for controlling the output control mechanism so that the output power of the output control mechanism becomes constant based on the average value calculated by the calculating means. Control value generating means (47) for generating a control value to be given, and the first and second weighting means of the first weighting means at the start of the burst with respect to the burst input to the output control mechanism. The weighting amount is increased, the weighting amount of the second weighting device is decreased, and the weighting amount of the first weighting device is gradually decreased and the weighting amount of the second weighting device is increased with the passage of time. Automatic output control device.
【請求項2】 制御値に応じて入力信号のパワーを調整
して出力する出力制御機構と、 該出力制御機構の出力信号の大きさを検出する検出手段
と、 該検出手段で検出した出力信号の平均値を、バーストの
立上り時は入力信号に高速に、立上り後は緩やかに追随
して算出するフィルタ手段と、 該フィルタ手段で算出した平均値に基づいて該出力制御
機構の出力パワーが一定となるように該出力制御機構に
与える制御値を生成する制御値生成手段とを備えた自動
出力制御装置。
2. An output control mechanism for adjusting and outputting the power of an input signal according to a control value, a detection means for detecting the magnitude of the output signal of the output control mechanism, and an output signal detected by the detection means. The output power of the output control mechanism is constant based on the average value calculated by the filter means, which calculates the average value of the output signal at high speed at the rising edge of the burst and slowly following the rising edge. And an output control mechanism for generating a control value to be given to the output control mechanism.
【請求項3】 該制御値生成手段は、 比較基準値を保持する基準値保持手段と、 該算出手段で算出した平均値と該基準値保持手段の基準
値とを比較してその比較結果値を出力する比較手段と、 該比較結果値対応に該出力制御機構の出力パワーが一定
に収束するような制御値を記憶して置き該比較手段から
の比較結果値に対応して読み出された制御値を該出力制
御機構に送る制御値記憶手段とからなる請求項1または
2記載の自動出力制御装置。
3. The control value generating means compares a reference value holding means for holding a comparison reference value, an average value calculated by the calculating means with a reference value of the reference value holding means, and a comparison result value thereof. And a control value such that the output power of the output control mechanism converges to a constant value corresponding to the comparison result value are stored and stored in correspondence with the comparison result value from the comparison means. 3. The automatic output control device according to claim 1, further comprising a control value storage means for sending a control value to the output control mechanism.
【請求項4】 該比較手段は該算出手段で算出した平均
値と該基準値保持手段の基準値とを比較してその差分値
を出力するように構成し、 該制御値記憶手段には該比較手段からの差分値対応に該
出力制御機構の出力パワーが所望の目的値になるような
制御値を記憶して置き、 該比較手段からの差分値に対応して該制御値記憶手段か
ら制御値を読み出して出力制御機構の出力信号の大きさ
を該目的値に高速に収束させるように構成した請求項3
記載の自動出力制御装置。
4. The comparison means is configured to compare the average value calculated by the calculation means with the reference value of the reference value holding means and output the difference value, and the control value storage means stores the difference value. A control value is stored so that the output power of the output control mechanism corresponds to a desired target value corresponding to the difference value from the comparison means, and the control value is controlled from the control value storage means according to the difference value from the comparison means. 4. A configuration in which the value is read out and the magnitude of the output signal of the output control mechanism is rapidly converged to the target value.
The automatic output control device described.
【請求項5】 該比較手段は該算出手段で算出した平均
値と該基準値保持手段の基準値とを比較してその差分値
を出力するように構成し、 該差分値が通常の動作範囲外となったことによりバース
ト開始時などの第1、第2の重み付け手段の重み付け量
の調整のタイミングを判別するように構成した請求項3
記載の自動出力制御装置。
5. The comparing means is configured to compare the average value calculated by the calculating means with the reference value of the reference value holding means and output the difference value, and the difference value is within a normal operating range. 4. The configuration according to claim 3, wherein the timing for adjusting the weighting amounts of the first and second weighting means at the start of the burst or the like is determined when it becomes outside.
The automatic output control device described.
【請求項6】 該制御値生成手段は少なくとも信号周波
数または機器温度を含む条件に対応して制御値を生成で
きるように構成し、稼働時にはその条件対応に制御値を
読み出して該出力制御機構を制御するように構成した請
求項1〜5の何れかに記載の自動出力制御装置。
6. The control value generating means is configured so as to generate a control value corresponding to a condition including at least a signal frequency or a device temperature, and during operation, the control value is read out in accordance with the condition to operate the output control mechanism. The automatic output control device according to claim 1, which is configured to control.
【請求項7】 該第1、第2の重み付け手段の重み付け
量の初期値と最終値および移行速度を外部から任意に設
定する重み付け情報設定手段を備えた請求項1〜6の何
れかに記載の自動出力制御装置。
7. The weighting information setting means for arbitrarily setting an initial value and a final value of a weighting amount of the first and second weighting means and a transition speed from the outside. Automatic output control device.
【請求項8】 該制御値記憶手段に制御値データを書き
込むための書込み制御手段を内蔵した請求項1〜7の何
れかに記載の自動出力制御装置。
8. The automatic output control device according to claim 1, further comprising write control means for writing control value data in the control value storage means.
JP12061494A 1994-05-10 1994-05-10 Automatic output controller Pending JPH07307631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12061494A JPH07307631A (en) 1994-05-10 1994-05-10 Automatic output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12061494A JPH07307631A (en) 1994-05-10 1994-05-10 Automatic output controller

Publications (1)

Publication Number Publication Date
JPH07307631A true JPH07307631A (en) 1995-11-21

Family

ID=14790609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12061494A Pending JPH07307631A (en) 1994-05-10 1994-05-10 Automatic output controller

Country Status (1)

Country Link
JP (1) JPH07307631A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006001433A1 (en) * 2004-06-29 2006-01-05 Matsushita Electric Industrial Co., Ltd. Distortion compensation circuit
JP2006149901A (en) * 2004-11-30 2006-06-15 Daiman:Kk Game machine
CN100345385C (en) * 2004-02-20 2007-10-24 日本电气株式会社 Mobile-communication equipment and transmission power control method
JP2009165188A (en) * 2009-04-23 2009-07-23 Nec Corp Mobile communication device and transmission power control method thereof
US8633735B2 (en) 2010-10-27 2014-01-21 Nihon Dempa Kogyo Co., Ltd. Signal level adjusting device and high-frequency apparatus

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100345385C (en) * 2004-02-20 2007-10-24 日本电气株式会社 Mobile-communication equipment and transmission power control method
US7328040B2 (en) 2004-02-20 2008-02-05 Nec Corporation Mobile-communication equipment and transmission power control method
WO2006001433A1 (en) * 2004-06-29 2006-01-05 Matsushita Electric Industrial Co., Ltd. Distortion compensation circuit
JP2006197537A (en) * 2004-06-29 2006-07-27 Matsushita Electric Ind Co Ltd Distortion compensation circuit
US7535310B2 (en) 2004-06-29 2009-05-19 Panasonic Corporation Distortion compensation circuit
US7915969B2 (en) 2004-06-29 2011-03-29 Panasonic Corporation Distortion compensating circuit
JP2006149901A (en) * 2004-11-30 2006-06-15 Daiman:Kk Game machine
JP2009165188A (en) * 2009-04-23 2009-07-23 Nec Corp Mobile communication device and transmission power control method thereof
JP4655158B2 (en) * 2009-04-23 2011-03-23 日本電気株式会社 Mobile communication device and transmission power control method thereof
US8633735B2 (en) 2010-10-27 2014-01-21 Nihon Dempa Kogyo Co., Ltd. Signal level adjusting device and high-frequency apparatus
US9300250B2 (en) 2010-10-27 2016-03-29 Nihon Dempa Kogyo Co., Ltd. Signal level adjusting device and high-frequency apparatus

Similar Documents

Publication Publication Date Title
KR101236018B1 (en) Method and system for controlling the gain of an amplifier by continuously alternating closed and open loop power control
EP1191817B1 (en) A hearing aid with adaptive microphone matching
JPH08125469A (en) Output controller for power amplifier
US7218258B2 (en) Method and system for mixed analog-digital automatic gain control
JP2001292189A (en) Gain adjuster
US20020027706A1 (en) Gain control device and method for erbium doped fiber amplifier
US20060023807A1 (en) Distortion compensating apparatus
EP1193865A2 (en) Distortion compensation apparatus and distortion compensation method
JPWO2018096919A1 (en) Output power stabilization circuit and high output amplifier using the same
JP2006109200A (en) Automatic gain control circuit and method therefor
JPH07307631A (en) Automatic output controller
US6429739B1 (en) Amplifier with feedback power control loop offset compensation
JPH11274949A (en) Transmission output stabilizing device
JPH08293748A (en) Automatic gain controller, mobile terminal equipment automatic gain control method
JP3069880B2 (en) Automatic transmission power control device for TDMA transmitter
US6782335B1 (en) Method and system for estimating input power in a cable modem network
US20050123079A1 (en) Receiver
US5898337A (en) Output signal level control circuit using different detecting sections in different output signal levels
JP5040924B2 (en) Distortion compensation device
JP4067361B2 (en) Gain control circuit and gain control method
JPH10322198A (en) Phase-locked loop circuit
JPH07245541A (en) Power amplifier
JPH11136057A (en) Fast alc circuit
JP2652559B2 (en) Level sweep device
JPH07264081A (en) Transmission output control circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011127