JPH0730084A - Two-dimensional contact image sensor - Google Patents
Two-dimensional contact image sensorInfo
- Publication number
- JPH0730084A JPH0730084A JP5195566A JP19556693A JPH0730084A JP H0730084 A JPH0730084 A JP H0730084A JP 5195566 A JP5195566 A JP 5195566A JP 19556693 A JP19556693 A JP 19556693A JP H0730084 A JPH0730084 A JP H0730084A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- thin film
- light
- film transistor
- dimensional contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ファクシミリ、スキャ
ナ、光学式文字読取装置等の画像入力装置に用いられる
2次元密着型イメージセンサに係り、特に、感度を向上
させ、消費電力を低減し、スイッチング特性が良好な2
次元密着型イメージセンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a two-dimensional contact type image sensor used in an image input device such as a facsimile, a scanner, an optical character reading device, etc., and particularly, to improve sensitivity and reduce power consumption, Good switching characteristics 2
A three-dimensional contact type image sensor.
【0002】[0002]
【従来の技術】従来の画像読取装置には、CCD(電荷
結合素子)センサ或いはMOS型センサ等をライン状の
1次元に形成したICセンサを用いて、ICセンサ上の
原稿像を縮小結像させて読み取る縮小型イメージセンサ
や、原稿幅と同程度の長尺状にフォトダイオード等の受
光素子を配列した1次元イメージセンサを用いて、セン
サ上に等倍正立像を結像させて読み取る等倍センサ等が
あった。2. Description of the Related Art In a conventional image reading apparatus, an IC sensor in which a CCD (charge coupled device) sensor or a MOS sensor is formed in a linear one-dimensional form is used to reduce an image of an original on the IC sensor. For example, a reduction-type image sensor that scans by scanning or a one-dimensional image sensor in which light-receiving elements such as photodiodes are arranged in a length that is approximately the same as the width of the original is used to form and read an equal-magnification erect image on the sensor. There were double sensors and so on.
【0003】しかし、縮小型イメージセンサは、原稿幅
をICセンサのチップ長にまで縮小結像させるため、長
い光路長が必要であり、また、レンズ周辺部の収差等の
問題があった。また、等倍センサは、縮小センサと比較
すると光路長は短くなるが、等倍正立像を結像させるた
めに設けられるオプティカルファイバーレンズアレイが
高価であり、更に、色収差等の問題があった。However, the reduction-type image sensor requires a long optical path length in order to reduce the image width of the document to the chip length of the IC sensor, and has a problem such as aberration in the peripheral portion of the lens. Further, the 1x sensor has a shorter optical path length than the reduction sensor, but the optical fiber lens array provided for forming an 1x erect image is expensive, and there is a problem such as chromatic aberration.
【0004】そこで、上記の問題を解決するものとし
て、現在、完全密着型の1次元イメージセンサが知られ
ている。図7は、1次元完全密着型イメージセンサの模
式断面説明図である。尚、以下では、1次元完全密着型
イメージセンサを単に1次元密着型イメージセンサと呼
ぶことにする。1次元密着型イメージセンサは、透明基
板1上に光電変換部である受光素子2が複数個、原稿幅
と同じ長さに長尺状に配列されて受光素子アレイが形成
されており、各受光素子2の間には採光部3が形成さ
れ、全体が透明保護膜4で覆われた構成となってる。Therefore, as a solution to the above problem, a full contact type one-dimensional image sensor is currently known. FIG. 7 is a schematic cross-sectional explanatory view of the one-dimensional perfect contact image sensor. In the following, the one-dimensional perfect contact image sensor will be simply referred to as the one-dimensional contact image sensor. In the one-dimensional contact image sensor, a plurality of light receiving elements 2 which are photoelectric conversion units are arranged on a transparent substrate 1 in a lengthwise shape having the same length as the document width to form a light receiving element array. A lighting portion 3 is formed between the elements 2 and is entirely covered with a transparent protective film 4.
【0005】上記構成の1次元密着型イメージセンサで
は、基板1の裏面から採光部3を通って入射した光は、
透明保護膜4上にセットされた原稿5の面で反射され、
原稿の明暗に応じた反射光が受光素子2に入射して光電
流が発生し、この光電流を受光素子毎に読み取って画像
信号を得るようになっていた。In the one-dimensional contact type image sensor having the above-mentioned structure, the light incident from the back surface of the substrate 1 through the lighting portion 3 is
It is reflected by the surface of the original 5 set on the transparent protective film 4,
Reflected light according to the brightness of the original enters the light receiving element 2 to generate a photocurrent, and the photocurrent is read for each light receiving element to obtain an image signal.
【0006】そして、1次元イメージセンサによる2次
元画像の読み取り動作(走査)は、1次元センサの読み
取り方向(主走査方向)に電気的に走査すると同時に、
主走査方向と直行する方向(副走査方向)に、原稿又は
1次元センサのいずれかを、機械的手段によって相対的
に移動させることによって行われている。一般的に、原
稿を搬送するタイプはファクシミリ等に用いられ、セン
サユニットを移動させるタイプはスキャナ等に用いられ
ている。Then, the reading operation (scanning) of the two-dimensional image by the one-dimensional image sensor electrically scans in the reading direction (main scanning direction) of the one-dimensional sensor and at the same time,
This is performed by moving either the document or the one-dimensional sensor relatively by a mechanical means in a direction orthogonal to the main scanning direction (sub-scanning direction). In general, a type that conveys a document is used in a facsimile or the like, and a type that moves a sensor unit is used in a scanner or the like.
【0007】しかし、原稿を搬送するタイプでは原稿が
シート状のものに限定され、センサユニットを移動する
タイプでは装置全体が大型になると共に、センサ部の形
状が限定されるために密着型のイメージセンサを適用す
ることに適しておらず、また、どちらも高性能の機械的
走査手段と、照射光をセンサ上面の原稿面に導く光学系
が必要であるためコストが高くなってしまうという問題
があった。[0007] However, the original is limited to a sheet-like type for conveying the original, and the entire type of the type for moving the sensor unit is large, and the shape of the sensor part is limited. The problem is that it is not suitable for applying a sensor, and both require high-performance mechanical scanning means and an optical system that guides irradiation light to the document surface on the upper surface of the sensor, resulting in high cost. there were.
【0008】更に、1次元密着型イメージセンサでは、
同一のセンサをライン毎に繰り返して用いるため、信号
電荷の読み残しや光応答特性の低下等によって解像度が
低下してしまう問題があり、また、蓄積時間が1ライン
の走査速度に対応しているため、高速度で読み取る場合
には信号電荷が小さくなり、S/N比が低下してしまう
という問題があった。Further, in the one-dimensional contact type image sensor,
Since the same sensor is repeatedly used for each line, there is a problem that resolution is lowered due to unread signal charges, deterioration of photoresponse characteristics, and the like, and the accumulation time corresponds to the scanning speed of one line. Therefore, when reading at high speed, there is a problem that the signal charge becomes small and the S / N ratio decreases.
【0009】そこで、上記1次元密着型イメージセンサ
の問題を解決するものとして、例えば、図8に示すよう
な2次元密着型イメージセンサが提案されている。図8
は、2次元密着型イメージセンサの等価回路図である。
2次元密着型イメージセンサは、図8に示すように、行
方向と列方向の2次元に配列された画素7から成る受光
エリア7′と、各行を選択的に走査するゲート線10及
び各列を選択的に走査するデータ線9と、ゲート線10
が接続するシフトレジスタ14と、データ線9が接続す
るアナログマルチプレクサ13とから構成されている。Therefore, as a solution to the problem of the one-dimensional contact image sensor, for example, a two-dimensional contact image sensor as shown in FIG. 8 has been proposed. Figure 8
FIG. 4 is an equivalent circuit diagram of a two-dimensional contact image sensor.
As shown in FIG. 8, the two-dimensional contact type image sensor includes a light receiving area 7'consisting of pixels 7 arranged two-dimensionally in the row and column directions, a gate line 10 for selectively scanning each row and each column. Data line 9 for selectively scanning the gate and gate line 10
Are connected to the shift register 14, and the analog multiplexer 13 to which the data line 9 is connected.
【0010】次に、2次元密着型イメージセンサの1画
素の構成について図9及び図10を用いて説明する。図
9は、2次元密着型イメージセンサの1画素の平面説明
図であり、図10は、図9のB−B′部分の断面説明図
である。各画素は、図9及び図10に示すように、基板
1上に形成された光電変換部である受光素子2と、スイ
ッチング素子である薄膜トランジスタ(TFT)6と、
採光部3とから構成されており、そして、画素の周囲に
は、行方向にゲート電極18に接続するゲート線10、
列方向にソース電極に接続するデータ線9と受光素子に
接続するバイアス線11、更に列方向に薄膜トランジス
タのゲート電極18の上部の半導体活性層(チャネル領
域20′)を覆う遮光層12の配線が形成されている。
ここで、バイアス線11は、受光素子2の下部の金属電
極15にバイアス電圧を供給するものである。Next, the structure of one pixel of the two-dimensional contact image sensor will be described with reference to FIGS. 9 and 10. 9 is a plan explanatory view of one pixel of the two-dimensional contact image sensor, and FIG. 10 is a sectional explanatory view of a BB ′ portion of FIG. As shown in FIGS. 9 and 10, each pixel includes a light receiving element 2 which is a photoelectric conversion portion formed on a substrate 1, a thin film transistor (TFT) 6 which is a switching element,
And a gate line 10 connected to the gate electrode 18 in the row direction around the pixel.
The data line 9 connected to the source electrode in the column direction, the bias line 11 connected to the light receiving element, and the wiring of the light shielding layer 12 covering the semiconductor active layer (channel region 20 ') above the gate electrode 18 of the thin film transistor in the column direction are formed. Has been formed.
Here, the bias line 11 supplies a bias voltage to the metal electrode 15 below the light receiving element 2.
【0011】そして、上記構成の2次元密着型イメージ
センサにおいては、基板1の裏側から採光部3を通って
入射した光は、原稿面で反射されて受光素子2の受光部
に達し、ここで原稿の明暗に応じた反射光によって光電
流が発生し、発生した光電流に対応した電荷が受光素子
の寄生容量等に蓄積され、薄膜トランジスタ6のオン/
オフにより蓄積された電荷を転送して電気信号として出
力して画像信号を読み出されるようになっていた。In the two-dimensional contact type image sensor having the above structure, the light incident from the back side of the substrate 1 through the light collecting portion 3 is reflected by the document surface and reaches the light receiving portion of the light receiving element 2, where A photocurrent is generated by the reflected light according to the brightness of the document, and charges corresponding to the generated photocurrent are accumulated in the parasitic capacitance of the light receiving element, etc.
The image signal is read out by transferring the electric charge accumulated by turning it off and outputting it as an electric signal.
【0012】ここで、遮光層12は、アルミニウム(A
l)から成り、薄膜トランジスタの半導体活性層20に
光が入射して光電変換を起こすのを防ぐために、半導体
活性層20の上部に、半導体活性層20を覆うように形
成されるものである。尚、遮光層12は、一定電位、例
えばグランド(GND)レベルに接続されているのが一
般的である。Here, the light shielding layer 12 is made of aluminum (A
1), it is formed on the semiconductor active layer 20 so as to cover the semiconductor active layer 20 in order to prevent light from entering the semiconductor active layer 20 of the thin film transistor and causing photoelectric conversion. Incidentally, the light shielding layer 12 is generally connected to a constant potential, for example, a ground (GND) level.
【0013】ところで、2次元密着型イメージセンサで
は、実現しようとする解像度を設定すると、x(行)方
向、y(列)方向の画素ピッチが決定され、画素面積が
限定されることになるが、上記の構成要素を全て画素中
に形成しなければならず、感度を高くするためには開口
率(画素面積における受光面積の割合)を向上させる必
要がある。そのためには、非受光面積を最小にする必要
があり、照明用の採光部3は、光源を明るくすれば小さ
くすることが可能であるが、薄膜トランジスタ6や各配
線部分は、デバイス特性(例えば、薄膜トランジスタの
オン時の抵抗、各配線抵抗等)及びプロセスルールによ
って制限されるために縮小することは困難である。By the way, in the two-dimensional contact image sensor, when the resolution to be realized is set, the pixel pitch in the x (row) direction and the y (column) direction is determined, and the pixel area is limited. All of the above constituent elements must be formed in the pixel, and it is necessary to improve the aperture ratio (ratio of the light receiving area in the pixel area) in order to increase the sensitivity. For that purpose, the non-light-receiving area needs to be minimized, and the lighting part 3 for illumination can be made smaller by making the light source brighter. However, the thin film transistor 6 and each wiring part have device characteristics (for example, It is difficult to reduce the size because it is limited by the on-state resistance of the thin film transistor, each wiring resistance, etc.) and the process rule.
【0014】一方、従来の2次元密着型イメージセンサ
としては、図11及び図12に示すような構成のものも
あった。図11は、別の従来の2次元密着型イメージセ
ンサの平面説明図であり、図12は、図11のC−C′
部分の断面説明図である。図11に示す2次元密着型イ
メージセンサは、受光素子2の金属電極15を画素毎に
個別に形成するのではなく、列毎に共通の共通電極とし
て形成しているものである。このように金属電極15を
共通電極とした場合は、受光素子上部のバイアス線が不
要になり、製造方法は容易であった。尚、上記図11及
び図12に関連する技術文献として、特開平4−309
059号公報がある。On the other hand, as a conventional two-dimensional contact type image sensor, there is also one having a structure as shown in FIGS. FIG. 11 is a plan view of another conventional two-dimensional contact image sensor, and FIG. 12 is a sectional view taken along line CC ′ of FIG.
It is sectional explanatory drawing of a part. In the two-dimensional contact image sensor shown in FIG. 11, the metal electrode 15 of the light receiving element 2 is not formed individually for each pixel, but is formed as a common electrode common for each column. In this way, when the metal electrode 15 is used as the common electrode, the bias line above the light receiving element is unnecessary, and the manufacturing method is easy. Incidentally, as a technical document related to FIGS. 11 and 12, Japanese Patent Laid-Open No. 4-309
There is a 059 publication.
【0015】[0015]
【発明が解決しようとする課題】しかしながら、上記従
来の個別バイアス電極を用いた2次元密着型イメージセ
ンサでは、1画素内で、薄膜トランジスタ、データ線、
ゲート線、バイアス線及び採光部は非光電変換部分であ
って、この非光電変換部分を縮小するのが困難であるた
め、画素中で非光電変換部が占める面積がかなり大きく
なり、従って光電変換部の面積が小さくなって、イメー
ジセンサの感度が低下するという問題点があり、また、
感度を向上させるために光電変換部の面積を大きくする
と、1画素の面積が大きくなり、解像度が低下するとい
う問題点があった。However, in the conventional two-dimensional contact type image sensor using the individual bias electrodes, a thin film transistor, a data line,
The gate line, the bias line, and the daylighting part are non-photoelectric conversion parts, and it is difficult to reduce these non-photoelectric conversion parts. Therefore, the area occupied by the non-photoelectric conversion parts in the pixel is considerably large, and thus the photoelectric conversion There is a problem that the area of the part becomes small and the sensitivity of the image sensor is lowered.
If the area of the photoelectric conversion unit is increased to improve the sensitivity, the area of one pixel becomes large, resulting in a problem that the resolution is lowered.
【0016】また、図11及び図12に示した従来の共
通電極を用いた2次元密着型イメージセンサでは、受光
素子の共通電極はシート抵抗の大きいクロム(Cr)で
形成されているため、消費電力が大きくなり、更に、薄
膜トランジスタのゲート線の上部に、薄い絶縁層を介し
てクロム(Cr)から成る受光素子の共通電極がゲート
線と直交するように形成されているため、各画素におい
てゲート線と共通電極の交差部に容量が生じ、ゲートパ
ルスの発信部から離れる程に、容量の影響が大きくなっ
てゲートパルスの波形が崩れ、薄膜トランジスタのスイ
ッチング特性が低下するという問題点があった。Further, in the conventional two-dimensional contact type image sensor using the common electrode shown in FIGS. 11 and 12, the common electrode of the light receiving element is formed of chromium (Cr) having a large sheet resistance, so that it is consumed. Since the power is increased and the common electrode of the light receiving element made of chromium (Cr) is formed above the gate line of the thin film transistor through a thin insulating layer so as to be orthogonal to the gate line, the gate is formed in each pixel. There is a problem in that a capacitance is generated at the intersection of the line and the common electrode, and as the distance from the gate pulse transmitting portion increases, the influence of the capacitance increases, the waveform of the gate pulse is broken, and the switching characteristics of the thin film transistor deteriorate.
【0017】本発明は上記実情に鑑みて為されたもの
で、解像度を低下させること無く感度を向上させ、消費
電力が小さく、薄膜トランジスタのスイッチング特性が
良好な2次元密着型イメージセンサを提供することを目
的とする。The present invention has been made in view of the above circumstances, and provides a two-dimensional contact type image sensor which improves sensitivity without lowering resolution, consumes less power, and has good switching characteristics of thin film transistors. With the goal.
【0018】[0018]
【課題を解決するための手段】上記従来例の問題点を解
決するための本発明は、受光素子と、前記受光素子に接
続するスイッチング素子としての薄膜トランジスタとを
具備する画素が基板上に2次元のマトリクス状に配列さ
れた2次元密着型イメージセンサにおいて、前記薄膜ト
ランジスタのチャネル領域を遮光する遮光層の配線と前
記受光素子に一定電圧を供給するバイアス線とを共通に
したことを特徴としている。According to the present invention for solving the problems of the above-mentioned conventional example, a pixel having a light receiving element and a thin film transistor as a switching element connected to the light receiving element is two-dimensionally formed on a substrate. In the two-dimensional contact type image sensor arranged in a matrix, the wiring of the light shielding layer for shielding the channel region of the thin film transistor and the bias line for supplying a constant voltage to the light receiving element are common.
【0019】[0019]
【作用】本発明によれば、薄膜トランジスタのチャネル
領域を遮光する遮光層の配線と受光素子のバイアス線と
を共通にした2次元密着型イメージセンサとしているの
で、バイアス線を薄膜トランジスタの上部に形成する構
造となり、画素面積を拡大すること無く光電変換部の面
積を大きくして、解像度を低下させずに感度を向上させ
ることができ、また、バイアス線と薄膜トランジスタの
ゲート線との垂直方向の距離を大きくできるため、バイ
アス線とゲート線との交差部において形成される容量が
小さくなり、ゲートパルスへの影響を小さくして薄膜ト
ランジスタのスイッチング特性を向上させることがで
き、更に、バイアス線をシート抵抗の低いアルミニウム
で形成すれば、消費電力を低減することができる。According to the present invention, since the wiring of the light shielding layer for shielding the channel region of the thin film transistor and the bias line of the light receiving element are used in common as the two-dimensional contact type image sensor, the bias line is formed above the thin film transistor. The structure makes it possible to increase the area of the photoelectric conversion portion without enlarging the pixel area, improve the sensitivity without lowering the resolution, and also to increase the vertical distance between the bias line and the gate line of the thin film transistor. Since the capacitance can be increased, the capacitance formed at the intersection of the bias line and the gate line is reduced, the influence on the gate pulse can be reduced, and the switching characteristics of the thin film transistor can be improved. If it is made of low aluminum, power consumption can be reduced.
【0020】[0020]
【実施例】本発明の一実施例について図面を参照しなが
ら説明する。本発明の一実施例に係る2次元密着型イメ
ージセンサの基本的な構成は、図8に示した従来の2次
元密着型イメージセンサの構成と同様である。すなわ
ち、本実施例のイメージセンサは、行方向と列方向の2
次元マトリクス状に配列された画素7から成る受光エリ
ア7′と、各行を選択的に走査するゲート線10及び各
列を選択的に走査するデータ線9から構成され、更に、
ゲート線10はシフトレジスタ14に接続され、データ
線9はアナログマルチプレクサ13に接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. The basic configuration of the two-dimensional contact image sensor according to the embodiment of the present invention is the same as the configuration of the conventional two-dimensional contact image sensor shown in FIG. That is, the image sensor of this embodiment has two elements in the row direction and the column direction.
A light receiving area 7'consisting of pixels 7 arranged in a three-dimensional matrix, a gate line 10 for selectively scanning each row and a data line 9 for selectively scanning each column, and
The gate line 10 is connected to the shift register 14, and the data line 9 is connected to the analog multiplexer 13.
【0021】次に、各画素の構成について説明する。図
1は、本発明の一実施例に係る2次元密着型イメージセ
ンサの1画素の平面説明図であり、図2は、図1のA−
A′部分の断面説明図である。各画素は、図1及び図2
に示すように、ガラス等の透明な基板1上に形成された
受光素子2と、スイッチング素子としての薄膜トランジ
スタ(TFT)6と、採光部3とから構成され、薄膜ト
ランジスタ6のゲート電極は行毎にゲート線10に接続
され、ソース電極は列毎にデータ線9にそれぞれ接続さ
れ、受光素子2は薄膜トランジスタ6のドレイン電極に
接続され、更に、本実施例の特徴部分として受光素子2
の金属電極15は列毎に薄膜トランジスタ6の遮光層と
兼用のバイアス線11に接続されている。Next, the structure of each pixel will be described. FIG. 1 is an explanatory plan view of one pixel of a two-dimensional contact image sensor according to an embodiment of the present invention, and FIG.
It is a section explanatory view of an A'portion. Each pixel corresponds to FIG. 1 and FIG.
As shown in FIG. 3, the light receiving element 2 is formed on a transparent substrate 1 such as glass, a thin film transistor (TFT) 6 as a switching element, and a light collecting section 3, and the gate electrode of the thin film transistor 6 is row by row. The light receiving element 2 is connected to the gate line 10, the source electrode is connected to the data line 9 for each column, the light receiving element 2 is connected to the drain electrode of the thin film transistor 6, and the light receiving element 2 is a characteristic part of this embodiment.
The metal electrodes 15 are connected to the bias line 11 which also serves as the light shielding layer of the thin film transistor 6 for each column.
【0022】ここで、受光素子2と薄膜トランジスタ6
の具体的な構成について図2を用いて説明する。受光素
子2は、各受光素子毎に分割形成され、基板1上にクロ
ム(Cr)から成る下部電極としての金属電極15と、
水素化アモルファスシリコン(a−Si:H)から成る
光導電層16と、同様に分割形成された酸化インジウム
・スズ(ITO)から成る透明電極17とが順次積層す
るサンドイッチ型を構成している。つまり、金属電極1
5、光導電層16及び透明電極17とが画素毎に分割形
成されているものである。Here, the light receiving element 2 and the thin film transistor 6
A specific configuration of the above will be described with reference to FIG. The light receiving element 2 is formed separately for each light receiving element, and a metal electrode 15 as a lower electrode made of chromium (Cr) is formed on the substrate 1,
A photoconductive layer 16 made of hydrogenated amorphous silicon (a-Si: H) and a transparent electrode 17 made of indium tin oxide (ITO), which is similarly divided and formed, are sequentially laminated to form a sandwich type. That is, the metal electrode 1
5, the photoconductive layer 16 and the transparent electrode 17 are formed separately for each pixel.
【0023】薄膜トランジスタ(TFT)6は、基板1
上にクロム(Cr)から成るゲート電極18、窒化シリ
コン(SiNx )から成るゲート絶縁層19、a−S
i:Hから成る半導体活性層20、ゲート電極18に対
向するよう設けられたSiNxから成るトップ絶縁層2
1、半導体活性層20及びトップ絶縁層21の一部を覆
うように形成されたn+ 水素化アモルファスシリコン
(n+ a−Si:H)から成るオーミックコンタクト層
22、Crから成るソース電極23及びドレイン電極2
4、その上にポリイミドから成る層間絶縁層25、更に
その上にアルミニウム(Al)から成る配線層26、特
に、トップ絶縁層21の上部においては遮光層を兼ねる
バイアス線11とが順次積層された逆スタガ型の薄膜ト
ランジスタとなっている。The thin film transistor (TFT) 6 is formed on the substrate 1.
A gate electrode 18 made of chromium (Cr), a gate insulating layer 19 made of silicon nitride (SiNx), aS
A semiconductor active layer 20 made of i: H and a top insulating layer 2 made of SiNx provided so as to face the gate electrode 18.
1. An ohmic contact layer 22 made of n + hydrogenated amorphous silicon (n + a-Si: H) formed so as to cover a part of the semiconductor active layer 20 and the top insulating layer 21, a source electrode 23 made of Cr, and Drain electrode 2
4, an interlayer insulating layer 25 made of polyimide thereon, and a wiring layer 26 made of aluminum (Al) on the interlayer insulating layer 25, and in particular, a bias line 11 also serving as a light shielding layer on the top insulating layer 21 is sequentially laminated. It is an inverted staggered thin film transistor.
【0024】本実施例の特徴部分であるバイアス線11
は、薄膜トランジスタ6のトップ絶縁層21の上部に列
方向に形成され、半導体活性層20内で、ゲート電極1
8上部のチャネル領域20′に光が入り込んで光電変換
作用を引き起こすのを防ぐための遮光層としても機能す
るようになっている。これにより、従来は別個に形成さ
れていた遮光層の配線とバイアス線とを共通にして、画
素中の列方向の金属線を1本削減して、受光部分の面積
を大きく取ることを可能とするものである。Bias line 11 which is a characteristic part of this embodiment
Are formed in the column direction on top of the top insulating layer 21 of the thin film transistor 6, and in the semiconductor active layer 20, the gate electrode 1
It also functions as a light-shielding layer for preventing light from entering the upper channel region 20 'and causing a photoelectric conversion action. As a result, the wiring of the light-shielding layer and the bias line, which have been separately formed in the past, are made common, and one metal line in the column direction in the pixel can be reduced, and the area of the light receiving portion can be increased. To do.
【0025】例えば、配線材料としてアルミニウム(A
l)を用い、最小線幅が10μm、最小線間スペースが
10μmのプロセスルールで、画素の列方向のピッチ幅
をYμmとすると、1画素内において約20μm×Yμ
mのスペース分だけ受光素子の面積を拡大することがで
きるものである。For example, aluminum (A
1) and a process rule with a minimum line width of 10 μm and a minimum interline space of 10 μm, and the pixel pitch in the column direction is Y μm, the pixel width is about 20 μm × Yμ.
The area of the light receiving element can be expanded by the space of m.
【0026】また、バイアス線11をCrに比べてシー
ト抵抗の低いAlで形成することにより、イメージセン
サにおけるバイアス電圧印加のための消費電力を低減す
ることができるものである。更に、金属電極15を画素
毎に分割形成した個別電極として、上部に形成されたバ
イアス線11から電圧を供給するようにしているため、
バイアス線11と薄膜トランジスタ6のゲート電極8に
接続するゲート線8との交差部では、ゲート線8とバイ
アス線11の間にSiNx 、ポリイミド等の何層かの膜
が形成されていることになり、交差部での容量を小さく
することができ、ゲート線8を伝播するゲートパルスへ
の影響を小さくすることができるものである。Further, by forming the bias line 11 with Al having a sheet resistance lower than that of Cr, it is possible to reduce the power consumption for applying the bias voltage in the image sensor. Further, since the metal electrode 15 is an individual electrode formed separately for each pixel and a voltage is supplied from the bias line 11 formed on the upper portion,
At the intersection of the bias line 11 and the gate line 8 connected to the gate electrode 8 of the thin film transistor 6, some layers of SiNx, polyimide, etc. are formed between the gate line 8 and the bias line 11. The capacitance at the intersection can be reduced, and the influence on the gate pulse propagating through the gate line 8 can be reduced.
【0027】次に、本実施例の2次元密着型イメージセ
ンサの回路構成及び駆動方法について図3及び図4を使
って説明する。図3は、2次元イメージセンサの等価回
路図であり、図4は、1画素の等価回路図である。図3
及び図4に示すように、受光エリアは、画素7がm行×
n列のマトリクス状に配置されて形成され、各画素中の
受光素子2は、フォトダイオードPi,j (i=1〜m, j=1〜
n)と寄生容量により等価的に表される。また、各受光素
子2は薄膜トランジスタTi,j (i=1〜m, j=1〜n)のドレ
イン電極に接続され、薄膜トランジスタTi,j のソース
電極はデータ線9を介して負荷容量CLj(j=1〜n)に接続
され、更に、データ線9はアナログマルチプレクサ13
に接続されている。また、各受光素子にはバイアス線1
1を介して共通のバイアス電圧VB が印加されており、
本実施例ではバイアス電圧VB を5Vとしている。Next, the circuit configuration and driving method of the two-dimensional contact image sensor of this embodiment will be described with reference to FIGS. FIG. 3 is an equivalent circuit diagram of the two-dimensional image sensor, and FIG. 4 is an equivalent circuit diagram of one pixel. Figure 3
And as shown in FIG. 4, in the light receiving area, the pixel 7 has m rows ×
The light receiving elements 2 in each pixel are arranged and formed in a matrix of n columns, and the photodiodes Pi, j (i = 1 to m, j = 1 to
It is equivalently expressed by n) and the parasitic capacitance. Further, each light receiving element 2 is connected to the drain electrode of the thin film transistor Ti, j (i = 1 to m, j = 1 to n), and the source electrode of the thin film transistor Ti, j is connected via the data line 9 to the load capacitance CLj (j. = 1 to n), and the data line 9 is connected to the analog multiplexer 13
It is connected to the. In addition, a bias line 1 is connected to each light receiving element
A common bias voltage VB is applied via 1
In this embodiment, the bias voltage VB is 5V.
【0028】そして、各薄膜トランジスタTi,j のゲー
ト電極には、行毎に共通のゲート線10を介してゲート
パルスφを発生させるシフトレジスタ14が接続されて
いる。そして、ゲートパルスφi によってイメージセン
サのi行目の薄膜トランジスタが全て同時にオンとな
り、寄生容量等に蓄積された電荷を負荷容量CLjに転送
するようになっている。A shift register 14 for generating a gate pulse φ is connected to the gate electrode of each thin film transistor Ti, j via a common gate line 10 for each row. Then, all the thin film transistors in the i-th row of the image sensor are turned on at the same time by the gate pulse φi, and the charge accumulated in the parasitic capacitance or the like is transferred to the load capacitance CLj.
【0029】そして、図4に示すように、光電流ip に
よって各受光素子に発生した光電荷は一定時間受光素子
の寄生容量CPD、付加容量CADD 及び薄膜トランジスタ
のドレイン・ゲート間のオーバーラップ容量CGDに蓄積
された後、薄膜トランジスタTi,j を電荷転送用のスイ
ッチとして用いて、電圧VG のゲートパルスφが印加さ
れた特定行の電荷がデータ線9を介して負荷容量CLjに
転送蓄積され、アナログマルチプレクサ13によってデ
ータ線9の電圧値VL を順次読み取って、画像信号を出
力するようになっている。As shown in FIG. 4, the photocharge generated in each light receiving element by the photocurrent ip is applied to the parasitic capacitance CPD of the light receiving element, the additional capacitance CADD and the overlap capacitance CGD between the drain and the gate of the thin film transistor for a certain period of time. After being accumulated, the thin film transistor Ti, j is used as a switch for charge transfer, and the charge in a specific row to which the gate pulse φ of the voltage VG is applied is transferred and accumulated in the load capacitance CLj via the data line 9 to be transferred to the analog multiplexer. The voltage value VL of the data line 9 is sequentially read by 13 and the image signal is output.
【0030】ここで、遮光層の配線(遮光配線)を兼ね
たバイアス線11に5Vを印加することによる薄膜トラ
ンジスタの動作への影響について図5を使って説明す
る。図5は、本実施例における薄膜トランジスタのID
−VG 特性図である。チャネル幅が180〜200μ
m、チャネル長が10〜15μm、オーバーラップ(ゲ
ート電極とソース・ドレインとの重なり)が2〜4μm
の薄膜トランジスタを用いて、ゲート電圧VG =5V、
ドレイン電圧VD (ドレイン電極側に掛かる電圧)=5
Vの場合について、バイアス線11となる遮光配線が接
地されている時と、この遮光配線に5Vが印加されてい
る時とのドレイン・ソース電流ID (オン電流)を比較
する。図5に示すように、遮光配線が接地されている場
合にはオン電流は1.0〜1.5μAであり(図5
(a))、遮光配線にVB =5Vを印加した場合にはオ
ン電流は1.2〜1.8μAである(図5(b))か
ら、5V印加時のほうが20%程度大きくなっている。Here, the influence on the operation of the thin film transistor by applying 5 V to the bias line 11 which also serves as the wiring of the light shielding layer (light shielding wiring) will be described with reference to FIG. FIG. 5 shows the ID of the thin film transistor in this embodiment.
It is a VG characteristic diagram. Channel width is 180-200μ
m, channel length 10 to 15 μm, overlap (overlap between gate electrode and source / drain) 2 to 4 μm
, The gate voltage VG = 5V,
Drain voltage VD (voltage applied to the drain electrode side) = 5
In the case of V, the drain-source current ID (ON current) when the light-shielding wiring that becomes the bias line 11 is grounded and when 5 V is applied to this light-shielding wiring is compared. As shown in FIG. 5, when the light-shielding wiring is grounded, the on-current is 1.0 to 1.5 μA (see FIG.
(A)), when VB = 5V is applied to the light-shielding wiring, the on-current is 1.2 to 1.8 μA (FIG. 5 (b)), so that it is about 20% larger when 5V is applied. .
【0031】同様に、VG =−5V、VD =5Vの場合
のドレイン・ソース電流ID (オフ電流)は、バイアス
線11となる遮光配線が接地されている場合は0.2〜
0.5picoA(図5(a))、遮光配線に5V印加時は
0.4〜0.6picoA(図5(b))と、5V印加時の
ほうが20%程度大きくなっている。Similarly, the drain-source current ID (off current) in the case of VG = -5V and VD = 5V is 0.2 to when the light-shielding wiring to be the bias line 11 is grounded.
0.5 picoA (FIG. 5A), 0.4 to 0.6 picoA (FIG. 5B) when 5 V is applied to the light-shielding wiring, which is about 20% larger when 5 V is applied.
【0032】また、図5のグラフから、しきい値電圧V
thを求めると、遮光配線接地時は1.2〜1.5V、遮
光配線5V印加時は1.0〜1.3Vと変化している。
しかし、オン/オフ比は、遮光配線接地時と5V印加時
のいずれの場合も6桁となり、ほぼ同等で、十分なオン
/オフ比が得られている。従って、遮光配線を兼ねたバ
イアス線11をチャネル上部に形成しても、スイッチン
グ特性はほとんど変化せず、イメージセンサの駆動への
影響はほとんど無いものである。From the graph of FIG. 5, the threshold voltage V
When th is obtained, it changes from 1.2 to 1.5 V when the light shielding wiring is grounded and from 1.0 to 1.3 V when the light shielding wiring 5 V is applied.
However, the on / off ratio is 6 digits both when the light-shielding wiring is grounded and when 5 V is applied, which is almost the same and a sufficient on / off ratio is obtained. Therefore, even if the bias line 11 also serving as the light-shielding wiring is formed above the channel, the switching characteristics hardly change and the driving of the image sensor is hardly affected.
【0033】次に、本実施例の2次元密着型イメージセ
ンサの製造方法について図6を使って説明する。図6
(a)〜(e)は、本実施例の2次元密着型イメージセ
ンサの製造方法を示すプロセス断面説明図である。ま
ず、ガラス等の基板1上に、クロム(Cr1 )をDCス
パッタリング法により750オングストローム程度の膜
厚で着膜し、フォトリソグラフィー及びエッチングによ
りパターニングして薄膜トランジスタのゲート電極18
を形成する(図6(a)参照)。Next, a method of manufacturing the two-dimensional contact type image sensor of this embodiment will be described with reference to FIG. Figure 6
(A)-(e) is process sectional explanatory drawing which shows the manufacturing method of the two-dimensional contact image sensor of a present Example. First, on the substrate 1 made of glass or the like, chromium (Cr1) is deposited by DC sputtering to a thickness of about 750 Å, and patterned by photolithography and etching to form the gate electrode 18 of the thin film transistor.
Are formed (see FIG. 6A).
【0034】そして、BHF処理及びアルカリ洗浄後、
プラズマCVD法によりゲート絶縁層19としての窒化
シリコン(b−SiNx )を3000オングストローム
程度の膜厚で、半導体活性層20としての水素化アモル
ファスシリコン(a−Si:H)を500オングストロ
ーム程度の膜厚で、トップ絶縁層21としての窒化シリ
コン(t−SiNx )を1500オングストローム程度
の膜厚で真空を破らずに連続して着膜する。そして、裏
面露光を用いたフォトリソグラフィー及びエッチングに
よりt−SiNx をパターニングしてトップ絶縁層21
を形成する(図6(b)参照)。After BHF treatment and alkali cleaning,
Silicon nitride (b-SiNx) as the gate insulating layer 19 has a film thickness of about 3000 angstroms, and hydrogenated amorphous silicon (a-Si: H) as the semiconductor active layer 20 has a film thickness of about 500 angstroms by the plasma CVD method. Then, silicon nitride (t-SiNx) as the top insulating layer 21 is continuously deposited with a film thickness of about 1500 angstrom without breaking the vacuum. Then, the top insulating layer 21 is formed by patterning t-SiNx by photolithography using backside exposure and etching.
Are formed (see FIG. 6B).
【0035】ここで、b−SiNx を着膜する条件は、
基板温度を300〜400℃、SiH4 とNH3 のガス
圧力を0.1〜0.5Torr、SiH4 ガス流量を10〜
50sccm、NH3 ガス流量を100〜300sccm、RF
パワーを50〜200Wとする。a−Si:Hを着膜す
る条件は、基板温度を200〜300℃、SiH4 のガ
ス圧力を0.1〜0.5Torr、SiH4 のガス流量を1
00〜300sccm、RFパワーを50〜200Wとす
る。t−SiNx を着膜する条件は、基板温度を200
〜300℃、SiH4 とNH3 のガス圧力を0.1〜
0.5Torr、SiH4 ガス流量を10〜50sccm、RF
パワーを50〜200Wとする。The conditions for depositing b-SiNx are as follows:
The substrate temperature is 300 to 400 ° C., the SiH 4 and NH 3 gas pressure is 0.1 to 0.5 Torr, and the SiH 4 gas flow rate is 10 to 10.
50 sccm, NH 3 gas flow rate 100~300sccm, RF
The power is 50 to 200W. The conditions for depositing a-Si: H are: substrate temperature of 200 to 300 ° C., SiH 4 gas pressure of 0.1 to 0.5 Torr, and SiH 4 gas flow rate of 1.
00-300 sccm, RF power 50-200W. The condition for depositing t-SiNx is that the substrate temperature is 200
~ 300 ℃, SiH 4 and NH 3 gas pressure 0.1 ~
0.5 Torr, SiH 4 gas flow rate 10 to 50 sccm, RF
The power is 50 to 200W.
【0036】次に、オーミックコンタクト層22として
のn+ a−Si:HをP−CVD法により1000オン
グストローム程度の膜厚で着膜し、その上に、TFTの
ソース・ドレイン電極及びフォトダイオードの金属電極
15となる第2のクロム(Cr2 )層をDCマグネトロ
ンスパッタ法により1500オングストローム程度の膜
厚で着膜し、更にその上に、フォトダイオードの光導電
層16となるa−Si:HをP−CVD法により130
00オングストローム程度の膜厚で着膜し、その上に透
明電極17となるITOをDCマグネトロンスパッタ法
により600オングストローム程度の膜厚で着膜する。
この時、それぞれの着膜の前にアルカリ洗浄を行う。そ
して、フォトリソグラフィー及びエッチングによりIT
Oをパターニングし、同一のレジストパターンを使って
a−Si:Hをドライエッチングによりパターニングし
て、フォトダイオードの透明電極17と光導電層16を
形成する(図6(c)参照)。Next, n + a-Si: H as the ohmic contact layer 22 is deposited by P-CVD to a thickness of about 1000 angstroms, and the source / drain electrodes of the TFT and the photodiode are formed thereon. A second chromium (Cr2) layer to be the metal electrode 15 is deposited by DC magnetron sputtering to a thickness of about 1500 angstroms, and a-Si: H to be the photoconductive layer 16 of the photodiode is further deposited thereon. 130 by P-CVD method
A film having a film thickness of about 00 angstrom is formed, and ITO serving as the transparent electrode 17 is formed on the film with a film thickness of about 600 angstrom by the DC magnetron sputtering method.
At this time, alkali cleaning is performed before each film deposition. And IT by photolithography and etching
O is patterned and a-Si: H is patterned by dry etching using the same resist pattern to form the transparent electrode 17 of the photodiode and the photoconductive layer 16 (see FIG. 6C).
【0037】ここで、第2のクロム層(Cr2 )は、a
−Si:Hのドライエッチング時にストッパーとしての
役割を果たし、パターニングされずに残る。また、この
ドライエッチング時にa−Si:Hにはサイドエッチが
大きく入るため、レジスト剥離前に再度ITOのエッチ
ングを行うものである。Here, the second chromium layer (Cr2) is a
-Si: H acts as a stopper during dry etching and remains without patterning. In addition, since the side etching is greatly included in the a-Si: H during the dry etching, the ITO is etched again before the resist is peeled off.
【0038】上記a−Si:Hを着膜する条件は、基板
温度を170〜250℃、SiH4のガス圧力を0.3
〜0.7Torr、SiH4 のガス流量を150〜300sc
cm、RFパワーを100〜200Wとする。上記ITO
を着膜する条件は、基板温度が室温で、ArとO2 のガ
ス圧力が1.5×10-3Torrで、Arガス流量が100
〜150sccmで、O2 ガス流量が1〜2sccmで、DCパ
ワーが200〜400Wとする。The conditions for depositing the a-Si: H film are as follows: the substrate temperature is 170 to 250 ° C., and the SiH 4 gas pressure is 0.3.
~ 0.7 Torr, SiH 4 gas flow rate 150 ~ 300sc
cm, and RF power is 100 to 200 W. Above ITO
The conditions for forming the film are as follows: substrate temperature is room temperature, Ar and O 2 gas pressure is 1.5 × 10 −3 Torr, and Ar gas flow rate is 100.
˜150 sccm, O 2 gas flow rate is 1˜2 sccm, and DC power is 200˜400 W.
【0039】そして、第2のクロム層(Cr2 )をフォ
トリソグラフィー及びエッチングによりパターニングし
て、フォトダイオードの金属電極15と、TFTのソー
ス電極23、ドレイン電極24を形成し、続いて、同一
のレジストパターンを用いてn+ a−Si:Hをエッチ
ングし、オーミックコンタクト層22を形成する。更
に、b−SiNx をフォトリソグラフィー及びエッチン
グによりパターニングしてTFTのゲート絶縁層19を
形成する(図6(d)参照)。Then, the second chromium layer (Cr2) is patterned by photolithography and etching to form the metal electrode 15 of the photodiode, the source electrode 23 and the drain electrode 24 of the TFT, and then the same resist. The ohmic contact layer 22 is formed by etching n + a-Si: H using the pattern. Further, b-SiNx is patterned by photolithography and etching to form a gate insulating layer 19 of the TFT (see FIG. 6D).
【0040】次に、基板1全体を覆うようにポリイミド
を11500オングストローム程度の膜厚で塗布し、プ
リベーク後、フォトリソグラフィー及びエッチングによ
りコンタクトホールを開口して、層間絶縁層25を形成
する。この後、コンタクトホールに残ったポリイミドを
完全に除去するためにでプラズマに晒すDescumを行う。
そして、アルミニウム(Al)をDCマグネトロンスパ
ッタ法により15000オングストローム程度の厚さで
着膜し、フォトリソグラフィー及びエッチングによりパ
ターニングして、データ線9、遮光層の配線を兼ねるバ
イアス線11等の各配線層を形成する(図6(e)参
照)。Next, polyimide is applied with a film thickness of about 11500 angstroms so as to cover the entire substrate 1, and after prebaking, contact holes are opened by photolithography and etching to form an interlayer insulating layer 25. After this, a Descum of exposing to plasma is performed to completely remove the polyimide remaining in the contact holes.
Then, aluminum (Al) is deposited by DC magnetron sputtering to a thickness of about 15000 angstroms, and patterned by photolithography and etching to form each data layer 9, each wiring layer such as the bias line 11 also serving as a light shielding layer wiring. Are formed (see FIG. 6E).
【0041】その後、イメージセンサ全体を覆うように
ポリイミドから成るパシベーション層を形成し、実装用
プリント基板にガラス基板、駆動用IC等を実装し、ワ
イヤボンディング、組み立てを行い、イメージセンサが
形成されるものである。After that, a passivation layer made of polyimide is formed so as to cover the entire image sensor, and a glass substrate, a driving IC and the like are mounted on a mounting printed board, and wire bonding and assembly are performed to form an image sensor. It is a thing.
【0042】本実施例の2次元密着型イメージセンサに
よれば、受光素子2のバイアス線11を、薄膜トランジ
スタ6の遮光層の配線と共通にして、バイアス線11を
薄膜トランジスタ6の半導体活性層20のチャネル領域
20′の上部を覆うように形成しているので、1画素中
に占める受光素子2の受光部分の面積を大きく形成する
ことができ、解像度を低下させること無くイメージセン
サの感度を向上させることができる効果がある。According to the two-dimensional contact type image sensor of this embodiment, the bias line 11 of the light receiving element 2 is shared with the wiring of the light shielding layer of the thin film transistor 6, and the bias line 11 of the semiconductor active layer 20 of the thin film transistor 6 is used. Since it is formed so as to cover the upper part of the channel region 20 ', the area of the light receiving portion of the light receiving element 2 in one pixel can be formed large, and the sensitivity of the image sensor can be improved without lowering the resolution. There is an effect that can be.
【0043】また、本実施例の2次元密着型イメージセ
ンサでは、バイアス線11の材料としてシート抵抗の小
さいアルミニウム(Al)を用いているので、イメージ
センサの消費電力が小さくできる効果がある。Further, in the two-dimensional contact type image sensor of this embodiment, since aluminum (Al) having a small sheet resistance is used as the material of the bias line 11, there is an effect that the power consumption of the image sensor can be reduced.
【0044】更に、受光素子2の金属電極を画素毎の個
別電極とし、上層部にバイアス線11を形成して、金属
電極15と接続しているので、薄膜トランジスタ6のゲ
ート線10とバイアス線11との交差部においても、ゲ
ート線10とバイアス線11との間に複数の絶縁層等が
設けられた構造となっているので、交差部で形成される
容量を小さくでき、従ってゲート線10を伝播するゲー
トパルスへの悪影響(パルス波形が崩れるという悪影
響)を防ぎ、良好な薄膜トランジスタのスイッチング特
性を実現することができる効果がある。Furthermore, since the metal electrode of the light receiving element 2 is used as an individual electrode for each pixel and the bias line 11 is formed in the upper layer and is connected to the metal electrode 15, the gate line 10 and the bias line 11 of the thin film transistor 6 are connected. Also at the intersection with and, because of the structure in which a plurality of insulating layers and the like are provided between the gate line 10 and the bias line 11, the capacitance formed at the intersection can be reduced, and therefore the gate line 10 There is an effect that an adverse effect on the propagating gate pulse (an adverse effect that the pulse waveform is broken) can be prevented and good switching characteristics of the thin film transistor can be realized.
【0045】[0045]
【発明の効果】本発明によれば、薄膜トランジスタのチ
ャネル領域を遮光する遮光層の配線と受光素子のバイア
ス線とを共通にした2次元密着型イメージセンサとして
いるので、バイアス線を薄膜トランジスタの上部に形成
する構造となり、画素面積を拡大すること無く光電変換
部の面積を大きくして、解像度を低下させずに感度を向
上させることができる効果があり、また、バイアス線と
薄膜トランジスタのゲート線との垂直方向の距離を大き
くできるため、バイアス線とゲート線との交差部におい
て形成される容量が小さくなり、ゲートパルスへの影響
を小さくして薄膜トランジスタのスイッチング特性を向
上させることができる効果があり、更に、バイアス線を
シート抵抗の低いアルミニウムで形成すれば、消費電力
を低減することができる効果がある。According to the present invention, since the wiring of the light shielding layer for shielding the channel region of the thin film transistor and the bias line of the light receiving element are commonly used as the two-dimensional contact type image sensor, the bias line is provided above the thin film transistor. With the structure to be formed, there is an effect that the area of the photoelectric conversion part can be increased without enlarging the pixel area, and the sensitivity can be improved without lowering the resolution, and the bias line and the gate line of the thin film transistor Since the distance in the vertical direction can be increased, the capacitance formed at the intersection of the bias line and the gate line is reduced, which has the effect of reducing the influence on the gate pulse and improving the switching characteristics of the thin film transistor. Furthermore, if the bias line is made of aluminum having a low sheet resistance, power consumption can be reduced. There is a kill effect.
【図1】 本発明の一実施例に係る2次元密着型イメー
ジセンサの1画素の平面説明図である。FIG. 1 is an explanatory plan view of one pixel of a two-dimensional contact image sensor according to an embodiment of the present invention.
【図2】 図1のA−A′部分の断面説明図である。FIG. 2 is an explanatory cross-sectional view of a portion AA ′ in FIG.
【図3】 本実施例の2次元密着型イメージセンサの等
価回路図である。FIG. 3 is an equivalent circuit diagram of the two-dimensional contact image sensor of this embodiment.
【図4】 本実施例の2次元密着型イメージセンサの1
画素の等価回路図である。FIG. 4 is one of the two-dimensional contact type image sensor of this embodiment.
It is an equivalent circuit diagram of a pixel.
【図5】 本実施例の2次元密着型イメージセンサの薄
膜トランジスタのID −VG 特性図である。FIG. 5 is an ID-VG characteristic diagram of a thin film transistor of the two-dimensional contact image sensor of this example.
【図6】 本実施例の2次元密着型イメージセンサの製
造方法を示すプロセス断面説明図である。FIG. 6 is a process cross-sectional explanatory view showing the method of manufacturing the two-dimensional contact image sensor of this embodiment.
【図7】 従来の1次元密着型イメージセンサの模式断
面説明図である。FIG. 7 is a schematic cross-sectional explanatory view of a conventional one-dimensional contact image sensor.
【図8】 2次元密着型イメージセンサの等価回路図で
ある。FIG. 8 is an equivalent circuit diagram of a two-dimensional contact image sensor.
【図9】 従来の2次元密着型イメージセンサの1画素
の平面説明図である。FIG. 9 is an explanatory plan view of one pixel of a conventional two-dimensional contact image sensor.
【図10】 図9のB−B′部分の断面説明図である。10 is a cross-sectional explanatory view of a BB ′ portion of FIG.
【図11】 別の従来の2次元密着型イメージセンサの
平面説明図である。FIG. 11 is a plan view of another conventional two-dimensional contact image sensor.
【図12】 図11のC−C′部分の断面説明図であ
る。12 is a cross-sectional explanatory view of a CC ′ portion of FIG.
1…基板、 2…受光素子、 3…採光部、 4…透明
保護膜、 5…原稿、6…薄膜トランジスタ、 7…画
素、 9…データ線、 10…ゲート線、11…バイア
ス線、 12…遮光層、 13…アナログマルチプレク
サ、 14…シフトレジスタ、 15…金属電極、 1
6…光導電層、 17…透明電極、18…ゲート電極、
19…ゲート絶縁層、 20…半導体活性層、 2
0′…チャネル領域、 21…トップ絶縁層、 22…
オーミックコンタクト層、23…ソース電極、 24…
ドレイン電極、 25…層間絶縁層、 26…配線層DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Light receiving element, 3 ... Light collecting part, 4 ... Transparent protective film, 5 ... Original, 6 ... Thin film transistor, 7 ... Pixel, 9 ... Data line, 10 ... Gate line, 11 ... Bias line, 12 ... Shading Layer, 13 ... Analog multiplexer, 14 ... Shift register, 15 ... Metal electrode, 1
6 ... Photoconductive layer, 17 ... Transparent electrode, 18 ... Gate electrode,
19 ... Gate insulating layer, 20 ... Semiconductor active layer, 2
0 '... Channel region, 21 ... Top insulating layer, 22 ...
Ohmic contact layer, 23 ... Source electrode, 24 ...
Drain electrode, 25 ... Interlayer insulating layer, 26 ... Wiring layer
Claims (1)
イッチング素子としての薄膜トランジスタとを具備する
画素が基板上に2次元のマトリクス状に配列された2次
元密着型イメージセンサにおいて、前記薄膜トランジス
タのチャネル領域を遮光する遮光層の配線と前記受光素
子に一定電圧を供給するバイアス線とを共通にしたこと
を特徴とする2次元密着型イメージセンサ。1. A two-dimensional contact type image sensor in which pixels, each comprising a light-receiving element and a thin film transistor as a switching element connected to the light-receiving element, are arranged in a two-dimensional matrix on a substrate. A two-dimensional contact type image sensor characterized in that a wiring of a light shielding layer for shielding an area and a bias line for supplying a constant voltage to the light receiving element are commonly used.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5195566A JPH0730084A (en) | 1993-07-14 | 1993-07-14 | Two-dimensional contact image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5195566A JPH0730084A (en) | 1993-07-14 | 1993-07-14 | Two-dimensional contact image sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0730084A true JPH0730084A (en) | 1995-01-31 |
Family
ID=16343259
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5195566A Pending JPH0730084A (en) | 1993-07-14 | 1993-07-14 | Two-dimensional contact image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0730084A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0964451A2 (en) * | 1998-06-02 | 1999-12-15 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
KR20010070259A (en) * | 1999-12-03 | 2001-07-25 | 가네꼬 히사시 | Image sensor |
JP2002082174A (en) * | 2000-09-08 | 2002-03-22 | Matsushita Electric Ind Co Ltd | X-ray photographic apparatus |
US6977684B1 (en) | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
KR100560347B1 (en) * | 2002-03-29 | 2006-03-14 | 테스텍 주식회사 | Method For Fabricating TFT Fingerprint Input Device Of Fingerprint Recognition Device |
US7081607B1 (en) | 1999-10-05 | 2006-07-25 | Canon Kabushiki Kaisha | Solid state image pickup device and image pickup system |
JP2010003752A (en) * | 2008-06-18 | 2010-01-07 | Epson Imaging Devices Corp | Photoelectric conversion device, and radiation detection device |
EP1388740A3 (en) * | 2002-08-09 | 2013-04-24 | Canon Kabushiki Kaisha | Radiation imaging method and apparatus |
JP2013214758A (en) * | 2006-12-20 | 2013-10-17 | Fujifilm Corp | Image detector |
TWI579212B (en) * | 2013-12-27 | 2017-04-21 | Akagi Nyugyo Co Ltd | Frozen dessert material container, frozen dessert material, frozen dessert material diet method and eating method |
-
1993
- 1993-07-14 JP JP5195566A patent/JPH0730084A/en active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9123610B2 (en) | 1998-04-30 | 2015-09-01 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US8836834B2 (en) | 1998-04-30 | 2014-09-16 | Canon Kabushiki Kaisha | Arangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing appratus |
US8115844B2 (en) | 1998-04-30 | 2012-02-14 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US8614757B2 (en) | 1998-04-30 | 2013-12-24 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US7663680B2 (en) | 1998-04-30 | 2010-02-16 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US6977684B1 (en) | 1998-04-30 | 2005-12-20 | Canon Kabushiki Kaisha | Arrangement of circuits in pixels, each circuit shared by a plurality of pixels, in image sensing apparatus |
US6353228B1 (en) | 1998-06-02 | 2002-03-05 | Canon Kabushiki Kaisha | Photosensor, and radiation detection apparatus and system |
EP0964451A2 (en) * | 1998-06-02 | 1999-12-15 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
EP0964451A3 (en) * | 1998-06-02 | 2000-12-06 | Canon Kabushiki Kaisha | Photosensor and radiation detection system |
US7081607B1 (en) | 1999-10-05 | 2006-07-25 | Canon Kabushiki Kaisha | Solid state image pickup device and image pickup system |
KR20010070259A (en) * | 1999-12-03 | 2001-07-25 | 가네꼬 히사시 | Image sensor |
JP2002082174A (en) * | 2000-09-08 | 2002-03-22 | Matsushita Electric Ind Co Ltd | X-ray photographic apparatus |
JP4655346B2 (en) * | 2000-09-08 | 2011-03-23 | パナソニック株式会社 | X-ray equipment |
KR100560347B1 (en) * | 2002-03-29 | 2006-03-14 | 테스텍 주식회사 | Method For Fabricating TFT Fingerprint Input Device Of Fingerprint Recognition Device |
EP1388740A3 (en) * | 2002-08-09 | 2013-04-24 | Canon Kabushiki Kaisha | Radiation imaging method and apparatus |
JP2013214758A (en) * | 2006-12-20 | 2013-10-17 | Fujifilm Corp | Image detector |
JP2010003752A (en) * | 2008-06-18 | 2010-01-07 | Epson Imaging Devices Corp | Photoelectric conversion device, and radiation detection device |
TWI579212B (en) * | 2013-12-27 | 2017-04-21 | Akagi Nyugyo Co Ltd | Frozen dessert material container, frozen dessert material, frozen dessert material diet method and eating method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6069393A (en) | Photoelectric converter | |
US7791117B2 (en) | Image sensor and image sensor integrated type active matrix type display device | |
US5525813A (en) | Image sensor having TFT gate electrode surrounding the photoelectric conversion element | |
JP4255527B2 (en) | Semiconductor device | |
JP4183990B2 (en) | Thin film phototransistor, active matrix substrate using the same, and image reading apparatus using the same | |
EP0177275A2 (en) | Photosensor suited for image sensor | |
KR100439944B1 (en) | Thin Film Transistor Fluorescent Sensor, Sensor Thin Film Transistor and Manufacturing Method | |
US5202575A (en) | TFT-driven image sensor including a reduced-size capacitor structure | |
JPH05160379A (en) | Image sensor and image reading device | |
JP3021971B2 (en) | Image sensor | |
JPH0120592B2 (en) | ||
US4819082A (en) | Manuscript reading device | |
JPH0730084A (en) | Two-dimensional contact image sensor | |
KR100560347B1 (en) | Method For Fabricating TFT Fingerprint Input Device Of Fingerprint Recognition Device | |
JP3154850B2 (en) | Photoelectric conversion device and method of manufacturing the same | |
TW202105714A (en) | Image-sensor matrix-array device comprising thin-film transistors and organic photodiodes | |
EP0296603A2 (en) | Photoelectric converter | |
JP3144091B2 (en) | 2D image sensor | |
KR100443901B1 (en) | Thin film transistor type photo sensor and method for fabricating the same | |
JPH04373172A (en) | Image sensor | |
JP3146509B2 (en) | 2D contact image sensor | |
JPH01192166A (en) | Photodetector | |
JPH0775256B2 (en) | Image sensor manufacturing method | |
JPH0917987A (en) | Contact type image sensor and manufacturing method | |
JPH07107930B2 (en) | Photoelectric conversion device manufacturing method |