JPH07297716A - D/a converter - Google Patents
D/a converterInfo
- Publication number
- JPH07297716A JPH07297716A JP9014894A JP9014894A JPH07297716A JP H07297716 A JPH07297716 A JP H07297716A JP 9014894 A JP9014894 A JP 9014894A JP 9014894 A JP9014894 A JP 9014894A JP H07297716 A JPH07297716 A JP H07297716A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- filter
- output
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はＭＯＳ ＬＳＩなどを用
いて形成するのに好適なＤＡ変換器に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DA converter suitable for being formed by using a MOS LSI or the like.
【０００２】[0002]
【従来の技術】従来から知られているＤＡ変換器のひと
つとして、図２に示すようなＤＡ変換器が知られてい
る。本図に示すＤＡ変換器は、第１のデジタル信号を入
力してノイズ成分を高域に移すためのノイズシェーピン
グを施し、第２のデジタル信号を出力するデジタル式ノ
イズシェーバ２０（例えば、デジタルΔΣモジュレータ
を用いる）と、第２のデジタル信号に従って第１のアナ
ログ信号（一定値）を入力し、第２のアナログ信号を出
力するアナログフィルタ３０から成っている。2. Description of the Related Art As one of conventionally known DA converters, a DA converter as shown in FIG. 2 is known. The DA converter shown in the figure is a digital noise shaver 20 (for example, a digital ΔΣ that receives a first digital signal, performs noise shaping for moving a noise component to a high frequency band, and outputs a second digital signal). (Using a modulator) and an analog filter 30 that inputs a first analog signal (constant value) according to a second digital signal and outputs a second analog signal.
【０００３】図２に示したＤＡ変換器において、主信号
成分を含む第１のデジタル信号が供給されると、ノイズ
シェーパ２０から出力される第２のデジタル信号は、図
３の（Ａ）に示すようなスペクトルを有する。すなわ
ち、図３の（Ａ）に示されているとおり、ノイズシェー
パ２０から出力される信号中には、小レベルのトーン成
分が必然的に含まれることが広く知られている。In the DA converter shown in FIG. 2, when the first digital signal containing the main signal component is supplied, the second digital signal output from the noise shaper 20 becomes as shown in FIG. It has a spectrum as shown. That is, as shown in FIG. 3A, it is widely known that the signal output from the noise shaper 20 inevitably contains a small level tone component.
【０００４】また、アナログフィルタ３０にあっては、
図３の（Ｂ）に破線で示すような伝達特性を有している
ことから、高周波側に多く分布するノイズ（ノイズシェ
ーピング処理によって生じるノイズ）を低減させること
ができる。Further, in the analog filter 30,
Since the transfer characteristic shown by the broken line in FIG. 3B is provided, it is possible to reduce the noise (noise generated by the noise shaping process) that is distributed in a large amount on the high frequency side.
【０００５】ここで、ノイズシェーパ２０の出力信号中
に含まれるトーン成分についてみると、通常そのレベル
は小さな値となるので、音響用のＤＡ変換器に用いる場
合などには、主信号成分に対して十分小さな値となり、
聴感上は問題とならないことが多い。Here, looking at the tone component contained in the output signal of the noise shaper 20, since its level is usually a small value, when it is used in a DA converter for audio, it is compared with the main signal component. Is small enough,
It is often not a problem in terms of hearing.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、図２に
示した従来のＤＡ変換器において、連続的な無信号入力
が行われた場合には、ノイズシェーパ２０から出力され
る第２のデジタル信号は図３の（Ｃ）に示すようなスペ
クトルを有する。However, in the conventional DA converter shown in FIG. 2, when continuous signalless input is performed, the second digital signal output from the noise shaper 20 is It has a spectrum as shown in FIG.
【０００７】そこで、アナログフィルタ３０を通したと
しても、このアナログフィルタ３０から出力された第２
のアナログ信号には、図３の（Ｄ）に有すように、トー
ン成分のみならず、アナログフィルタ３０で除去しきれ
なかった高周波ノイズ成分が目立ってくるという問題が
ある。Therefore, even if the signal is passed through the analog filter 30, the second filter output from the analog filter 30 is output.
As shown in FIG. 3D, there is a problem that not only the tone component but also the high-frequency noise component that cannot be completely removed by the analog filter 30 becomes conspicuous in the analog signal of FIG.
【０００８】例えば、図２に示したＤＡ変換器を用いて
音響用ＤＡ変換器を構成した場合、聴感上、高周波ノイ
ズ成分の存在が感知されるのみならず、上記のトーン成
分が聞こえて来るという問題が生じていた。このよう
に、実用上はこの耳ざわりな音が大きな問題となってい
る。For example, when a DA converter for audio is constructed by using the DA converter shown in FIG. 2, not only the presence of a high frequency noise component is perceived but also the above tone component is heard. There was a problem. As described above, this harsh sound is a big problem in practical use.
【０００９】よって、本発明の目的は、上述の点に鑑
み、無信号の入力が連続して行われた場合にも、ノイズ
シェーパに起因して生じるトーン成分および高周波ノイ
ズ成分を十分に低減させることができるＤＡ変換器を提
供することにある。Therefore, in view of the above points, an object of the present invention is to sufficiently reduce tone components and high frequency noise components caused by the noise shaper even when no signal is continuously input. It is to provide a DA converter capable of performing the above.
【００１０】[0010]
【課題を解決するための手段】かかる目的を達成するた
めに、本発明は、第１のデジタル信号を入力してノイズ
シェーピングされた第２のデジタル信号を出力するノイ
ズシェーパと、前記ノイズシェーパの後段に接続された
アナログフィルタとを備えたＤＡ変換器において、前記
第１のデジタル信号が所定の期間中無信号状態を呈する
とき、該無信号状態を表わす検出信号を出力する無信号
入力検出手段と、前記検出信号の出力に応答して、前記
アナログフィルタに供給される基準アナログ信号の基準
値を変化させるアナログ信号設定手段とを具備したもの
である。In order to achieve such an object, the present invention provides a noise shaper for inputting a first digital signal and outputting a noise-shaped second digital signal, and a noise shaper comprising: In a DA converter having an analog filter connected to a subsequent stage, when the first digital signal is in a no signal state for a predetermined period, a no signal input detecting means for outputting a detection signal representing the no signal state. And an analog signal setting means for changing the reference value of the reference analog signal supplied to the analog filter in response to the output of the detection signal.
【００１１】ここで、前記無信号入力検出手段から前記
検出信号が出力されていない期間中、前記アナログフィ
ルタに供給される前記基準アナログ信号は第１の固定値
を有し、他方、前記検出信号が出力されている期間中、
前記基準信号は前記第１の固定値より小さな第２の固定
値を有することが可能である。あるいは、前記無信号入
力検出手段から前記検出信号が出力された時には、前記
アナログフィルタに供給される前記基準信号は徐々に低
下し、他方、前記検出信号の出力が停止された時には、
前記基準信号は高速にて増大するよう構成することも可
能である。Here, during a period in which the detection signal is not output from the no-signal input detection means, the reference analog signal supplied to the analog filter has a first fixed value, while the detection signal is on the other hand. Is being output,
The reference signal may have a second fixed value that is smaller than the first fixed value. Alternatively, when the detection signal is output from the no-signal input detection means, the reference signal supplied to the analog filter gradually decreases, while when the output of the detection signal is stopped,
The reference signal can be configured to increase at a high speed.
【００１２】さらに加えて、前記ノイズシェーパの前段
に、オーバサンプリングを行うデジタルフィルタを設け
ることもできる。この場合、前記無信号入力検出手段は
前記第１のデジタル信号に替えて、前記デジタルフィル
タに供給されるデジタル信号に基づいて、あるいは、前
記デジタルフィルタ中の所定パスに流れるコードに基づ
いて、前記無信号状態を検出する。In addition, a digital filter for performing oversampling may be provided in front of the noise shaper. In this case, the non-signal input detection means replaces the first digital signal, based on the digital signal supplied to the digital filter, or based on a code flowing in a predetermined path in the digital filter, Detects no signal condition.
【００１３】また、上述の各構成において、前記無信号
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定するのが好適である。ここで、前記基準
アナログ信号の基準値を電圧値、または電流値、または
電荷量で表すのが好適である。In each of the above-mentioned configurations, when the zero code is continuously input as the no-signal state, or when a predetermined code is continuously input, or within a predetermined range. It is preferable to specify the case where the code is randomly input. Here, it is preferable that the reference value of the reference analog signal is represented by a voltage value, a current value, or a charge amount.
【００１４】なお、前記アナログフィルタとして、時間
連続系フィルタ、または、スイッチト・キャパシタ・フ
ィルタを含む時間離散系フィルタを用いることができ
る。As the analog filter, a time continuous system filter or a time discrete system filter including a switched capacitor filter can be used.
【００１５】[0015]
【作用】本発明の上記構成によれば、無信号入力検出手
段により無信号状態が検知された場合には、アナログフ
ィルタの基準アナログ信号値を変化させることにより、
無信号状態下でのアナログ出力レベルを低下させ、これ
により、不要なトーン成分および高周波ノイズ成分を実
用上問題が生じない程度まで抑圧することが可能とな
る。According to the above configuration of the present invention, when the no-signal input detecting means detects the no-signal state, the reference analog signal value of the analog filter is changed,
By reducing the analog output level under no signal condition, it becomes possible to suppress unnecessary tone components and high frequency noise components to the extent that practically no problem occurs.
【００１６】具体的には、通常のデジタル信号が入力さ
れた場合には、従来と同様のＤＡ変換処理を行い、他
方、無信号入力が所定の期間だけ連続した場合には、ア
ナログフィルタに供給される基準アナログ信号の値を小
さく設定することにより、アナログフィルタからのアナ
ログ信号レベルを低下させる。従って、上記のトーン成
分および高周波ノイズ成分もこれに従って小さくなるた
め、音響用ＤＡ変換器として用いた場合にも、聴感上の
煩わしさから解放されることができる。Specifically, when a normal digital signal is input, the same DA conversion processing as in the conventional case is performed. On the other hand, when no signal is input for a predetermined period, it is supplied to the analog filter. By setting the value of the reference analog signal to be set small, the level of the analog signal from the analog filter is lowered. Therefore, the tone component and the high-frequency noise component are also reduced accordingly, and even when the tone component and the high-frequency noise component are used as a DA converter for audio, it is possible to be released from the troublesomeness in hearing.
【００１７】[0017]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１８】図１は、本発明の一実施例による１ビット
型オーバサンプリングＤＡ変換器を示す。本図に示すノ
イズシェーパ２０およびアナログフィルタ３０は、図２
に示した従来例と同様の動作を行う。従って、本実施例
では、ノイズシェーパ２０に第１のデジタル信号を供給
するインターポレーション用デジタルフィルタ１０と、
このデジタルフィルタ１０に入力されるデジタル信号中
に零（零を表わすコード）入力状態が所定期間続いたと
き無信号検出を表す出力信号を発生する無信号入力検出
回路４０と、上記の無信号検出がなされたときにはアナ
ログフィルタ３０への基準信号（第１のアナログ信号）
レベルを低下させるアナログ信号設定回路５０とを有す
る点に特徴がある。FIG. 1 shows a 1-bit type oversampling DA converter according to an embodiment of the present invention. The noise shaper 20 and the analog filter 30 shown in FIG.
The same operation as the conventional example shown in FIG. Therefore, in the present embodiment, the interpolation digital filter 10 for supplying the first digital signal to the noise shaper 20,
A no-signal input detection circuit 40 that generates an output signal indicating no-signal detection when a zero (code representing zero) input state continues for a predetermined period in the digital signal input to the digital filter 10, and the above-mentioned no-signal detection. Reference signal to the analog filter 30 (first analog signal) when
It is characterized in that it has an analog signal setting circuit 50 for lowering the level.
【００１９】図１に示した本実施例のアナログフィルタ
３０では、ノイズシェーパ２０から出力される１ビット
信号（第２のデジタル信号）が論理“１”のとき第１の
アナログ信号をその出力信号に加算（積算）し、他方、
論理“０”のときには第１のアナログ信号の極性を反転
したうえで、その出力信号に加算（積算）する（詳細
は、図７を用いて後に説明する）。In the analog filter 30 of this embodiment shown in FIG. 1, when the 1-bit signal (second digital signal) output from the noise shaper 20 is logic "1", the first analog signal is output as its output signal. To (integrate), while
When the logic is "0", the polarity of the first analog signal is inverted and then added (integrated) to the output signal (details will be described later with reference to FIG. 7).
【００２０】図４は、無信号入力検出回路４０の詳細な
ブロック構成を示す。図５は、図４の動作を示すタイミ
ング図である。FIG. 4 shows a detailed block configuration of the no-signal input detection circuit 40. FIG. 5 is a timing diagram showing the operation of FIG.
【００２１】図４に示したＲＥＧ−１〜ＲＥＧ−Ｍは、
ｎビットの入力デジタル信号と同じ周波数のクロックに
従って、該入力デジタル信号をラッチするｎビット・レ
ジスタである。従って、ラッチされたｎビットの入力デ
ジタル信号は後段の各レジスタへ順次連送されていく。
また、各レジスタＲＥＧ−１〜ＲＥＧ−Ｍの出力端には
ＯＲゲートＯＲ−１〜ＯＲ−Ｍがそれぞれ接続されてお
り、さらに、これら各ＯＲゲートＯＲ−１〜ＯＲ−Ｍか
らの出力信号は最終的なＯＲゲートＯＲ−Ｔに入力され
る。そして、このＯＲゲートＯＲ−Ｔの出力信号は、イ
ンバータＩＮＶを介して、無信号入力検出回路４０の出
力信号となる。REG-1 to REG-M shown in FIG.
An n-bit register that latches an input digital signal in accordance with a clock having the same frequency as the n-bit input digital signal. Therefore, the latched n-bit input digital signal is sequentially transmitted to each register in the subsequent stage.
Further, OR gates OR-1 to OR-M are respectively connected to the output terminals of the registers REG-1 to REG-M, and the output signals from these OR gates OR-1 to OR-M are It is input to the final OR gate OR-T. The output signal of the OR gate OR-T becomes the output signal of the no-signal input detection circuit 40 via the inverter INV.
【００２２】以上の構成および図５に示したタイミング
図から明らかなように、少なくともＭクロック期間にわ
たって零コード（並列ｎビットの各ビットが全て
“０”）が検出されたとき、無信号入力検出回路４０の
出力は論理“０”から論理“１”に遷移する。As is apparent from the above configuration and the timing chart shown in FIG. 5, no signal input is detected when a zero code (all bits of parallel n bits are all "0") is detected for at least M clock periods. The output of the circuit 40 transits from the logic "0" to the logic "1".
【００２３】図６は、図１に示したアナログ信号設定回
路５０の一例を示す。本図に示すように、通常のデジタ
ルデータがデジタルフィルタ１０に入力されている場合
には、無信号入力検出回路４０の出力は論理“０”であ
るので、所定の基準ＤＣ電圧ＶREF が第１のアナログ信
号としてアナログフィルタ３０に供給される。他方、Ｍ
クロックぶんだけ零コード入力が続いた場合には、無信
号入力検出回路４０の出力は論理“１”に遷移するの
で、第１のアナログ信号は接地レベル（零ボルト）に変
化する。FIG. 6 shows an example of the analog signal setting circuit 50 shown in FIG. As shown in the figure, when normal digital data is input to the digital filter 10, the output of the no-signal input detection circuit 40 is logic "0", and therefore the predetermined reference DC voltage V REF is The analog signal of 1 is supplied to the analog filter 30. On the other hand, M
When the zero code input continues for the number of clocks, the output of the no-signal input detection circuit 40 transits to the logic "1", so that the first analog signal changes to the ground level (zero volt).
【００２４】図７は、図１に示したアナログフィルタ３
０の一例を示す。本図は、スイッチト・キャパシタ・フ
ィルタを用いた１次のローパスフィルタであって、図８
に示す２相のノンオーバーラップ・クロックＣＫ１，Ｃ
Ｋ２に従って開閉するアナログスイッチ（図中、丸印で
囲んだ１および２）を備えている。なお、ノイズシェー
パ２０からの１ビット出力も、これらのクロックに同期
している。FIG. 7 shows the analog filter 3 shown in FIG.
An example of 0 is shown. This figure shows a first-order low-pass filter using a switched capacitor filter.
Two-phase non-overlap clock CK1, C shown in
An analog switch (1 and 2 circled in the figure) that opens and closes according to K2 is provided. The 1-bit output from the noise shaper 20 is also synchronized with these clocks.
【００２５】そして、図７および図８から明らかなよう
に、第２のデジタル信号（ノイズシェーパ２０の出力）
の論理レベルもしくはその極性に従って、第１のアナロ
グ信号（アナログ信号設定回路５０の出力）が逐次加算
あるいは減算され、これにより第２のアナログ信号が形
成される。Then, as is apparent from FIGS. 7 and 8, the second digital signal (output of the noise shaper 20)
The first analog signal (the output of the analog signal setting circuit 50) is successively added or subtracted according to the logical level or the polarity of the second analog signal, thereby forming the second analog signal.
【００２６】ただし、連続的な無信号入力状態が検出さ
れた場合、第１のアナログ信号はグランド（ＧＮＤ）レ
ベルあるいは小さな値となるため、第２のアナログ信号
（アナログフィルタ３０の出力）は滑らか且つ低レベル
となる。従って、ノイズシェーパ２０から発生されるト
ーン成分および高周波ノイズ成分は、図３の（Ｄ）に示
すように抑圧されたものとなる。However, when a continuous no-signal input state is detected, the first analog signal becomes the ground (GND) level or a small value, so that the second analog signal (output of the analog filter 30) is smooth. And it becomes a low level. Therefore, the tone component and the high frequency noise component generated from the noise shaper 20 are suppressed as shown in FIG.
【００２７】図９（Ａ）は、アナログ信号設定回路５０
の第２の実施例を示す。本実施例では、無信号状態が検
出されて無信号入力検出回路４０の出力が論理“１”に
なると、コンデンサＣに電荷が徐々に蓄積されていくた
め、同図（Ｂ）に示すように第１のアナログ信号が緩や
かに低下していく。他方、無信号状態の検出がなくなり
無信号入力検出回路４０の出力が論理“０”に遷移する
と、エミッタフォロアを構成しているバイポーラ・トラ
ンジスタのエミッタのレベルは直ちに上昇して来る。FIG. 9A shows an analog signal setting circuit 50.
2nd Example of this is shown. In the present embodiment, when the no-signal state is detected and the output of the no-signal input detection circuit 40 becomes logic "1", the electric charge is gradually accumulated in the capacitor C, and as shown in FIG. The first analog signal gradually drops. On the other hand, when the detection of the no-signal state disappears and the output of the no-signal input detection circuit 40 transits to the logic "0", the level of the emitter of the bipolar transistor forming the emitter follower immediately rises.
【００２８】従って、無信号状態が検出された場合に
は、緩やかに上記トーン成分や高周波ノイズ成分が低減
されていくことになり、音響用Ｄ／Ａ変換器から出力さ
れる耳ざわりな音を除去することが可能となる。Therefore, when the no-signal state is detected, the tone component and the high frequency noise component are gradually reduced, and the harsh sound output from the acoustic D / A converter is removed. It becomes possible to do.
【００２９】図１０（Ａ）は、アナログ信号設定回路５
０の第３の実施例を示す。同図（Ｂ）は、同図（Ａ）の
動作を示す波形図である。ここに示したアナログ信号設
定回路は、無信号入力検出回路４０により無信号状態が
検出されると（その出力が論理レベル“１”に遷移する
と）、段階的に第１のアナログ信号が低下していく。そ
して、無信号状態が検出されなくなり、無信号入力検出
回路４０の出力が論理“０”に遷移すると、２段階（図
示の例）のレベル変化により、あるいは直ちに（図示せ
ず）元のレベルＶ0 に復帰する。FIG. 10A shows an analog signal setting circuit 5
A third embodiment of No. 0 is shown. FIG. 7B is a waveform diagram showing the operation of FIG. In the analog signal setting circuit shown here, when the no-signal input detection circuit 40 detects a no-signal state (when its output transits to the logic level "1"), the first analog signal gradually decreases. To go. Then, when the no-signal state is no longer detected and the output of the no-signal input detection circuit 40 transits to logic "0", the level changes in two steps (the example shown) or immediately (not shown) the original level V. Return to 0 .
【００３０】図１１は、アナログ信号処理回路５０の第
４の実施例を示す。本図は、第１のアナログ信号として
アナログフィルタ３０に一定電流を選択的に供給するた
めの一例を示したものである。すなわち、無信号入力検
出回路４０の出力に応じて、２つの電流源ＣＳ１，ＣＳ
２のいずれか一方をスイッチにより選択するものであ
る。FIG. 11 shows a fourth embodiment of the analog signal processing circuit 50. This figure shows an example for selectively supplying a constant current to the analog filter 30 as the first analog signal. That is, according to the output of the no-signal input detection circuit 40, the two current sources CS1, CS
Either one of the two is selected by a switch.
【００３１】図１２は、アナログ信号設定回路５０の第
５の実施例を示す。本図では、無信号入力検出回路４０
の出力に応じて、２つのコンデンサＣ1 およびＣ2 のい
ずれか一方を選択し、直流電圧ＶREF によって充電され
た電荷Ｑ1 （＝Ｃ1 ・ＶREF）または電荷Ｑ2 （＝Ｃ2
・ＶREF ）を第１のアナログ信号として出力するもので
ある。FIG. 12 shows a fifth embodiment of the analog signal setting circuit 50. In this figure, the no-signal input detection circuit 40
Either one of the two capacitors C 1 and C 2 is selected in accordance with the output of the DC voltage, and the charge Q 1 (= C 1 · V REF ) or the charge Q 2 (= C 2 ) charged by the DC voltage V REF is selected.
V REF ) is output as the first analog signal.
【００３２】なお、これまで説明してきた実施例（図１
〜図１２）は、オーバサンプリング型のＤ／Ａ変換器に
ついて説明してきたが、図１のインターポレーション用
デジタルフィルタ１０を除去し、かつ、ノイズシェーパ
２０に入力される第１のデジタル信号を同時に無信号入
力検出回路４０に供給する構成とすることも可能であ
る。The embodiment described above (see FIG. 1)
(FIG. 12) has described the oversampling type D / A converter. However, the first digital signal input to the noise shaper 20 can be removed by removing the digital filter 10 for interpolation shown in FIG. It is also possible to simultaneously supply the signalless input detection circuit 40.
【００３３】また、無信号入力検出回路４０は、デジタ
ルフィルタ中の所定のパス（図示せず）に流れるコード
に基づいて、無信号状態を検出することも可能である。The no-signal input detection circuit 40 can also detect the no-signal state based on a code flowing through a predetermined path (not shown) in the digital filter.
【００３４】さらに、無信号状態として、ゼロコードが
連続して入力される場合のみならず、所定のコードが連
続して入力される場合、または、予め定められた範囲内
のコードがランダムに入力される場合を規定することも
可能である。Furthermore, as a no-signal state, not only when zero codes are continuously input, but also when a predetermined code is continuously input, or codes within a predetermined range are randomly input. It is also possible to specify the cases in which they are performed.
【００３５】なお、アナログフィルタ３０として、上述
したスイッチト・キャパシタ・フィルタを含む時間離散
系フィルタを用いるほか、受動素子あるいは能動素子に
より構成した時間系フィルタを用い得ることは勿論であ
る。It is needless to say that the analog filter 30 may be a time-discrete system filter including the above-mentioned switched-capacitor filter, or a time-system filter constituted by passive elements or active elements.
【００３６】[0036]
【発明の効果】以上説明したとおり本発明によれば、無
信号入力検出手段により無信号状態が検知された場合に
は、アナログフィルタの基準アナログ信号値を変化させ
る構成としてあるので、無信号状態下でのアナログ出力
レベルを低下させ、これにより、不要なトーン成分およ
び高周波ノイズ成分を実用上問題が生じない程度まで抑
圧することが可能となる。As described above, according to the present invention, when the no-signal input detecting means detects the no-signal state, the reference analog signal value of the analog filter is changed. By lowering the analog output level below, it becomes possible to suppress unnecessary tone components and high-frequency noise components to the extent that practically no problems occur.
【図１】本発明を適用したＤＡ変換器の一実施例を示す
ブロック図である。FIG. 1 is a block diagram showing an embodiment of a DA converter to which the present invention is applied.
【図２】従来から知られているＤＡ変換器を示すブロッ
ク図である。FIG. 2 is a block diagram showing a conventionally known DA converter.
【図３】従来技術および本実施例によるＤＡ変換器の動
作説明図である。FIG. 3 is an operation explanatory diagram of the DA converter according to the related art and the present embodiment.
【図４】図１に示した無信号入力検出回路４０の詳細な
回路構成図である。4 is a detailed circuit configuration diagram of a no-signal input detection circuit 40 shown in FIG.
【図５】図４の動作を示す波形図である。5 is a waveform diagram showing the operation of FIG.
【図６】図１に示したアナログ信号設定回路５０の具体
的な構成例を示す図である。6 is a diagram showing a specific configuration example of an analog signal setting circuit 50 shown in FIG.
【図７】図１に示したアナログフィルタの詳細な回路構
成図である。7 is a detailed circuit configuration diagram of the analog filter shown in FIG.
【図８】図７の動作を示す波形図である。8 is a waveform chart showing the operation of FIG. 7. FIG.
【図９】アナログ信号設定回路５０の第２の実施例を示
す図である。9 is a diagram showing a second embodiment of the analog signal setting circuit 50. FIG.
【図１０】アナログ信号設定回路５０の第３の実施例を
示す図である。FIG. 10 is a diagram showing a third embodiment of the analog signal setting circuit 50.
【図１１】アナログ信号設定回路５０の第４の実施例を
示す図である。FIG. 11 is a diagram showing a fourth embodiment of the analog signal setting circuit 50.
【図１２】アナログ信号設定回路５０の第５の実施例を
示す図である。FIG. 12 is a diagram showing a fifth embodiment of the analog signal setting circuit 50.
１０ デジタルフィルタ ２０ ノイズシェーパ ３０ アナログフィルタ ４０ 無信号入力検出回路 ５０ アナログ信号設定回路 10 Digital Filter 20 Noise Shaper 30 Analog Filter 40 No Signal Input Detection Circuit 50 Analog Signal Setting Circuit
Claims (8)
ェーピングされた第２のデジタル信号を出力するノイズ
シェーパと、前記ノイズシェーパの後段に接続されたア
ナログフィルタとを備えたＤＡ変換器において、 前記第１のデジタル信号が所定の期間中無信号状態を呈
するとき、該無信号状態を表わす検出信号を出力する無
信号入力検出手段と、 前記検出信号の出力に応答して、前記アナログフィルタ
に供給される基準アナログ信号の基準値を変化させるア
ナログ信号設定手段とを具備したことを特徴とするＤＡ
変換器。1. A DA converter comprising a noise shaper for inputting a first digital signal and outputting a noise-shaped second digital signal, and an analog filter connected to a subsequent stage of the noise shaper, No-signal input detection means for outputting a detection signal representing the no-signal state when the first digital signal exhibits the no-signal state for a predetermined period, and to the analog filter in response to the output of the detection signal. An analog signal setting means for changing the reference value of the supplied reference analog signal.
converter.
手段から前記検出信号が出力されていない期間中、前記
アナログフィルタに供給される前記基準アナログ信号は
第１の固定値を有し、他方、前記検出信号が出力されて
いる期間中、前記基準信号は前記第１の固定値より小さ
な第２の固定値を有することを特徴とするＤＡ変換器。2. The reference analog signal supplied to the analog filter has a first fixed value during a period in which the detection signal is not output from the no-signal input detection means, and The DA converter, wherein the reference signal has a second fixed value that is smaller than the first fixed value while the detection signal is being output.
手段から前記検出信号が出力された時には、前記アナロ
グフィルタに供給される前記基準信号は徐々に低下し、
他方、前記検出信号の出力が停止された時には、前記基
準信号は高速にて増大することを特徴とするＤＡ変換
器。3. The reference signal supplied to the analog filter gradually decreases when the detection signal is output from the no-signal input detection means according to claim 1.
On the other hand, the DA converter characterized in that the reference signal increases at a high speed when the output of the detection signal is stopped.
ノイズシェーパの前段に、オーバサンプリングを行うデ
ジタルフィルタを設けたことを特徴とするＤＡ変換器。4. The DA converter according to claim 1, further comprising a digital filter for performing oversampling in the preceding stage of the noise shaper.
手段は前記第１のデジタル信号に替えて、前記デジタル
フィルタに供給されるデジタル信号に基づいて、あるい
は、前記デジタルフィルタ中の所定パスに流れるコード
に基づいて、前記無信号状態を検出することを特徴とす
るＤＡ変換器。5. The non-signal input detection means according to claim 4, based on a digital signal supplied to the digital filter instead of the first digital signal, or on a predetermined path in the digital filter. A DA converter characterized by detecting the no-signal state based on a flowing code.
状態として、ゼロコードが連続して入力される場合、ま
たは、所定のコードが連続して入力される場合、また
は、予め定められた範囲内のコードがランダムに入力さ
れる場合を規定することを特徴とするＤＡ変換器。6. The non-signal state according to claim 1, wherein zero codes are continuously input, or predetermined codes are continuously input, or a predetermined range. A DA converter characterized in that it defines the case where the codes in are randomly input.
ナログ信号の基準値を電圧値、または電流値、または電
荷量で表すことを特徴とするＤＡ変換器。7. The DA converter according to claim 1, wherein the reference value of the reference analog signal is represented by a voltage value, a current value, or a charge amount.
グフィルタとして、時間連続系フィルタ、または、スイ
ッチト・キャパシタ・フィルタを含む時間離散系フィル
タを用いることを特徴とするＤＡ変換器。8. The DA converter according to claim 1, wherein a time continuous system filter or a time discrete system filter including a switched capacitor filter is used as the analog filter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09014894A JP3145860B2 (en) | 1994-04-27 | 1994-04-27 | DA converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09014894A JP3145860B2 (en) | 1994-04-27 | 1994-04-27 | DA converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297716A true JPH07297716A (en) | 1995-11-10 |
| JP3145860B2 JP3145860B2 (en) | 2001-03-12 |
Family
ID=13990423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09014894A Expired - Lifetime JP3145860B2 (en) | 1994-04-27 | 1994-04-27 | DA converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145860B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114981A (en) * | 1997-12-05 | 2000-09-05 | Kabushiki Kaisha Toshiba | D/A converter |
| JP2000269818A (en) * | 1999-03-08 | 2000-09-29 | Motorola Inc | Noise attenuation circuit for data converter, and method therefor |
| JP2005079908A (en) * | 2003-08-29 | 2005-03-24 | Casio Comput Co Ltd | D/a conversion device |
-
1994
- 1994-04-27 JP JP09014894A patent/JP3145860B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114981A (en) * | 1997-12-05 | 2000-09-05 | Kabushiki Kaisha Toshiba | D/A converter |
| JP2000269818A (en) * | 1999-03-08 | 2000-09-29 | Motorola Inc | Noise attenuation circuit for data converter, and method therefor |
| JP2005079908A (en) * | 2003-08-29 | 2005-03-24 | Casio Comput Co Ltd | D/a conversion device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3145860B2 (en) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383689B1 (en) | Digital-to-analog converter | |
| JP3112605B2 (en) | D / A conversion circuit | |
| JPH0813004B2 (en) | A / D converter | |
| JPH11122112A (en) | Waveform shaping device and sigmadelta type d/a converter | |
| JPH09289451A (en) | Signal processor | |
| JP3956582B2 (en) | A / D conversion circuit | |
| JP3145860B2 (en) | DA converter | |
| US6147634A (en) | Method and apparatus for digital to analog conversion with reduced noise | |
| JP3312538B2 (en) | Sound signal processing device | |
| JP2004128637A (en) | D/a converter | |
| JPH07297717A (en) | D/a converter | |
| JP2004165905A (en) | Semiconductor integrated circuit | |
| JP2002064384A (en) | Δς modulator, digital signal processor and method for processing digital signal | |
| JP3336823B2 (en) | Sound signal processing device | |
| JP2903996B2 (en) | Information signal processing method and information signal processing device | |
| JP3103908B2 (en) | Digital / analog conversion circuit | |
| JP3232865B2 (en) | Digital / analog signal converter | |
| JP3885911B2 (en) | D / A converter | |
| JP3113527B2 (en) | A / D converter | |
| JP3036045B2 (en) | D / A converter | |
| JP3312539B2 (en) | Sound signal processing device | |
| JP2000232361A (en) | D/a converter | |
| JP3895235B2 (en) | Clock generation method and circuit, and A / D conversion method and apparatus | |
| US20080272947A1 (en) | System Clock Generator Circuit | |
| JP4128067B2 (en) | System clock generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001205 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080105 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |