JPH0698277A - Agc device for television receiver - Google Patents
Agc device for television receiverInfo
- Publication number
- JPH0698277A JPH0698277A JP2617893A JP2617893A JPH0698277A JP H0698277 A JPH0698277 A JP H0698277A JP 2617893 A JP2617893 A JP 2617893A JP 2617893 A JP2617893 A JP 2617893A JP H0698277 A JPH0698277 A JP H0698277A
- Authority
- JP
- Japan
- Prior art keywords
- agc
- channel
- voltage
- time
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Television Receiver Circuits (AREA)
Abstract
Description
【0001】[0001]
【0001】[0001]
【0002】[0002]
【産業上の利用分野】本発明は、テレビジョン受像機の
RF・AGC装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an RF / AGC device for a television receiver.
【0003】[0003]
【0002】[0002]
【0004】[0004]
【従来の技術】従来、この種の装置として第1図に示す
回路のものが知られている。図において符号1はフロン
トエンド、2はSAWフィルタ、3は映像中間周波数増
幅部、4は映像検波部、5は映像増幅部、6はPLLシ
ンセサイザ、7はROM、そして図において点線で囲ま
れた部分はAGC回路としてのAGC(自動ケインコン
トロール)部8で、映像増幅部5の出力によりフィード
バックして、直列に接続された雑音除去部80、AGC
検波部81、AGC増幅部82、RF・AGC部83よ
り成り、このRF・AGC部83の出力がフロントエン
ド1へ、AGC増幅部82の出力が映像中間周波数増幅
部3へ、それぞれフィードバックされている。また、符
号9はセントラルプロセッサユニット(以下CPUとい
う)である2. Description of the Related Art Conventionally, a device having a circuit shown in FIG. 1 is known as this type of device. In the figure, reference numeral 1 is a front end, 2 is a SAW filter, 3 is a video intermediate frequency amplification section, 4 is a video detection section, 5 is a video amplification section, 6 is a PLL synthesizer, 7 is a ROM, and is surrounded by a dotted line in the figure. A portion is an AGC (automatic cane control) unit 8 as an AGC circuit, which feeds back by an output of the video amplification unit 5 and is connected in series to a noise removal unit 80 and an AGC.
The detection section 81, the AGC amplification section 82, and the RF / AGC section 83 are fed back to the front end 1, and the output of the AGC amplification section 82 is fed back to the video intermediate frequency amplification section 3. There is. Reference numeral 9 is a central processor unit (hereinafter referred to as CPU).
【0005】。[0005]
【0003】次に作用について説明する。AGC部8
は、これを構成しているAGC増幅部82のステージ
で、図に示した可変抵抗Rによって立上り時点を定める
電圧を設定している。一方、フロントエンド1の局発制
御を行うためにPLLシンセサイザ6からの同調電圧が
供給されている。この同調電圧の供給は、各チャンネル
ごとにROM7に記憶されたチャンネル(周波数)デー
タに対応したデータを、CPU9の指令によってPLL
シンセサイザ6を読出させ、上記チャンネルデータに対
応したデータによってPLLシンセサイザ6を構成する
プログラマブルデバイダの分周比を設定することによっ
て行なわれる。Next, the operation will be described. AGC section 8
Is a stage of the AGC amplifying section 82 which constitutes this, and sets a voltage that determines a rising time point by a variable resistor R shown in the figure. On the other hand, the tuning voltage from the PLL synthesizer 6 is supplied to perform the local oscillation control of the front end 1. The tuning voltage is supplied by PLL of the data corresponding to the channel (frequency) data stored in the ROM 7 for each channel according to the instruction of the CPU 9.
This is performed by reading the synthesizer 6 and setting the frequency division ratio of the programmable divider forming the PLL synthesizer 6 by the data corresponding to the channel data.
【0006】[0006]
【0004】[0004]
【0007】[0007]
【発明が解決しようとする課題】従来のAGC装置は、
以上のような構成になっているので、上記可変抵抗Rに
よって、任意のチャンネルについてのRF・AGCの立
上り時点を設定すると、他のチャンネルについてはフロ
ントエンドのゲインがばらついた場合など最適の電圧値
にはならず、立上り時点が遅くなるか、あるいは早くな
り、遅い場合は混変調特性が劣化し、早い場合は映像信
号のS/N比が悪くなるなどの欠点があった。The conventional AGC device is
With the above-described configuration, when the rising time of RF / AGC for any channel is set by the variable resistor R, the optimum voltage value for other channels is generated when the gain of the front end varies. However, there are drawbacks such that the rising time is delayed or advanced, and when it is late, the intermodulation characteristics are deteriorated, and when it is early, the S / N ratio of the video signal is deteriorated.
【0008】[0008]
【0005】つまり、フロントエンドのゲインはチャン
ネル(受信周波数)によって変動するため、任意のチャ
ンネルを受信したときのフロントエンドのゲインが高く
なると、フロントエンドに入力されるAGCの電圧が正
規の電圧より低くなる。したがって、入力信号レベルに
対するRF・AGCの動作開始の信号入力レベルが下が
りS/N比が低下する。That is, since the gain of the front end varies depending on the channel (reception frequency), if the gain of the front end when receiving an arbitrary channel becomes high, the voltage of the AGC input to the front end becomes higher than the normal voltage. Get lower. Therefore, the signal input level at the start of the RF / AGC operation with respect to the input signal level decreases and the S / N ratio decreases.
【0009】[0009]
【0006】逆に任意のチャンネルを受信したときのゲ
インが低くなると、入力信号レベルに対するRF・AG
Cの動作開始点が高くなり、高い信号入力レベルでAG
Cがかからず、混変調特性が劣化してしまう。On the contrary, when the gain becomes low when an arbitrary channel is received, the RF / AG for the input signal level is reduced.
The operation start point of C becomes high, and AG is activated at a high signal input level.
Since C is not applied, the cross modulation characteristic is deteriorated.
【0010】[0010]
【0007】そこで本発明は、メモリに各チャンネルご
との最適なRF・AGCの立上り時点に対応するデータ
を格納させ、チャンネルを切換える都度、それぞれ最適
な立上り時点が得られるテレビジョン受像機のAGC装
置を提供することを目的としている。Therefore, the present invention stores the data corresponding to the optimum RF / AGC rise time for each channel in the memory, and obtains the optimum rise time each time the channel is switched. Is intended to provide.
【0011】[0011]
【0008】[0008]
【0012】[0012]
【課題を解決するための手段】上記課題を解決するため
になされた本発明のテレビジョン受像機のAGC装置
は、テレビジョン受像機におけるフロントエンドのゲイ
ンをAGC回路からのAGC電圧によってコントロール
するテレビジョン受像機のAGC装置において、各チャ
ンネルの同調データ及びこれらのチャンネルに対応した
前記AGC回路からのAGC電圧の最適な立上り時点に
対応するデータを格納するメモリと、チャンネル切換え
時に前記メモリからそれぞれのチャンネルに対応した前
記AGC電圧の最適な立上り時点に対応するデータを読
取り、前記AGC回路の出力動作を制御するAGC制御
手段とを具備することを特徴とする。SUMMARY OF THE INVENTION An AGC device for a television receiver of the present invention, which has been made to solve the above problems, is a television which controls a gain of a front end of the television receiver by an AGC voltage from an AGC circuit. In the AGC device of the John receiver, a memory for storing tuning data of each channel and data corresponding to an optimum rising time point of the AGC voltage from the AGC circuit corresponding to these channels, and a memory for storing the data from the memory at the time of channel switching. AGC control means for reading the data corresponding to the optimum rising time of the AGC voltage corresponding to the channel and controlling the output operation of the AGC circuit.
【0013】[0013]
【0009】[0009]
【0014】[0014]
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。ここで、第2図において、符号1,2,3,
4,5,6,8,80,,81,82,83および9
は、第1図における動符号と同じ部分であり、相互の接
続も同様の構成である。そして7はROMで、従来例の
機能であった各チャンネルごとの同調電圧に対応するデ
ータの収納に加えて、各チャンネルごとのRF・AGC
の最適な立上り時点に対応するデータをも収納してい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. Here, in FIG. 2, reference numerals 1, 2, 3,
4, 5, 6, 8, 80, 81, 82, 83 and 9
Is the same part as the motion code in FIG. 1, and the mutual connection has the same structure. Reference numeral 7 denotes a ROM, which stores the data corresponding to the tuning voltage for each channel, which is the function of the conventional example, and also the RF / AGC for each channel.
It also stores the data corresponding to the optimum start time of.
【0015】[0015]
【0010】ここで、最適立上り時点に対応するデータ
について説明すると、まずAGC回路としてのAGC部
8は、外部制御信号によって自ら発生するAGC電圧が
設御される。そして、AGC部8は各チャンネルごとに
S/N比と混変調特性の両方を満足するようなAGC動
作開始点を与えるためのAGC電圧を発生する。このよ
うなAGC電圧を発生させるための外部制御信号を意味
するものである。なお、ROM7にあっては、各種デー
タの書換えが可能とされている。The data corresponding to the optimum rising time will now be described. First, the AGC section 8 as an AGC circuit controls the AGC voltage generated by itself by an external control signal. Then, the AGC unit 8 generates an AGC voltage for giving an AGC operation starting point that satisfies both the S / N ratio and the intermodulation characteristic for each channel. An external control signal for generating such an AGC voltage is meant. In the ROM 7, various data can be rewritten.
【0016】[0016]
【0011】また、10はD/Aコンバータであり、上
記RF・AGCの最適な立上り時点に対応する指令を各
チャンネルごとにROM7により受けて、このデジタル
信号値をアナログ量に変換し、このアナログ量の電圧を
図に示したトランジスタQのベースに印加するようにな
っている。Reference numeral 10 denotes a D / A converter, which receives a command corresponding to the optimum rise time of the RF / AGC by the ROM 7 for each channel, converts the digital signal value into an analog quantity, and converts the analog value. A quantity of voltage is applied to the base of the transistor Q shown.
【0017】[0017]
【0012】次に動作について説明する。映像増幅部5
の出力端よりのフィードバックは、雑音除去部80,A
GC検波部81を経由してAGC増幅部82へ至り、こ
こで次のステージであるRF・AGC部の立上り時点を
定めるバイアス電圧を可変抵抗Rによって設定する。こ
の可変抵抗Rと電源Bとの間には、トランジスタQのイ
ンピーダンスの変化に応じて可変抵抗Rにおけるバイア
ス電圧が変化する。Next, the operation will be described. Video amplifier 5
Feedback from the output terminal of the noise canceller 80, A
It reaches the AGC amplifier 82 via the GC detector 81, and here, the bias voltage that determines the rising time of the RF / AGC unit which is the next stage is set by the variable resistor R. Between the variable resistor R and the power source B, the bias voltage in the variable resistor R changes according to the change in the impedance of the transistor Q.
【0018】[0018]
【0013】一方、各チャンネルごとの上記RF・AG
Cの最適立上り時点に対応したデータがROM7に収納
されているので、テレビジョンのチャンネルを切換える
都度、CPU9の指令によってROM7はそれぞれのチ
ャンネルの最適立上り時点のデータを読出し、D/Aコ
ンバータ10に指令する。On the other hand, the above-mentioned RF / AG for each channel
Since the data corresponding to the optimum rise time of C is stored in the ROM 7, the ROM 7 reads the data of the optimum rise time of each channel by the instruction of the CPU 9 every time the television channel is switched, and the D / A converter 10 reads the data. Order.
【0019】[0019]
【0014】次に、このD/Aコンバータ10におい
て、上記の最適立上り時点のデータがアナログ量に変換
された電圧値となって、トランジスタQのベースに印加
され、この印加された電圧値に応じて、可変抵抗Rにお
ける電圧に変化を与え、それぞれのチャンネルごとにR
F・AGCの立上り時点を設定することができる。Next, in the D / A converter 10, the data at the optimum rising time becomes a voltage value converted into an analog amount and is applied to the base of the transistor Q, and according to the applied voltage value. To change the voltage at the variable resistor R,
It is possible to set the rising time of F / AGC.
【0020】[0020]
【0015】したがって、本実施例では、チャンネルご
とに最適なAGCの動作開始点が設定されるため、フロ
ントエンドのゲインがチャンネルごとに変化しても同じ
入力信号レベルでAGC動作が開始され、S/N比と混
変調特性との両方を満足させることができる。Therefore, in this embodiment, since the optimum AGC operation starting point is set for each channel, the AGC operation is started at the same input signal level even if the front end gain changes for each channel, and S Both the / N ratio and the cross modulation characteristic can be satisfied.
【0021】[0021]
【0016】[0016]
【0022】[0022]
【発明の効果】以上説明したように、本発明によれば、
フロントエンドにおいて最適なAGCがかけられるよう
に、そのAGCの立上り時点をコントロールすべきAG
C回路からのAGC電圧を制御するようにしたので、フ
ロントエンドのゲインが各チャンネルごとにバラツキを
生じている場合であっても、各チャンネルごとに混変調
特性およびS/N比特性の両方を常に満足させた状態に
保つことができ、これにより良質なテレビジョンの画像
を得ることができる。As described above, according to the present invention,
The AG that should control the rising time of the AGC so that the optimum AGC can be applied at the front end.
Since the AGC voltage from the C circuit is controlled, even if the front-end gain varies from channel to channel, both the intermodulation characteristic and the S / N ratio characteristic can be obtained for each channel. It can be kept in a satisfactory state at all times, whereby a good quality television image can be obtained.
【0023】[0023]
【0017】また、フロントエンドのゲイン変更は、メ
モリに記憶されているデータの変更によって行なわれる
ため、その設定変更を容易に行うことができる。Further, since the gain of the front end is changed by changing the data stored in the memory, the setting can be easily changed.
【図1】従来のAGC装置を説明する回路のブロック図
である。FIG. 1 is a block diagram of a circuit for explaining a conventional AGC device.
【図2】本発明の一実施例のAGC装置を説明する回路
のブロック図である。FIG. 2 is a block diagram of a circuit illustrating an AGC device according to an embodiment of the present invention.
1 フロントエンド 2 SAWフィルタ 3 映像中間周波数増幅部 4 映像検波部 5 映像増幅部 6 PLLシンセサイザ 7 ROM 8 AGC部 80 雑音除去部 81 AGC検波部 82 AGC増幅部 83 RF・AGC部 9 CPU 10 D/Aコンバータ 1 Front End 2 SAW Filter 3 Video Intermediate Frequency Amplifier 4 Video Detector 5 Video Amplifier 6 PLL Synthesizer 7 ROM 8 AGC 80 Noise Removal 81 AGC Amplifier 82 AGC Amplifier 83 RF / AGC 9 CPU 10 D / A converter
Claims (1)
ンドのゲインをAGC回路からのAGC電圧によってコ
ントロールするテレビジョン受像機のAGC装置におい
て、 各チャンネルの同調データ及びこれらのチャンネルに対
応した前記AGC回路からのAGC電圧の最適な立上り
時点に対応するデータを格納するメモリと、 チャンネル切換え時に前記メモリからそれぞれのチャン
ネルに対応した前記AGC電圧の最適な立上り時点に対
応するデータを読取り、前記AGC回路の出力動作を制
御するAGC制御手段とを具備することを特徴とするテ
レビジョン受像機のAGC装置。1. A television receiver AGC device for controlling a gain of a front end in a television receiver by an AGC voltage from an AGC circuit, wherein tuning data of each channel and the AGC circuit corresponding to these channels. A memory for storing the data corresponding to the optimum rising time of the AGC voltage, and the data corresponding to the optimum rising time of the AGC voltage corresponding to each channel is read from the memory at the time of channel switching, and the output operation of the AGC circuit is performed. And an AGC control means for controlling the AGC device for a television receiver.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2617893A JPH06101821B2 (en) | 1993-01-21 | 1993-01-21 | AGC device for television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2617893A JPH06101821B2 (en) | 1993-01-21 | 1993-01-21 | AGC device for television receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0698277A true JPH0698277A (en) | 1994-04-08 |
JPH06101821B2 JPH06101821B2 (en) | 1994-12-12 |
Family
ID=12186278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2617893A Expired - Lifetime JPH06101821B2 (en) | 1993-01-21 | 1993-01-21 | AGC device for television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06101821B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0946614A (en) * | 1995-07-27 | 1997-02-14 | Nec Corp | Automatic gain control circuit and receiving front end device using the circuit |
EP0804023A2 (en) * | 1996-04-24 | 1997-10-29 | Lg Electronics Inc. | High speed channel detection, storing, and switching apparatus and method thereof |
KR20000021884A (en) * | 1998-09-30 | 2000-04-25 | 이형도 | Method for searching channel using automatic gain control voltage |
US8233869B2 (en) | 2006-12-11 | 2012-07-31 | Thomson Licensing | Automatic gain control with improved cross-modulation |
-
1993
- 1993-01-21 JP JP2617893A patent/JPH06101821B2/en not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0946614A (en) * | 1995-07-27 | 1997-02-14 | Nec Corp | Automatic gain control circuit and receiving front end device using the circuit |
EP0804023A2 (en) * | 1996-04-24 | 1997-10-29 | Lg Electronics Inc. | High speed channel detection, storing, and switching apparatus and method thereof |
EP0804023A3 (en) * | 1996-04-24 | 1998-09-02 | Lg Electronics Inc. | High speed channel detection, storing, and switching apparatus and method thereof |
US6344882B1 (en) | 1996-04-24 | 2002-02-05 | Lg Electronics Inc. | High speed channel detection apparatus and related method thereof |
KR20000021884A (en) * | 1998-09-30 | 2000-04-25 | 이형도 | Method for searching channel using automatic gain control voltage |
US8233869B2 (en) | 2006-12-11 | 2012-07-31 | Thomson Licensing | Automatic gain control with improved cross-modulation |
Also Published As
Publication number | Publication date |
---|---|
JPH06101821B2 (en) | 1994-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0428170B1 (en) | Radio receiver comprising automatic gain controlling function | |
US20040014450A1 (en) | Signal receiving apparatus and gain control method using analog control AGC and step control AGC | |
US5241696A (en) | Tuner with selective equalization of different program sources | |
KR100240127B1 (en) | Delay automatic gain control circuit | |
US6333765B1 (en) | Television receiver having an AGC circuit to control the gain on a tuner | |
JPH0698277A (en) | Agc device for television receiver | |
JP2797845B2 (en) | AM tuner | |
JPS628612A (en) | Input stage filter tuning device for tuner | |
KR100856328B1 (en) | Television tuner with signal path switching function | |
JPH09181572A (en) | Automatic synchronizing device of receiver | |
JP3328926B2 (en) | Television receiver | |
JPH11355079A (en) | Automatic gain control circuit and tuner for receiving satellite broadcast | |
JPH0427260Y2 (en) | ||
JPS6345051Y2 (en) | ||
JPH11177347A (en) | Tuning device | |
JPH1022943A (en) | Radio receiver | |
JP3585089B2 (en) | Receiving machine | |
JPS63127613A (en) | Electronic tuning radio | |
JPH0670295A (en) | Catv output device | |
KR100219154B1 (en) | Automatic peaking control system following gain change | |
JPS6012828A (en) | Frequency synthesizer tuner having automatic adjusting function of radio frequency part | |
JPH0332932B2 (en) | ||
JPH11164218A (en) | Television signal receiver | |
JPH0974315A (en) | Modulation circuit | |
JP2002199297A (en) | Television tuner |