JPH0666104B2 - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPH0666104B2 JPH0666104B2 JP59012096A JP1209684A JPH0666104B2 JP H0666104 B2 JPH0666104 B2 JP H0666104B2 JP 59012096 A JP59012096 A JP 59012096A JP 1209684 A JP1209684 A JP 1209684A JP H0666104 B2 JPH0666104 B2 JP H0666104B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- phase
- memory
- signal
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔技術分野〕 本発明は時間軸補正装置、特にVTR、ビデオデイスクな
どの映像信号記録再生装置において、その再生映像に含
まれる時間軸変動をメモリを用いて除去するようにした
時間軸補正装置に関するものである。
どの映像信号記録再生装置において、その再生映像に含
まれる時間軸変動をメモリを用いて除去するようにした
時間軸補正装置に関するものである。
従来の時間軸補正装置（time base corrector.以下,T
BCという）としては、第１図〜第３図に示すようなもの
がある。第１図は記録再生装置とTBCの要部構成を示し
ている。図中、１は例えば公知のヘリカルスキヤン方式
２ヘツドVTRに用いられる記録再生装置で、1800r.p.m.
で回転するモータ1aにより駆動される回転シリンダ1b
に、互いに180゜対向して取り付けられている２つのヘ
ツド1cを用いて、磁気テープ1d上に予め記録されている
デイジタルビデオ信号を再生する。この磁気テープ1d上
の記録信号は、適当に変調されており、再生した信号
は、復調回路２で元のデイジタルビデオ信号に復調され
る。
BCという）としては、第１図〜第３図に示すようなもの
がある。第１図は記録再生装置とTBCの要部構成を示し
ている。図中、１は例えば公知のヘリカルスキヤン方式
２ヘツドVTRに用いられる記録再生装置で、1800r.p.m.
で回転するモータ1aにより駆動される回転シリンダ1b
に、互いに180゜対向して取り付けられている２つのヘ
ツド1cを用いて、磁気テープ1d上に予め記録されている
デイジタルビデオ信号を再生する。この磁気テープ1d上
の記録信号は、適当に変調されており、再生した信号
は、復調回路２で元のデイジタルビデオ信号に復調され
る。
３は書込み手段としての書き込み信号発生回路であり、
再生されたデイジタルビデオ信号に予め含まれているク
ロツクと、水平同期信号（以下、HD信号という）とを検
出して、メモリ４に出力する。時間軸変動（以下、ジツ
タという）成分を含む再生デイジタルビデオ信号は、後
述するように、前記の検出した書込みクロツクＷと書込
みHD信号fWとでタイミングをとりつつ、メモリ４に書き
込まれて一時記憶される。５は例えば水晶発振器により
構成された基準クロツク発生回路、６はその基準クロツ
クから整形した一定周波数のメモリ読出しクロツクＲ
と、読出しHD信号fRと、更に垂直同期信号VDとを作る読
出し手段としての読み出し信号発生回路である。
再生されたデイジタルビデオ信号に予め含まれているク
ロツクと、水平同期信号（以下、HD信号という）とを検
出して、メモリ４に出力する。時間軸変動（以下、ジツ
タという）成分を含む再生デイジタルビデオ信号は、後
述するように、前記の検出した書込みクロツクＷと書込
みHD信号fWとでタイミングをとりつつ、メモリ４に書き
込まれて一時記憶される。５は例えば水晶発振器により
構成された基準クロツク発生回路、６はその基準クロツ
クから整形した一定周波数のメモリ読出しクロツクＲ
と、読出しHD信号fRと、更に垂直同期信号VDとを作る読
出し手段としての読み出し信号発生回路である。
このVD信号は、位相サーボ回路７に入力され、記録再生
装置１の回転モータ1aを制御することにより、回転シリ
ンダ1bの回転位相を同期させるのに用いられる。
装置１の回転モータ1aを制御することにより、回転シリ
ンダ1bの回転位相を同期させるのに用いられる。
一方、読出しクロツクＲと読出しHD信号fRは、メモリ４
に入力され、書込まれたビデオデータの読出しに用いら
れる。
に入力され、書込まれたビデオデータの読出しに用いら
れる。
第２図はメモリ４の構成の詳細を示している。8a,8b,8c
は所定容量をもつシフトレジスタで、３ケの場合を例示
してある。ジツタ成分を含みメモリ４に入力されたデイ
ジタルビデオ信号（未補正デイジタルビデオ信号）は、
各シフトレジスタ8a,8b,8cに、水平走査線３本（3H）に
一度の割合で、1H分づつ書込まれ、残りの2H区間内に読
出されるようにして、書込みと読出しが同時に起ること
を防止する。９は書込み及び読出しの両クロツクW,Rを
切換え、各シフトレジスタ８に供給するクロツク切換回
路、10は書込み・読出しの両HD信号fW,fRを入力し、ク
ロツク切換回路９と、各シフトレジスタ8a,8b,8cの出力
を順次切換えるマルチプレクサ11と、制御用のゲート信
号を出力するタイミング制御回路である。
は所定容量をもつシフトレジスタで、３ケの場合を例示
してある。ジツタ成分を含みメモリ４に入力されたデイ
ジタルビデオ信号（未補正デイジタルビデオ信号）は、
各シフトレジスタ8a,8b,8cに、水平走査線３本（3H）に
一度の割合で、1H分づつ書込まれ、残りの2H区間内に読
出されるようにして、書込みと読出しが同時に起ること
を防止する。９は書込み及び読出しの両クロツクW,Rを
切換え、各シフトレジスタ８に供給するクロツク切換回
路、10は書込み・読出しの両HD信号fW,fRを入力し、ク
ロツク切換回路９と、各シフトレジスタ8a,8b,8cの出力
を順次切換えるマルチプレクサ11と、制御用のゲート信
号を出力するタイミング制御回路である。
第３図はメモリ４の動作のタイミングを示している。
書込みの際は、クロツク切換回路９から、各シフトレジ
スタ8a,8b,8cに対して、所定のタイミングでバースト状
の書込みクロツクW1,W2,W3が順次出力される。そのタイ
ミングは、タイミング制御回路10を介して入力される書
込みHD信号fWにより制御される。例えば、先ず、第３図
に１で示す1H分毎の未補正デイジタルビデオ信号（便宜
上、ビデオデータに対応するアナログ信号波形を図示し
ている）V0〜V4のうち、ビデオ信号V0が、これと完全に
同期した書込みクロツクW1でシフトレジスタ8aに書込ま
れる。続いてビデオ信号V1が、更に続いてV2が、それぞ
れ書込みクロツクW2及びW3で、順次シフトレジスタ8bと
8cに書込まれていく。
スタ8a,8b,8cに対して、所定のタイミングでバースト状
の書込みクロツクW1,W2,W3が順次出力される。そのタイ
ミングは、タイミング制御回路10を介して入力される書
込みHD信号fWにより制御される。例えば、先ず、第３図
に１で示す1H分毎の未補正デイジタルビデオ信号（便宜
上、ビデオデータに対応するアナログ信号波形を図示し
ている）V0〜V4のうち、ビデオ信号V0が、これと完全に
同期した書込みクロツクW1でシフトレジスタ8aに書込ま
れる。続いてビデオ信号V1が、更に続いてV2が、それぞ
れ書込みクロツクW2及びW3で、順次シフトレジスタ8bと
8cに書込まれていく。
書込みデータの読出しは、各書込みクロツクW1,W2,W3が
それぞれ終了した時点から所定のインターバル期間Ｄを
経た後、クロツク切換制御回路９を介して各シフトレジ
スタへ、周波数の安定した読出しクロツクR1,R2,R3を順
次入力しつつ行われる。読出したビデオ信号出力は、タ
イミング制御回路10を介して入力した読出しHD信号fRで
制御されるマルチプレクサ11により順次切換えられて、
時系列に連続したビデオデータとなる。このビデオデー
タにはジツタは含まれない。すなわち、従来のTBCで
は、ジツタ成分を有する未補正デイジタルビデオ信号
を、これと同期したクロツクでメモリに書込み、その読
出しはジツタ成分の無視し得る基準クロツクを用いて行
うことにより、ジツタ成分を除くようになつている。
それぞれ終了した時点から所定のインターバル期間Ｄを
経た後、クロツク切換制御回路９を介して各シフトレジ
スタへ、周波数の安定した読出しクロツクR1,R2,R3を順
次入力しつつ行われる。読出したビデオ信号出力は、タ
イミング制御回路10を介して入力した読出しHD信号fRで
制御されるマルチプレクサ11により順次切換えられて、
時系列に連続したビデオデータとなる。このビデオデー
タにはジツタは含まれない。すなわち、従来のTBCで
は、ジツタ成分を有する未補正デイジタルビデオ信号
を、これと同期したクロツクでメモリに書込み、その読
出しはジツタ成分の無視し得る基準クロツクを用いて行
うことにより、ジツタ成分を除くようになつている。
しかしこのようなTBCにあつては、未補正ビデオデータ
のジツタの許容限（コレクシヨンウインドウ）は、第３
図にＤで示すインターバル期間により決まる。つまり書
込みクロツクＷと読出しクロツクＲとが重ならない範囲
である。インターバル期間Ｄは3H分のメモリの場合０〜
1Hの範囲に制限されるから、コレクシヨンウインドウは
1Hとなる。書込み・読出しタイミングを、コレクシヨン
ウインドウ1Hの範囲内に保つには、位相サーボ回路７に
より、回転シリンダ1bの回転位相誤差を1H以内に収める
必要がある。ところが、通常ヘリカルVTR等では、ジツ
タを含めてこの様な精度を得ることは困難であり、従つ
てコレクシヨンウインドウを拡げなければならない。そ
のためには、メモリ４の容量を3Hよりも大きくとる必要
がある。1H分のメモリ容量は、例えば、NTSC方式の４×
fsc（fsc:サブキヤリア周波数3.58MHz）＝約14MHzでサ
ンプリングしたものでは、910バイトとなる。これを更
に数倍も上回わる高速大容量のメモリを多量に使用する
ことは、コスト・消費電力等の面から極めて不利とな
る。
のジツタの許容限（コレクシヨンウインドウ）は、第３
図にＤで示すインターバル期間により決まる。つまり書
込みクロツクＷと読出しクロツクＲとが重ならない範囲
である。インターバル期間Ｄは3H分のメモリの場合０〜
1Hの範囲に制限されるから、コレクシヨンウインドウは
1Hとなる。書込み・読出しタイミングを、コレクシヨン
ウインドウ1Hの範囲内に保つには、位相サーボ回路７に
より、回転シリンダ1bの回転位相誤差を1H以内に収める
必要がある。ところが、通常ヘリカルVTR等では、ジツ
タを含めてこの様な精度を得ることは困難であり、従つ
てコレクシヨンウインドウを拡げなければならない。そ
のためには、メモリ４の容量を3Hよりも大きくとる必要
がある。1H分のメモリ容量は、例えば、NTSC方式の４×
fsc（fsc:サブキヤリア周波数3.58MHz）＝約14MHzでサ
ンプリングしたものでは、910バイトとなる。これを更
に数倍も上回わる高速大容量のメモリを多量に使用する
ことは、コスト・消費電力等の面から極めて不利とな
る。
本発明は、このような従来の欠点を除去するためになさ
れたもので、メモリに書込まれたビデオ信号を前記メモ
リから読出す為の読出し制御信号を前記メモリに入力さ
れるビデオ信号を書込む為の書込み制御信号の位相に追
従させるように位相制御を行なうことにより、メモリの
記憶容量を大幅に低減し得る時間軸補正装置を提供する
ことを目的としている。
れたもので、メモリに書込まれたビデオ信号を前記メモ
リから読出す為の読出し制御信号を前記メモリに入力さ
れるビデオ信号を書込む為の書込み制御信号の位相に追
従させるように位相制御を行なうことにより、メモリの
記憶容量を大幅に低減し得る時間軸補正装置を提供する
ことを目的としている。
第４図，第５図は、本発明の一実施例を示す図である。
図中、第１図と同一符号は同一部分を表わしている。12
は読出し信号発生回路６へ出力する基準クロツクを発生
させる電圧制御型発振器（以下、VCOという）である。1
3は書込みHD信号fWと読出しHD信号fRとの位相を比較す
る位相比較器で、入力信号fWとfRとの位相差が180゜の
ときに、位相誤差出力が零となるように構成されてい
る。14はこの位相比較器13の出力をVCO12に帰還するル
ープフイルタである。以上の３者で制御手段であるPLL
（Phase Locked Loop）を構成している。15は記録再
生装置１の位相サーボ回路７に対する基準信号を発生さ
せるための30Hz発振回路である。
図中、第１図と同一符号は同一部分を表わしている。12
は読出し信号発生回路６へ出力する基準クロツクを発生
させる電圧制御型発振器（以下、VCOという）である。1
3は書込みHD信号fWと読出しHD信号fRとの位相を比較す
る位相比較器で、入力信号fWとfRとの位相差が180゜の
ときに、位相誤差出力が零となるように構成されてい
る。14はこの位相比較器13の出力をVCO12に帰還するル
ープフイルタである。以上の３者で制御手段であるPLL
（Phase Locked Loop）を構成している。15は記録再
生装置１の位相サーボ回路７に対する基準信号を発生さ
せるための30Hz発振回路である。
次に動作を説明する。
第４図において、記録再生装置１の回転シリンダ1bは、
30Hz発振回路15の発生する基準信号に同期して、一定速
度、一定位相で回転している。記録再生装置１で再生さ
れた未補正デイジタルビデオデータは、従来と同じ手順
でメモリ４に書込まれる。書込まれたデータの読出しに
ついて、従来とは以下の点で異なる。
30Hz発振回路15の発生する基準信号に同期して、一定速
度、一定位相で回転している。記録再生装置１で再生さ
れた未補正デイジタルビデオデータは、従来と同じ手順
でメモリ４に書込まれる。書込まれたデータの読出しに
ついて、従来とは以下の点で異なる。
書込みHD信号fWと読出しHD信号fRとが、PLLの位相比較
器13に供給され、その位相が比較される。出力された位
相誤差信号は、ループフイルタ14を介してVCO12に帰還
される。このとき位相比較器13は、書込みHD信号fWと読
出しHD信号fRとの位相差が180゜になる様に位相ロツク
される。これにより、TBCは常にコレクシヨンウインド
ウの中心付近で動作でき書き込みと読み出しが重なる事
はない。もつとも読出しクロツクＲは書込みHD信号fWの
ジツタにも追従することになるから、TBC出力にはジツ
タが残留する。ところが、未補正ビデオデータに含まれ
るジツタの性質は、通常、第５図（ａ）に示すように、
主に低周波成分が大きい分布となつている。従つて、TB
C出力に残留するジツタ成分をコレクシヨンウインドウ
内に保つためには、読出しクロツクＲがこの残留ジツタ
成分のうち、ごく低周波の成分にのみ追従するものとす
ればよい。
器13に供給され、その位相が比較される。出力された位
相誤差信号は、ループフイルタ14を介してVCO12に帰還
される。このとき位相比較器13は、書込みHD信号fWと読
出しHD信号fRとの位相差が180゜になる様に位相ロツク
される。これにより、TBCは常にコレクシヨンウインド
ウの中心付近で動作でき書き込みと読み出しが重なる事
はない。もつとも読出しクロツクＲは書込みHD信号fWの
ジツタにも追従することになるから、TBC出力にはジツ
タが残留する。ところが、未補正ビデオデータに含まれ
るジツタの性質は、通常、第５図（ａ）に示すように、
主に低周波成分が大きい分布となつている。従つて、TB
C出力に残留するジツタ成分をコレクシヨンウインドウ
内に保つためには、読出しクロツクＲがこの残留ジツタ
成分のうち、ごく低周波の成分にのみ追従するものとす
ればよい。
そこでPLLの応答周波数を第５図（ｂ）のように、数Hz
以下程度にする。これによりTBC出力に残る残留ジツタ
も、第５図（ｃ）に示すように、ごく低周波の成分のみ
になる。この様な低周波のジツタは、モニタTV内に設け
られているAFC回路により充分に除去できるから、視覚
上問題にはならず、家庭用VTR等の用途には差支えな
い。すなわち、PLLの応答周波数を上述のように調整す
れば、実質的にジツタを除去でき、しかもコレクシヨン
ウインドウは例えば1Hでも充分となる。よつて、メモリ
４の記憶容量の大巾な低減が可能となる。
以下程度にする。これによりTBC出力に残る残留ジツタ
も、第５図（ｃ）に示すように、ごく低周波の成分のみ
になる。この様な低周波のジツタは、モニタTV内に設け
られているAFC回路により充分に除去できるから、視覚
上問題にはならず、家庭用VTR等の用途には差支えな
い。すなわち、PLLの応答周波数を上述のように調整す
れば、実質的にジツタを除去でき、しかもコレクシヨン
ウインドウは例えば1Hでも充分となる。よつて、メモリ
４の記憶容量の大巾な低減が可能となる。
上述の実施例は、ヘリカルスキヤンVTRを例にとつてい
るが、もちろんこれに限定されるものではない。例え
ば、ビデオデイスクやビデオシートレコーダ等種々の記
録方式に対しても適用できるものである。また、記録信
号は、デイジタルビデオ信号としたが、アナログ信号を
アナログラインメモリに対し書き込み、読み出しする方
式であつても同様に適用できる。
るが、もちろんこれに限定されるものではない。例え
ば、ビデオデイスクやビデオシートレコーダ等種々の記
録方式に対しても適用できるものである。また、記録信
号は、デイジタルビデオ信号としたが、アナログ信号を
アナログラインメモリに対し書き込み、読み出しする方
式であつても同様に適用できる。
以上説明したように、この発明によれば、メモリに書込
まれたビデオ信号を前記メモリから読出す為の読出し制
御信号を前記メモリに入力されるビデオ信号を書込む為
の書込み制御信号の位相に追従させるように位相制御を
行なうことにより、TBCのコレクションウインドウを小
さくすることができ、高速書込み／読出し可能なメモリ
の記憶容量を大幅に低減することが可能である。
まれたビデオ信号を前記メモリから読出す為の読出し制
御信号を前記メモリに入力されるビデオ信号を書込む為
の書込み制御信号の位相に追従させるように位相制御を
行なうことにより、TBCのコレクションウインドウを小
さくすることができ、高速書込み／読出し可能なメモリ
の記憶容量を大幅に低減することが可能である。
第１図は従来の映像信号記録再生装置の時間軸補正装置
の要部構成図、第２図は第１図に示したもののメモリ部
の構成図、第３図は第２図に示したものの動作を説明す
るタイミングチヤート図、第４〜第５図は本発明に係る
一実施例を示し、第４図は第１図に対応する要部構成
図、第５図（ａ）は未補正ビデオ信号のジツタスペクト
ル図、同図（ｂ）はPLLの応答特性図、第５図（ｃ）は
補正ビデオ信号の残留ジツタスペクトル図である。 １……記録再生装置 ３……書込み手段としての書込み信号発生回路 ４……メモリ ６……読出し手段としての読出し信号発生手段 PLL……制御手段
の要部構成図、第２図は第１図に示したもののメモリ部
の構成図、第３図は第２図に示したものの動作を説明す
るタイミングチヤート図、第４〜第５図は本発明に係る
一実施例を示し、第４図は第１図に対応する要部構成
図、第５図（ａ）は未補正ビデオ信号のジツタスペクト
ル図、同図（ｂ）はPLLの応答特性図、第５図（ｃ）は
補正ビデオ信号の残留ジツタスペクトル図である。 １……記録再生装置 ３……書込み手段としての書込み信号発生回路 ４……メモリ ６……読出し手段としての読出し信号発生手段 PLL……制御手段
Claims (2)
- 【請求項１】同期信号を含むビデオ信号を入力し、入力
されたビデオ信号を一旦記憶し、記憶されたビデオ信号
を出力する為のメモリと、 前記メモリに入力されるビデオ信号に含まれている同期
信号を分離し、出力する同期信号分離手段と、 前記メモリに入力されるビデオ信号を書込む為の書込み
制御信号を発生する書込み制御信号発生手段と、 前記同期信号分離手段より出力される同期信号と前記書
込み制御信号発生手段より発生される書込み制御信号と
の位相を比較し、その位相差に応じて前記書込み制御信
号発生手段より発生される書込み制御信号の位相を制御
する第１位相制御手段と、 前記メモリに書込まれたビデオ信号を前記メモリから読
出す為の読出し制御信号を発生する読出し制御信号発生
手段と、 前記書込み制御信号発生手段より発生される書込み制御
信号と前記読出し制御信号発生手段より発生される読出
し制御信号との位相を比較し、その位相差に応じて前記
読出し制御信号発生手段より発生される読出し制御信号
の位相を制御する第２位相制御手段を有することを特徴
とする時間軸補正装置。 - 【請求項２】前記第２位相制御手段は、前記書込み制御
信号発生手段より発生される書込み制御信号と前記読出
し制御信号発生手段より発生される読出し制御信号との
位相差が数Hz程度の低周波である場合に、前記読出し制
御信号発生手段より発生される読出し制御信号の位相を
制御できるような応答特性を有することを特徴とする特
許請求の範囲第（１）項記載の時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012096A JPH0666104B2 (ja) | 1984-01-27 | 1984-01-27 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59012096A JPH0666104B2 (ja) | 1984-01-27 | 1984-01-27 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60157766A JPS60157766A (ja) | 1985-08-19 |
| JPH0666104B2 true JPH0666104B2 (ja) | 1994-08-24 |
Family
ID=11796040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59012096A Expired - Fee Related JPH0666104B2 (ja) | 1984-01-27 | 1984-01-27 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666104B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2505158B2 (ja) * | 1986-05-21 | 1996-06-05 | キヤノン株式会社 | 記録再生装置 |
| JP4739477B2 (ja) * | 1999-09-07 | 2011-08-03 | オーチス エレベータ カンパニー | エスカレータステップ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237711A (en) * | 1975-09-19 | 1977-03-23 | Matsushita Electric Ind Co Ltd | System of correcting time axial |
-
1984
- 1984-01-27 JP JP59012096A patent/JPH0666104B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237711A (en) * | 1975-09-19 | 1977-03-23 | Matsushita Electric Ind Co Ltd | System of correcting time axial |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60157766A (ja) | 1985-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746996A (en) | Skew error correction circuit for video signal reproducing apparatus | |
| US4438456A (en) | Time base corrector | |
| JP2523601B2 (ja) | ビデオフオ−マツト信号処理方式 | |
| JP2757505B2 (ja) | 時間軸補正装置 | |
| EP0421486B1 (en) | Skew error correction circuit for video signal reproducing apparatus | |
| US5179450A (en) | Video signal processing apparatus and method for the time base compensation | |
| CA2048080A1 (en) | Apparatus and method for recording first and second video signals on magnetic tape | |
| US5245482A (en) | Magnetic recording/reproducing apparatus with skew correction | |
| JPH0666104B2 (ja) | 時間軸補正装置 | |
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| US5285289A (en) | Recording and reproducing information apparatus for selectively recording a PCM audio signal or a digital signal in placed thereof | |
| JP3151114B2 (ja) | 映像信号処理装置 | |
| JPH0654969B2 (ja) | 磁気記録再生装置 | |
| JP2708176B2 (ja) | 映像信号再生装置 | |
| JPS5833379A (ja) | 静止画記録装置 | |
| JP3263886B2 (ja) | 時間軸補償装置および方法 | |
| JPH07114485B2 (ja) | 磁気記録再生装置 | |
| JPH06153232A (ja) | カラー信号用位相補正装置 | |
| JPH03283782A (ja) | 時間軸誤差補正回路 | |
| JPS6110378A (ja) | 映像信号の時間軸補正装置 | |
| JPH06153135A (ja) | ビデオテープレコーダ | |
| JPS6148280A (ja) | デ−タ再生装置 | |
| JPH084337B2 (ja) | 時間軸エラ−補正装置 | |
| JPH082111B2 (ja) | 映像信号処理装置 | |
| JPH06150537A (ja) | スチルビデオ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |