JPH0628382B2

JPH0628382B2 - 垂直同期信号作成回路

Info

Publication number: JPH0628382B2
Application number: JP19751284A
Authority: JP
Inventors: 武新井; 正己江原; 浩行植山
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1984-09-20
Filing date: 1984-09-20
Publication date: 1994-04-13
Anticipated expiration: 2009-04-13
Also published as: JPS6174464A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はテレビ受像機等の画像表示装置や画像ファイル
システム等の画像処理装置に使用される垂直同期信号作
成回路に関する。

（ロ）従来の技術序述の如き画像処理装置等に於いて、正確且つ安定した
内部垂直同期信号を作成する方法には、例えば特公昭59
−15595号公報に示されるように、水平周波数の整数倍
の周波数信号を垂直周波数まで分周して得る方法が従来
から賞用されている。

しかしながら、このような方法は、特に前述の画像ファ
イルシステムや画像走査速度変換装置等のように、種々
の画像信号−例えば、テレビ受像機、特殊再生ＶＴＲ、
或いは、コンピュータ等からの画像信号−を扱う場合に
は適切なものではない。なぜなら、上記の各画像信号で
は水平、垂直同期信号の周波数やその両同期信号間の位
相関係が一定していないため、固定分周による方法では
所望の垂直周波数まで分周できなかったり、上記分周出
力によって開閉されるゲートを介して入力される外部垂
直同期信号を正確に取り込むことができない場合がある
からである。

そこで、この方法に代わる簡単な方法として、外部垂直
同期信号を一定位相の基準信号のタイミングで取り込
み、これによって得た信号を内部垂直同期信号とするこ
とが考えられる。しかし、このように単に一定位相の基
準信号のタイミングで取り込んで同期化する方法では、
外部垂直同期信号の前縁が基準信号のタイミングに非常
に近い位置にあると、上記垂直同期信号の前縁部の位相
的揺らぎに対して、得られた内部垂直同期信号に前記基
準信号の１周期幅の位相変動が生じる。このような現象
は、特に２：１インタレース方式のテレビジョン複合映
像信号から分離された外部垂直同期信号が入力される場
合に顕著である。なぜなら、上記の如き外部垂直同期信
号では、前記複合映像信号中の垂直同期信号部の直前の
信号波形が奇数フィールドと偶数フィールドとで異なる
ことや、映像信号部が同期信号レベルまでシフトしてい
る所謂ビデオ・イン・シンクが生じることによって、前
述の如き前縁部の“揺らぎ”が非常に発生しやすいから
である。従って、この方法は、安定した内部垂直同期信
号を必要とする前述の如き画像処理装置に採用できなか
った。

（ハ）発明が解決しようとする問題点本発明では、垂直周波数自体、或いは水平同期信号との
位相関係が異なる種々の外部垂直同期信号に対応でき、
しかも、上記垂直同期信号の位相揺らぎに対して、安定
且つ正確な内部垂直同期信号を作成できる垂直同期信号
作成回路を提供することを課題としている。

（ニ）問題点を解決するための手段本発明は、外部水平同期信号に同期したｎ倍（ｎは整
数）の水平同期信号周波数をもつ信号を発生する発振器
と該発振器より得られた発振信号と外部垂直同期信号に
基づいて内部垂直同期信号を発生するカウンタとからな
る内部垂直同期信号作成回路において、上記発振器から
の発振信号に基づき水平同期信号周波数で互いに位相の
異なる第１及び第２基準信号を発生する基準信号発生手
段と外部垂直同期信号を上記第１及び第２基準信号のい
づれかの基準信号で取り込み、外部垂直同期信号を基準
信号に同期化させた後、上記カウンタに供給する同期化
手段と、上記第１及び第２基準信号のうち選択された基
準信号と外部垂直同期信号とを位相比較する位相比較手
段と、上記位相比較手段により位相差がないことを検出
した時、上記同期化手段に供給されている基準信号を切
り換える手段とを備えてなることを特徴とする垂直同期
信号作成回路である。

（ホ）作用上記の構成に依れば、外部垂直同期信号がその前縁部か
ら常に充分離れたタイミングの基準信号によって同期化
されるので、上記前縁部の位相揺らぎの影響が除去され
る。

（ヘ）実施例第１図は本発明の垂直同期信号作成回路の一実施例を示
している。同図に於いて、（１）は外部垂直同期信号
（以下、外部Ｖ信号と謂う）の入力端子、（２）はその
Ｖ信号に対する1/2分周回路、（３）はその分周出力信
号と上記Ｖ信号とを入力とするアンドゲート、（４）は
その出力信号を後述する内部水平同期パルス（以下、内
部Ｈパルスと謂う）のタイミングで取り込むＤフリップ
・フロップ等からなる第１同期化回路である。（５）は
この第１同期化回路と同一構成を可とし、その出力信号
を他の内部Ｈパルスによって取り込む第２同期化回路、
（６）はその出力信号の１周期内の内部Ｈパルス数のカ
ウントを行なう第１カウンタ、（７）はそのカウント結
果がプリセットされると共に、上記第２同期化回路
（５）の出力信号でリセットされる第２カウンタ、
（８）は内部垂直同期信号が導出される出力端子であ
る。

また、（９）は標準の水平周波数ｆ_Ｈの整数倍即ちｎｆ
_Ｈ（ただしｎ≠１）を中心周波数とするＶＣＯ（電圧制
御型発振器）、（10）はその出力信号から周波数がｆ_Ｈ
で位相が互いに異なる二つの基準信号即ち第１第２内部
Ｈパルス及び２ｆ_Ｈのパルスを作成する分周回路、（1
1）はその第２内部Ｈパルスと端子（12）に入力される
外部Ｈパルスとを位相検波する第１位相検出回路であ
り、これらによってＰＬＬ（位相ロックループ）回路
（13）を構成している。（14）は前記第１第２内部Ｈパ
ルスを導入し、その何れか一方をフリップ・フロップ
（15）の出力に応じて選択するセレクタ回路、（16）は
その選択されたＨパルスを第１同期化回路（４）に向け
て出力すると共に、該パルスのパルス幅を前後に広げた
幅広パルスを作成するウィンドウパルス作成回路、（1
7）はその幅広パルスと前記アンドゲート（３）の出力
信号との位相差を検出する第２位相検出回路であり、こ
の出力によって前記フリップ・フロップ（15）が反転さ
れるようになっている。なお、（18）は内部Ｈパルスの
出力端子である。

斯る実施例の動作を第２図及び第３図の信号波形図を参
照して説明する。今、端子（１）に第２図に示すフィー
ルド周期（１Ｖ）の外部Ｖ信号（イ）が入力されたとす
ると、1/2分周回路（２）の出力信号は同図（ロ）とな
って、アンドゲート（３）の出力信号は同図（ハ）とな
る。この信号（ハ）は次の第１同期化回路（４）に於い
てウィンドウパルス作成回路（16）から出力される内部
Ｈパルスの前縁タイミングで取り込まれる。従って、
今、上記内部Ｈパルスとして、セレクタ回路（14）に入
力される第１第２内部Ｈパルス（ニ）（ホ）のうち第２
内部Ｈパルス（ホ）が出力されるものとすると、前記第
１同期化回路（４）の出力信号は同図（ヘ）のようにな
る。そして、この出力信号（ヘ）が第２同期化回路
（５）に於いて前記第１内部Ｈパルス（ニ）の前縁タイ
ミングで取り込まれるので、その出力信号は同図（ト）
のようになって２Ｖ周期即ちフレーム周期の内部垂直同
期信号が得られる。

一方、前記アンドゲート（３）の出力信号（ハ）の立上
りタイミングと、ウィンドウパルス作成回路（16）から
の幅広パルス（ヌ）（第３図）との位相比較が第２位相
検出回路（17）で行なわれる。ここで第２図と第３図で
同一文字を付したものは、同一信号を示している。従っ
て、第３図のｔ_１時点以前の状態でセレクタ回路（14）
から第１内部Ｈパルス（ニ）が出力されているものとす
ると、この状態では幅広パルス（ヌ）は図示のｐ_１、ｐ
_２のようになり、このパルス（ｐ_１）（ｐ_２）期間内に
前記信号（ハ）の立上りが存在するか否かが検出され
る。すなわち、ｐ_１期間のように該期間内に上記立上り
が存在しない場合は、第２位相検出回路（17）の出力
（リ）はハイレベル状態に維持されるが、ｐ_２期間のよ
うに該期間内に上記立上りが存在すると、ｔ_１時点で上
記検出出力が発生する。すると、この立上りによってフ
リップ・フロップ（15）の出力（リ）が反転せしめら
れ、それによってセレクタ回路（14）は第１内部Ｈパル
ス（ニ）を出力していた前述の状態から、第２内部Ｈパ
ルス（ホ）を出力する状態に切換わる。

したがって、前記ウィンドウパルス作成回路（16）から
第１同期化回路（４）に与えるパルス（ル）も、ｔ_１時
点以後は図示のように第２内部Ｈパルス（ホ）となり、
このパルス（ホ）によって前述の如く信号（ハ）の同期
化（取り込み）が行なわれて、上記第１同期化回路
（４）から信号（ヘ）が得られる訳である。即ち、ここ
では第１第２内部Ｈパルス（ニ）（ホ）のうち、アンド
ゲート（３）からのフレーム周期の外部Ｖ信号（ハ）の
前縁（立上り）位置から充分離れている位相をもつ方の
内部Ｈパルスを選択し、そのＨパルスによって上記Ｖ信
号（ハ）を同期化している訳である。そして、上記ウィ
ンドウパルス作成回路（16）からの幅広パルス（ル）も
同様に図示の如く切換わるから、上述の動作が以後繰り
返されて行く。

次に前述のようにして第２同期化回路（５）から得たフ
レーム周期の内部Ｖ信号（ト）（第２図）はその前縁で
第１カウンタ（６）をリセットする。従って、この第１
カウンタ（６）はこれがリセットされてから次にリセッ
トされるまで即ち、１フレーム期間（２Ｖ）内の第１内
部Ｈパルス数をカウントし、そのカウント値を第２カウ
ンタ（７）にプリセットする。この第２カウンタ（７）
も前記信号（ト）の前縁でリセットされるようになって
おり、このリセット後に分周回路（10）からの２ｆ_Ｈの
パルスをカウントする。そして、この第２カウンタ
（７）は、前述のプリセット値までカウントすると出力
を発生すると共に、上記プリセット値までのカウントを
再び行ない、その後、次の内部Ｖ信号（ト）でリセット
され、以後、この動作を繰り返して行く。従って、この
第２カウンタ（７）の出力信号として第２図（チ）の如
く外部Ｖ信号（イ）に同期したフィールド周期の内部Ｖ
信号が得られることになる。

なお、第１同期化回路（４）は、フリップ・フロップ
（15）の状態に応じて異なる二つの同期タイミングで動
作することになるので、常に一定位相の内部Ｖ信号を得
るために、上記第１同期化回路（４）の出力信号を一定
位相の内部Ｈパルスで再度同期化するようにしたが、供
給される外部Ｖ信号が大きく位相変化することが少な
い、即ち、前述の二つの同期タイミングの切換えが頻繁
に起らず、しかも、それほど厳密な内部Ｖ信号を必要と
しない場合は、上記第２同期化回路（５）を削除でき
る。

また、第２同期化回路（５）及び第１カウンタ（６）に
供給されるパルスは、第１第２内部Ｈパルス（ニ）
（ホ）の何れか一方又は第３の位相の内部Ｈパルスとし
てもよく、それ以外にも分周回路（13）から適当な分周
比のパルスを取り出し、これを使用するようにしてもよ
い。

（ト）発明の効果本発明の垂直同期信号作成回路に依れば、垂直周波数自
体、或いは、水平同期信号との位相関係の異なる種々の
外部垂直同期信号に対応でき、しかも、上記垂直同期信
号の位相揺らぎに対して安定且つ正確な内部垂直同期信
号を作成できる。しかも、回路構成も比較的簡単で安価
に実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図及び第
３図はその動作説明のための信号波形図である。（１）：外部垂直同期信号入力端子、（８）：内部垂直
同期信号出力端子、（12）：外部水平同期信号入力端
子。

Claims

【特許請求の範囲】

【請求項１】外部水平同期信号に同期したｎ倍（ｎは整
数）の水平同期信号周波数をもつ信号を発生する発振器
と該発振器より得られた発振信号と外部垂直同期信号に
基づいて内部垂直同期信号を発生するカウンタとからな
る内部垂直同期信号作成回路において、上記発振器からの発振信号に基づき水平同期信号周波数
で互いに位相の異なる第１及び第２基準信号を発生する
基準信号発生手段と、外部垂直同期信号を上記第１及び第２基準信号のいづれ
かの基準信号で取り込み、外部垂直同期信号を基準信号
に同期化させた後、上記カウンタに供給する同期化手段
と、上記第１及び第２基準信号のうち選択された基準信号と
外部垂直同期信号とを位相比較する位相比較手段と、上記位相比較手段により位相差がないことを検出した
時、上記同期化手段に供給されている基準信号を切り換
える手段とを備えてなることを特徴とする垂直同期信号
作成回路。