JPH06259038A - リニアアンプ回路 - Google Patents
リニアアンプ回路Info
- Publication number
- JPH06259038A JPH06259038A JP4284193A JP4284193A JPH06259038A JP H06259038 A JPH06259038 A JP H06259038A JP 4284193 A JP4284193 A JP 4284193A JP 4284193 A JP4284193 A JP 4284193A JP H06259038 A JPH06259038 A JP H06259038A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- linear amplifier
- hold
- capacitor
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】本発明は、リニアアンプの出力オフセットの特
性を改善することを目的とする。 【構成】本発明は、アナログスイッチとコンデンサを持
つサンプルホールド回路と、入力部にトランジスタを持
つインピーダンス変換回路とが直列に接続されるリニア
アンプにおいて、上記コンデンサの一端が、上記入力部
のトランジスタのゲートに直接に接続されていることを
特徴とするリニアアンプを提供する。
性を改善することを目的とする。 【構成】本発明は、アナログスイッチとコンデンサを持
つサンプルホールド回路と、入力部にトランジスタを持
つインピーダンス変換回路とが直列に接続されるリニア
アンプにおいて、上記コンデンサの一端が、上記入力部
のトランジスタのゲートに直接に接続されていることを
特徴とするリニアアンプを提供する。
Description
【０００１】
【産業上の利用分野】本発明は、並列に接続された複数
のサンプルホールド機能を有する２ステージ型リニアア
ンプに関するもので、ＴＦＴパネルの駆動回路に使用さ
れるものである。
のサンプルホールド機能を有する２ステージ型リニアア
ンプに関するもので、ＴＦＴパネルの駆動回路に使用さ
れるものである。
【０００２】
【従来の技術】図３は、従来のリニアアンプの一実施例
を示す回路図、図４は、従来のリニアアンプの出力波形
を示すタイミングチャートである。これらの図におい
て、信号入力端ＩＮに接続されるアナログスイッチＳＷ
１，３は、直列接続され、途中にホールドコンデンサＣ
１を有する。一方、アナログスイッチＳＷ２，４も互い
に直列接続され、途中にホールドコンデンサＣ２を有し
ており、これらは、上記のスイッチＳＷ１，３と並列接
続されている。
を示す回路図、図４は、従来のリニアアンプの出力波形
を示すタイミングチャートである。これらの図におい
て、信号入力端ＩＮに接続されるアナログスイッチＳＷ
１，３は、直列接続され、途中にホールドコンデンサＣ
１を有する。一方、アナログスイッチＳＷ２，４も互い
に直列接続され、途中にホールドコンデンサＣ２を有し
ており、これらは、上記のスイッチＳＷ１，３と並列接
続されている。
【０００３】アナログスイッチＳＷ１，２は通常オフ
で、サンプリングクロックＡ又はＡ´によりオンし、サ
ンプリングされ、ホールドコンデンサＣ１又はＣ２にサ
ンプリング値がホールドされる。サンプリングは、ＳＷ
１，２により交互に行われ、サンプリング中のデータと
は別のホールドデータがリニアアンプに入力される。
で、サンプリングクロックＡ又はＡ´によりオンし、サ
ンプリングされ、ホールドコンデンサＣ１又はＣ２にサ
ンプリング値がホールドされる。サンプリングは、ＳＷ
１，２により交互に行われ、サンプリング中のデータと
は別のホールドデータがリニアアンプに入力される。
【０００４】例えば、ＳＷ１がオンすることにより、Ｃ
１にサンプルホールドしている時は、Ｃ２にホールドさ
れたサンプリング値がＳＷ４を介してリニアアンプに入
力される。同様にＳＷ２をオンすることにより、Ｃ２に
サンプルホールドしている時は、Ｃ１にホールドされた
サンプリング値がＳＷ３を介してリニアアンプに入力さ
れる。
１にサンプルホールドしている時は、Ｃ２にホールドさ
れたサンプリング値がＳＷ４を介してリニアアンプに入
力される。同様にＳＷ２をオンすることにより、Ｃ２に
サンプルホールドしている時は、Ｃ１にホールドされた
サンプリング値がＳＷ３を介してリニアアンプに入力さ
れる。
【０００５】次に、トランジスタＰ１〜４、Ｎ１〜４に
より構成されるリニアアンプにおいては、サンプリング
値と同等の値をインピーダンス変換することで、これを
出力する。又、スイッチＳＷ３とＳＷ４との動作を切り
替えるときは、制御信号ＶＡ，ＶＢを“Ｈ”にし、リニ
アアンプ出力をハイインピーダンスにした後に可能であ
る。
より構成されるリニアアンプにおいては、サンプリング
値と同等の値をインピーダンス変換することで、これを
出力する。又、スイッチＳＷ３とＳＷ４との動作を切り
替えるときは、制御信号ＶＡ，ＶＢを“Ｈ”にし、リニ
アアンプ出力をハイインピーダンスにした後に可能であ
る。
【０００６】又、図７は、従来のカラー表示装置用駆動
回路の回路図である。図８は、図７に示されている１ｂ
ｉｔ出力回路の回路図であり、２つのサンプルホールド
回路および内部に切替スイッチを持つ３入力ボルテージ
フォロアから構成されている。
回路の回路図である。図８は、図７に示されている１ｂ
ｉｔ出力回路の回路図であり、２つのサンプルホールド
回路および内部に切替スイッチを持つ３入力ボルテージ
フォロアから構成されている。
【０００７】これらの図において、Ｒ（レッド）、Ｇ
（グリーン）、Ｂ（ブルー）の各ビデオ入力信号には、
ＲＧＢ切替スイッチがあり、信号線Ｖ１には、信号ＶＲ
／ＶＢ、Ｖ２には、ＶＧ／ＶＲ、Ｖ３には、ＶＢ／ＶＧ
が供給される。又、この回路の動作を説明すると、ビデ
オ信号は、１水平期間毎にアナログスイッチＳＷ１とＳ
Ｗ３が交互にＯＮ状態になることによりサンプリングさ
れる。次に、このビデオ信号は、ホールドコンデンサＣ
１，Ｃ２に蓄電され、このサンプリングされた電荷は、
ボルテージフォロア内のアナログスイッチＳＷ２とＳＷ
４により、ボルテージフォロア入力として、出力される
ことになる。上記の動作を図９のタイミングチャートに
おいて示す。
（グリーン）、Ｂ（ブルー）の各ビデオ入力信号には、
ＲＧＢ切替スイッチがあり、信号線Ｖ１には、信号ＶＲ
／ＶＢ、Ｖ２には、ＶＧ／ＶＲ、Ｖ３には、ＶＢ／ＶＧ
が供給される。又、この回路の動作を説明すると、ビデ
オ信号は、１水平期間毎にアナログスイッチＳＷ１とＳ
Ｗ３が交互にＯＮ状態になることによりサンプリングさ
れる。次に、このビデオ信号は、ホールドコンデンサＣ
１，Ｃ２に蓄電され、このサンプリングされた電荷は、
ボルテージフォロア内のアナログスイッチＳＷ２とＳＷ
４により、ボルテージフォロア入力として、出力される
ことになる。上記の動作を図９のタイミングチャートに
おいて示す。
【０００８】また、液晶表示装置の画素配列が図１１の
ようなデルタ配列の場合には、各サンプルホールドに接
続されるビデオ信号入力（Ｖ１〜３）は、画素配列に合
せ、一水平期間毎にＲＧＢ切替スイッチにて所望のＶ
Ｒ、ＶＢ、ＶＧが選択される。
ようなデルタ配列の場合には、各サンプルホールドに接
続されるビデオ信号入力（Ｖ１〜３）は、画素配列に合
せ、一水平期間毎にＲＧＢ切替スイッチにて所望のＶ
Ｒ、ＶＢ、ＶＧが選択される。
【０００９】
【発明が解決しようとする課題】従来のリニアアンプの
回路図においては、図３に示すようにリニアアンプ入力
部の寄生容量Ｃ３が存在しており、例えばＣ１とＣ２の
ホールド値が等しいときは、Ｃ１＝Ｃ２＞Ｃ３の関係か
ら、ＳＷ２、ＳＷ４の切替り時にチャージシェアによっ
て図４に示すように入力電圧Ｖα、Ｖβに対してΔＶ１
〜４の電位移動が生じる。
回路図においては、図３に示すようにリニアアンプ入力
部の寄生容量Ｃ３が存在しており、例えばＣ１とＣ２の
ホールド値が等しいときは、Ｃ１＝Ｃ２＞Ｃ３の関係か
ら、ＳＷ２、ＳＷ４の切替り時にチャージシェアによっ
て図４に示すように入力電圧Ｖα、Ｖβに対してΔＶ１
〜４の電位移動が生じる。
【００１０】又、図７に示す列電極ドライバは、ＲＧＢ
切替スイッチと、それに接続されるサンプルホールド切
替スイッチを有する従来の回路である。この回路におい
て、ビデオ信号ＶＲ、ＶＧ、ＶＢの電圧は、サンプルホ
ールド回路を介して、液晶表示装置の列電極に与えられ
るが、同様の理由にて所望の電圧値と出力電圧値には、
オフセット電圧で現される電位差が存在する。
切替スイッチと、それに接続されるサンプルホールド切
替スイッチを有する従来の回路である。この回路におい
て、ビデオ信号ＶＲ、ＶＧ、ＶＢの電圧は、サンプルホ
ールド回路を介して、液晶表示装置の列電極に与えられ
るが、同様の理由にて所望の電圧値と出力電圧値には、
オフセット電圧で現される電位差が存在する。
【００１１】通常のカラー表示の場合、ビデオ信号は約
４ＭＨｚのスピードであり、このドライバーの帯域とし
ても少なくとも４ＭＨｚが必要となる。又、液晶表示装
置のサイズが大きくなり、ノンインターレス駆動となれ
ば、ビデオ信号は倍速の約８ＭＨｚの周波数を持つに至
る。
４ＭＨｚのスピードであり、このドライバーの帯域とし
ても少なくとも４ＭＨｚが必要となる。又、液晶表示装
置のサイズが大きくなり、ノンインターレス駆動となれ
ば、ビデオ信号は倍速の約８ＭＨｚの周波数を持つに至
る。
【００１２】しかし、上記の回路においては、ＲＧＢ切
替スイッチの抵抗成分とこれに接続されるサンプルホー
ルド切替スイッチの抵抗と容量成分及び配線容量成分に
よるＣＲの存在により、ドライバーの周波数特性が劣化
するという問題がある。
替スイッチの抵抗成分とこれに接続されるサンプルホー
ルド切替スイッチの抵抗と容量成分及び配線容量成分に
よるＣＲの存在により、ドライバーの周波数特性が劣化
するという問題がある。
【００１３】
【課題を解決するための手段】本発明は、アナログスイ
ッチとコンデンサを持つサンプルホールド回路と、入力
部にトランジスタを持つインピーダンス変換回路とが直
列に接続されるリニアアンプにおいて、上記コンデンサ
の一端が、上記入力部のトランジスタのゲートに直接に
接続されていることを特徴とするリニアアンプを提供す
る。
ッチとコンデンサを持つサンプルホールド回路と、入力
部にトランジスタを持つインピーダンス変換回路とが直
列に接続されるリニアアンプにおいて、上記コンデンサ
の一端が、上記入力部のトランジスタのゲートに直接に
接続されていることを特徴とするリニアアンプを提供す
る。
【００１４】又、本発明は、ビデオ信号をサンプリング
するサンプルホールド回路と、上記ホールドされた電圧
を所定の信号に増幅する出力回路とを有するカラー液晶
表示装置の列電極駆動回路において、上記サンプルホー
ルド回路は並列して設けられ、赤、青、緑に対応した３
つの画像信号のうちのいずれか２つをそれぞれ入力され
てそれぞれが有するコンデンサによりホールドし、この
ホールドされた電荷を上記出力回路に供給することを特
徴とするカラー液晶表示装置の列電極駆動回路である。
するサンプルホールド回路と、上記ホールドされた電圧
を所定の信号に増幅する出力回路とを有するカラー液晶
表示装置の列電極駆動回路において、上記サンプルホー
ルド回路は並列して設けられ、赤、青、緑に対応した３
つの画像信号のうちのいずれか２つをそれぞれ入力され
てそれぞれが有するコンデンサによりホールドし、この
ホールドされた電荷を上記出力回路に供給することを特
徴とするカラー液晶表示装置の列電極駆動回路である。
【００１５】
【作用】本発明は、上記の構成のリニアアンプにおい
て、上記のサンプルホールド回路のコンデンサの一端
が、上記入力部のトランジスタのゲートに直接に接続さ
れているため、回路網に不要な静電容量が生じることが
なく、そのため、リニアアンプの出力オフセットの特性
を改善することができる。
て、上記のサンプルホールド回路のコンデンサの一端
が、上記入力部のトランジスタのゲートに直接に接続さ
れているため、回路網に不要な静電容量が生じることが
なく、そのため、リニアアンプの出力オフセットの特性
を改善することができる。
【００１６】又、本発明は、画像信号が従来のように途
中にＲＧＢ切替スイッチやＳ／Ｈ切替スイッチを設ける
こと無く、直接にサンプルホールド回路のアナログスイ
ッチに入力されている。このため、高周波である入力信
号に対しても、その動作に遅れを生じることがなく、周
波数特性が向上し、また、ＬＳＩチップ面積の削減を可
能にすることができる。
中にＲＧＢ切替スイッチやＳ／Ｈ切替スイッチを設ける
こと無く、直接にサンプルホールド回路のアナログスイ
ッチに入力されている。このため、高周波である入力信
号に対しても、その動作に遅れを生じることがなく、周
波数特性が向上し、また、ＬＳＩチップ面積の削減を可
能にすることができる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１８】図１は、本発明のリニアアンプの一実施例
を示す回路図である。このリニアアンプは、ホールド部
と差動アンプ部とにより構成されているが、出力オフセ
ットの特性改善のために、ホールド部の後段のアナログ
スイッチＳＷ２，ＳＷ４は、差動アンプ部の一部として
設けられる。
を示す回路図である。このリニアアンプは、ホールド部
と差動アンプ部とにより構成されているが、出力オフセ
ットの特性改善のために、ホールド部の後段のアナログ
スイッチＳＷ２，ＳＷ４は、差動アンプ部の一部として
設けられる。
【００１９】つまり、サンプリングホールド部におい
て、ビデオ入力信号を受けるアナログスイッチＳＷ１と
ＳＷ３は、並列に設けられ、それぞれホールドコンデン
サＣ１，Ｃ２が接続される。このアナログスイッチＳＷ
１，３の他端には、従来のようにアナログスイッチが設
けられることはなく、差動アンプのトランジスタのゲー
トが直接接続される。これにより、アナログスイッチに
よるリニアアンプ入力部の寄生容量Ｃ３が生じることが
ない。
て、ビデオ入力信号を受けるアナログスイッチＳＷ１と
ＳＷ３は、並列に設けられ、それぞれホールドコンデン
サＣ１，Ｃ２が接続される。このアナログスイッチＳＷ
１，３の他端には、従来のようにアナログスイッチが設
けられることはなく、差動アンプのトランジスタのゲー
トが直接接続される。これにより、アナログスイッチに
よるリニアアンプ入力部の寄生容量Ｃ３が生じることが
ない。
【００２０】差動アンプ部においては、トランジスタＰ
１〜４、Ｎ１〜５によって、インピーダンスの変換が行
われる。このとき、注目すべきは、ホールド回路の後段
のアナログスイッチが差動アンプの回路の一部に設けら
れていることであり、図１の例では、トランジスタＰ１
とＰ２との間、トランジスタＰ１とＰ３との間に設けら
れている。又、さらに、複数の並列接続を選択するため
アナログスイッチを設けるが、同回路のトランジスタ直
列段数を合せるため、出力からのフィードバックを受け
る差動段にも同等のアナログスイッチＳＷ５を設ける。
１〜４、Ｎ１〜５によって、インピーダンスの変換が行
われる。このとき、注目すべきは、ホールド回路の後段
のアナログスイッチが差動アンプの回路の一部に設けら
れていることであり、図１の例では、トランジスタＰ１
とＰ２との間、トランジスタＰ１とＰ３との間に設けら
れている。又、さらに、複数の並列接続を選択するため
アナログスイッチを設けるが、同回路のトランジスタ直
列段数を合せるため、出力からのフィードバックを受け
る差動段にも同等のアナログスイッチＳＷ５を設ける。
【００２１】ホールド回路は、複数ある点差動段はこれ
と同じだけの入力受けトランジスタを並列接続する必要
がある。また、従来ホールド用コンデンサＣ１，Ｃ２を
切り換えていたアナログスイッチを並列接続された差動
段に設け、選択することができ従来と同等の機能が得ら
れる。図２は、図１に示すアナログスイッチＳＷ２，
４，５をカレントミラー側に接続し、同等の効果を得た
ものである。
と同じだけの入力受けトランジスタを並列接続する必要
がある。また、従来ホールド用コンデンサＣ１，Ｃ２を
切り換えていたアナログスイッチを並列接続された差動
段に設け、選択することができ従来と同等の機能が得ら
れる。図２は、図１に示すアナログスイッチＳＷ２，
４，５をカレントミラー側に接続し、同等の効果を得た
ものである。
【００２２】又、図５に示す実施例では、上記の例とは
逆に、サンプルホールド回路の中にリニアアンプの初段
部が設けられている。つまり、サンプルホールド用のア
ナログスイッチＳＷ１とＳＷ３との間、アナログスイッ
チＳＷ２，ＳＷ４間にリニアアンプの初段部であるトラ
ンジスタＰ１〜３，Ｎ１，Ｎ２による回路、又はＰ４〜
６，Ｎ３，Ｎ４による回路がそれぞれ挿入される。
逆に、サンプルホールド回路の中にリニアアンプの初段
部が設けられている。つまり、サンプルホールド用のア
ナログスイッチＳＷ１とＳＷ３との間、アナログスイッ
チＳＷ２，ＳＷ４間にリニアアンプの初段部であるトラ
ンジスタＰ１〜３，Ｎ１，Ｎ２による回路、又はＰ４〜
６，Ｎ３，Ｎ４による回路がそれぞれ挿入される。
【００２３】この場合も、サンプリングされたデータ
は、Ｃ１，Ｃ２にホールドされ、かつ、初段部の差動段
トランジスタＰ２，Ｐ５に印加される。リニアアンプの
出力は、ＳＷ３，４を介し、次段部トランジスタＮ５に
印加されフィードバック制御された入力値と同等値を出
力する。
は、Ｃ１，Ｃ２にホールドされ、かつ、初段部の差動段
トランジスタＰ２，Ｐ５に印加される。リニアアンプの
出力は、ＳＷ３，４を介し、次段部トランジスタＮ５に
印加されフィードバック制御された入力値と同等値を出
力する。
【００２４】また、本回路においても、従来技術と同様
に、トランジスタＮ５のゲート容量Ｃ４は存在するが、
従来技術では、ホールドコンデンサーのみの電荷移動で
あったため、チャージシェアを起こしていた。しかし本
回路では、入力値と同電位を出力するまでに初段部から
Ｎ５に電荷が印加されるので、オフセットが生じること
はない。
に、トランジスタＮ５のゲート容量Ｃ４は存在するが、
従来技術では、ホールドコンデンサーのみの電荷移動で
あったため、チャージシェアを起こしていた。しかし本
回路では、入力値と同電位を出力するまでに初段部から
Ｎ５に電荷が印加されるので、オフセットが生じること
はない。
【００２５】又、図６は、本発明の応用例であり、ＳＷ
１，３とＳＷ２，４間にトランジスタＰ４，Ｎ３，コン
デンサＣ３と、トランジスタＰ８，Ｎ６，コンデンサＣ
４とで各々構成されるリニアアンプの第２段目も各々挿
入したものである。本回路でもＰ１０差動部入力にてゲ
ート容量Ｃ６は存在するが、リニアアンプより入力値と
同電位をトランジスタＰ１０のゲートに印加するためオ
フセットが生じることはない。本発明回路を用いること
により、従来技術の問題点である出力オフセットを生じ
ることのないリニアアンプを実現できる。
１，３とＳＷ２，４間にトランジスタＰ４，Ｎ３，コン
デンサＣ３と、トランジスタＰ８，Ｎ６，コンデンサＣ
４とで各々構成されるリニアアンプの第２段目も各々挿
入したものである。本回路でもＰ１０差動部入力にてゲ
ート容量Ｃ６は存在するが、リニアアンプより入力値と
同電位をトランジスタＰ１０のゲートに印加するためオ
フセットが生じることはない。本発明回路を用いること
により、従来技術の問題点である出力オフセットを生じ
ることのないリニアアンプを実現できる。
【００２６】図７は、従来のカラー表示装置用駆動回路
の回路図である。図８は、図７に示されている１ｂｉｔ
出力回路の回路図であり、２つのサンプルホールド回路
および内部に切替スイッチを持つ３入力ボルテージフォ
ロアから構成されている。なお、上記のボルテージフォ
ロアは、図２に示したリニアアンプで構成されている
が、このリニアアンプについては、実施例としてあげた
図１・図５・図６のリニアアンプでも構成が可能であ
る。
の回路図である。図８は、図７に示されている１ｂｉｔ
出力回路の回路図であり、２つのサンプルホールド回路
および内部に切替スイッチを持つ３入力ボルテージフォ
ロアから構成されている。なお、上記のボルテージフォ
ロアは、図２に示したリニアアンプで構成されている
が、このリニアアンプについては、実施例としてあげた
図１・図５・図６のリニアアンプでも構成が可能であ
る。
【００２７】これらの図において、Ｒ（レッド）、Ｇ
（グリーン）、Ｂ（ブルー）の各ビデオ入力信号には、
ＲＧＢ切替スイッチがあり、信号線Ｖ１には、信号ＶＲ
／ＶＢ、Ｖ２には、ＶＧ／ＶＲ、Ｖ３には、ＶＢ／ＶＧ
が供給される。又、この回路の動作を説明すると、ビデ
オ信号は、１水平期間毎にアナログスイッチＳＷ１とＳ
Ｗ３が交互にＯＮ状態になることによりサンプリングさ
れる。次に、このビデオ信号は、ホールドコンデンサＣ
１，Ｃ２に蓄電され、このサンプリングされた電荷は、
ボルテージフォロア内のアナログスイッチＳＷ２とＳＷ
４により、ボルテージフォロア入力として、出力される
ことになる。上記の動作を図９のタイミングチャートに
おいて示す。
（グリーン）、Ｂ（ブルー）の各ビデオ入力信号には、
ＲＧＢ切替スイッチがあり、信号線Ｖ１には、信号ＶＲ
／ＶＢ、Ｖ２には、ＶＧ／ＶＲ、Ｖ３には、ＶＢ／ＶＧ
が供給される。又、この回路の動作を説明すると、ビデ
オ信号は、１水平期間毎にアナログスイッチＳＷ１とＳ
Ｗ３が交互にＯＮ状態になることによりサンプリングさ
れる。次に、このビデオ信号は、ホールドコンデンサＣ
１，Ｃ２に蓄電され、このサンプリングされた電荷は、
ボルテージフォロア内のアナログスイッチＳＷ２とＳＷ
４により、ボルテージフォロア入力として、出力される
ことになる。上記の動作を図９のタイミングチャートに
おいて示す。
【００２８】また、液晶表示装置の画素配列が図１１の
ようなデルタ配列の場合には、各サンプルホールドに接
続されるビデオ信号入力（Ｖ１〜３）は、画素配列に合
せ、一水平期間毎にＲＧＢ切替スイッチにて所望のＶ
Ｒ、ＶＧ、ＶＢが選択される。次に、図１０に、本発明
の応用例である、液晶表示装置の駆動回路への適用例を
示す。液晶表示装置が図１１に示すようなデルタ配列で
ある場合、この表示装置のための列ドライバーは、図９
に示すように１水平期毎に交互に２つのビデオ信号を出
す必要がある。この２つのビデオ信号は、必ず交互に出
力する１出力に２系統のサンプリング回路がある場合、
この２系統のサンプリング回路は、常に同一のビデオ信
号を出力している。従って、この２系統のサンプリング
回路の入力を液晶表示装置の画素配列に合せて取り込め
ば、従来のようなビデオ信号のＲＧＢ切替装置は不要と
なる。また、各サンプリング回路の入力は、Ａｌ配線に
てトリミングすることにより、どんな配列の液晶表示装
置にも対応可能となる。
ようなデルタ配列の場合には、各サンプルホールドに接
続されるビデオ信号入力（Ｖ１〜３）は、画素配列に合
せ、一水平期間毎にＲＧＢ切替スイッチにて所望のＶ
Ｒ、ＶＧ、ＶＢが選択される。次に、図１０に、本発明
の応用例である、液晶表示装置の駆動回路への適用例を
示す。液晶表示装置が図１１に示すようなデルタ配列で
ある場合、この表示装置のための列ドライバーは、図９
に示すように１水平期毎に交互に２つのビデオ信号を出
す必要がある。この２つのビデオ信号は、必ず交互に出
力する１出力に２系統のサンプリング回路がある場合、
この２系統のサンプリング回路は、常に同一のビデオ信
号を出力している。従って、この２系統のサンプリング
回路の入力を液晶表示装置の画素配列に合せて取り込め
ば、従来のようなビデオ信号のＲＧＢ切替装置は不要と
なる。また、各サンプリング回路の入力は、Ａｌ配線に
てトリミングすることにより、どんな配列の液晶表示装
置にも対応可能となる。
【００２９】
【発明の効果】以上詳記したように本発明によれば、上
記の構成のリニアアンプにおいて、上記のサンプルホー
ルド回路のコンデンサの一端が、上記入力部のトランジ
スタのゲートに直接に接続されているため、回路網に不
要な静電容量が生じることがなく、そのため、リニアア
ンプの出力オフセットの発生を防止することができる。
また、本発明の液晶表示装置のドライバー回路によれ
ば、１水平期毎に交互に２つのビデオ信号を出す必要が
あり、この２つのビデオ信号は、必ず交互に出力する１
出力に２系統のサンプリング回路がある場合、この２系
統のサンプリング回路は、常に同一のビデオ信号を出力
している。そのため、この２系統のサンプリング回路の
入力を液晶表示装置の画素配列に合せて取り込めば、従
来のようなビデオ信号のＲＧＢ切替装置は不要となる。
記の構成のリニアアンプにおいて、上記のサンプルホー
ルド回路のコンデンサの一端が、上記入力部のトランジ
スタのゲートに直接に接続されているため、回路網に不
要な静電容量が生じることがなく、そのため、リニアア
ンプの出力オフセットの発生を防止することができる。
また、本発明の液晶表示装置のドライバー回路によれ
ば、１水平期毎に交互に２つのビデオ信号を出す必要が
あり、この２つのビデオ信号は、必ず交互に出力する１
出力に２系統のサンプリング回路がある場合、この２系
統のサンプリング回路は、常に同一のビデオ信号を出力
している。そのため、この２系統のサンプリング回路の
入力を液晶表示装置の画素配列に合せて取り込めば、従
来のようなビデオ信号のＲＧＢ切替装置は不要となる。
【図１】本発明のリニアアンプの一実施例を示す回路
図。
図。
【図２】本発明のリニアアンプの一実施例を示す回路
図。
図。
【図３】従来のリニアアンプの一実施例を示す回路図。
【図４】従来のリニアアンプの出力波形を示すタイミン
グチャート。
グチャート。
【図５】本発明の他のリニアアンプの実施例を示す回路
図。
図。
【図６】本発明の他のリニアアンプの実施例を示す回路
図。
図。
【図７】従来のカラー表示装置用駆動回路の出力部の回
路図。
路図。
【図８】図９の駆動回路における１ビット出力回路の回
路図。
路図。
【図９】上記の駆動回路の動作を示すタイミングチャー
ト。
ト。
【図１０】本発明のリニアアンプを応用したカラー表示
装置用駆動回路の出力部の回路図。
装置用駆動回路の出力部の回路図。
【図１１】カラー表示装置である液晶画素の配列を示し
た平面図。
た平面図。
ＳＷ１〜５…アナログスイッチ、Ｐ１〜Ｐ５…Ｐタイプ
の導電型ＦＥＴ、Ｎ１〜５…Ｎタイプの導電型ＦＥＴ、
Ｃ１〜Ｃ４…ホールドアンプコンデンサ。
の導電型ＦＥＴ、Ｎ１〜５…Ｎタイプの導電型ＦＥＴ、
Ｃ１〜Ｃ４…ホールドアンプコンデンサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩元 勝一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内 (72)発明者 安倍 功 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会社内
Claims (3)
- 【請求項１】 アナログスイッチとコンデンサを持つサ
ンプルホールド回路と、入力部にトランジスタを持つイ
ンピーダンス変換回路とが直列に接続されるリニアアン
プ回路において、前記コンデンサの一端が、前記入力部
のトランジスタのゲートに直接に接続されていることを
特徴とするリニアアンプ回路。 - 【請求項２】 赤、青、緑にそれぞれ対応した３つのビ
デオ信号をサンプリングするカラー液晶表示装置の列電
極ドライバー回路において、アナログスイッチとコンデ
ンサとをそれぞれ有しており、前記３つのビデオ信号の
うちの異なる２つのビデオ信号をそれぞれ前記アナログ
スイッチに入力される並列サンプリング回路と、この並
列サンプリング回路の出力に接続されるドライバー回路
とを有する列電極ドライバー回路。 - 【請求項３】 前記ドライバー回路は、アナログスイッ
チとコンデンサを持つサンプルホールド回路と、入力部
にトランジスタを持つインピーダンス変換回路とが直列
に接続されるリニアアンプ回路であって、前記コンデン
サの一端が、前記入力部のトランジスタのゲートに直接
に接続されているリニアアンプ回路であることを特徴と
する請求項２に記載のドライバー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284193A JPH06259038A (ja) | 1993-03-03 | 1993-03-03 | リニアアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4284193A JPH06259038A (ja) | 1993-03-03 | 1993-03-03 | リニアアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06259038A true JPH06259038A (ja) | 1994-09-16 |
Family
ID=12647221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4284193A Pending JPH06259038A (ja) | 1993-03-03 | 1993-03-03 | リニアアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06259038A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| KR100682427B1 (ko) * | 2003-12-19 | 2007-02-15 | 미쓰비시덴키 가부시키가이샤 | 전류증폭회로 |
-
1993
- 1993-03-03 JP JP4284193A patent/JPH06259038A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368592A (ja) * | 2001-06-11 | 2002-12-20 | Oki Electric Ind Co Ltd | サンプル・ホールド回路 |
| KR100682427B1 (ko) * | 2003-12-19 | 2007-02-15 | 미쓰비시덴키 가부시키가이샤 | 전류증폭회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5721563A (en) | Active matrix liquid crystal drive circuit capable of correcting offset voltage | |
| JP2743683B2 (ja) | 液晶駆動装置 | |
| US5332997A (en) | Switched capacitor D/A converter | |
| US5243333A (en) | Driver for active matrix type liquid crystal display device | |
| EP0611144B1 (en) | Voltage generating circuit, and common electrode drive circuit, signal line drive circuit and gray-scale voltage generating circuit for display devices | |
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| JP3352876B2 (ja) | 出力回路及びこれを含む液晶表示器の駆動回路 | |
| US4823027A (en) | Sample and hold circuit | |
| US6529049B2 (en) | Pre-charged sample and hold | |
| US20020054005A1 (en) | Matrix display devices | |
| JPH11509937A (ja) | アクティブマトリックス液晶ディスプレイ用集積化アナログソースドライバ | |
| KR20080008951A (ko) | 구동회로 | |
| US5252956A (en) | Sample and hold circuit for a liquid crystal display screen | |
| JPH05303354A (ja) | アクティブマトリクス基板 | |
| EP0201838A2 (en) | Driving circuit for liquid crystal display | |
| JP3361944B2 (ja) | サンプリングホールド回路 | |
| US4954703A (en) | Color line sensor apparatus | |
| JPH07235844A (ja) | アナログドライバｉｃの出力バッファ回路 | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JPH06259038A (ja) | リニアアンプ回路 | |
| JP2899681B2 (ja) | デマルチプレクサ及びそれに使用される３状態ゲート | |
| EP0686959B1 (en) | Power driving circuit of a thin film transistor liquid crystal display | |
| US7595782B2 (en) | Liquid crystal display with integrated digital-analog-converters | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| EP0810730A2 (en) | Analog FIFO memory and switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011204 |