JPH06236941A - 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 - Google Patents

電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法

Info

Publication number
JPH06236941A
JPH06236941A JP5301352A JP30135293A JPH06236941A JP H06236941 A JPH06236941 A JP H06236941A JP 5301352 A JP5301352 A JP 5301352A JP 30135293 A JP30135293 A JP 30135293A JP H06236941 A JPH06236941 A JP H06236941A
Authority
JP
Japan
Prior art keywords
semiconductor device
optical
substrate
layer
hdip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5301352A
Other languages
English (en)
Other versions
JP3605127B2 (ja
Inventor
Kurt P Wachtler
ピー．ワクトラー クルト
David N Walter
エヌ．ウオルター デビッド
Larry J Mowatt
ジェイ．モワット ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06236941A publication Critical patent/JPH06236941A/ja
Application granted granted Critical
Publication of JP3605127B2 publication Critical patent/JP3605127B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【目的】 半導体デバイスと外部との光相互接続を容易
にする、単一又は多数半導体デバイスに対する非常に薄
い電気的熱的高性能パッケージを提供する。 【構成】 高密度相互接続ランドグリッドパッケージデ
バイス１０を得るに当たり、薄く機械的に安定な基板又
はパッケージング材料１２を高熱導電率を有するように
選択し、これに設けた空洞１４を基板１２に直接取り付
ける半導体デバイス１６に適応させる。半導体デバイス
１６の少なくとも１つは光通信器及び（又は）光送信器
を含む。薄膜オーバレイ１８は、基板１２と反対側に面
するこのオーバレイの表面上の導電パッド２０のアレイ
と半導体デバイス１６を相互接続し、パッド２０に付け
たソルダボール２２でプリント配線板に直接電気的機械
的に取り付けられ、かつ薄膜オーバレイ１８自体又はそ
の光学孔を通してこの光受信器及び（又は）光送信器を
プリント配線板内光導波管２３と光相互接続する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パッケージ集積回路デ
バイスの分野、特に、電気及び光相互接続を有する高密
度相互接続ランドグリッドアレイパッケージ（ＨＤＩＰ
とも称する）に関する。
【０００２】
【従来の技術】電子産業は、半導体デバイスに対する改
善されたパッケージングを絶えず要求している。この要
求は、縮小寸法のパッケージング及び半導体デバイスの
動作速度を最適化するパッケージングに対してなされて
いる。半導体デバイスの速度が上昇し続け、特にＧＨｚ
範囲に入るに従い、電気及び光信号の両方に適応するパ
ッケージデバイスに対する要望が増大し続けている。
【０００３】所望パッケージングについての１つの要件
は、それらの半導体デバイスの発生する熱によって起こ
される熱的要件を処置しなければならないと云うことで
ある。所望パッケージングについての他の要件は、半導
体デバイスの絶えざる寸法縮小に対する及びパッケージ
を部品とする最終電子システムに対する適合性である。
結果として、パッケージは、熱処消散を最適化する一
方、電子システムに組み立てられるとき変位する容量を
できるだけ少なくしなければならない。
【０００４】光検出器及び（又は）光送信器を有する半
導体デバイスとプリント配線板又は他のパッケージ半導
体デバイス上の光導波管との間の光相互接続に対する更
に他の要件は、その接続が（他の光導波管のような）追
加コネクタを必要とせずかつその位置合わせプロセスが
比較的簡単であると云うことである。
【０００５】更に加わる要件は、パッケージング設計及
び材料選択が組立プロセスの欠陥の減少を支援し、かつ
新たな組立投資及びツーリングを必要としないと云うこ
とである。
【０００６】パッケージデバイスによって必要とされる
物理的面積を減少させる１つの方法は、図１に示されて
いる。非パッケージ半導体デバイスが、プリント配線板
ＰＷＢに直接取り付けられかつワイヤボンディングをさ
れる。次いで、にかわ又はエポキシ樹脂の保護オーバコ
ート（図示されていない）が、この半導体デバイス、ワ
イヤボンド、及びこのプリント配線板の表面の対応する
部分を覆い形成される。
【０００７】この方法の利点は、パッケージデバイスに
比較しての、この非パッケージ半導体デバイスによって
必要とされる物理的面積の減少にある。１つの欠点は、
そのワイヤボンドが長くなり、支持されず、製造プロセ
ス全体を通して曲がり、破壊又は短絡し易いと云うこと
である。他の欠点は、正規動作中にその集積回路によっ
て発生される熱の大部分をそのプリント配線板を通して
消散しなければならないと云うことである。ほとんどの
にかわ又はエポキシ樹脂は不良導体であるので、もしそ
のプリント配線板設計が特別の熱処置機能体を有してい
ないならば、熱転送は禁止される。更に他の欠点は、こ
の技術が、デバイス及び組立歩留、並びに、限定された
プリント配線板設計機能体寸法に起因して、比較的小数
のボンディングパッドを備える半導体デバイスにしか適
用されないと云うことである。
【０００８】更に他の欠点は、その半導体デバイスとそ
のプリント配線板との間のいかなる光相互接続もこの半
導体デバイスの頂面とこのプリント配線板との間に追加
の相互接続光導波管を必要とすると云うことである。各
光導波管は、個別に位置合わせされねばならないであろ
う。これらの光導波管は、にかわ又はエポキシオーバコ
ートを塗布される前には支持されることはなく、このこ
とはこれらの光導波管が破壊され、折れ、又はねじれる
可能性を持たらす。
【０００９】パッケージデバイスによって必要とされる
物理的面積を縮小する他の方法は、図２に示されてい
る。フィルムキャリヤ法（以下、ＴＡＢと称する）パッ
ケージ半導体デバイスが、プリント配線板ＰＷＢに直接
取り付けられる。ＴＡＢパッケージは、その半導体デバ
イスをプリント配線板に電気的に接続するためにワイヤ
ボンディングに代わり使用される。次いで、ポリマ又は
プラスチックの蓋である保護オーバコート（図示されて
いない）が、この半導体デバイス、ＴＡＢパッケージ、
及びそのプリント配線板表面の対応する部分を覆い形成
される。図１のデバイスの場合のように、この方法の利
点は、従来のリードフレームパッケージデバイスに比較
しての、非パッケージ半導体デバイスによって必要とさ
れる物理的容積の減少にある。ワイヤボンドの代わりに
ＴＡＢを使用することの利点は、高い電気的性能、優れ
た物理的安定性、リード破壊又は短絡し難いことを含
む。
【００１０】図２のデバイスの１つの欠点は、これらの
ＴＡＢリードか長く、製造プロセス全体を通して曲が
り、破壊し易く、時には短絡すると云うことである。他
の欠点は、図１のデバイスについて先に論じたように、
正規動作中にその集積回路によって発生される熱の大部
分をそのプリント配線板を通して消散しなければならな
いと云うことである。更に他の欠点は、その半導体デバ
イスとそのプリント配線板との間のいかなる光相互接続
もこの半導体デバイスの頂面とこのプリント配線板との
間に追加の相互接続光導波管を必要とすると云うことで
ある。各光導波管は、個別に位置合わせされねばならな
いであろう。これらの光導波管は、また、組立中の取扱
いに耐えなければならないであろうが、この取扱いはこ
れらの光導波管か破壊され、折れ、又はねじれる可能性
を有する。
【００１１】なお更に、パッケージデバイスによって必
要とされる物理的面積を縮小する他の方法は、図３に示
されている。この方法は、その半導体デバイスがフェー
スアップなくフェースダウンであると云うことを除き、
上に説明されかつ図２に示されたものと類似している。
フェースダウンであるデバイスによって、そのＴＡＢリ
ードは短くなり、このデバイスの中心から大きい半径へ
とファンアウトすることは、典型的に、ない。この短縮
パッケージリード長が改善電気信号特性を可能にするこ
とになる。この短縮リード長は、各リードとその隣のリ
ードの中心間隔が小さいことを必要とする。結果とし
て、このパッケージの組立ては、著しく複雑である。全
てのＴＡＢパッケージは、従来なかった組立装置を必要
するが、しかしフリップＴＡＢはもし費用有効性組立を
行うとするならばこの装置を更に発展させることを必要
とする。熱転送は、このＴＡＢパッケージに組み立てら
れたヒートシンク（図示されていない）を経由して達成
されかつ熱グリースによって強化されることがある。こ
の熱グリースは、このＴＡＢパッケージとそのヒートシ
ンクとの間の界面に添加される。
【００１２】図３のデバイスはフェースダウンしてお
り、これはそのプリント配線板上の光導波管内の光信号
をこのデバイスに直接アドレス可能とする。しかし、フ
リップＴＡＢの場合の組立プロセスは、このデバイスの
この光導波管への位置合わせを補償するように充分に徹
底していない。
【００１３】パッケージ半導体デバイスにとって必要と
される物理的面積は、パッケージデバイスのピンに適合
するために必要とされる“フートプリント”（面積）を
含む。多数のピンを有するパッケージデバイスは、典型
的に、大きいフートプリントを必要とする。最近の傾向
は、多くのデバイスを通していったん達成された機能が
ますます小数のデバイスに統合されてゆき、その結果、
ますます多くのピン及び相当する大きいフートプリント
を有するますます複雑な半導体デバイスになることを示
唆している。これらの複雑な半導体デバイスを図１〜図
３に示されたようなプリント配線板ＰＷＢに接続するこ
とはできるが、しかしこのような接続方式は熱消散の問
題を全面的に扱うわけでもなく又はプリント配線板の表
面面積の所望縮小を達成するわけでもない。
【００１４】半導体デバイスのフートプリントを減少さ
せる方法は、図４に示されている。半導体デバイスは、
基板（小形プリント配線板）の頂面に取り付けられる。
この半導体デバイスは、この基板の頂面上のボンディン
グパッド（図示されていない）にワイヤボンデングをさ
れる。次いで、モールド化合物が、この半導体デバイ
ス、ワイヤボンド、及びこの基板の対応する頂面上に形
成される。この基板の頂面上のこれらのボンディングパ
ッドは、この基板内の内部回路機構及びめっきスルーホ
ールを経由してこの基板の底面上の広いボンディングパ
ッドに電気的に接続される。この基板の底面に沿いボン
ディングパッドの多数の行又はアしイ（図示されていな
い）があり、これがこのデバイスのフートプリントの面
積を縮小する。その半導体デバイスの周辺に対向するこ
の底面の面積を熱消散に利用するために、典型的には、
この面積内には電気的に機能するボンディングパッドは
存在しない（図示されていない）。次いで、各下側ボン
ディングパッドにソルダボールを受ける。次いで、完成
デバイスがプリント配線板上の対応するボンディングパ
ッド（図示されていない）上に位置決め及び整列され、
その後、赤外線、気相、又は対流リフローが使用され
て、この基板をこのプリント配線板（図示されていな
い）に機械的及び電気的に接続する。
【００１５】プリントフート寸法の縮小及び現存の組立
装置を利用する能力は、図４のデバイスの主要な利点で
ある。このデバイスの欠点は、不適当な熱消散及び厚い
基板を含むと云うことである。熱消散は、２つの要因か
ら生じる問題である。その第１は、そのモールド化合物
が熱の不良導体であると云うことである。したがって、
その半導体デバイスによって発生される熱の多くをこの
基板（小形プリント配線板）を通して放出しなければな
らない。ほとんどの基板は、良好なヒートシンクである
ようには設計されていない。その熱は、その基板全体を
通して拡がらざるを得ない。もしその基板が不良熱導体
ならば、熱消散を支援するために、金属スラグ又は熱バ
イアをこの基板に挿入しなければならない。もし金属ス
ラグ又は熱バイアが使用されるならば、これらは、典型
的に、その半導体デバイスの直接下側のこの基板の面積
内に配置され、これが電気的機能にとって利用可能なソ
ルダボール接続の数を減少させる。このデバイスの他の
欠点は、この基板の内部回路機構の長さである。追加さ
れる長さは、このデバイスが動作することのできる速度
に制限的影響を及ぼすように思われる。
【００１６】図４のデバイスの更に他の欠点は、その半
導体デバイスとそのプリント配線板との間のいかなる光
相互接続もこの半導体デバイスの頂面とその基板との間
に追加の相互接続光導波管及びこれらの光導波管とこの
プリント配線板との間に追加の光相互接続手段を必要と
すると云うことである。各光導波管は、この基板内の半
導体デバイスと個別に位置合わせされねばならないであ
ろう。各光相互接続手段は、これらの光導波管及びプリ
ント配線板と個別に位置合わせされねばならないであろ
う。この位置合わせ要件の複雑性に加えて、これらの光
導波管は、また、組立中の取扱いに耐えなければならな
いであろうが、この取扱いはこれらの光導波管か破壊さ
れ、折れ、又はねじれる可能性を有する。組立が成功し
たと仮定するならば、光信号をモールド化合物を通して
送信することになる。したがって、このパッケージのモ
ールド化合物は、この光信号に透明であり、かつエネル
ギー損失をできるだけ少なくするものでければならな
い。このパッケージの光伝達及び最小厚さは、所望より
少なく及び薄いことになる。
【００１７】光相互接続を必要としないで半導体デバイ
スのフートプリントを減少させる他の方法は、図５に示
されている。半導体デバイスは、そのボンディングパッ
ドに取り付けられたソルダボールを有する。この半導体
デバイスは、反転させられかつ基板（小形プリント配線
板）の頂面上の対応するボンディングパッドに向き合っ
て位置決めされる。これらのソルダボールか溶けてこの
半導体デバイスをこの基板に電気的及び機械的に接続す
るまで、熱がこの半導体デバイス及び基板に加えられ
る。次いで、熱グリースがこの半導体デバイス上に堆積
され、その後に蓋がこの熱グリース、半導体デバイス、
及び基板の頂面の対応する面積上を覆い置かれる。図４
のデバイスの場合のように、この基板の頂面上のボンデ
ィングパッドはこの基板の底面の広いボンディングパッ
ドにめっきスルーホールを通して接続される。この基板
の底面に沿いボンディングパッドの多数の行又はアレイ
（図示されていない）があり、これがこのデバイスのフ
ートプリントの面積を、通例のタブフレーム又はリード
フレームに比較して縮小する。
【００１８】その半導体の周辺に対向するこの底面の面
積を熱消散に使用するので、典型的には、この面積内に
は電気的に機能するボンディングパッドは存在しない
（図示されていない）。次いで、各下側ボンディングパ
ッドがソルダボールを受ける。次いで、完成デバイスが
プリント配線板上の対応するボンディングパット（図示
されていない）上に位置決め及び整列され、かつ熱がこ
れらのソルダボールに加えられてこれを溶かして、この
基板をそのプリント配線板（図示されていない）に機械
的及び電気的に接続する。
【００１９】プリントフートの寸法もまた、図５のデバ
イスの主要な利点である。このデバイスの欠点は、不適
当な熱消散、厚い基板、及び潜在的にシステムを汚染す
るグリースを使用することである。熱消散は、２つの要
因から生じる問題である。その第１は、その熱グリース
及びその蓋が熱の不良導体であると云うことである。し
たがって、その半導体デバイスによって発生される熱の
一部をこの基板を通して放出しなければならない。ほと
んどの基板は、良好なヒートシンクであるようには設計
されていない。その熱は、その基板全体を通して拡がら
ざるを得ない。もしこの基板が不良熱導体ならば、熱消
散を支援するために、金属スラグをこの基板に挿入しな
ければならない。もし金属スラグが使用されるならば、
これらは、典型的に、その半導体デバイスの直向かいの
この基板の面積内に配置され、これが電気信号にとって
利用可能な接続の数を減少させる。このデバイスの他の
欠点は、この基板の内部回路機構の長さである。追加さ
れる長さは、このデバイスが動作することのできる速度
に制限的影響を及ぼすように思われる。図５に示された
技術は、その半導体デバイスが従来の周辺パッドではな
くアレイボンディングパッドを有することを必要とす
る。これは、この技術で以てパッケージされるのに利用
可能な半導体デバイスの数を著しく減少する。
【００２０】更に他の欠点は、その半導体デバイスとそ
のプリント配線板との間のいかなる光相互接続もこの半
導体デバイスの頂面とその基板との間に追加の相互接続
光導波管及びこれらの光導波管とこのプリント配線板と
の間に追加の光相互接続手段を必要とすると云うことで
ある。各光導波管は、この基板内の半導体デバイスと個
別に位置合わせされねはならないであろう。各光相互接
続手段は、これらの光導波管及びプリント配線板と個別
に位置合わせされねばならないであろう。この位置合わ
せ要件の複雑性に加えて、これらの光導波管は、また、
組立中の取扱いに耐えなければならないであろうが、こ
の取扱いはこれらの光導波管が破壊され、折れ、又はね
じれる可能性を有する。組立が成功したと板定するなら
ば、光信号をそのモールド化合物を通して送信すること
になる。したがって、このパッケージのモールド化合物
は、この光信号に透明であり、かつエネルギー損失をで
きるだ少なくするものでなければならない。このパッケ
ージの光伝達及び最小厚さは、所望より少なく及び薄い
ことになる。
【００２１】図６は、図４及び図５のデバイスの基板の
底面図の１例である。それらのソルダボールは、先に論
じたように行に形成される。たとえこの半導体デバイス
の周辺に対向する面積内にソルダボールがあっても、こ
れらは、典型的に、電気的に機能しない。
【００２２】
【発明が解決しようとする課題】図１〜図３のデバイス
は、パッケージング寸法を縮小する産業上の要件を扱
う。しかし、これらのデバイスのどれも、熱消散の問
題、又はますます大きくかつ複雑になる半導体デバイス
のフートプリントを縮小する問題、もしくは半導体デバ
イスをプリント配線板又は他の半導体デバイスに光相互
接続する問題を適正に扱わない。図４及び図５のデバイ
スは、通例の半導体デバイスのフートプリントよりはフ
ートプリントを縮小する産業上の要件は扱うが、しか
し、熱消散の問題又は高周波数電気的性能上の要件を適
正に扱わない。加えて、図４及び図５のデバイスにとっ
て必要とされる基板の製造における物理的寸法限界は、
そのデバイスの総パッケージ寸法の縮小を更に妨げる。
例えば、図４におけるパッケージの場合、１．５ｍｍを
下回るアレイピッチをとるソルダボールで以て設計され
るためには、その基板のめっきスルーホール直径及び回
路幅を縮小しなければならないことになる。基板の機能
体のこの縮小は、その製造能力を低減させることにな
る。
【００２３】このように、半導体デバイスとプリント配
線板又は他の半導体デバイスとの間の光相互接続も容易
にする単一又は多数半導体デバイスに対する非常に薄
い、電気的かつ熱的高性能パッケージを提供するパッケ
ージング技術への要望が存在する。
【００２４】
【問題を解決するための手段】ここに開示される本発明
は、半導体デバイスとプリント配線板又は他の半導体テ
バイス又は光信号のなんらかの光源との間の光相互接続
も容易にする単一又は多数半導体デバイスに対する非常
に薄い、電気的かつ熱的高性能のパッケージを創作する
ために独特の仕方で種々の電子パッケージング技術を組
合わせる高密度相互接続ランドグリッドアレイパッケー
ジを含む。
【００２５】本発明の１実施例においては、薄いかつ機
械的に安定な基板又はパッケージング材料が、高熱伝導
率をもまた有するように選択される。この基板又はパッ
ケージング材料内の空洞は、この基板又はパッケージン
グ材料に直接取り付けられる１つ又は複数の半導体デバ
イスに適応する。１つ又は複数の半導体デバイスの少な
くとも１つが光受信器及び（又は）光送信器を有するこ
とになる。多層を有する薄膜オーバレイは、１つ又は複
数の半導体デバイスをこの基板又はパッケージング材料
と反対側に面するこの薄膜オーバレイの表面上のパッド
のアレイに相互接続する。ソルダボール、伝導接着剤、
又は弾性コネクタがこれらのパッドに取り付けられて、
他のシステムハードウエアとの電気的かつ機械的接続手
段を提供する。その光受信器及び（又は）光送信器は、
いかなる追加の物理的接続をも必要としない。この光受
信器及び（又は）光送信器とプリント配線板又は他のパ
ッケージ半導体デバイス上の光受信器及び（又は）光送
信器との間に交換される光信号は、この薄膜オーバレイ
の電気導体がこれらそれぞれの光受信器及び（又は）光
送信器との間に配置されていない限りこの薄膜オーバレ
イを透過できなければならない。本発明の代替実施例
は、その薄膜オーバレイを通してそれらの光受信器及び
（又は）光送信器に達する孔を開口ためにレーザビーム
又は他の適当な手段を使用することを提供する。
【００２６】高密度相互接続ランドグリッドアレイパッ
ケージ（以下、ＨＤＩＰと称する）デバイスは、小形、
薄く、電気的に高速であり、通例のパッケージデバイス
より高い熱消散特性を有する。このＨＤＩＰの薄膜オー
バレイ及びそのランドグリッドアレイが現存のパッケー
ジデバイスに比較してこのパッケージを小さいフートプ
リントを有することを可能にするので、このＨＤＩＰは
小形である。本発明のＨＤＩＰ技術は、中心間ピッチが
５０μｍにまで小さくなった周辺ボンディングパッド又
はその半導体デバイス上のアレイフォーマットに納まる
ボンディングパッドのいずれかを備えるような半導体デ
バイスの使用を可能にする。
【００２７】このＨＤＩＰの１つ又は複数の半導体デバ
イスが薄い機械的に安定なかつ高熱伝導率を有する基板
又はパッケージング材料内の空洞内に置かれるので、こ
のＨＤＩＰは現存のパッケージデバイスより薄い。この
ＨＤＩＰの１つ又は複数の半導体デバイスとそれらのソ
ルダボール又は他の伝導手段との間の電気通路の距離が
現存するデバイスの電気通路より短いので、このＨＤＩ
Ｐは高速である。このＨＤＩＰのデバイスがそのパッケ
ージの外部材料に直接取り付けられるので、こＨＤＩＰ
は現存のデバイスより優れた熱消散特性を有する。した
がって、その熱が１つの半導体デバイスから空中へ達す
るまでに走行しなければならない材料層の数及びパッケ
ージングの全厚さは、できるだけ小さくされる。加え
て、熱消散を増大させるために、ヒートシンクをその基
板又はパッケージング材料に付加することもできる。
【００２８】このＨＤＩＰは、また、パッケージ半導体
デバイス内の光受信器及び（又は）光送信器をプリント
配線板又は他のパッケージ半導体デバイス上の同様の光
学的手段に相互接続する効率的方法でもある。相互接続
するためになんらの追加の光学的手段も必要としない。
加えてこのＨＤＩＰデバイスのソルダボール、バンブ又
は電気パッドをそのパッケージと位置合わせするのに使
用できるので、このＨＤＩＰは位置合わせするのが容易
である。
【００２９】本発明によるＨＤＩＰ技術は、広範囲の電
子パッケージグ応用に適用可能である。ワイヤボンデイ
ング又はＴＡＢ取付けはんだ継手の除去は、製造及び組
立プロセスステップの減少のために、高いパッケージデ
バイス信頼性及び潜在的に低コストを当然持たらす。
【００３０】
【実施例】本発明の新規な特徴と信じられる特性は、前
掲の特許請求の範囲に記載されている。しかしながら、
本発明自体のみならず、本発明の他の特徴及び利点は、
次の付図との関連において読まれるその実施例について
の説明を参照することによって最も良く理解されること
になる。これらの付図において、図７はプリント配線板
に取り付けられた、本発明の１実施例によるＨＤＩＰデ
バイスの側面図、図８から図２２は、本発明の１実施例
によるＨＤＩＰデバイス製造方法に対する逐次プロセス
ステップの側断面図、図２３は本発明の１実施例により
構成された完成ＨＤＩＰデバイスの側面図、図２４は基
板又はパッケージング材料に対する半導体デバイスの概
算配置の表示を含む、本発明の１実施例により構成され
た完成ＨＤＩＰデバイスの側面図、図２５は図２２の矢
印線１−１及び２−２によって区画された円形領域内の
拡大側断面図、図２６は本発明の１実施例によるＨＤＩ
Ｐデバイスの底面図、図２７は本発明の他の１実施例に
よるＨＤＩＰデバイスの側面図、図２８は本発明の更に
他の１実施例によるＨＤＩＰデバイスの側面図、図２９
は本発明の更になお他の１実施例によるＨＤＩＰデバイ
スの側面図、図３０は本発明の更になお他の１実施例に
よるＨＤＩＰデバイスの側面図、図３１は本発明の更に
なお他の１実施例によるＨＤＩＰデバイスの側面図、図
３２は組み合わせたかつ位置合わせしたＨＤＩＰの対の
正面図、図３３は２つの光学的に位置合わせしたしかし
物理的に分離したＨＤＩＰの正面図、図３４は本発明の
更に他の実施例のデバイスの側面図、図３５は本発明の
なお更に他の実施例のデバイスの側面図である。
【００３１】図７は、ＨＤＩＰデバイスを、全体的に１
０で示す。ＨＤＩＰデバイス１０の寸法及び形状は、こ
の応用の目的を説明するための単なる例である。実際に
は、ＨＤＩＰデバイスは、種々の寸法及び形状をとるよ
うになる。
【００３２】ＨＤＩＰデバイス１０は、半導体デバイス
１６に適応する空洞１４を有する基板又はパッケージン
グ材料１２を含む。電気接続用パッド（図示されていな
い）を有する半導体デバイス１６の表面は、空洞１４と
反対側に面する。半導体デバイス１６のパッドは、薄膜
オーバレイ１８を通してこれの底面上のパッド２０のア
レイに接続される。プリント配線板ＰＷＢ内の光導波管
２３は、半導体デバイス１６内のそれぞれ光受信器及び
（又は）光送信器（図示されていない）と機械的及び光
学的に位置合わせしている。図７に示された本発明の実
施例において、ソルダボール２２が各ボンディングパッ
ド２０上に形成され、その結果、完成されたデバイスが
得られる。次いで、赤外線、対流、又は気相リフローが
使用されて、各パッド２０をプリント配線板ＰＷＢ上の
対応するパッド（図示されていない）に機械的及び電気
的に接続するに充分にソルダボール２２を溶かす。
【００３３】ＨＤＩＰデバイス１０を通る電気通路はプ
リント配線板ＰＷＢから来る信号で以て始まり、その後
この信号はソルダボール２２を通り、薄膜オーバレイ１
８内の信号通路をを通り、半導体デバイス１６内へ入
る。プリント配線板ＰＷＢに帰る信号は、この順序の逆
にこれらを通して伝搬する。薄膜オーバレイ１８内の通
路は、パッケージ半導体デバイスにとって可能な最短か
つ最高速通路である。更に、薄膜オーバレイ１８は、こ
のオーバレイ内に電気的保護信号及び（又は）層を付加
することによって、特別の電気的要件、例えば、高速伝
送線に適応するように設計されることがある。半導体デ
バイス１６が基板又はパッケージング材料１２に直接取
り付けられているので、半導体デバイス１６にとっての
空中までの第１熱通路は非常に短い。第２熱通路は、薄
膜オーバレイ１８、ソルダボール２２を通り、プリント
配線板ＰＷＢに入る。この熱通路は、基板又はパッケー
ジング材料１２にヒートシンク（図示されていない）を
追加をすることによって強化される。
【００３４】ＨＤＩＰデバイス１０を通る光通路は、プ
リント配線板ＰＷＢ又は他の類似の手段の表面内にある
光導波管２３から到来する光信号で始まる。光導波管２
３は、半導体デバイス１６の底面と垂直に位置合わせす
るようにターンしている。光導波管は半導体デバイス１
６内の光受信器及び（又は）光送信器に面するので、追
加の光接続手段は不要である。この光信号は、光導波管
２３から到来し、その後この光信号は薄膜オーバレイ１
８を通りかつ半導体デバイス１６内へ走行する。この光
信号（すなわち、３ＧＨｚ）は、その受信速度で処理さ
れるか又は低周波数（すなわち、４８ＭＨｚ）に低下さ
せられる。
【００３５】ＨＤＩＰデバイス１０の製造方法は、図８
から図２２に示されるている。この方法は、セラミッ
ク、窒化アルミニウム、モールドプラスチック、化合物
モールドプラスチック、柔軟性回路−モールドプラスチ
ック、プリント配線板積層、金属、人工ダイヤモンド、
もしくは１つ又は複数のこれらの材料又はこの材料の型
式に類似の材料の組合わせで製作される基板又はパッケ
ージング材料の選択で以て開始される。この基板又はパ
ッケージング材料は、薄く、機械的に安定、かつ高熱伝
導率を有さなければならない。この基板又はパッケージ
ング材料は、また、熱消散を容易にするために熱スラグ
で以て形成されることもある。
【００３６】いったん、基板又はパッケージング材料１
２が選択されると、図８に示されたように、空洞１４が
その半導体デバイスより僅かに大きい寸法に形成又はフ
ライス削りされる。次に、図９に示されるように、少な
くとも１つの光送信器及び（又は）光受信器を有する半
導体デバイス１６が、手動又は機械（すなわち、自動チ
ップ導入装置）によって、空洞１４内に位置決めされ
る。半導体デバイス１６は、接着剤又は他の類似手段に
よって基板１２の空洞１４内に固定される。もし接着剤
が使用されるならば、この半導体デバイス取り付け材料
は、この半導体デバイス特性及びそのシステムが最終的
に使用される応用に従って、高又は低弾性係数を有し、
熱伝導性又は熱不伝導性、及び導電性又は不導電性であ
る。この接着剤は、その基板材料からのこの半導体デバ
イス材料の所望する分離に従って半導体デバイス１６の
縁と空洞１４との間の隙間に充填されることもあり又は
充填されないこともある。空洞１４と反対向きの半導体
デバイス１６の表面は、このデバイスのボンデイングパ
ッドを含み、かつ薄膜オーバレイ（図示されていない）
の形成を容易にするために空洞１４を内部に形成されて
有する基板１２の表面に揃えなければならない。
【００３７】次に、図１０に示されるように、絶縁材料
層２４が、その基板−半導体デバイス組合わせ全体を覆
い形成又は堆積される。この絶縁材料には、液体樹脂及
び（又は）これらの材料の薄膜又は組合わせがある。ポ
リエーテルイミド（ジェネラルエレクトリック社商品名
ＵＬＴＥＭ）は、ともかく層２４に有効な絶縁材料とし
て使用される１つの材料である。その添加方法もまた、
液を塗布しかつ硬化させることから薄膜及び積層のシー
トを敷くことまで種々である。その薄膜は、熱可塑性材
料又は熱硬化性材料であってよい。この点におけるオプ
ショナルステップは、図１１に示されるように、絶縁材
料層２４を覆うポリマ層２６の形成であろう。したがっ
て、もし絶縁材料層２４がポリエーテルイミド層である
ならば、ポリマ層２６として許容される材料は、ポリイ
ミド材料（シュポン社の商品名ＫＡＰＴＯＮ）であろ
う。一片の材料にされた絶縁材料層２４とポリマ層２６
の材料の組合わせ（例えば、ポリマ層２６を被覆する絶
縁材料層２４）は、材料の分離シート又は液体樹脂の代
替である。
【００３８】次のステップは、図１２に示されるよう
に、絶縁材料層２４を覆うあらゆる層（例えば、オプシ
ョナルポリマ層２６）と絶縁材料層２４とを通して、か
つ半導体デバイス１６のボンディングパットにまで達す
るバイア２８を構成することを必要とする。レーザドリ
ル又は他の適当な手段が、バイヤ２８を形成するのに使
用される。次に、図１３に示されるように、メタライゼ
ーション層３０が、絶縁材料層２４の頂上（もしオプシ
ョナル層か使用されるならばポリマ層２６の頂上）及び
バイア２８内に堆積又は蒸着される。もし堆積が使用さ
れるならば、堆積は、標準高密度相互接続（以下、標準
ＨＤＩと株する）ドライ堆積技術か又はいずれかの他の
材料堆積技術で以て遂行される。典型的メタライゼーシ
ョン材料は、チタン、銅、及びチタンのような順序層で
あると云える。次いで、作像又はホトリソグラフィプロ
セスがメタライゼーション層３０に遂行され、その結
果、図１４に示されるように、金属被覆パッド３２（３
つだけ図示されている）及び金属被覆面又は回路３４
（オプショナル）（１つだけ図示されている）が得られ
る。この結果のパターンは、その種々の数及び配置の金
属被覆パッド３２及び金属被覆面又は回路３４を備えて
おり、これを、様々な半導体デバイス及びパッケージに
基づく要件に適合するように設計することができる。
【００３９】要求される層数を持つ薄膜オーバレイ１８
を作製するのに必要なだけ、メタライゼーション３０の
パターン化を経た後は絶縁材料層２４を形成又は堆積し
たと同じステップを繰り返すことがあるが、これは、図
１５に示されるように、パターン化メタライゼーション
３０の頂上に絶縁材料層３６を形成又は堆積することで
以て開始される。先に述べたように、この絶縁材料選択
には、液体樹脂及び（又は）これらの材料の薄膜又は組
合わせがある。その添加方法もまた、液を塗布しかつ硬
化させることから薄膜及び積層を敷くごとまで種々あ
る。この点におけるオプショナルステップは、図１６に
示されるように、絶縁材料層３６を覆うポリマ層３８の
形成であろう。したがって、もし絶縁材料層３６が部分
的に硬化されたポリイミド樹脂であるならば、ポリマ層
３８として許容される材料は、ポリイミド材料の全体的
に硬化されたシートであろう。一片の材料にされた絶縁
材料層３６とポリマ層３８の材料の組合わせは、材料の
分離シート又は液体樹脂の代替である。
【００４０】次のステップは、図１７に示されるよう
に、絶縁材料層３６を覆うあらゆる層（例えば、オプシ
ョナルポリマ層３８）と絶縁材料層３６とを通して、か
つ金属被覆パッド３２及び面３４（もしあれば）にまで
達するバイア４０を構成することを必要とする。次に、
図１８に示されるように、メタライゼーション層４２
が、絶縁材料層３６の頂上（もしオプショナル層が使用
されるならばポリマ層３８の頂上）及びバイア４０内に
堆積又は蒸着される。もし堆積が使用されるならば、堆
積は、標準ＨＩＤドライ堆積技術が又はいずれかの他の
材料堆積技術で以て遂行される。作像又はホトリソグラ
フィプロセスがメタライゼーション層４２に遂行され、
その結果、図１９に示されるように、金属被覆パッド４
４（４つだけ図示されている）及び金属被覆面（もしあ
れば）が得られる。この結果のパターンは、その種々の
数及び配置の金属被覆パッド４４及び金属被覆面（もし
あれば）を備えており、これを、様々な半導体デバイス
及びパッケージに基づく要件に適合するように設計する
ことができる。図１９は、また、薄膜オーバレイを示す
が、これは尺度を考慮していない。実際には、薄膜オー
バレイ１８は、半導体デバイス１６及び基板又はパッケ
ージ材料１２に比較して、遥かに厚さが薄い。
【００４１】絶縁材料層を形成又は堆積することで以て
開始されかつメタライゼーションのパターン化で終了す
るこれらのステップは、要求される層数を持つ薄膜オー
バレイ１８を作製するのに必要なだけ繰り返される。最
終メタライゼーション層がパターン化された後、最終メ
タライゼーションの金属被覆パッドが、適当な接続手段
に対して用意される。この接続手段は、ソルダボール、
金属隆起又はポリマ接続である。もしソルダボールを使
用しようとするならば、この金属被覆パッドの表面をソ
ルダボール取り付けのために金属めっきしなければなら
ない。良好な電気的及び機械的接点を得易いように、こ
のめっきは、すず−鉛合金、ニッケル、金、その他の金
属、又はこれらの材料の組合わせである。図２０に示さ
れるように、ソルダマスク４６（すなわち、０．０２５
ｍｍの厚さのエポキシ樹脂基材ポリマ）が、金属被覆パ
ッド４４のみを露出して、ポリマ層３８の頂上を覆っ
て、このとき形成されることがある。図２１に示される
ように、ソルダボール２２は、これらの金属被覆パッド
に取り付けられる。
【００４２】この点において、光通信への助援として、
半導体デバイス１６の表面上の光受信器及び（又は）光
送信器の真上で、レーザビーム又は他の類似の手段で以
て少なくともソルダマスク層４６を通る孔４７が形成さ
れることがある。もし必要ならば、この孔は、図２２に
示されるように、層３８、３６、２６、及び２４を通し
て半導体デバイス１６の表面上の光送信器及び（又は）
光受信器の表面まで下がるように延長される。この孔
は、開口したままにされるか又は写真光学品質材料で裏
込めされる。
【００４３】完成ＨＤＩＰの側面図が図２３に示されて
いる。注意するのは、薄膜オーバレイ１８が基板又はパ
ッケージング材料１２及びソルダボール２２に比較して
厚さが薄いと云うことである。図２４は、図２２に示さ
れたデバイスを半導体デバイス１６の位置表示を含めて
示す。
【００４４】例として、もし半導体デバイス１６の寸法
が１２．４×１２．４×０．４８ｍｍでありかつこのデ
バイスの取り付け手段が０．０２５ｍｍの接着剤である
ならば、Ａｌ２Ｏ３、Ａｌ２Ｎ３、ＦＲ４又はＢＴ樹脂
の基板又はパッケーシング材料内の空洞は、１２．５×
１２．５×０．５０５ｍｍの寸法を有さなければならな
い。（この空洞の外側の）基板又はパッケージの頂面と
その底面との間の高さは、約１．４３５ｍｍでなければ
ならない。２つの金属層を有する薄膜オーバレイは、厚
さが３５μｍのポリアミド材料の第１絶縁材料層、厚さ
が４μｍのＴｉ−Ｃｕ−Ｔｉ合金の第１金属層、厚さが
３５μｍのポリアミド材料の第２絶縁材料層、高さが４
μｍのＴｉ−ＣｕＴ合金の第２金属層、及び厚さが３５
μｍのソルダマスク層を必要とするであろう。この薄膜
オーバレイの全厚さは、約０．１１０ｍｍとなるであろ
う。図２５に示されるように、ボンディングイパッドに
取り付けられた直径０．６ｍｍのソルダボールは、この
基板又はパッケージング材料の頂面（空洞と反対向き）
とこのソルダボールの底との間の高さを２．１４ｍｍに
延長する。図２５は、図２３のデバイスの矢仰線１−１
と２−２によって区画された円形領域の拡大側断面図で
ある。
【００４５】図２５に示されように、この例における２
２５ピンアウトグリッドを容易にするために、この基板
又はパッケージング材料は、約２７．０×２７．０ｍｍ
でなければならない。１５×１５パターンにある２２５
ピンアウトグリッドは、１．５ｍｍのピッチをとるソル
ダボールに適応するために２１．０×２１．０ｍｍの面
積を必要とするであろう。図２６は、図２３のデバイス
の底面図を示す。注意するのは、これらのソルダボール
が半導体デバイス１６の回りの下側及び真下でグリッド
パターンに配置されていると云うことである。半導体デ
バイス１６の下側に信号通路及びソルダボールを位置決
めすることは、このデバイスのフートプリントの表面を
理論的最小に縮小する。かつ又、図２６のデバイスは１
５×１５パターンに２２１個（２２５−４光学孔用空
白）のソルダボールを有するが、このパターンアレイ寸
法及びソルダボール間の距離を、いかなる半導体デバイ
スのピンアウト要件にもうまく合うように縮小又は拡大
することができる。
【００４６】本発明の他の実施例において、図２７に示
されるように、半導体デバイス１６から空中までの熱通
路は、ヒートシンク４８の付加によって強化される。ヒ
ートシンク４８は、基板又はパッケージング材料１２及
びヒートシンク４８の組成に応じて、基板又はパッケー
ジング材料１２に溶接、はんだ付け、にかわ、圧着又は
その他の適当な手段によって固定される。ヒートシンク
４８の寸法及び形状は、特定の設計熱消散及び物理空間
仕様に適合するために必要とされるに従って変えられ
る。ヒートシンク４８は、基板又はパッケージジング材
料１２に１つ又は複数のヒートスラグを組み込んだこの
基板又はパッケージング材料と組み合わせて使用される
こともある。
【００４７】図２８に示された本発明の更に他の実施例
においては、基板又はパッケージング材料１２は、プリ
ント配線板ＰＷＢ成層である。基板又はパッケージング
ング材料１２内の空洞１４は、その半導体デバイス取付
け用金属ベース５０を露出するように設計されることが
ある。この金属は、この基板の熱膨張率をカスタム化し
かつ全パッケージ熱消散特性をできるだけ大きくするよ
うに選択されることがある。本発明のこの実施例の種々
の変更には、あらゆる型式の有機、無機材料、又はこれ
らの材料の複合であるパッケージング材料１２を含み、
金属１８は金属材料の多層、又は金属と非金属材料の多
層であることがあり、空洞１４は基板材料１２及び金属
１８内に種々の深さに形成されることがあり、例えば、
この空洞は金属１８の表面まで届かないことも又は金属
１８内に部分的に入り込むこともある。
【００４８】図２９に示された本発明のなお更に他の実
施例において、第２半導体デバイス５２が基板又はパッ
ケージング材料１２内に置かれ、かつ薄膜オーバレイ１
８によって半導体デバイス１６及びボンディングパッド
２０に接続される。必要とされるいくつかの追加のステ
ップが単一半導体デバイスを有するＨＤＩＰの作製に対
して先に論じた方法のステップを補足する。１つの追加
ステップは、基板１２内に第２空洞５４を形成又はフラ
イス削りすることを必要とするであろう。半導体テバイ
ス５２は、空洞５４内に置かれかつ半導体デバイス１６
と同じようにして固定されるであろう。もし半導体デバ
イス１６及び５２を相互接続しようとしないならば、薄
膜オーバレイ１８を形成する方法及びその追加ステップ
も先に論じたのと同様であって、ただ、半導体デバイス
５２に拡張されかつこれを考慮に入れるだけである。し
かしもし半導体デバイス１６と半導体デバイス５２を相
互接続しようとするならば、１つの追加ステップは、薄
膜オーバレイ１８が、もとより、これら２つの半導体デ
バイス間に或る金属層相互接続を含むように修正される
ことを必要とする。
【００４９】ＨＤＩＰを、なおまた、２つ以上の半導体
デバイスを含むように拡張することもできる。基板又は
パッケージング材料の寸法を、所望数の半導体デバイス
を保持するために必要なだけ拡大することもできる。追
加の空洞が、これら追加の半導体デバイスに対して拡大
された基板又はパッケージング材料内に形成又はフライ
ス削りされることを要する。もしこれらの半導体デバイ
スを相互接続しようとしないならば、その薄膜オーバレ
イを形成する方法及びその追加ステップも先に論じたの
と同様であって、ただ、これら追加の半導体デバイスに
拡張されかつこれを考慮に入れるたけである。しかしも
しこれらの半導体デバイスのいくつか又は全てを相互接
続しようとするならば、少なくとも１つの追加ステップ
は、その薄膜オーバレイが、もとより、これらの半導体
デバイス間に或る金属層相互接続を含むように修正され
ることを必要とする。
【００５０】図３０に示された本発明のなお更に他の実
施例において、薄膜オーバレイ１８上のソルダボール２
０は、圧力接点代替に適応するために金属パッド５４の
アレイで以て置換される。本発明のこの実施例について
の理想的組立の調査研究は、他のシステムハードウエア
（例えば、プリント配線板）にスナップインしかつ感圧
媒体を通して電気接点を確立するパッケージに対してで
あろう。必要な圧力を印加するためには、システム内へ
とそのパッケージを圧力荷重する図３０に示される機能
体を備えるようにその基板が設計されるか、又はそのシ
ステムが圧力誘導機能体を含むかのどちらかであろう。
この“スナップイン”機能体は、システムハードウエア
品質改善又は代替ソフトウエア応用に対するパッケージ
変更用設計製品を容易にするであろう。ハードウエアモ
ジュールを物理的に交換することによって特定のソフト
ウエアを利用するポータブル電子製品は、圧力型接点機
構から特に利点を得るであろう。
【００５１】図３１に示されるように、伝導通路５８
を、ＨＤＩＰデバイス１０の後側から離れた代替通路を
とれるように基板又はパッケージング材料１２を通して
作製することも可能である。伝導通路５８を、基板又は
パッケージング材料１２を通して、せん孔、レーザドリ
ル、モールディング、又はその他の適当な手段によって
形成することができ、次いで、その孔を伝導スラグ又は
伝導材料で充填することもできよう。次いで、伝導パッ
ド６０、典型的には、金属が、ＨＤＩＰデバイス１０の
後側上の金属スラグ又は伝導手段の端に形成される。こ
の結果のデバイスは、このモジュールの両側上の金属パ
ッドが、従来のはんだ、伝導接着剤、又は或る型のＺ−
軸、導電材料６８を通して、種々の型式のハードウエア
（すなわち、柔軟性プリント配線板、堅牢性プリント配
線板、又はディスプレイパネル６６）と電気接点を作る
ことを可能にする。
【００５２】図３２は、２つの相互接続したＨＤＩＰで
ある２つのマルチチップパッケージを示す。これらパッ
ケージの各々は、対向するパッケージの光受信器及び
（又は）光送信器と位置合わせした少なくとも１つの光
受信器及び（又は）光送信器を有する（図示されていな
い）。ソルダボールが位置合わせ機構として使用され
る。光信号は、これら２つのパッケージ間を行ったり来
たりする。
【００５３】半導体デバイス（これは、検出器及び発光
器を、それぞれ、含むことがある）内の光受信器及び
（又は）光送信器に加えて、光信号をこれらの光受信器
に向けて送りかつこれらの光送信器から外部の光源に向
けて送るために、回折、屈折、及び反射光学要素がその
薄膜オーバレイ内に含まれる又はその頂上に配置される
ことがある。
【００５４】図３３は、本発明の１実施例による光相互
接続を利用する２つのＨＤＩＰである２つのマルチパッ
ケージを示す。
【００５５】本発明は解説用の実施例を参照して説明さ
れたが、この説明を限定的意味に解釈するべきではな
い。これら解説用実施例の種々の変形ばかりではなく、
本発明の他の実施例は、この説明を参照するならば、そ
の技術の習熟者にとって明白である。したがって、前掲
の特許請求の範囲は、本発明の真の範囲に適合するいか
なるこのような変形又は実施例をも包含することを意図
する。
【００５６】例えば、本明細書に記載されたＨＤＩＰ光
相互接続パッケージの開示された後は、図４及び図５に
ついて説明されたパッケージへ施される変更で以てこの
ＨＤＩＰの性能に接近することが可能であることは、明
白である。これらの変更は、図３４及び図３５に示され
ている。
【００５７】図４に類似している図３４は、その基板と
してプリント配線板を、その半導体デバイス取付け技術
としてワイヤボンディングを利用し、次いで透明プラス
ックでオーバモールドされ、かつソルダボールが取り付
けられる。ＨＤＩＰ技術及び材料と比較されると、その
オーバモールディングの厚さは不利である。なおまた、
この仕方で組み立てられるとき、図３４のパッケージ
は、電気的に機能するソルダボール接点の数を犠牲にす
る。そのプリント配線板内にヒートスラグを使用する場
合の熱的性能、及び組立位置合わせ能力は、ＨＤＩＰ技
術に類似する。
【００５８】図３５は、図５について説明されたものと
同じ材料及びプロセスを利用する。その半導体デバイス
の面を覆う蓋は、光信号を伝達を可能にするために光に
透明であることを要することになる。この技術の欠点
は、その熱通路が図５で説明された熱グリースを通して
の代わりにそのセラミックを通すのみであることに起因
する熱性能と云うことになるある。この設計もまた、こ
の仕方で組み立てられと、電気的に機能するソルダボー
ル接点の数を犠牲にする。
【００５９】以上の説明に関して更に以下の項を開示す
る。
【００６０】（１） パッケージと、前記パッケージと
反対側に面する半導体デバイスの表面の近労に少なくと
も１つの光受信器及び（又は）光送信器を有する前記半
導体デバイスと、前記半導体デバイスと反対側に面する
薄膜オーバレイの層上の導電パッドに前記半導体デバイ
ス上のボンディングパッドを電気的に接続する前記薄膜
オーバレイとを含むデバイス。
【００６１】（２） 第１項記載のデバイスであって、
外部ハードウエアに前記デバイスを接続するために前記
導電パッド上に導電媒体を含むデバイス。
【００６２】（３） 第２項記載のデバイスにおいて、
前記パッケージは前記半導体デバイスの寸法に整合する
又は前記寸法を超える空洞を含む、デバイス。
【００６３】（４） 第３項記載のデバイスにおいて、
前記パッケージは少なくとも１つのヒートスラッグを含
む、デバイス。
【００６４】（５） 第１項記載のデバイスにおいて、
前記薄膜オーバレイは前記半導体デバイス上の前記光受
信器及び（又は）光送信器と前記半導体デバイスと反対
側に面する前記薄膜オーバレイの層との間の孔を含む、
デバイス。
【００６５】（６） 第５項記載のデバイスにおいて、
前記孔は光学品質材料で裏込めされる、デバイス。
【００６６】（７） 第１項記載のデバイスにおいて、
前記薄膜オーバレイは絶縁材料の少なくとも１つの層と
導電材料の少なくとも１つの層を含む、デバイス。
【００６７】（８） 第７項記載のデバイスにおいて、
前記半導体デバイスに隣接する前記薄膜オーバレイの層
は絶縁材料の層である、デバイス。
【００６８】（９） 第８項記載のデバイスにおいて、
前記導電材料の層はそれぞれの導体の第１層にパターン
化される、デバイス。
【００６９】（１０） 第９項記載のデバイスにおい
て、前記それぞれの導体の或るものはパッドでありかつ
或るものは面である、デバイス。
【００７０】（１１） 第１０項記載のデバイスであっ
て、前記半導体デバイスのボンディングパッドから前記
絶縁材料の層を通して、かつ前記それぞれの導体の１つ
に達する導電材料で以て充填されらバイアを含むデバイ
ス。
【００７１】（１２） 第１１項記載のデバイスであっ
て、前記それぞれの導体の第１層に隣接する絶縁材料の
第２層と、それぞれの導体の第２層にパターン化された
導電材料の第２層とを含むデバイス。
【００７２】（１３） 第１２項記載のデバイスであっ
て、前記それぞれの導体の第１層の導体から前記絶縁材
料層の第２層を通して、かつ前記それぞれの導体の第２
層の導体に達する導電材料で以て充填されたバイアを含
むデバイス。
【００７３】（１４） 第１０項記載のデバイスであっ
て、絶縁材料の層とそれぞれの導体の層にパターン化さ
れた導電材料の層との少なくとも１つの追加の交互する
対であって、絶縁材料の各追加の層はそれぞれの導体の
先行層の近旁にある、前記追加の交互する対を含むデバ
イス。
【００７４】（１５） 第１４項記載のデバイスであっ
て、それぞれの導体の先行層の導体から、絶縁材料の近
旁層を通して、かつそれぞれの導体の他の層の導体に達
する導電材料で以て充填されたバイアを含むデバイス。
【００７５】（１６） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられたソルダボ
ールを含むデバイス。
【００７６】（１７） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられた金属バン
プを含むデバイス。
【００７７】（１８） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられたポリマコ
ネクタを含むデバイス。
【００７８】（１９） 第７項記載のデバイスであっ
て、前記絶縁材料の層と前記導電材料の層との間に少な
くとも絶縁材料の第２層を含むデバイス。
【００７９】（２０） 第１４項記載のデバイスであっ
て、絶縁材料の各層と導電材料の次順の層どの間に絶縁
材料の少なくとも１つの追加の層を含むデバイス。
【００８０】（２１） 第１項記載のデバイスであっ
て、前記パッケージ内に少なくとも１つの追加の半導体
デバイスを含むデバイス。
【００８１】（２２） 第２１項記載のデバイスにおい
て、前記薄膜オーバレイは前記半導体デバイスと反対側
に面する前記薄膜オーバレイの層上の導電パッドに前記
半導体デバイス上のボンディングパッドを接続する、デ
バイス。
【００８２】（２３） 第２１項記載のデバイスにおい
て、前記薄膜オーバレイが前記半導体デバイス上のポン
ディングパッドの或るものを互いに電気的に接続しかつ
前記半導体デバイスと反対側に面する前記薄膜オーバレ
イの層上の導電パッドに前記半導体デバイス上のボンデ
ィングパッドの他のものを接続する、デバイス。
【００８３】（２４） パッケージ内に半導体デバイス
を置くステップであって、前記半導体デバイスは前記パ
ッケージと反対側に面する前記半導体デバイスの表面の
近旁に少なくとも１つの光受信器及び（又は）光送信器
を有する、前記半導体デバイスを置くステップと、前記
半導体デバイスと反対側に面する薄膜オーバレイの層上
の導電パッドに前記半導体デバイス上のボンディングパ
ッドを電気的に接続するために前記半導体デバイスの表
面に前記薄膜オーバレイを形成するステップとを含む方
法。
【００８４】（２５） 第２４項記載の方法であって、
前記パッケージ内に少なくとも１つの半導体デバイスを
置くことを含む方法
【００８５】（２６） 高密度相互接続ランドグリッド
パッケージデバイスは、単一又は多数半導体デバイスに
対する非常に薄い、電気的及び熱的に高性能パッケージ
を創作する特有の仕方において種々の電子パッケージン
グ技術を組み合わせる。薄いかつ機械的に安定な基板又
はパッケージング材料１２が、また、高熱導電率を有す
るように選択される。前記基板又はパッケージング材料
１２内の空洞１４は、前記基板又はパッケージング材料
１２に直接取り付けられる１つ又は複数の半導体デバイ
スに適応する。半導体デバイスの少なくとも１つは、少
なくとも１つの光通信器及び（又は）光送信器を含む。
多層を有する薄膜オーバレイ１８は、前記基板又はパッ
ケージング材料と反対側に面する前記薄膜オーバレイ１
８の表面上のパッド２０のアレイと前記１つ又は複数の
半導体デバイスを相互接続する。他のシステムハードウ
エアとの直接電気的及び機械的取付け手段を提供するた
めにソルダボール２２又は伝導接着剤又は弾性コネクタ
が前記パッドに取り付けられる。本発明の１実施例にお
いては、前記光通信器及び（又は）光送信器は、前記薄
膜オーバレイを通して光信号を受信及び（又は）送信す
る。本発明の他の実施例においては、前記光通信器及び
（又は）光送信器は、前記薄膜オーバレイを通して形成
された孔４７を通して光信号を受信及び（又は）送信す
る。前記孔は、光学品質材料で以て裏込めされることが
ある。
【図面の簡単な説明】
【図１】プリント配線板の表面上に取り付けられかつこ
れにワイヤボディングされた半導体デバイスの側面図。
【図２】プリント配線板の表面上に取り付けられかつこ
れにＴＡＢパッケージを介して電気的に接続された半導
体デバイスの側面図。
【図３】プリント配線板の表面上にフリップＴＡＢパッ
ケージを介して機械的にかつ電気的に取り付けられた半
導体デバイスの側面図。
【図４】半導体デバイスパッケージのフートプリントを
減少させるためにボールグリッドアレイ相互接続方式に
取り付けられた半導体デバイスの側面図。
【図５】半導体デバイスパッケージのフートプリントを
減少させるためにボールグリッドアレイ相互接続方式に
取り付けられた半導体デバイスの他の側面図。
【図６】図４又は図５のデバイスの底面図。
【図７】プリント配線板に取り付けられた、本発明の１
実施例によるＨＤＩＰデバイスの側面図。
【図８】本発明の１実施例によるＨＤＩＰデバイス製造
方法に対するプロセスにおいて、基板又はパッケージン
グ材料内に空洞を形成又はフライス削りするステップの
側断面図。
【図９】本発明の１実施例によるＨＤＩＰデバイス製造
方法に対するプロセスにおいて、基板又はパッケージン
グ材料内の空洞内に半導体デバイスを置くステップの側
断面図。
【図１０】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、基板−半導体デバイ
ス組立全体を覆い絶縁材料層を形成又は堆積するステッ
プの側断面図。
【図１１】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、絶縁材料層を覆うポ
リマ層を形成するオプショナルステップの側断面図。
【図１２】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、ポリマ層と絶縁材料
層とを通して半導体デバイスのボンディングパッドに達
するバイアを構成するステップの側断面図。
【図１３】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、絶縁材料層の頂上
（もしオプショナルに使用されるならばポリマ層の頂
上）及びバイア内にメタライゼーション層を堆積又は蒸
着するステップの側断面図。
【図１４】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、メタライゼーション
層を処理して金属被覆パッド及び金属被覆面又は回路に
パターン化するステップの側断面図。
【図１５】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、パターン化メタライ
ゼーションの頂上に絶縁材料層を形成又は堆積するステ
ップの側断面図。
【図１６】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層を覆うポリマ層を形成又は堆積す
るステップの側断面図。
【図１７】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層とこれを覆う層とを通して金属被
覆パッド及び面にまで達するバイアを構成するステップ
の側断面図。
【図１８】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層の頂上（もしその上にオプショナ
ル層があればその頂上）及び図１７のステップで構成さ
れたバイア内にメタライゼーション層を堆積又は蒸着す
るステップの側断面図。
【図１９】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１８のステップで
得られたたメタライゼーション層を処理して金属被覆パ
ッド及び金属被覆面又は回路にパターン化するステップ
の側断面図。
【図２０】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、最終メタライセーシ
ョンのパターン化で得られた金属被覆パッドのみを露出
するソルダマスクを形成するステップの側断面図。
【図２１】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、ソルダマスクを通し
て金属被覆パッド上にソルダボールを取り付けるステッ
プの側断面図。
【図２２】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、少なくともソルダマ
スクを通る孔を形成するステップの側断面図。
【図２３】本発明の１実施例により構成された完成ＨＤ
ＩＰデバイスの側面図。
【図２４】基板又はパッケージング材料に対する半導体
デバイスの適正な配置の表示を含む、本発明の１実施例
により構成された完成ＨＤＩＰデバイスの側面図。
【図２５】図２２の矢印線１−１及び２−２によって区
画された円形領域内の拡大側断面図。
【図２６】本発明の１実施例によるＨＤＩＰデバイスの
底面図。
【図２７】本発明の他の１実施例によるＨＤＩＰデバイ
スの側面図。
【図２８】本発明の更に他の１実施例によるＨＤＩＰデ
バイスの側面図。
【図２９】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３０】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３１】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３２】１対の重ね合わせたかつ位置合わせしたＨＤ
ＩＰの正面図。
【図３３】２つの光学的に位置合わせしたしかし物理的
に分離したＨＤＩＰの正面図。
【図３４】本発明のなお他の実施例の側面図。
【図３５】本発明のなお更に他の実施例の側面図。
【符号の説明】
１０ ＨＤＩＰデバイス １２ 基板又はパッケージング材料 １４ 空洞 １６ 半導体デバイス １８ 薄膜オーバレイ、金属 ２０ ボンディングパッド ２２ ソルダボール ２３ 光導波管 ２４ 絶縁材料層 ２６ ポリマ層 ２８ バイア ３０ メタライゼーション層 ３２ 金属被覆パッド ３４ 金属被覆面又は回路 ３６ 絶縁材料層 ３８ ポリマ層 ４０ バイア ４２ メタライゼーション層 ４４ 金属被覆パッド ４６ ソルダマスク ４７ （光学）孔 ４８ ヒートシンク ５０ 金属ベース ５２ 半導体デバイス ５４ 第２空洞 ５６ （基板上の）機能体 ５８ 伝導通路 ６０ 伝導パッド ６２、６４ プリント配線板 ＰＷＢ プリント配線板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年１月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 電気及び光相互接続を有する高密度相
互接続ランドグリッドアレイパッケージデバイス及びそ
の製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、パッケージ集積回路デ
バイスの分野、特に、電気及び光相互接続を有する高密
度相互接続ランドグリッドアレイパッケージ（ＨＤＩＰ
とも称する）に関する。
【０００２】
【従来の技術】電子産業は、半導体デバイスに対する改
善されたパッケージングを絶えず要求している。この要
求は、縮小寸法のパッケージング及び半導体デバイスの
動作速度を最適化するパッケージングに対してなされて
いる。半導体デバイスの速度が上昇し続け、特にＧＨｚ
範囲に入るに従い、電気及び光信号の両方に適応するパ
ッケージデバイスに対する要望が増大し続けている。
【０００３】所望パッケージングについての１つの要件
は、それらの半導体デバイスの発生する熱によって起こ
される熱的要件を処置しなければならないと云うことで
ある。所望パッケージングについての他の要件は、半導
体デバイスの絶えさる寸法縮小に対する及びパッケージ
を部品とする最終電子システムに対する適合性である。
結果として、パッケージは、熱処消散を最適化する一
方、電子システムに組み立てられるとき変位する容量を
できるだけ少なくしなければならない。
【０００４】光検出器及び（又は）光送信器を有する半
導体デバイスとプリント配線板又は他のパッケージ半導
体デバイス上の光導波管との間の光相互接続に対する更
に他の要件は、その接続が（他の光導波管のような）追
加コネクタを必要とせずかつその位置合わせプロセスが
比較的簡単であると云うことである。
【０００５】更に加わる要件は、パッケージング設計及
び材料選択が組立プロセスの欠陥の減少を支援し、かつ
新たな組立投資及びツーリングを必要としないと云うこ
とである。
【０００６】パッケージデバイスによって必要とされる
物理的面積を減少させる１つの方法は、図１に示されて
いる。非パッケージ半導体デバイスが、プリント配線板
ＰＷＢに直接取り付けられかつワイヤボンディングをさ
れる。次いで、にかわ又はエポキシ樹脂の保護オーバコ
ート（図示されていない）が、この半導体デバイス、ワ
イヤボンド、及びこのプリント配線板の表面の対応する
部分を覆い形成される。
【０００７】この方法の利点は、パッケージデバイスに
比較しての、この非パッケージ半導体デバイスによって
必要とされる物理的面積の減少にある。１つの欠点は、
そのワイヤボンドが長くなり、支持されず、製造プロセ
ス全体を通して曲がり、破壊又は短絡し易いと云うこと
である。他の欠点は、正規動作中にその集積回路によっ
て発生される熱の大部分をそのプリント配線板を通して
消散しなければならないと云うことである。ほとんどの
にかわ又はエポキシ樹脂は不良導体であるので、もしそ
のプリント配線板設計が特別の熱処置機能体を有してい
ないならば、熱転送は禁止される。更に他の欠点は、こ
の技術が、デバイス及び組立歩留、並びに、限定された
プリント配線板設計機能体寸法に起因して、比較的小数
のボンディングパッドを備える半導体デバイスにしか適
用されないと云うことである。
【０００８】更に他の欠点は、その半導体デバイスとそ
のプリント配線板との間のいかなる光相互接続もこの半
導体デバイスの頂面とこのプリント配線板との間に追加
の相互接続光導波管を必要とすると云うことである。各
光導波管は、個別に位置合わせされねばならないであろ
う。これらの光導波管は、にかわ又はエポキシオーバコ
ートを塗布される前には支持されることはなく、このこ
とはこれらの光導波管が破壊され、折れ、又はねじれる
可能性を持たらす。
【０００９】パッケージデバイスによって必要とされる
物理的面積を縮小する他の方法は、図２に示されてい
る。フィルムキャリヤ法（以下、ＴＡＢと称する）パッ
ケージ半導体デバイスが、プリント配線板ＰＷＢに直接
取り付けられる。ＴＡＢパッケージは、その半導体デバ
イスをプリント配線板に電気的に接続するためにワイヤ
ボンディングに代わり使用される。次いで、ポリマ又は
プラスチックの蓋である保護オーバコート（図示されて
いない）が、この半導体デバイス、ＴＡＢパッケージ、
及びそのプリント配線板表面の対応する部分を覆い形成
される。図１のデバイスの場合のように、この方法の利
点は、従来のリードフレームパッケージデバイスに比較
しての、非パッケージ半導体デバイスによって必要とさ
れる物理的容積の減少にある。ワイヤボンドの代わりに
ＴＡＢを使用することの利点は、高い電気的性能、優れ
た物理的安定性、リード破壊又は短絡し難いことを含
む。
【００１０】図２のデバイスの１つの欠点は、これらの
ＴＡＢリードが長く、製造プロセス全体を通して曲が
り、破壊し易く、時には短絡すると云うことである。他
の欠点は、図１のデバイスについて先に論じたように、
正規動作中にその集積回路によって発生される熱の大部
分をそのプリント配線板を通して消散しなければならな
いと云うことである。更に他の欠点は、その半導体デバ
イスとそのプリント配線板との間のいかなる光相互接続
もこの半導体デバイスの頂面とこのプリント配線板との
間に追加の相互接続光導波管を必要とすると云うことで
ある。各光導波管は、個別に位置合わせされねばならな
いであろう。これらの光導波管は、また、組立中の取扱
いに耐えなければならないであろうが、この取扱いはこ
れらの光導波管が破壊され、折れ、又はねじれる可能性
を有する。
【００１１】なお更に、パッケージデバイスによって必
要とされる物理的面積を縮小する他の方法は、図３に示
されている。この方法は、その半導体デバイスがフェー
スアップなくフェースダウンであると云うことを除き、
上に説明されかつ図２に示されたものと類似している。
フェースダウンであるデバイスによって、そのＴＡＢリ
ードは短くなり、このデバイスの中心から大きい半径へ
とファンアウトすることは、典型的に、ない。この短縮
パッケージリード長が改善電気信号特性を可能にするこ
とになる。この短縮リード長は、各リードとその隣のリ
ードの中心間隔が小さいことを必要とする。結果とし
て、このパッケージの組立ては、著しく複雑である。全
てのＴＡＢパッケージは、従来なかった組立装置を必要
するが、しかしフリップＴＡＢはもし費用有効性組立を
行うとするならばこの装置を更に発展させることを必要
とする。熱転送は、このＴＡＢパッケージに組み立てら
れたヒートシンク（図示されていない）を経由して達成
されかつ熱グリースによって強化されることがある。こ
の熱グリースは、このＴＡＢパッケージとそのヒートシ
ンクとの間の界面に添加される。
【００１２】図３のデバイスはフェースダウンしてお
り、これはそのプリント配線板上の光導波管内の光信号
をこのデバイスに直接アドレス可能とする。しかし、フ
リップＴＡＢの場合の組立プロセスは、このデバイスの
この光導波管への位置合わせを補償するように充分に徹
底していない。
【００１３】パッケージ半導体デバイスにとって必要と
される物理的面積は、パッケージデバイスのピンに適合
するために必要とされる“フートプリント”（面積）を
含む。多数のピンを有するパッケージデバイスは、典型
的に、大きいフートプリントを必要とする。最近の傾向
は、多くのデバイスを通していったん達成された機能が
ますます小数のデバイスに統合されてゆき、その結果、
ますます多くのピン及び相当する大きいフートプリント
を有するますます複雑な半導体デバイスになることを示
唆している。これらの複雑な半導体デバイスを図１〜図
３に示されたようなプリント配線板ＰＷＢに接続するこ
とはできるが、しかしこのような接続方式は熱消散の問
題を全面的に扱うわけでもなく又はプリント配線板の表
面面積の所望縮小を達成するわけでもない。
【００１４】半導体デバイスのフートプリントを減少さ
せる方法は、図４に示されている。半導体デバイスは、
基板（小形プリント配線板）の頂面に取り付けられる。
この半導体デバイスは、この基板の頂面上のボンディン
グパッド（図示されていない）にワイヤボンデングをさ
れる。次いで、モールド化合物が、この半導体デバイ
ス、ワイヤボンド、及びこの基板の対応する頂面上に形
成される。この基板の頂面上のこれらのボンディングパ
ッドは、この基板内の内部回路機構及びめっきスルーホ
ールを経由してこの基板の底面上の広いボンディングパ
ッドに電気的に接続される。この基板の底面に沿いボン
ディングパッドの多数の行又はアレイ（図示されていな
い）があり、これがこのデバイスのフートプリントの面
積を縮小する。その半導体デバイスの周辺に対向するこ
の底面の面積を熱消散に利用するために、典型的には、
この面積内には電気的に機能するボンディングパッドは
存在しない（図示されていない）。次いで、各下側ボン
ディングパッドにソルダボールを受ける。次いで、完成
デバイスがプリント配線板上の対応するボンディングパ
ッド（図示されていない）上に位置決め及び整列され、
その後、赤外線、気相、又は対流リフローが使用され
て、この基板をこのプリント配線板（図示されていな
い）に機械的及び電気的に接続する。
【００１５】プリントフート寸法の縮小及び現存の組立
装置を利用する能力は、図４のデバイスの主要な利点で
ある。このデバイスの欠点は、不適当な熱消散及び厚い
基板を含むと云うことである。熱消散は、２つの要因か
ら生じる問題である。その第１は、そのモールド化合物
が熱の不良導体であると云うことである。したがって、
その半導体デバイスによって発生される熱の多くをこの
基板（小形プリント配線板）を通して放出しなければな
らない。ほとんどの基板は、良好なヒートシンクである
ようには設計されていない。その熱は、その基板全体を
通して拡がらざるを得ない。もしその基板が不良熱導体
ならば、熱消散を支援するために、金属スラグ又は熱バ
イアをこの基板に挿入しなければならない。もし金属ス
ラグ又は熱バイアが使用されるならば、これらは、典型
的に、その半導体デバイスの直接下側のこの基板の面積
内に配置され、これが電気的機能にとって利用可能なソ
ルダボール接続の数を減少させる。このデバイスの他の
欠点は、この基板の内部回路機構の長さである。追加さ
れる長さは、このデバイスが動作することのできる速度
に制限的影響を及ぼすように思われる。
【００１６】図４のデバイスの更に他の欠点は、その半
導体デバイスとそのプリント配線板との間のいかなる光
相互接続もこの半導体デバイスの頂面とその基板との間
に追加の相互接続光導波管及びこれらの光導波管とこの
プリント配線板との間に追加の光相互接続手段を必要と
すると云うことである。各光導波管は、この基板内の半
導体デバイスと個別に位置合わせされねばならないであ
ろう。各光相互接続手段は、これらの光導波管及びプリ
ント配線板と個別に位置合わせされねばならないであろ
う。この位置合わせ要件の複雑性に加えて、これらの光
導波管は、また、組立中の取扱いに耐えなければならな
いであろうが、この取扱いはこれらの光導波管が破壊さ
れ、折れ、又はねじれる可能性を有する。組立が成功し
たと仮定するならば、光信号をモールド化合物を通して
送信することになる。したがって、このパッケージのモ
ールド化合物は、この光信号に透明であり、かつエネル
ギー損失をできるだけ少なくするものでければならな
い。このパッケージの光伝達及び最小厚さは、所望より
少なく及び薄いことになる。
【００１７】光相互接続を必要としないで半導体デバイ
スのフートプリントを減少させる他の方法は、図５に示
されている。半導体デバイスは、そのボンディングパッ
ドに取り付けられたソルダボールを有する。この半導体
デバイスは、反転させられかつ基板（小形プリント配線
板）の頂面上の対応するボンディングパッドに向き合っ
て位置決めされる。これらのソルダボールが溶けてこの
半導体デバイスをこの基板に電気的及び機械的に接続す
るまで、熱がこの半導体デバイス及び基板に加えられ
る。次いで、熱グリースがこの半導体デバイス上に堆積
され、その後に蓋がこの熱グリース、半導体デバイス、
及び基板の頂面の対応する面積上を覆い置かれる。図４
のデバイスの場合のように、この基板の頂面上のボンデ
ィングパッドはこの基板の底面の広いボンディングパッ
ドにめっきスルーホールを通して接続される。この基板
の底面に沿いボンディングパッドの多数の行又はアレイ
（図示されていない）があり、これがこのデバイスのフ
ートプリントの面積を、通例のタブフレーム又はリード
フレームに比較して縮小する。
【００１８】その半導体の周辺に対向するこの底面の面
積を熱消散に使用するので、典型的には、この面積内に
は電気的に機能するボンディングパッドは存在しない
（図示されていない）。次いで、各下側ボンディングパ
ッドがソルダボールを受ける。次いで、完成デバイスが
プリント配線板上の対応するボンディングパッド（図示
されていない）上に位置決め及び整列され、かつ熱がこ
れらのソルダボールに加えられてこれを溶かして、この
基板をそのプリント配線板（図示されていない）に機械
的及び電気的に接続する。
【００１９】プリントフートの寸法もまた、図５のデバ
イスの主要な利点である。このデバイスの欠点は、不適
当な熱消散、厚い基板、及び潜在的にシステムを汚染す
るグリースを使用することである。熱消散は、２つの要
因から生じる問題である。その第１は、その熱グリース
及びその蓋が熱の不良導体であると云うことである。し
たがって、その半導体デバイスによって発生される熱の
一部をこの基板を通して放出しなければならない。ほと
んどの基板は、良好なヒートシンクであるようには設計
されていない。その熱は、その基板全体を通して拡がら
さるを得ない。もしこの基板が不良熱導体ならば、熱消
散を支援するために、金属スラグをこの基板に挿入しな
ければならない。もし金属スラグが使用されるならば、
これらは、典型的に、その半導体デバイスの直向かいの
この基板の面積内に配置され、これが電気信号にとって
利用可能な接続の数を減少させる。このデバイスの他の
欠点は、この基板の内部回路機構の長さである。追加さ
れる長さは、このデバイスが動作することのできる速度
に制限的影響を及ぼすように思われる。図５に示された
技術は、その半導体デバイスが従来の周辺パッドではな
くアレイボンディングパッドを有することを必要とす
る。これは、この技術で以てパッケージされるのに利用
可能な半導体デバイスの数を著しく減少する。
【００２０】更に他の欠点は、その半導体デバイスとそ
のプリント配線板との間のいかなる光相互接続もこの半
導体デバイスの頂面とその基板との間に追加の相互接続
光導波管及びこれらの光導波管とこのプリント配線板と
の間に追加の光相互接続手段を必要とすると云うことで
ある。各光導波管は、この基板内の半導体デバイスと個
別に位置合わせされねばならないであろう。各光相互接
続手段は、これらの光導波管及びプリント配線板と個別
に位置合わせされねばならないであろう。この位置合わ
せ要件の複雑性に加えて、これらの光導波管は、また、
組立中の取扱いに耐えなければならないであろうが、こ
の取扱いはこれらの光導波管が破壊され、折れ、又はね
じれる可能性を有する。組立が成功したと仮定するなら
ば、光信号をそのモールド化合物を通して送信すること
になる。したがって、このパッケージのモールド化合物
は、この光信号に透明であり、かつエネルギー損失をで
きるだ少なくするものでなければならない。このパッケ
ージの光伝達及び最小厚さは、所望より少なく及び薄い
ことになる。
【００２１】図６は、図４及び図５のデバイスの基板の
底面図の１例である。それらのソルダボールは、先に論
じたように行に形成される。たとえこの半導体デバイス
の周辺に対向する面積内にソルダボールがあっても、こ
れらは、典型的に、電気的に機能しない。
【００２２】
【発明が解決しようとする課題】図１〜図３のデバイス
は、パッケージング寸法を縮小する産業上の要件を扱
う。しかし、これらのデバイスのどれも、熱消散の問
題、又はますます大きくかつ複雑になる半導体デバイス
のフートプリントを縮小する問題、もしくは半導体デバ
イスをプリント配線板又は他の半導体デバイスに光相互
接続する問題を適正に扱わない。図４及び図５のデバイ
スは、通例の半導体デバイスのフートプリントよりはフ
ートプリントを縮小する産業上の要件は扱うが、しか
し、熱消散の問題又は高周波数電気的性能上の要件を適
正に扱わない。加えて、図４及び図５のデバイスにとっ
て必要とされる基板の製造における物理的寸法限界は、
そのデバイスの総パッケージ寸法の縮小を更に妨げる。
例えば、図４におけるバッケージの場合、１．５ｍｍを
下回るアレイピッチをとるソルダボールで以て設計され
るためには、その基板のめっきスルーホール直径及び回
路幅を縮小しなければならないことになる。基板の機能
体のこの縮小は、その製造能力を低減させることにな
る。
【００２３】このように、半導体デバイスとプリント配
線板又は他の半導体デバイスとの間の光相互接続も容易
にする単一又は多数半導体デバイスに対する非常に薄
い、電気的かつ熱的高性能パッケージを提供するパッケ
ージング技術への要望が存在する。
【００２４】
【問題を解決するための手段】ここに開示される本発明
は、半導体デバイスとプリント配線板又は他の半導体デ
バイス又は光信号のなんらかの光源との間の光相互接続
も容易にする単一又は多数半導体デバイスに対する非常
に薄い、電気的かつ熱的高性能のパッケージを創作する
ために独特の仕方で種々の電子パッケージング技術を組
合わせる高密度相互接続ランドグリッドアレイパッケー
ジを含む。
【００２５】本発明の１実施例においては、薄いかつ機
械的に安定な基板又はパッケージング材料が、高熱伝導
率をもまた有するように選択される。この基板又はパッ
ケージング材料内の空洞は、この基板又はパッケージン
グ材料に直接取り付けられる１つ又は複数の半導体デバ
イスに適応する。１つ又は複数の半導体デバイスの少な
くとも１つが光受信器及び（又は）光送信器を有するこ
とになる。多層を有する薄膜オーバレイは、１つ又は複
数の半導体デバイスをこの基板又はパッケージング材料
と反対側に面するこの薄膜オーバレイの表面上のパッド
のアレイに相互接続する。ソルダボール、伝導接着剤、
又は弾性コネクタがこれらのパッドに取り付けられて、
他のシステムハードウエアとの電気的かつ機械的接続手
段を提供する。その光受信器及び（又は）光送信器は、
いかなる追加の物理的接続をも必要としない。この光受
信器及び（又は）光送信器とプリント配線板又は他のパ
ッケージ半導体デバイス上の光受信器及び（又は）光送
信器との間に交換される光信号は、この薄膜オーバレイ
の電気導体がこれらそれぞれの光受信器及び（又は）光
送信器との間に配置されていない限りこの薄膜オーバレ
イを透過できなければならない。本発明の代替実施例
は、その薄膜オーバレイを通してそれらの光受信器及び
（又は）光送信器に達する孔を開口ためにレーザビーム
又は他の適当な手段を使用することを提供する。
【００２６】高密度相互接続ランドグリッドアレイパッ
ケージ（以下、ＨＤＩＰと称する）デバイスは、小形、
薄く、電気的に高速であり、通例のパッケージデバイス
より高い熱消散特性を有する。このＨＤＩＰの薄膜オー
バレイ及びそのランドグリッドアレイが現存のパッケー
ジデバイスに比較してこのパッケージを小さいフートプ
リントを有することを可能にするので、このＨＤＩＰは
小形である。本発明のＨＤＩＰ技術は、中心間ピッチが
５０μｍにまで小さくなった周辺ボンディングパッド又
はその半導体デバイス上のアレイフォーマットに納まる
ボンディングパッドのいずれかを備えるような半導体デ
バイスの使用を可能にする。
【００２７】このＨＤＩＰの１つ又は複数の半導体デバ
イスが薄い機械的に安定なかつ高熱伝導率を有する基板
又はパッケージング材料内の空洞内に置かれるので、こ
のＨＤＩＰは現存のパッケージデバイスより薄い。この
ＨＤＩＰの１つ又は複数の半導体デバイスとそれらのソ
ルダボール又は他の伝導手段との間の電気通路の距離が
現存するデバイスの電気通路より短いので、このＨＤＩ
Ｐは高速である。このＨＤＩＰのデバイスがそのパッケ
ージの外部材料に直接取り付けられるので、こＨＤＩＰ
は現存のデバイスより優れた熱消散特性を有する。した
がって、その熱が１つの半導体デバイスから空中へ達す
るまでに走行しなければならない材料層の数及びパッケ
ージングの全厚さは、できるだけ小さくされる。加え
て、熱消散を増大させるために、ヒートシンクをその基
板又はパッケージング材料に付加することもできる。
【００２８】このＨＤＩＰは、また、パッケージ半導体
デバイス内の光受信器及び（又は）光送信器をプリント
配線板又は他のパッケージ半導体デバイス上の同様の光
学的手段に相互接続する効率的方法でもある。相互接続
するためになんらの追加の光学的手段も必要としない。
加えてこのＨＤＩＰデバイスのソルダボール、バンプ又
は電気パッドをそのパッケージと位置合わせするのに使
用できるので、このＨＤＩＰは位置合わせするのが容易
である。
【００２９】本発明によるＨＤＩＰ技術は、広範囲の電
子パッケージグ応用に適用可能である。ワイヤボンデイ
ング又はＴＡＢ取付けはんだ継手の除去は、製造及び組
立プロセスステップの減少のために、高いパッケージデ
バイス信頼性及び潜在的に低コストを当然持たらす。
【００３０】
【実施例】本発明の新規な特徴と信じられる特性は、前
掲の特許請求の範囲に記載されている。しかしながら、
本発明自体のみならず、本発明の他の特徴及び利点は、
次の付図との関連において読まれるその実施例について
の説明を参照することによって最も良く理解されること
になる。これらの付図において、図７はプリント配線板
に取り付けられた、本発明の１実施例によるＨＤＩＰデ
バイスの側面図、図８から図２２は、本発明の１実施例
によるＨＤＩＰデバイス製造方法に対する逐次プロセス
ステップの側断面図、図２３は本発明の１実施例により
構成された完成ＨＤＩＰデバイスの側面図、図２４は基
板又はパッケージング材料に対する半導体デバイスの概
算配置の表示を含む、本発明の１実施例により構成され
た完成ＨＤＩＰデバイスの側面図、図２５は図２２の矢
印線１−１及び２−２によって区画された円形領域内の
拡大側断面図、図２６は本発明の１実施例によるＨＤＩ
Ｐデバイスの底面図、図２７は本発明の他の１実施例に
よるＨＤＩＰデバイスの側面図、図２８は本発明の更に
他の１実施例によるＨＤＩＰデバイスの側面図、図２９
は本発明の更になお他の１実施例によるＨＤＩＰデバイ
スの側面図、図３０は本発明の更になお他の１実施例に
よるＨＤＩＰデバイスの側面図、図３１は本発明の更に
なお他の１実施例によるＨＤＩＰデバイスの側面図、図
３２は組み合わせたかつ位置合わせしたＨＤＩＰの対の
正面図、図３３は２つの光学的に位置合わせしたしかし
物理的に分離したＨＤＩＰの正面図、図３４は本発明の
更に他の実施例のデバイスの側面図、図３５は本発明の
なお更に他の実施例のデバイスの側面図である。
【００３１】図７は、ＨＤＩＰデバイスを、全体的に１
０で示す。ＨＤＩＰデバイス１０の寸法及び形状は、こ
の応用の目的を説明するための単なる例である。実際に
は、ＨＤＩＰデバイスは、種々の寸法及び形状をとるよ
うになる。
【００３２】ＨＤＩＰデバイス１０は、半導体デバイス
１６に適応する空洞１４を有する基板又はパッケージン
グ材料１２を含む。電気接続用パッド（図示されていな
い）を有する半導体デバイス１６の表面は、空洞１４と
反対側に面する。半導体デバイス１６のパッドは、薄膜
オーバレイ１８を通してこれの底面上のパッド２０のア
レイに接続される。プリント配線板ＰＷＢ内の光導波管
２３は、半導体デバイス１６内のそれぞれ光受信器及び
（又は）光送信器（図示されていない）と機械的及び光
学的に位置合わせしている。図７に示された本発明の実
施例において、ソルダボール２２が各ボンディングパッ
ド２０上に形成され、その結果、完成されたデバイスが
得られる。次いで、赤外線、対流、又は気相リフローが
使用されて、各パッド２０をプリント配線板ＰＷＢ上の
対応するパッド（図示されていない）に機械的及び電気
的に接続するに充分にソルダボール２２を溶かす。
【００３３】ＨＤＩＰデバイス１０を通る電気通路はプ
リント配線板ＰＷＢから来る信号で以て始まり、その後
この信号はソルダボール２２を通り、薄膜オーバレイ１
８内の信号通路をを通り、半導体デバイス１６内ヘ入
る。プリント配線板ＰＷＢに帰る信号は、この順序の逆
にこれらを通して伝搬する。薄膜オーバレイ１８内の通
路は、パッケージ半導体デバイスにとって可能な最短か
つ最高速通路である。更に、薄膜オーバレイ１８は、こ
のオーバレイ内に電気的保護信号及び（又は）層を付加
することによって、特別の電気的要件、例えば、高速伝
送線に適応するように設計されることがある。半導体デ
バイス１６が基板又はパッケージング材料１２に直接取
り付けられているので、半導体デバイス１６にとっての
空中までの第１熱通路は非常に短い。第２熱通路は、薄
膜オーバレイ１８、ソルダボール２２を通り、プリント
配線板ＰＷＢに入る。この熱通路は、基板又はパッケー
ジング材料１２にヒートシンク（図示されていない）を
追加をすることによって強化される。
【００３４】ＨＤＩＰデバイス１０を通る光通路は、プ
リント配線板ＰＷＢ又は他の類似の手段の表面内にある
光導波管２３から到来する光信号で始まる。光導波管２
３は、半導体デバイス１６の底面と垂直に位置合わせす
るようにターンしている。光導波管は半導体デバイス１
６内の光受信器及び（又は）光送信器に面するので、追
加の光接続手段は不要である。この光信号は、光導波管
２３から到来し、その後この光信号は薄膜オーバレイ１
８を通りかつ半導体デバイス１６内へ走行する。この光
信号（すなわち、３ＧＨｚ）は、その受信速度で処理さ
れるか又は低周波数（すなわち、４８ＭＨｚ）に低下さ
せられる。
【００３５】ＨＤＩＰデバイス１０の製造方法は、図８
から図２２に示されるている。この方法は、セラミッ
ク、窒化アルミニウム、モールドプラスチック、化合物
モールドプラスチック、柔軟性回路−モールドプラスチ
ック、プリント配線板積層、金属、人工ダイヤモンド、
もしくは１つ又は複数のこれらの材料又はこの材料の型
式に類似の材料の組合わせで製作される基板又はパッケ
ージング材料の選択で以て開始される。この基板又はパ
ッケージング材料は、薄く、機械的に安定、かつ高熱伝
導率を有さなければならない。この基板又はパッケージ
ング材料は、また、熱消散を容易にするために熱スラグ
で以て形成されることもある。
【００３６】いったん、基板又はパッケージング材料１
２が選択されると、図８に示されたように、空洞１４が
その半導体デバイスより僅かに大きい寸法に形成又はフ
ライス削りされる。次に、図９に示されるように、少な
くとも１つの光送信器及び（又は）光受信器を有する半
導体デバイス１６が、手動又は機械（すなわち、自動チ
ップ導入装置）によって、空洞１４内に位置決めされ
る。半導体デバイス１６は、接着剤又は他の類似手段に
よって基板１２の空洞１４内に固定される。もし接着剤
が使用されるならば、この半導体デバイス取り付け材料
は、この半導体デバイス特性及びそのシステムが最終的
に使用される応用に従って、高又は低弾性係数を有し、
熱伝導性又は熱不伝導性、及び導電性又は不導電性であ
る。この接着剤は、その基板材料からのこの半導体デバ
イス材料の所望する分離に従って半導体デバイス１６の
縁と空洞１４との間の隙間に充填されることもあり又は
充填されないこともある。空洞１４と反対向きの半導体
デバイス１６の表面は、このデバイスのボンデイングパ
ッドを含み、かつ薄膜オーバレイ（図示されていない）
の形成を容易にするために空洞１４を内部に形成されて
有する基板１２の表面に揃えなければならない。
【００３７】次に、図１０に示されるように、絶縁材料
層２４が、その基板−半導体デバイス組合わせ全体を覆
い形成又は堆積される。この絶縁材料には、液体樹脂及
び（又は）これらの材料の薄膜又は組合わせがある。ポ
リエーテルイミド（ジェネラルエレクトリック社商品名
ＵＬＴＥＭ）は、ともかく層２４に有効な絶縁材料とし
て使用される１つの材料である。その添加方法もまた、
液を塗布しかつ硬化させることから薄膜及び積層のシー
トを敷くことまで種々である。その薄膜は、熱可塑性材
料又は熱硬化性材料であってよい。この点におけるオプ
ショナルステップは、図１１に示されるように、絶縁材
料層２４を覆うポリマ層２６の形成であろう。したがっ
て、もし絶縁材料層２４がポリエーテルイミド層である
ならば、ポリマ層２６として許容される材料は、ポリイ
ミド材料（ジュボン社の商品名ＫＡＰＴＯＮ）であろ
う。一片の材料にされた絶縁材料層２４とポリマ層２６
の材料の組合わせ（例えば、ポリマ層２６を被覆する絶
縁材料層２４）は、材料の分離シート又は液体樹脂の代
替である。
【００３８】次のステップは、図１２に示されるよう
に、絶縁材料層２４を覆うあらゆる層（例えば、オプシ
ョナルポリマ層２６）と絶縁材料層２４とを通して、か
つ半導体デバイス１６のボンディングパッドにまで達す
るバイア２８を構成することを必要とする。レーザドリ
ル又は他の適当な手段が、バイヤ２８を形成するのに使
用される。次に、図１３に示されるように、メタライゼ
ーション層３０が、絶縁材料層２４の頂上（もしオプシ
ョナル層が使用されるならばポリマ層２６の頂上）及び
バイア２８内に堆積又は蒸着される。もし堆積が使用さ
れるならば、堆積は、標準高密度相互接続（以下、標準
ＨＤＩと称する）ドライ堆積技術か又はいずれかの他の
材料堆積技術で以て遂行される。典型的メタライゼーシ
ョン材料は、チタン、銅、及びチタンのような順序層で
あると云える。次いで、作像又はホトリソグラフィプロ
セスがメタライゼーション層３０に遂行され、その結
果、図１４に示されるように、金属被覆パッド３２（３
つだけ図示されている）及び金属被覆面又は回路３４
（オプショナル）（１つだけ図示されている）が得られ
る。この結果のパターンは、その種々の数及び配置の金
属被覆パッド３２及び金属被覆面又は回路３４を備えて
おり、これを、様々な半導体デバイス及びパッケージに
基づく要件に適合するように設計することができる。
【００３９】要求される層数を持つ薄膜オーバレイ１８
を作製するのに必要なだけ、メタライゼーション３０の
パターン化を経た後は絶縁材料層２４を形成又は堆積し
たと同じステップを繰り返すことがあるが、これは、図
１５に示されるように、パターン化メタライゼーション
３０の頂上に絶縁材料層３６を形成又は堆積することで
以て開始される。先に述べたように、この絶縁材料選択
には、液体樹脂及び（又は）これらの材料の薄膜又は組
合わせがある。その添加方法もまた、液を塗布しかつ硬
化させることから薄膜及び積層を敷くことまで種々あ
る。この点におけるオプショナルステップは、図１６に
示されるように、絶縁材料層３６を覆うポリマ層３８の
形成であろう。したがって、もし絶縁材料層３６が部分
的に硬化されたポリイミド樹脂であるならば、ポリマ層
３８として許容される材料は、ポリイミド材料の全体的
に硬化されたシートであろう。一片の材料にされた絶縁
材料層３６とポリマ層３８の材料の組合わせは、材料の
分離シート又は液体樹脂の代替である。
【００４０】次のステップは、図１７に示されるよう
に、絶縁材料層３６を覆うあらゆる層（例えば、オプシ
ョナルポリマ層３８）と絶縁材料層３６とを通して、か
つ金属被覆パッド３２及び面３４（もしあれば）にまで
達するバイア４０を構成することを必要とする。次に、
図１８に示されるように、メタライゼーション層４２
が、絶縁材料層３６の頂上（もしオプショナル層が使用
されるならばポリマ層３８の頂上）及びバイア４０内に
堆積又は蒸着される。もし堆積が使用されるならば、堆
積は、標準ＨＩＤドライ堆積技術が又はいずれかの他の
材料堆積技術で以て遂行される。作像又はホトリソグラ
フィプロセスがメタライゼーション層４２に遂行され、
その結果、図１９に示されるように、金属被覆パッド４
４（４つだけ図示されている）及び金属被覆面（もしあ
れば）が得られる。この結果のパターンは、その種々の
数及び配置の金属被覆パッド４４及び金属被覆面（もし
あれば）を備えており、これを、様々な半導体デバイス
及びパッケージに基づく要件に適合するように設計する
ことができる。図１９は、また、薄膜オーバレイを示す
が、これは尺度を考慮していない。実際には、薄膜オー
バレイ１８は、半導体デバイス１６及び基板又はパッケ
ージ材料１２に比較して、遥かに厚さが薄い。
【００４１】絶縁材料層を形成又は堆積することで以て
開始されかつメタライゼーションのパターン化で終了す
るこれらのステップは、要求される層数を持つ薄膜オー
バレイ１８を作製するのに必要なだけ繰り返される。最
終メタライゼーション層がパターン化された後、最終メ
タライゼーションの金属被覆パッドが、適当な接続手段
に対して用意される。この接続手段は、ソルダボール、
金属隆起又はポリマ接続である。もしソルダボールを使
用しようとするならば、この金属被覆パッドの表面をソ
ルダボール取り付けのために金属めっきしなければなら
ない。良好な電気的及び機械的接点を得易いように、こ
のめっきは、すず−鉛合金、ニッケル、金、その他の金
属、又はこれらの材料の組合わせである。図２０に示さ
れるように、ソルダマスク４６（すなわち、０．０２５
ｍｍの厚さのエポキシ樹脂基材ポリマ）が、金属被覆パ
ッド４４のみを露出して、ポリマ層３８の頂上を覆っ
て、このとき形成されることがある。図２１に示される
ように、ソルダボール２２は、これらの金属被覆パッド
に取り付けられる。
【００４２】この点において、光通信への助援として、
半導体デバイス１６の表面上の光受信器及び（又は）光
送信器の真上で、レーザビーム又は他の類似の手段で以
て少なくともソルダマスク層４６を通る孔４７が形成さ
れることがある。もし必要ならば、この孔は、図２２に
示されるように、層３８、３６、２６、及び２４を通し
て半導体デバイス１６の表面上の光送信器及び（又は）
光受信器の表面まで下がるように延長される。この孔
は、開口したままにされるか又は写真光学品質材料で裏
込めされる。
【００４３】完成ＨＤＩＰの側面図が図２３に示されて
いる。注意するのは、薄膜オーバレイ１８が基板又はパ
ッケージング材料１２及びソルダボール２２に比較して
厚さが薄いと云うことである。図２４は、図２２に示さ
れたデバイスを半導体デバイス１６の位置表示を含めて
示す。
【００４４】例として、もし半導体デバイス１６の寸法
が１２．４×１２．４×０．４８ｍｍでありかつこのデ
バイスの取り付け手段が０．０２５ｍｍの接着剤である
ならば、Ａｌ２Ｏ３、Ａｌ２Ｎ３、ＦＲ４又はＢＴ樹脂
の基板又はパッケージング材料内の空洞は、１２．５×
１２．５×０．５０５ｍｍの寸法を有さなければならな
い。（この空洞の外側の）基板又はパッケージの頂面と
その底面との間の高さは、約１．４３５ｍｍでなければ
ならない。２つの金属層を有する薄膜オーバレイは、厚
さが３５μｍのポリアミド材料の第１絶縁材料層、厚さ
が４μｍのＴｉ−Ｃｕ−Ｔｉ合金の第１金属層、厚さが
３５μｍのポリアミド材料の第２絶縁材料層、高さが４
μｍのＴｉ−ＣｕＴ合金の第２金属層、及び厚さが３５
μｍのソルダマスク層を必要とするであろう。この薄膜
オーバレイの全厚さは、約０．１１０ｍｍとなるであろ
う。図２５に示されるように、ボンディングイパッドに
取り付けられた直径０．６ｍｍのソルダボールは、この
基板又はパッケージング材料の頂面（空洞と反対向き）
とこのソルダボールの底との間の高さを２．１４ｍｍに
延長する。図２５は、図２３のデバイスの矢印線１−１
と２−２によって区画された円形領域の拡大側断面図で
ある。
【００４５】図２５に示されように、この例における２
２５ピンアウトグリッドを容易にするために、この基板
又はパッケージング材料は、約２７．０×２７．０ｍｍ
でなければならない。１５×１５パターンにある２２５
ピンアウトグリッドは、１．５ｍｍのピッチをとるソル
ダボールに適応するために２１．０×２１．０ｍｍの面
積を必要とするであろう。図２６は、図２３のデバイス
の底面図を示す。注意するのは、これらのソルダボール
が半導体デバイス１６の回りの下側及び真下でグリッド
パターンに配置されていると云うことである。半導体デ
バイス１６の下側に信号通路及びソルダボールを位置決
めすることは、このデバイスのフートプリントの表面を
理論的最小に縮小する。かつ又、図２６のデバイスは１
５×１５パターンに２２１個（２２５−４光学孔用空
白）のソルダボールを有するが、このパターンアレイ寸
法及びソルダボール間の距離を、いかなる半導体デバイ
スのピンアウト要件にもうまく合うように縮小又は拡大
することができる。
【００４６】本発明の他の実施例において、図２７に示
されるように、半導体デバイス１６から空中までの熱通
路は、ヒートシンク４８の付加によって強化される。ヒ
ートシンク４８は、基板又はパッケージング材料１２及
びヒートシンク４８の組成に応じて、基板又はパッケー
ジング材料１２に溶接、はんだ付け、にかわ、圧着又は
その他の適当な手段によって固定される。ヒートシンク
４８の寸法及び形状は、特定の設計熱消散及び物理空間
仕様に適合するために必要とされるに従って変えられ
る。ヒートシンク４８は、基板又はパッケージジング材
料１２に１つ又は複数のヒートスラグを組み込んだこの
基板又はパッケージング材料と組み合わせて使用される
こともある。
【００４７】図２８に示された本発明の更に他の実施例
においては、基板又はパッケージング材料１２は、プリ
ント配線板ＰＷＢ成層である。基板又はパッケージング
ング材料１２内の空洞１４は、その半導体デバイス取付
け用金属ベース５０を露出するように設計されることが
ある。この金属は、この基板の熱膨張率をカスタム化し
かつ全パッケージ熱消散特性をできるだけ大きくするよ
うに選択されることがある。木発明のこの実施例の種々
の変更には、あらゆる型式の有機、無機材料、又はこれ
らの材料の複合であるパッケージング材料１２を含み、
金属１８は金属材料の多層、又は金属と非金属材料の多
層であることがあり、空洞１４は基板材料１２及び金属
１８内に種々の深さに形成されることがあり、例えば、
この空洞は金属１８の表面まで届かないことも又は金属
１８内に部分的に入り込むこともある。
【００４８】図２９に示された本発明のなお更に他の実
施例において、第２半導体デバイス５２が基板又はパッ
ケージング材料１２内に置かれ、かつ薄膜オーバレイ１
８によって半導体デバイス１６及びボンディングパッド
２０に接続される。必要とされるいくつかの追加のステ
ップが単一半導体デバイスを有するＨＤＩＰの作製に対
して先に論じた方法のステップを補足する。１つの追加
ステップは、基板１２内に第２空洞５４を形成又はフラ
イス削りすることを必要とするであろう。半導体デバイ
ス５２は、空洞５４内に置かれかつ半導体デバイス１６
と同じようにして固定されるであろう。もし半導体デバ
イス１６及び５２を相互接続しようとしないならば、薄
膜オーバレイ１８を形成する方法及びその追加ステップ
も先に論じたのと同様であって、ただ、半導体デバイス
５２に拡張されかつこれを考慮に入れるだけである。し
かしもし半導体デバイス１６と半導体デバイス５２を相
互接続しようとするならば、１つの追加ステップは、薄
膜オーバレイ１８が、もとより、これら２つの半導体デ
バイス間に或る金属層相互接続を含むように修正される
ことを必要とする。
【００４９】ＨＤＩＰを、なおまた、２つ以上の半導体
デバイスを含むように拡張することもできる。基板又は
パッケージング材料の寸法を、所望数の半導体デバイス
を保持するために必要なだけ拡大することもできる。追
加の空洞が、これら追加の半導体デバイスに対して拡大
された基板又はパッケージング材料内に形成又はフライ
ス削りされることを要する。もしこれらの半導体デバイ
スを相互接続しようとしないならば、その薄膜オーバレ
イを形成する方法及びその追加ステップも先に論じたの
と同様であって、ただ、これら追加の半導体デバイスに
拡張されかつこれを考慮に入れるだけである。しかしも
しこれらの半導体デバイスのいくつか又は全てを相互接
続しようとするならば、少なくとも１つの追加ステップ
は、その薄膜オーバレイが、もとより、これらの半導体
デバイス間に或る金属層相互接続を含むように修正され
ることを必要とする。
【００５０】図３０に示された本発明のなお更に他の実
施例において、薄膜オーバレイ１８上のソルダボール２
０は、圧力接点代替に適応するために金属パッド５４の
アレイで以て置換される。本発明のこの実施例について
の理想的組立の調査研究は、他のシステムハードウエア
（例えば、プリント配線板）にスナップインしかつ感圧
媒体を通して電気接点を確立するパッケージに対してで
あろう。必要な圧力を印加するためには、システム内へ
とそのパッケージを圧力荷重する図３０に示される機能
体を備えるようにその基板が設計されるか、又はそのシ
ステムが圧力誘導機能体を含むかのどちらかであろう。
この“スナップイン”機能体は、システムハードウエア
品質改善又は代替ソフトウエア応用に対するパッケージ
変更用設計製品を容易にするであろう。ハードウエアモ
ジュールを物理的に交換することによって特定のソフト
ウエアを利用するポータブル電子製品は、圧力型接点機
構から特に利点を得るであろう。
【００５１】図３１に示されるように、伝導通路５８
を、ＨＤＩＰデバイス１０の後側から離れた代替通路を
とれるように基板又はパッケージング材料１２を通して
作製することも可能である。伝導通路５８を、基板又は
パッケージング材料１２を通して、せん孔、レーザドリ
ル、モールディング、又はその他の適当な手段によって
形成することができ、次いで、その孔を伝導スラグ又は
伝導材料で充填することもできよう。次いで、伝導パッ
ド６０、典型的には、金属が、ＨＤＩＰデバイス１０の
後側上の金属スラグ又は伝導手段の端に形成される。こ
の結果のデバイスは、このモジュールの両側上の金属パ
ッドが、従来のはんだ、伝導接着剤、又は或る型のＺ−
軸、導電材料６８を通して、種々の型式のハードウエア
（すなわち、柔軟性プリント配線板、堅牢性プリント配
線板、又はディスプレイパネル６６）と電気接点を作る
ことを可能にする。
【００５２】図３２は、２つの相互接続したＨＤＩＰで
ある２つのマルチチップパッケージを示す。これらパッ
ケージの各々は、対向するパッケージの光受信器及び
（又は）光送信器と位置合わせした少なくとも１つの光
受信器及び（又は）光送信器を有する（図示されていな
い）。ソルダボールが位置合わせ機構として使用され
る。光信号は、これら２つのパッケージ間を行ったり来
たりする。
【００５３】半導体デバイス（これは、検出器及び発光
器を、それぞれ、含むことがある）内の光受信器及び
（又は）光送信器に加えて、光信号をこれらの光受信器
に向けて送りかつこれらの光送信器から外部の光源に向
けて送るために、回折、屈折、及び反射光学要素がその
薄膜オーバレイ内に含まれる又はその頂上に配置される
ことがある。
【００５４】図３３は、本発明の１実施例による光相互
接続を利用する２つのＨＤＩＰである２つのマルチパッ
ケージを示す。
【００５５】本発明は解説用の実施例を参照して説明さ
れたが、この説明を限定的意味に解釈するべきではな
い。これら解説用実施例の種々の変形ばかりではなく、
本発明の他の実施例は、この説明を参照するならば、そ
の技術の習熟者にとって明白である。したがって、前掲
の特許請求の範囲は、本発明の真の範囲に適合するいか
なるこのような変形又は実施例をも包含することを意図
する。
【００５６】例えば、本明細書に記載されたＨＤＩＰ光
相互接続パッケージの開示された後は、図４及び図５に
ついて説明されたパッケージへ施される変更で以てこの
ＨＤＩＰの性能に接近することが可能であることは、明
白である。これらの変更は、図３４及び図３５に示され
ている。
【００５７】図４に類似している図３４は、その基板と
してプリント配線板を、その半導体デバイス取付け技術
としてワイヤボンディングを利用し、次いで透明プラス
ックでオーバモールドされ、かつソルダボールが取り付
けられる。ＨＤＩＰ技術及び材料と比較されると、その
オーバモールディングの厚さは不利である。なおまた、
この仕方で組み立てられるとき、図３４のパッケージ
は、電気的に機能するソルダボール接点の数を犠牲にす
る。そのプリント配線板内にヒートスラグを使用する場
合の熱的性能、及び組立位置合わせ能力は、ＨＤＩＰ技
術に類似する。
【００５８】図３５は、図５について説明されたものと
同じ材料及びプロセスを利用する。その半導体デバイス
の面を覆う蓋は、光信号を伝達を可能にするために光に
透明であることを要することになる。この技術の欠点
は、その熱通路が図５で説明された熱グリースを通して
の代わりにそのセラミックを通すのみであることに起因
する熱性能と云うことになるある。この設計もまた、こ
の仕方で組み立てられと、電気的に機能するソルダボー
ル接点の数を犠牲にする。
【００５９】以上の説明に関して更に以下の項を開示す
る。
【００６０】（１） パッケージと、前記パッケージと
反対側に面する半導体デバイスの表面の近旁に少なくと
も１つの光受信器及び（又は）光送信器を有する前記半
導体デバイスと、前記半導体デバイスと反対側に面する
薄膜オーバレイの層上の導電パッドに前記半導体デバイ
ス上のボンディングパッドを電気的に接続する前記薄膜
オーバレイとを含むデバイス。
【００６１】（２） 第１項記載のデバイスであって、
外部ハードウエアに前記デバイスを接続するために前記
導電パッド上に導電媒体を含むデバイス。
【００６２】（３） 第２項記載のデバイスにおいて、
前記パッケージは前記半導体デバイスの寸法に整合する
又は前記寸法を超える空洞を含む、デバイス。
【００６３】（４） 第３項記載のデバイスにおいて、
前記パッケージは少なくとも１つのヒートスラッグを含
む、デバイス。
【００６４】（５） 第１項記載のデバイスにおいて、
前記薄膜オーバレイは前記半導体デバイス上の前記光受
信器及び（又は）光送信器と前記半導体デバイスと反対
側に面する前記薄膜オーバレイの層との間の孔を含む、
デバイス。
【００６５】（６） 第５項記載のデバイスにおいて、
前記孔は光学品質材料で裏込めされる、デバイス。
【００６６】（７） 第１項記載のデバイスにおいて、
前記薄膜オーバレイは絶縁材料の少なくとも１つの層と
導電材料の少なくとも１つの層を含む、デバイス。
【００６７】（８） 第７項記載のデバイスにおいて、
前記半導体デバイスに隣接する前記薄膜オーバレイの層
は絶縁材料の層である、デバイス。
【００６８】（９） 第８項記載のデバイスにおいて、
前記導電材料の層はそれぞれの導体の第１層にパターン
化される、デバイス。
【００６９】（１０） 第９項記載のデバイスにおい
て、前記それぞれの導体の或るものはパッドでありかつ
或るものは面である、デバイス
【００７０】（１１） 第１０項記載のデバイスであっ
て、前記半導体デバイスのボンディングパッドから前記
絶縁材料の層を通して、かつ前記それぞれの導体の１つ
に達する導電材料で以て充填されらバイアを含むデバイ
ス。
【００７１】（１２） 第１１項記載のデバイスであっ
て、前記それぞれの導体の第１層に隣接する絶縁材料の
第２層と、それぞれの導体の第２層にパターン化された
導電材料の第２層とを含むデバイス。
【００７２】（１３） 第１２項記載のデバイスであっ
て、前記それぞれの導体の第１層の導体から前記絶縁材
料層の第２層を通して、かつ前記それぞれの導体の第２
層の導体に達する導電材料で以て充填されたバイアを含
むデバイス。
【００７３】（１４） 第１０項記載のデバイスであっ
て、絶縁材料の層とそれぞれの導体の層にパターン化さ
れた導電材料の層との少なくとも１つの追加の交互する
対であって、絶縁材料の各追加の層はそれぞれの導体の
先行層の近旁にある、前記追加の交互する対を含むデバ
イス。
【００７４】（１５） 第１４項記載のデバイスであっ
て、それぞれの導体の先行層の導体から、絶縁材料の近
旁層を通して、かつそれぞれの導体の他の層の導体に達
する導電材料で以て充填されたバイアを含むデバイス。
【００７５】（１６） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられたソルダボ
ールを含むデバイス。
【００７６】（１７） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられた金属バン
プを含むデバイス。
【００７７】（１８） 第１５項記載のデバイスであっ
て、それぞれの導体の最終層に取り付けられたポリマコ
ネクタを含むデバイス。
【００７８】（１９） 第７項記載のデバイスであっ
て、前記絶縁材料の層と前記導電材料の層との間に少な
くとも絶縁材料の第２層を含むデバイス。
【００７９】（２０） 第１４項記載のデバイスであっ
て、絶縁材料の各層と導電材料の次順の層との間に絶縁
材料の少なくとも１つの追加の層を含むデバイス。
【００８０】（２１） 第１項記載のデバイスであっ
て、前記パッケージ内に少なくとも１つの追加の半導体
デバイスを含むデバイス。
【００８１】（２２） 第２１項記載のデバイスにおい
て、前記薄膜オーバレイは前記半導体デバイスと反対側
に面する前記薄膜オーバレイの層上の導電パッドに前記
半導体デバイス上のボンディングパッドを接続する、デ
バイス。
【００８２】（２３） 第２１項記載のデバイスにおい
て、前記薄膜オーバレイが前記半導体デバイス上のボン
ディングパッドの或るものを互いに電気的に接続しかつ
前記半導体デバイスと反対側に面する前記薄膜オーバレ
イの層上の導電パッドに前記半導体デバイス上のボンデ
ィングパッドの他のものを接続する、デバイス。
【００８３】（２４） パッケージ内に半導体デバイス
を置くステップであって、前記半導体デバイスは前記パ
ッケージと反対側に面する前記半導体デバイスの表面の
近旁に少なくとも１つの光受信器及び（又は）光送信器
を有する、前記半導体デバイスを置くステップと、前記
半導体デバイスと反対側に面する薄膜オーバレイの層上
の導電パッドに前記半導体デバイス上のボンディングパ
ッドを電気的に接続するために前記半導体デバイスの表
面に前記薄膜オーバレイを形成するステップとを含む方
法。
【００８４】（２５） 第２４項記載の方法であって、
前記パッケージ内に少なくとも１つの半導体デバイスを
置くことを含む方法
【００８５】（２６） 高密度相互接続ランドグリッド
パッケージデバイスは、単一又は多数半導体デバイスに
対する非常に薄い、電気的及び熱的に高性能パッケージ
を創作する特有の仕方において種々の電子パッケージン
グ技術を組み合わせる。薄いかつ機械的に安定な基板又
はパッケージング材料１２が、また、高熱導電率を有す
るように選択される。前記基板又はパッケージング材料
１２内の空洞１４は、前記基板又はパッケージング材料
１２に直接取り付けられる１つ又は複数の半導体デバイ
スに適応する。半導体デバイスの少なくとも１つは、少
なくとも１つの光通信器及び（又は）光送信器を含む。
多層を有する薄膜オーバレイ１８は、前記基板又はパッ
ケージング材料と反対側に面する前記薄膜オーバレイ１
８の表面上のパッド２０のアレイと前記１つ又は複数の
半導体デバイスを相互接続する。他のシステムハードウ
エアとの直接電気的及び機械的取付け手段を提供するた
めにソルダボール２２又は伝導接着剤又は弾性コネクタ
が前記パッドに取り付けられる。本発明の１実施例にお
いては、前記光通信器及び（又は）光送信器は、前記薄
膜オーバレイを通して光信号を受信及び（又は）送信す
る。本発明の他の実施例においては、前記光通信器及び
（又は）光送信器は、前記薄膜オーバレイを通して形成
された孔４７を通して光信号を受信及び（又は）送信す
る。前記孔は、光学品質材料で以て裏込めされることが
ある。
【図面の簡単な説明】
【図１】プリント配線板の表面上に取り付けられかつこ
れにワイヤボディングされた半導体デバイスの側面図。
【図２】プリント配線板の表面上に取り付けられかつこ
れにＴＡＢパッケージを介して電気的に接続された半導
体デバイスの側面図。
【図３】プリント配線板の表面上にフリップＴＡＢパッ
ケージを介して機械的にかつ電気的に取り付けられた半
導体デバイスの側面図。
【図４】半導体デバイスパッケージのフートプリントを
減少させるためにボールグリッドアレイ相互接続方式に
取り付けられた半導体デバイスの側面図。
【図５】半導体デバイスパッケージのフートプリントを
減少させるためにボールグリッドアレイ相互接続方式に
取り付けられた半導体デバイスの他の側面図。
【図６】図４又は図５のデバイスの底面図。
【図７】プリント配線板に取り付けられた、本発明の１
実施例によるＨＤＩＰデバイスの側面図。
【図８】本発明の１実施例によるＨＤＩＰデバイス製造
方法に対するプロセスにおいて、基板又はパッケージン
グ材料内に空洞を形成又はフライス削りするステップの
側断面図。
【図９】本発明の１実施例によるＨＤＩＰデバイス製造
方法に対するプロセスにおいて、基板又はパッケージン
グ材料内の空洞内に半導体デバイスを置くステップの側
断面図。
【図１０】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、基板−半導体デバイ
ス組立全体を覆い絶縁材料層を形成又は堆積するステッ
プの側断面図。
【図１１】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、絶縁材料層を覆うポ
リマ層を形成するオプショナルステップの側断面図。
【図１２】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、ポリマ層と絶縁材料
層とを通して半導体デバイスのボンディングパッドに達
するバイアを構成するステップの側断面図。
【図１３】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、絶縁材料層の頂上
（もしオプショナルに使用されるならばポリマ層の頂
上）及びバイア内にメタライゼーション層を堆積又は蒸
着するステップの側断面図。
【図１４】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、メタライゼーション
層を処理して金属被覆パッド及び金属被覆面又は回路に
バターン化するステップの側断面図。
【図１５】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、パターン化メタライ
ゼーションの頂上に絶縁材料層を形成又は堆積するステ
ップの側断面図。
【図１６】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層を覆うポリマ層を形成又は堆積す
るステップの側断面図。
【図１７】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層とこれを覆う層とを通して金属被
覆パッド及び面にまで達するバイアを構成するステップ
の側断面図。
【図１８】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１５のステップで
形成された絶縁材料層の頂上（もしその上にオプショナ
ル層があればその頂上）及び図１７のステップで構成さ
れたバイア内にメタライゼーション層を堆積又は蒸着す
るステップの側断面図。
【図１９】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、図１８のステップで
得られたたメタライゼーション層を処理して金属被覆パ
ッド及び金属被覆面又は回路にパターン化するステップ
の側断面図。
【図２０】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、最終メタライセーシ
ョンのパターン化で得られた金属被覆パッドのみを露出
するソルダマスクを形成するステップの側断面図。
【図２１】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、ソルダマスクを通し
て金属被覆パッド上にソルダボールを取り付けるステッ
プの側断面図。
【図２２】本発明の１実施例によるＨＤＩＰデバイス製
造方法に対するプロセスにおいて、少なくともソルダマ
スクを通る孔を形成するステップの側断面図。
【図２３】本発明の１実施例により構成された完成ＨＤ
ＩＰデバイスの側面図。
【図２４】基板又はパッケージング材料に対する半導体
デバイスの適正な配置の表示を含む、本発明の１実施例
により構成された完成ＨＤＩＰデバイスの側面図。
【図２５】図２２の矢印線１ー１及び２−２によって区
画された円形領域内の拡大側断面図。
【図２６】本発明の１実施例によるＨＤＩＰデバイスの
底面図。
【図２７】本発明の他の１実施例によるＨＤＩＰデバイ
スの側面図。
【図２８】本発明の更に他の１実施例によるＨＤＩＰデ
バイスの側面図。
【図２９】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３０】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３１】本発明の更になお他の１実施例によるＨＤＩ
Ｐデバイスの側面図。
【図３２】１対の重ね合わせたかつ位置合わせしたＨＤ
ＩＰの正面図。
【図３３】２つの光学的に位置合わせしたしかし物理的
に分離したＨＤＩＰの正面図。
【図３４】本発明のなお他の実施例の側面図。
【図３５】本発明のなお更に他の実施例の側面図。
【符号の説明】 １０ ＨＤＩＰデバイス １２ 基板又はパッケージング材料 １４ 空洞 １６ 半導体デバイス １８ 薄膜オーバレイ、金属 ２０ ボンディングパッド ２２ ソルダボール ２３ 光導波管 ２４ 絶縁材料層 ２６ ポリマ層 ２８ バイア ３０ メタライゼーション層 ３２ 金属被覆パッド ３４ 金属被覆面又は回路 ３６ 絶縁材料層 ３８ ポリマ層 ４０ バイア ４２ メタライゼーション層 ４４ 金属被覆パッド ４６ ソルダマスク ４７ （光学）孔 ４８ ヒートシンク ５０ 金属ベース ５２ 半導体デバイス ５４ 第２空洞 ５６ （基板上の）機能体 ５８ 伝導通路 ６０ 伝導パッド ６２、６４ プリント配線板 ＰＷＢ プリント配線板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラリー ジェイ．モワット アメリカ合衆国テキサス州アレン，マリー ゴールド ドライブ 1405

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 パッケージと、 前記パッケージと反対側に面する半導体デバイスの表面
    の近旁に少なくとも１つの光受信器及び（又は）光送信
    器を有する前記半導体デバイスと、 前記半導体デバイスと反対側に面する薄膜オーバレイの
    層上の導電パッドに前記半導体デバイス上のボンディン
    グパッドを電気的に接続する前記薄膜オーバレイとを含
    むデバイス。
  2. 【請求項２】 パッケージ内に半導体デバイスを置くス
    テップであって、前記半導体デバイスは前記パッケージ
    と反対側に面する前記半導体デバイスの表面の近旁に少
    なくとも１つの光受信器及び（又は）光送信器を有す
    る、前記半導体デバイスを置くステップと、 前記半導体デバイスと反対側に面する薄膜オーバレイの
    層上の導電パッドに前記半導体デバイス上のボンディン
    グパッドを接続するために前記半導体デバイスの表面に
    前記薄膜オーバレイを形成するステップとを含む方法。
JP30135293A 1992-10-26 1993-10-25 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法 Expired - Lifetime JP3605127B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US966645 1992-10-26
US07/966,645 US6274391B1 (en) 1992-10-26 1992-10-26 HDI land grid array packaged device having electrical and optical interconnects

Publications (2)

Publication Number Publication Date
JPH06236941A true JPH06236941A (ja) 1994-08-23
JP3605127B2 JP3605127B2 (ja) 2004-12-22

Family

ID=25511695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30135293A Expired - Lifetime JP3605127B2 (ja) 1992-10-26 1993-10-25 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法

Country Status (2)

Country Link
US (2) US6274391B1 (ja)
JP (1) JP3605127B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232021A (ja) * 2001-02-01 2002-08-16 Sony Corp 素子の転写方法及びパネル
JP2004165194A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板
JP2013187400A (ja) * 2012-03-08 2013-09-19 Unistar Opto Corp ジャンパ線のない発光ダイオードライトモジュール
EP3288077A1 (en) * 2000-12-15 2018-02-28 INTEL Corporation Microelectronic package having a bumpless laminated interconnection layer

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
JP2985830B2 (ja) * 1997-05-19 1999-12-06 日本電気株式会社 光モジュール及びその製造方法
US6441473B1 (en) * 1997-09-12 2002-08-27 Agere Systems Guardian Corp. Flip chip semiconductor device
JP4129071B2 (ja) * 1998-03-20 2008-07-30 富士通株式会社 半導体部品および半導体実装装置
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US6468638B2 (en) * 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
EP1137332B1 (en) 1999-09-02 2006-11-22 Ibiden Co., Ltd. Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
US6629311B1 (en) * 1999-11-17 2003-09-30 Altera Corporation Apparatus and method for configuring a programmable logic device with a configuration controller operating as an interface to a configuration memory
JP2001332658A (ja) 2000-03-14 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW507352B (en) * 2000-07-12 2002-10-21 Hitachi Maxell Semiconductor module and producing method therefor
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US7271489B2 (en) * 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US7498196B2 (en) 2001-03-30 2009-03-03 Megica Corporation Structure and manufacturing method of chip scale package
US20020175402A1 (en) * 2001-05-23 2002-11-28 Mccormack Mark Thomas Structure and method of embedding components in multi-layer substrates
US6606247B2 (en) 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6734419B1 (en) 2001-06-28 2004-05-11 Amkor Technology, Inc. Method for forming an image sensor package with vision die in lens housing
CN1281367C (zh) * 2001-07-06 2006-10-25 惠亚集团公司 对用于电路板间通信的pcb中的光层进行集成的方法
US7002562B2 (en) * 2001-07-12 2006-02-21 Intel Corporation Interconnecting large area display panels
JP3643328B2 (ja) * 2001-08-21 2005-04-27 ファナック株式会社 ２次元ｌｄアレイ発光装置
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6709897B2 (en) * 2002-01-15 2004-03-23 Unimicron Technology Corp. Method of forming IC package having upward-facing chip cavity
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US20030161593A1 (en) * 2002-02-27 2003-08-28 Optronx, Inc. Thermal pads for surface mounting of optical devices
US6780673B2 (en) 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
JP2004055965A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 配線基板及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
US6885102B2 (en) * 2002-08-26 2005-04-26 Intel Corporation Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US6756662B2 (en) * 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same
US20040145874A1 (en) * 2003-01-23 2004-07-29 Stephane Pinel Method, system, and apparatus for embedding circuits
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
DE10319541A1 (de) * 2003-04-30 2004-07-08 Infineon Technologies Ag Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE10329329B4 (de) * 2003-06-30 2005-08-18 Siemens Ag Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
FI20031341A (fi) * 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US7459790B2 (en) 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US7084496B2 (en) * 2004-01-14 2006-08-01 International Business Machines Corporation Method and apparatus for providing optoelectronic communication with an electronic device
US7489517B2 (en) * 2004-04-05 2009-02-10 Thomas Joel Massingill Die down semiconductor package
JP4361826B2 (ja) * 2004-04-20 2009-11-11 新光電気工業株式会社 半導体装置
TWI229433B (en) * 2004-07-02 2005-03-11 Phoenix Prec Technology Corp Direct connection multi-chip semiconductor element structure
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7385284B2 (en) 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US7875547B2 (en) * 2005-01-12 2011-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Contact hole structures and contact structures and fabrication methods thereof
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
CN102157494B (zh) * 2005-07-22 2013-05-01 米辑电子股份有限公司 线路组件
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7619312B2 (en) * 2005-10-03 2009-11-17 Sun Microsystems, Inc. Method and apparatus for precisely aligning integrated circuit chips
US7397121B2 (en) * 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
TWI339419B (en) * 2005-12-05 2011-03-21 Megica Corp Semiconductor chip
US8836146B2 (en) * 2006-03-02 2014-09-16 Qualcomm Incorporated Chip package and method for fabricating the same
US8420520B2 (en) * 2006-05-18 2013-04-16 Megica Corporation Non-cyanide gold electroplating for fine-line gold traces and gold pads
US8022552B2 (en) 2006-06-27 2011-09-20 Megica Corporation Integrated circuit and method for fabricating the same
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US8193636B2 (en) * 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
TWI368286B (en) 2007-08-27 2012-07-11 Megica Corp Chip assembly
US8581113B2 (en) 2007-12-19 2013-11-12 Bridgewave Communications, Inc. Low cost high frequency device package and methods
US20090277769A1 (en) * 2008-05-06 2009-11-12 Claude Alan Nichols Enhanced solar still
US20110001230A1 (en) * 2009-07-02 2011-01-06 Conexant Systems, Inc. Systems and Methods of Improved Heat Dissipation with Variable Pitch Grid Array Packaging
US8541687B2 (en) * 2010-04-22 2013-09-24 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure
US8536459B2 (en) * 2010-04-22 2013-09-17 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure with LGA
US20110291256A1 (en) * 2010-06-01 2011-12-01 Rainer Steiner Method for Fabricating a Semiconductor Chip Package and Semiconductor Chip Package
TWI509095B (zh) * 2012-01-12 2015-11-21 大日本印刷股份有限公司 A manufacturing method of the imposition-type deposition mask and a manufacturing method of the resulting stencil sheet and an organic semiconductor device
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
KR102042822B1 (ko) * 2012-09-24 2019-11-08 한국전자통신연구원 전자회로 및 그 제조방법
JP6705096B2 (ja) * 2013-08-21 2020-06-03 インテル・コーポレーション バンプレスビルドアップ層（ｂｂｕｌ）用のバンプレスダイ−パッケージインターフェースを備えるパッケージアセンブリ、コンピューティングデバイス、及びパッケージアセンブリの製造方法
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
US9502270B2 (en) 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US10580757B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10600735B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus
US10672745B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D processor
US10762420B2 (en) 2017-08-03 2020-09-01 Xcelsis Corporation Self repairing neural network
KR102647767B1 (ko) 2016-10-07 2024-03-13 엑셀시스 코포레이션 직접-접합된 네이티브 상호접속부 및 능동 베이스 다이
US10672744B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D compute circuit with high density Z-axis interconnects
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10600780B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing data bus circuit
US10593667B2 (en) 2016-10-07 2020-03-17 Xcelsis Corporation 3D chip with shielded clock lines
US10586786B2 (en) 2016-10-07 2020-03-10 Xcelsis Corporation 3D chip sharing clock interconnect layer
US10672743B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D Compute circuit with high density z-axis interconnects
US10600691B2 (en) 2016-10-07 2020-03-24 Xcelsis Corporation 3D chip sharing power interconnect layer
US10396117B2 (en) 2016-10-14 2019-08-27 Waymo Llc Optical receiver systems and devices with detector array including a plurality of substrates disposed in an edge to edge array
WO2018200022A1 (en) * 2017-04-28 2018-11-01 Intel Corporation Coreless package architecture for multi-chip opto-electronics
US11599299B2 (en) 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
JPS49131863U (ja) * 1973-03-10 1974-11-13
JPS5293285A (en) * 1976-02-02 1977-08-05 Hitachi Ltd Structure for semiconductor device
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
JPS58218176A (ja) * 1982-06-14 1983-12-19 Toshiba Corp 光半導体装置
EP0110285A3 (en) * 1982-11-27 1985-11-21 Prutec Limited Interconnection of integrated circuits
GB2137807B (en) * 1983-04-05 1987-08-12 Plessey Co Plc A semiconductor component and method of manufacture
US4554229A (en) 1984-04-06 1985-11-19 At&T Technologies, Inc. Multilayer hybrid integrated circuit
US4617085A (en) 1985-09-03 1986-10-14 General Electric Company Process for removing organic material in a patterned manner from an organic film
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4866508A (en) 1986-09-26 1989-09-12 General Electric Company Integrated circuit packaging configuration for rapid customized design and unique test capability
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
US4714516A (en) 1986-09-26 1987-12-22 General Electric Company Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging
US4884122A (en) 1988-08-05 1989-11-28 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
US4816422A (en) 1986-12-29 1989-03-28 General Electric Company Fabrication of large power semiconductor composite by wafer interconnection of individual devices
US4835704A (en) 1986-12-29 1989-05-30 General Electric Company Adaptive lithography system to provide high density interconnect
US4764485A (en) 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics
US4725504A (en) 1987-02-24 1988-02-16 Polyonics Corporation Metal coated laminate products made from textured polyimide film
US4806395A (en) 1987-02-24 1989-02-21 Polyonics Corporation Textured polyimide film
US4882200A (en) 1987-05-21 1989-11-21 General Electric Company Method for photopatterning metallization via UV-laser ablation of the activator
JPS63293965A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体装置およびその製造方法
US4901136A (en) 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US4798918A (en) 1987-09-21 1989-01-17 Intel Corporation High density flexible circuit
US4824716A (en) 1987-12-28 1989-04-25 General Electric Company Impermeable encapsulation system for integrated circuits
US4780177A (en) 1988-02-05 1988-10-25 General Electric Company Excimer laser patterning of a novel resist
US4842677A (en) 1988-02-05 1989-06-27 General Electric Company Excimer laser patterning of a novel resist using masked and maskless process steps
US4857382A (en) 1988-04-26 1989-08-15 General Electric Company Apparatus and method for photoetching of polyimides, polycarbonates and polyetherimides
US4878991A (en) 1988-12-12 1989-11-07 General Electric Company Simplified method for repair of high density interconnect circuits
US4894115A (en) 1989-02-14 1990-01-16 General Electric Company Laser beam scanning method for forming via holes in polymer materials
US5151776A (en) 1989-03-28 1992-09-29 General Electric Company Die attachment method for use in high density interconnected assemblies
US4897153A (en) * 1989-04-24 1990-01-30 General Electric Company Method of processing siloxane-polyimides for electronic packaging applications
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
US5093879A (en) * 1990-06-22 1992-03-03 International Business Machines Corporation Electro-optical connectors
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5161093A (en) * 1990-07-02 1992-11-03 General Electric Company Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive
US5338975A (en) * 1990-07-02 1994-08-16 General Electric Company High density interconnect structure including a spacer structure and a gap
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5049978A (en) * 1990-09-10 1991-09-17 General Electric Company Conductively enclosed hybrid integrated circuit assembly using a silicon substrate
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
US5237434A (en) * 1991-11-05 1993-08-17 Mcnc Microelectronic module having optical and electrical interconnects
US5249245A (en) * 1992-08-31 1993-09-28 Motorola, Inc. Optoelectroinc mount including flexible substrate and method for making same
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3288077A1 (en) * 2000-12-15 2018-02-28 INTEL Corporation Microelectronic package having a bumpless laminated interconnection layer
JP2002232021A (ja) * 2001-02-01 2002-08-16 Sony Corp 素子の転写方法及びパネル
JP4649745B2 (ja) * 2001-02-01 2011-03-16 ソニー株式会社 発光素子の転写方法
JP2004165194A (ja) * 2002-11-08 2004-06-10 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板
US8217509B2 (en) 2008-02-18 2012-07-10 Shinko Electric Industries Co., Ltd. Semiconductor device
US9048242B2 (en) 2008-02-18 2015-06-02 Shinko Electric Industries Co., Ltd. Semiconductor device manufacturing method, semiconductor device, and wiring board
JP2013187400A (ja) * 2012-03-08 2013-09-19 Unistar Opto Corp ジャンパ線のない発光ダイオードライトモジュール

Also Published As

Publication number Publication date
US20010035576A1 (en) 2001-11-01
US6707124B2 (en) 2004-03-16
US6274391B1 (en) 2001-08-14
JP3605127B2 (ja) 2004-12-22

Similar Documents

Publication Publication Date Title
JP3605127B2 (ja) 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法
EP0567814B1 (en) Printed circuit board for mounting semiconductors and other electronic components
US6236115B1 (en) High density integrated circuit packaging with chip stacking and via interconnections
US5661339A (en) Thin multichip module
US6081026A (en) High density signal interposer with power and ground wrap
US7923367B2 (en) Multilayer wiring substrate mounted with electronic component and method for manufacturing the same
HU216982B (hu) Csiphordozó eszköz
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
JP2011082533A (ja) 構造体および第１および第２の半導体ダイを受けるための構造体を作製するための方法
US6967389B2 (en) Wafer with semiconductor chips mounted thereon
JP2005150730A (ja) 配線性が高いマイクロビア基板
US7045897B2 (en) Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same
JPH05121644A (ja) 電子回路デバイス
US5966803A (en) Ball grid array having no through holes or via interconnections
US6207354B1 (en) Method of making an organic chip carrier package
EP0604005A1 (en) Device packaged in a high interconnect density land grid array package having electrical and optical interconnects
JP3320932B2 (ja) チップパッケージ実装体、及びチップパッケージが実装される回路基板、並びに回路基板の形成方法
JP5184740B2 (ja) 半導体チップパッケージ
JP2001044452A (ja) 光通信用モジュール
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
JPH06236940A (ja) 高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法
EP0607656A1 (en) Device having thin film overlay for interconnecting bond pads of a semiconductor device to a lead frame or flex circuit and method of making same
JPH07312380A (ja) 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
JP4099072B2 (ja) 部品内蔵モジュール
CN118714733A (zh) 一种封装体及其制备方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 8