JPH06216284A - Semiconductor device and method of mounting the same - Google Patents
Semiconductor device and method of mounting the sameInfo
- Publication number
- JPH06216284A JPH06216284A JP469093A JP469093A JPH06216284A JP H06216284 A JPH06216284 A JP H06216284A JP 469093 A JP469093 A JP 469093A JP 469093 A JP469093 A JP 469093A JP H06216284 A JPH06216284 A JP H06216284A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- pins
- mounting
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置およびその
実装方法に関し、特に、電子機器分野の半導体ベアチッ
プ実装技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its mounting method, and more particularly to a semiconductor bare chip mounting technique in the field of electronic equipment.
【0002】[0002]
【従来の技術】従来技術は、「ベアチップ実装」(株)
技術情報協会発行(1990)P.360〜P.361
に記載されているように、IBM社が汎用大型コンピュ
ーター308Xシリーズにおいて。多層セラミック基板
(MLC=Multi Layer Cerami
c)上に複数のLSIチップをCー4接続法(Cont
rolled Collapse Chip Conn
ection)により搭載する方式を熱伝導モジュール
(TCM=Thermal ConductionMo
dule)構造の中で採用している。2. Description of the Related Art The conventional technology is "bare chip mounting" Co., Ltd.
Published by Technical Information Association (1990) P. 360-P. 361
IBM's General Purpose Large Computer 308X Series, as described in. Multilayer ceramic substrate (MLC = Multi Layer Cerami)
c) Multiple LSI chips on C-4 connection method (Cont.
rolled Collapse Chip Conn
The heat conduction module (TCM = Thermal Condition Mo
(dule) adopted in the structure.
【0003】[0003]
【発明が解決しようとする課題】上記従来技術は、
(1)高密度実装(基板上のLSIの占有面積率の向
上)への対応化、(2)生産性、(3)接続点数が最少
の実装形態と高信頼性の確立、(4)多ピン化への対応
において優れている一方、(1)搬送中およびハンドリ
ング時にバンプ電極やLSIチップがダメージを受け易
く、取扱いが難しいこと、(2)チップ搭載時の位置合
せおよび仮固定が難しく、専用設備が必要であることな
どの問題があった。本発明は、上記問題点を解決し、ベ
アチップ実装方式の汎用性を高めることを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
(1) Supporting high-density mounting (improving the occupied area ratio of LSI on the board), (2) Productivity, (3) Establishing the mounting form with the minimum number of connection points and high reliability, (4) Many While excellent in handling pins, (1) bump electrodes and LSI chips are easily damaged during transportation and handling, and handling is difficult. (2) alignment and temporary fixing when mounting chips are difficult. There were problems such as the need for dedicated equipment. It is an object of the present invention to solve the above problems and improve the versatility of a bare chip mounting system.
The above and other objects and novel characteristics of the present invention are
It will be apparent from the description of the present specification and the accompanying drawings.
【0004】[0004]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。上記目的を達成するため、半導体ペ
レットがダイボンディングされた熱拡散板のコーナー部
に直立したピンを設けたものである。The outline of the representative ones of the inventions disclosed in the present application will be briefly described as follows. In order to achieve the above object, an upright pin is provided at a corner portion of a heat diffusion plate to which a semiconductor pellet is die-bonded.
【0005】[0005]
【作用】上記手段によれば、熱拡散板のコーナ部に設置
したピンが、バンプやLSIチップを保護する機能を有
するので、搬送中やハンドリング時にこれらがダメージ
を受けることがなくなる。また、上記のピンがチップ搭
載時のガイドピンとして機能するので、位置合せが容易
となり、専用設備が不要となる。According to the above means, the pins installed at the corners of the heat diffusion plate have a function of protecting the bumps and the LSI chips, so that they are not damaged during transportation or handling. Moreover, since the above-mentioned pins function as guide pins when the chip is mounted, alignment is facilitated and dedicated equipment is not required.
【0006】[0006]
【実施例】以下、本発明の実施例を図面を参照しつつ説
明する。一実施例を図1により説明するに、当該実施例
に示す半導体装置は、素子表面上のI/0(入/出力)
端子部にPbーSn微細ハンダ等よりなるバンプ電極2
を有する例えば単結晶シリコンよりなる半導体チップ1
が、コーナー部にピン3を有する例えば窒化アルミニウ
ム、炭化シリコン等よりなるヒートシンク4にダイボン
ディングされた構造を有して成る。図1に示すように、
各コーナーにピン3を有する四辺立方体状ヒートシンク
4の裏面に、バンプ電極2を有する半導体チップ1が、
当該バンプ電極2が当該ピン3と同じ向きになるよう
に、ダイボンディングされている。図1に示すように、
当該ピン3は、半導体チップ1上のバンプ電極2よりも
突出している。ヒートシンク4のコーナーに設けられた
ピン3は、金属、有機材料、または形状記憶合金等より
なる。チップ1は、周知の技術によってその内部には多
数の回路素子が形成され、1つの回路機能が与えられて
いる。回路素子の具体例は、例えばMOSトランジスタ
から成り、これらの回路素子によって、例えば論理回路
およびメモリの回路機能が形成されている。Embodiments of the present invention will be described below with reference to the drawings. An embodiment will be described with reference to FIG. 1. The semiconductor device shown in the embodiment has an I / 0 (input / output) on the element surface.
Bump electrode 2 made of Pb-Sn fine solder or the like on the terminal portion
A semiconductor chip 1 made of, for example, single crystal silicon
However, it has a structure in which it is die-bonded to a heat sink 4 made of, for example, aluminum nitride, silicon carbide or the like having a pin 3 at a corner portion. As shown in Figure 1,
A semiconductor chip 1 having bump electrodes 2 is provided on the back surface of a quadrilateral heat sink 4 having pins 3 at each corner.
It is die-bonded so that the bump electrode 2 has the same direction as the pin 3. As shown in Figure 1,
The pin 3 projects more than the bump electrode 2 on the semiconductor chip 1. The pins 3 provided at the corners of the heat sink 4 are made of metal, organic material, shape memory alloy, or the like. The chip 1 has a large number of circuit elements formed therein by a well-known technique and is given one circuit function. A specific example of the circuit element includes, for example, a MOS transistor, and these circuit elements form a circuit function of a logic circuit and a memory, for example.
【0007】図2は、図1の半導体装置を樹脂等よりな
るケース5に収納した状態を示しており、当該ケース5
に設けられた溝6に、当該半導体装置のピン3が落込ん
で固定される。FIG. 2 shows a state in which the semiconductor device of FIG. 1 is housed in a case 5 made of resin or the like.
The pin 3 of the semiconductor device is dropped and fixed in the groove 6 provided in the semiconductor device.
【0008】上記実施例によれば、半導体チップ1、並
びにバンプ電極2が、ヒートシンク4およびその支持体
となるピン3により保護されているので、当該半導体装
置の搬送中やハンドリング時にこれらがダメージを受け
ることは無い。また、ハンドリングは、ヒートシンク4
部を真空吸着、あるいはロードロックして行うことがで
きるので、半導体チップ1およびバンプ電極2が外部と
直接接触することが無く、これらをクリーンな状態に保
持できる効果もある。According to the above-described embodiment, the semiconductor chip 1 and the bump electrodes 2 are protected by the heat sink 4 and the pins 3 which are the supports thereof, so that they may be damaged during transportation or handling of the semiconductor device. I will not receive it. In addition, the heat sink 4
Since the parts can be vacuum-adsorbed or load-locked, the semiconductor chip 1 and the bump electrodes 2 do not come into direct contact with the outside, and there is an effect that they can be kept in a clean state.
【0009】図3は、図1の半導体装置の組立方法の一
例を示している。ピン3が備えられたヒートシンク4の
一主面および半導体チップ1背面にはハンダの濡れを向
上させる下地金属層7が設けられており、プリフォーム
ハンダ8をはさんでハンダの溶融温度以上に加熱するこ
とで密着構造となる。このときの半導体チップ1のハン
ダ付装置は、ヒートシンク4表面に設けた半導体チップ
1と同一寸法の下地金属層7パターン位置によりハンダ
溶融時の表面張力でセルフアラインできる。FIG. 3 shows an example of a method of assembling the semiconductor device of FIG. A base metal layer 7 for improving the wetting of the solder is provided on one main surface of the heat sink 4 provided with the pins 3 and on the rear surface of the semiconductor chip 1, and the preform solder 8 is sandwiched between the base metal layer 7 and the base metal layer 7 to heat the solder above the melting temperature of the solder. By doing so, a close contact structure is obtained. At this time, the soldering apparatus for the semiconductor chip 1 can be self-aligned by the surface tension when the solder is melted by the pattern position of the underlying metal layer 7 having the same size as the semiconductor chip 1 provided on the surface of the heat sink 4.
【0010】図4は、図示しない少なくとも1層以上の
配線を有する回路基板9上に、図1の半導体装置を実装
する方法を示している。図4(a)に示すように、回路
基板9の主面に設けられたアライメントホール10にピ
ン3を挿入することにより、図示しない回路基板9主面
上の外部電極部にバンプ電極2が位置合せ、および仮固
定される。次いで、図4(b)に示すように、上記図
(a)の状態で、バンプ電極2の溶融温度以上に加熱す
ることにより、フリップチップ接続20が形成され、フ
ェイスダウン実装が完了する。このときの加熱雰囲気に
は、酸素濃度10ppm以下の不活性ガス、または、こ
れに10〜20%の水素を添加したガスを用い、必要に
応じてフラックスを併用する。また、アライメントホー
ル10はピン3が滑らかにスライドできる加工を施し、
上記実装プロセスにおいてピン3がわずかに落込んでホ
ール3底部にクリアランスが残る深さにする。上記実施
例によれば、半導体チップ実装時の位置合せおよび仮固
定が容易となり、専用装置が不要となる効果がある。FIG. 4 shows a method of mounting the semiconductor device of FIG. 1 on a circuit board 9 having at least one layer of wiring (not shown). As shown in FIG. 4A, by inserting the pin 3 into the alignment hole 10 provided on the main surface of the circuit board 9, the bump electrode 2 is positioned at the external electrode portion on the main surface of the circuit board 9 not shown. It is fitted and temporarily fixed. Next, as shown in FIG. 4B, the flip-chip connection 20 is formed by heating the bump electrode 2 at a temperature equal to or higher than the melting temperature in the state of FIG. 4A, and the face-down mounting is completed. At this time, an inert gas having an oxygen concentration of 10 ppm or less, or a gas obtained by adding 10 to 20% of hydrogen thereto is used as a heating atmosphere, and a flux is also used if necessary. In addition, the alignment hole 10 is processed so that the pin 3 can slide smoothly,
In the mounting process described above, the pin 3 is slightly lowered to leave a clearance at the bottom of the hole 3. According to the above-mentioned embodiment, there is an effect that the positioning and the temporary fixing at the time of mounting the semiconductor chip become easy and the dedicated device becomes unnecessary.
【0011】図5は、図1の変形例であり、ヒートシン
ク4のコーナー部に突出部11が設けられ、そこにピン
3が取り付けられる。本実施例によれば、ヒートシンク
4に、より大きな半導体チップ1を取付けることがで
き、回路基板9へ実装後の接続部検査が容易となる効果
がある。FIG. 5 shows a modification of FIG. 1, in which a corner portion of the heat sink 4 is provided with a protrusion 11 and the pin 3 is attached thereto. According to the present embodiment, a larger semiconductor chip 1 can be attached to the heat sink 4, which has the effect of facilitating the inspection of the connection portion after mounting on the circuit board 9.
【0012】図6は、さらに、図1の変形例であり、ピ
ン3の中途をL字状に折り曲げ、当該コーナーピンの取
付け位置が、ヒートシンク4の四辺より外側へ突出する
ようにしたピン12の例を示す。この場合のピン12に
よっても、上記図5に示す実施例と同様の効果がある。
以上本発明者によってなされた発明を実施例にもとずき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。FIG. 6 is a modified example of FIG. 1, in which the middle of the pin 3 is bent in an L shape so that the mounting position of the corner pin projects outward from the four sides of the heat sink 4. For example: The pin 12 in this case also has the same effect as that of the embodiment shown in FIG.
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0013】[0013]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、搬送中およびハン
ドリング時にバンプ電極やLSIチップが保護されるの
で、ダメージを受けることが無くなり、取扱いが容易と
なる効果がある。また、本発明によれば、LSIチップ
をフェイスダウンで搭載する時の位置合せ、および仮固
定が容易となり、さらに専用設備が不要となる効果があ
る。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows. According to the present invention, the bump electrode and the LSI chip are protected during transportation and handling, so that the bump electrode and the LSI chip can be prevented from being damaged and can be easily handled. Further, according to the present invention, there is an effect that alignment and temporary fixing when mounting the LSI chip face down are facilitated and further, dedicated equipment is not required.
【図1】図1は、本発明の一実施例の斜視図である。FIG. 1 is a perspective view of an embodiment of the present invention.
【図2】図2は、図1の半導体装置をケース収納時の略
断面図である。2 is a schematic cross-sectional view of the semiconductor device of FIG. 1 when housed in a case.
【図3】図3は、図1の半導体の組立方法を示す略断面
図である。FIG. 3 is a schematic cross-sectional view showing a method of assembling the semiconductor of FIG.
【図4】図4(a)および(b)は、それぞれ図1の半
導体装置の実装方法を示す略断面図である。4A and 4B are schematic cross-sectional views showing a mounting method of the semiconductor device of FIG.
【図5】図5は、図1の変形例の斜視図である。FIG. 5 is a perspective view of a modification of FIG.
【図6】図6は、さらに、図1の変形例の斜視図であ
る。FIG. 6 is a perspective view of a modification of FIG. 1.
1・・・半導体チップ 2・・・バンプ電極 3・・・ピン 4・・・ヒートシンク 5・・・ケース 6・・・溝 7・・・下地金属層 8・・・プリフォームハンダ 9・・・回路基板 10・・・アライメントホール 11・・・突出部 12・・・ピン 20・・・フリップチップ接続 DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip 2 ... Bump electrode 3 ... Pin 4 ... Heat sink 5 ... Case 6 ... Groove 7 ... Base metal layer 8 ... Preform solder 9 ... Circuit board 10 ・ ・ ・ Alignment hole 11 ・ ・ ・ Projection 12 ・ ・ ・ Pin 20 ・ ・ ・ Flip chip connection
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 寛治 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kanji Otsuka 2326 Imai, Ome-shi, Tokyo Hitachi, Ltd. Device Development Center
Claims (3)
ボンディングされているとともに、当該熱拡散板のコー
ナー部に、直立したピンを有してなることを特徴とする
半導体装置。1. A semiconductor device, wherein a semiconductor pellet is die-bonded to one main surface of a heat diffusion plate, and upright pins are provided at corners of the heat diffusion plate.
り、熱拡散板に当該半導体ペレットをダイボンディング
したときに、請求項1に記載の熱拡散板のコーナー部に
直立したピンが、前記半導体ペレットの突起電極よりも
突出していることを特徴とする、請求項1に記載の半導
体装置。2. The semiconductor pellet has a protruding electrode, and when the semiconductor pellet is die-bonded to the heat diffusion plate, the pin upright at the corner portion of the heat diffusion plate according to claim 1, The semiconductor device according to claim 1, wherein the semiconductor device protrudes from the protruding electrode of the semiconductor pellet.
り、回路基板に請求項1に記載の半導体装置を実装する
ことを特徴とする半導体装置の実装方法。3. A method of mounting a semiconductor device according to claim 1, wherein the semiconductor device according to claim 1 is mounted on a circuit board by pins that are upright at the corners of a heat diffusion plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP469093A JPH06216284A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device and method of mounting the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP469093A JPH06216284A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device and method of mounting the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06216284A true JPH06216284A (en) | 1994-08-05 |
Family
ID=11590892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP469093A Withdrawn JPH06216284A (en) | 1993-01-14 | 1993-01-14 | Semiconductor device and method of mounting the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06216284A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897752A (en) * | 1987-01-28 | 1990-01-30 | Hitachi Maxell, Ltd. | Disk cartridge |
US6326687B1 (en) * | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
KR100907367B1 (en) * | 2007-02-01 | 2009-07-10 | 폴리마테크 컴퍼니 리미티드 | Thermal diffusion sheet and method for positioning thermal diffusion sheet |
-
1993
- 1993-01-14 JP JP469093A patent/JPH06216284A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897752A (en) * | 1987-01-28 | 1990-01-30 | Hitachi Maxell, Ltd. | Disk cartridge |
US6326687B1 (en) * | 1998-09-01 | 2001-12-04 | Micron Technology, Inc. | IC package with dual heat spreaders |
US6518098B2 (en) | 1998-09-01 | 2003-02-11 | Micron Technology, Inc. | IC package with dual heat spreaders |
US6765291B2 (en) | 1998-09-01 | 2004-07-20 | Micron Technology, Inc. | IC package with dual heat spreaders |
US6920688B2 (en) | 1998-09-01 | 2005-07-26 | Micron Technology, Inc. | Method for a semiconductor assembly having a semiconductor die with dual heat spreaders |
KR100907367B1 (en) * | 2007-02-01 | 2009-07-10 | 폴리마테크 컴퍼니 리미티드 | Thermal diffusion sheet and method for positioning thermal diffusion sheet |
US8137806B2 (en) | 2007-02-01 | 2012-03-20 | Polymatech Co., Ltd. | Thermal diffusion sheet and method for positioning thermal diffusion sheet |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910004506B1 (en) | Inverted chip carrier | |
KR100632198B1 (en) | Method and apparatus for extending fatigue life of solder joints in semiconductor devices | |
US6426875B1 (en) | Heat sink chip package | |
US5561328A (en) | Photo-definable template for semiconductor chip alignment | |
US7456496B2 (en) | Package design and method of manufacture for chip grid array | |
KR100269528B1 (en) | High performance, low cost multi-chip module package | |
US20080179739A1 (en) | Flip chip package with anti-floating structure | |
JP2001308116A (en) | Chip-shaped electronic component and its manufacturing method, and pseudo wafer used for manufacturing method of chip-shaped electronic component and its manufacturing method | |
JPH08236584A (en) | Semiconductor device | |
JPH02133943A (en) | High integrated circuit and manufacture thereof | |
US20020152610A1 (en) | Electronic circuit device and method of production of the same | |
US7755083B2 (en) | Package module with alignment structure and electronic device with the same | |
US20040227223A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing semiconductor device and electronic device | |
JP2002299546A (en) | Chip-like electronic component, manufacturing method therefor, pseudo wafer used for manufacturing and manufacturing method therefor | |
JPH11111771A (en) | Method for connecting wiring board, carrier board and wiring board | |
JPH01235264A (en) | Semiconductor integrated circuit device | |
TWI252572B (en) | Package structure | |
JPH06216284A (en) | Semiconductor device and method of mounting the same | |
JP2907195B2 (en) | Method for manufacturing semiconductor device | |
JP3267671B2 (en) | Semiconductor device | |
US20020144840A1 (en) | Leadframe package with dummy chip | |
JP2841825B2 (en) | Hybrid integrated circuit | |
TW451443B (en) | Bump structure with dopant | |
JPH04102366A (en) | Packaging structure of two-chip circuit | |
Lin et al. | Approaches to high pin count and high power surface mount packages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |