JPH06163696A - Grouping method for same potential terminal - Google Patents

Grouping method for same potential terminal

Info

Publication number
JPH06163696A
JPH06163696A JP4307224A JP30722492A JPH06163696A JP H06163696 A JPH06163696 A JP H06163696A JP 4307224 A JP4307224 A JP 4307224A JP 30722492 A JP30722492 A JP 30722492A JP H06163696 A JPH06163696 A JP H06163696A
Authority
JP
Japan
Prior art keywords
terminal
layer wiring
aluminum layer
terminals
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4307224A
Other languages
Japanese (ja)
Inventor
Eiji Fujine
栄司 藤根
Yoshihiro Kamiya
佳弘 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP4307224A priority Critical patent/JPH06163696A/en
Priority to US08/124,702 priority patent/US5618744A/en
Publication of JPH06163696A publication Critical patent/JPH06163696A/en
Priority to US08/748,534 priority patent/US6035111A/en
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

PURPOSE:To extract a terminal point in a cell from a physical pattern data in the cell, conduct grouping which provides a significant meaning to the extract terminal point and thereby generate a library. CONSTITUTION:When grouping an aluminum layer or a polylayer wiring, terminal points A1 to A7 and aluminum layer wirings L1a to L1d and L2 are formed into one group while terminal pints B1, B2 and aluminum layer wirings L3a to L3c are formed into the other group. When grouping the aluminum layer wirings, the terminal points A1, A2 and the aluminum layer wirings L1a to L1d are formed in one group while terminal point A4 and A5 and the aluminum layer wiring L2 are formed into the other group. Terminal points A3, A6 and A7 are not formed into a group by independent respectively. The terminal points B1 and B2 and the aluminum layer wirings L3a to L3c are formed into the other group. Furthermore, there exists the aluminum layer wiring at a different potential only on the terminal pointy A3. Therefore they are set different from the other terminal points and aluminum layer wirings.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路の開発に
おけるセルの物理パターン及び電気特性を考慮して、セ
ルにおける同電位端子をグループ化する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of grouping equipotential terminals in a cell in consideration of the physical pattern and electrical characteristics of the cell in the development of a semiconductor integrated circuit.

【0002】半導体集積回路の設計においてトランジス
タで構成されるセルを配線で接続する際、配線長が長く
なると配線容量がついて特性低下したり、結線率の低下
や未結線の発生を招くことがある。このため、配線処理
において各セルを短い配線長で、かつ、電気特性的に信
号波形の変形の少なくなるような端子に接続することが
必要である。
When connecting cells formed of transistors by wiring in the design of a semiconductor integrated circuit, if the wiring length becomes long, the wiring capacitance may be deteriorated and the characteristics may be lowered, or the wiring rate may be lowered or unconnected. . Therefore, in the wiring process, it is necessary to connect each cell to a terminal that has a short wiring length and that has an electrical characteristic that reduces the deformation of the signal waveform.

【0003】また、自動配線プログラムを用いてセル内
部の端子に配線できるようにするために、セル内の同電
位ポイントを端子として扱えるようにすることも必要で
ある。
It is also necessary to be able to handle the same potential point in the cell as a terminal in order to be able to wire to a terminal inside the cell using an automatic wiring program.

【0004】そこで、セルの情報をどのようにファイル
に格納してライブラリ化するかということが重要になっ
てきた。
Therefore, it has become important how to store the cell information in a file and form a library.

【0005】[0005]

【従来の技術】従来、半導体集積回路を構成する機能単
位の各セルの情報をファイルに格納したセルライブラリ
において、各セルの端子情報は、そのセルの枠上に設定
された単一のポイントのみを端子として定義されてい
た。
2. Description of the Related Art Conventionally, in a cell library in which information of each cell of a functional unit forming a semiconductor integrated circuit is stored in a file, the terminal information of each cell is limited to a single point set on the frame of the cell. Was defined as a terminal.

【0006】そのため、セルの内部やアルミニウム含有
層配線上に端子として扱えるポイントを見逃してセルラ
イブラリを生成していたことになる。
Therefore, the cell library is generated by overlooking the point that can be handled as a terminal inside the cell or on the aluminum-containing layer wiring.

【0007】[0007]

【発明が解決しようとする課題】従って、従来のセルラ
イブラリを用いて自動配線プログラムにより配線処理を
行う場合に、配線長の冗長をひき起こしたり、電気特性
を考慮した配線ができないといった問題を生じていた。
Therefore, when the conventional cell library is used to perform the wiring process by the automatic wiring program, there arises a problem that the redundancy of the wiring length is caused or the wiring cannot be performed in consideration of the electrical characteristics. Was there.

【0008】本発明は上記問題点を解決するためになさ
れたものであって、セル内の物理パターンデータからセ
ル内の端子点を抽出し、抽出された端子点を意味を持た
せたグルーピングを行い、ライブラリを生成することを
目的とする。
The present invention has been made in order to solve the above problems, and extracts terminal points in a cell from physical pattern data in the cell and performs grouping in which the extracted terminal points have meaning. The purpose is to do and generate a library.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、第1発明では、半導体集積回路を構成する機能単位
の各セルの物理パターン情報を入力し、同電位端子とし
て接続されているすべての配線上のポイントをすべて同
電位端子としてグループ化し、ライブラリ化するように
した。
In order to achieve the above object, according to the first aspect of the invention, physical pattern information of each cell of a functional unit forming a semiconductor integrated circuit is inputted and all the same potential terminals are connected. All points on the wiring were grouped as terminals with the same potential, and made into a library.

【0010】第2発明では、グループ化された同電位端
子のうち、アルミニウム含有層配線のみで接続された端
子を別のグループとし、ライブラリ化するようにした。
又、第3発明ではグループ化された同電位端子のうち、
ポリシリコンを主体とする同一のポリ層配線上に存在す
る同電位端子とすべき端子のうち、異なる電位のアルミ
ニウム含有層配線が存在する端子を同電位端子のグルー
プから除外してライブラリ化するようにした。
In the second aspect of the invention, among the grouped equipotential terminals, the terminals connected only by the aluminum-containing layer wiring are set as another group to form a library.
In the third invention, among the equipotential terminals grouped,
Of the terminals that should be the same potential terminals that exist on the same poly layer wiring mainly composed of polysilicon, exclude the terminals that have aluminum containing layer wiring of different potential from the group of the same potential terminals and make a library. I chose

【0011】[0011]

【作用】従って、第1発明では、セル内の電気的に同電
位であるポイントをすべて定義することが可能であるの
で、配線処理の自由度が向上される。
Therefore, in the first aspect of the present invention, it is possible to define all the points in the cell that have the same electric potential, so that the degree of freedom in wiring processing is improved.

【0012】又、第2発明では、アルミニウム含有層配
線のみでのグループ化によって、同電位でもグループが
違っていれば、その端子はポリ層配線をまたいでいるこ
とになるので、電気特性的な信号波形は違うことにな
る。このようなグループ分けは、電気特性を考慮した配
線処理を行うのに必要な情報となる。
Further, in the second invention, by grouping only the aluminum-containing layer wiring, if the groups are different even at the same potential, the terminal will be across the poly layer wiring, so that it has an electrical characteristic. The signal waveform will be different. Such grouping is information necessary for performing wiring processing in consideration of electrical characteristics.

【0013】又、第3発明では、異電位のアルミニウム
含有層配線の存在情報により接続できる端子であるかど
うか認識できるので、処理効率が向上される。
Further, in the third invention, it is possible to recognize whether or not the terminal can be connected by the presence information of the aluminum-containing layer wiring of different potential, so that the processing efficiency is improved.

【0014】[0014]

【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図1は本発明を実施するためのグルー
ピング装置を示している。グルーピング装置1の入力側
にはセルライブラリファイル5が接続され、出力側には
セルライブラリファイル6が接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a grouping device for carrying out the present invention. The cell library file 5 is connected to the input side of the grouping device 1, and the cell library file 6 is connected to the output side.

【0015】セルライブラリファイル5にはCAD装置
等のLSI設計支援装置で設計された機能単位の各セル
の物理パターンデータが格納されている。図4はセルラ
イブラリファイル5に格納された一例のセルのレイアウ
ト図である。このセルはトランジスタで構成されてい
る。ゲートとしてのポリ層配線LP1上には端子点A
2,A3が設定されている。ゲートとしてのポリ層配線
LP2上には端子点B2が設定され、ゲートとしてのポ
リ層配線LP3上には端子点B1が設定されている。更
に、ゲートとしてのポリ層配線LP4上には端子点A
1,A4〜A7が設定されている。
The cell library file 5 stores physical pattern data of each cell in functional units designed by an LSI design support device such as a CAD device. FIG. 4 is a layout diagram of an example of cells stored in the cell library file 5. This cell is composed of transistors. A terminal point A is provided on the poly layer wiring LP1 as a gate.
2 and A3 are set. A terminal point B2 is set on the poly layer wiring LP2 as a gate, and a terminal point B1 is set on the poly layer wiring LP3 as a gate. Further, the terminal point A is provided on the poly layer wiring LP4 as a gate.
1, A4 to A7 are set.

【0016】端子点A1と端子点A2とはアルミニウム
含有層配線L1a〜L1dにより接続されている。端子
点A4と端子点A5とはアルミニウム含有層配線L2に
より接続されている。又、端子点B1と端子点B2とは
アルミニウム含有層配線L3a〜L3cにより接続され
ている。更に、端子点A3上の上層には異電位のアルミ
ニウム含有層配線L4が存在する。なお、本実施例の各
アルミニウム含有層配線は99%のアルミニウム(A
l)と、1%のシリコン(Si)とよりなる金属を用い
ている。以下、本実施例ではアルミニウム含有層配線を
単にアルミ層配線という。
The terminal point A1 and the terminal point A2 are connected by aluminum-containing layer wirings L1a to L1d. The terminal point A4 and the terminal point A5 are connected by the aluminum-containing layer wiring L2. Further, the terminal point B1 and the terminal point B2 are connected by aluminum-containing layer wirings L3a to L3c. Further, the aluminum-containing layer wiring L4 having a different potential exists in the upper layer above the terminal point A3. In addition, each aluminum-containing layer wiring of this embodiment has 99% aluminum (A
1) and a metal composed of 1% silicon (Si). Hereinafter, in the present embodiment, the aluminum-containing layer wiring is simply referred to as an aluminum layer wiring.

【0017】グルーピング装置1は第1グループ設定部
2、第2グループ設定部3及び異電位端子設定部4から
構成されている。グルーピング装置1はセルライブラリ
ファイル5から各セルの物理パターンデータを入力し、
そのパターンデータに含まれる各端子点及びアルミ層配
線をグループ化するようになっている。
The grouping device 1 is composed of a first group setting section 2, a second group setting section 3 and a different potential terminal setting section 4. The grouping device 1 inputs the physical pattern data of each cell from the cell library file 5,
Each terminal point and aluminum layer wiring included in the pattern data are grouped.

【0018】そして、グルーピング装置1はグループ化
した端子情報をセルライブラリファイル6の端子情報テ
ーブルに格納することによって、各セルの情報をライブ
ラリ化する。
Then, the grouping device 1 stores the grouped terminal information in the terminal information table of the cell library file 6 to make the information of each cell into a library.

【0019】即ち、第1グループ設定部2は接続されて
いるすべてのポリ層配線上の端子点及びアルミ層配線上
のポイントをすべて同電位端子としてグループ化する。
例えば、図3に示すように、端子名A11〜A16,A
21のグループ番号αを「1」に設定し、端子名A2
2,A23のグループ番号αを「2」に設定する。
That is, the first group setting section 2 groups all the terminal points on all the poly layer wirings and the points on the aluminum layer wirings that are connected as the same potential terminal.
For example, as shown in FIG. 3, terminal names A11 to A16, A
Set the group number α of 21 to “1” and set the terminal name A2
2, the group number α of A23 is set to “2”.

【0020】第2グループ設定部3は第1グループ設定
部2によってグループ化された同電位端子のうち、ポリ
層配線を除いたアルミ層配線のみで接続された端子を第
2のグループとして設定する。例えば、図3に示すよう
に、端子名A11〜A13,A21のグループ番号βを
「1」に設定し、端子名A14,A22,A23のグル
ープ番号βを「2」に設定する。又、端子名A15,A
16のグループ番号βを「3」に設定する。
Of the equipotential terminals grouped by the first group setting section 2, the second group setting section 3 sets, as a second group, terminals connected only by aluminum layer wiring excluding poly layer wiring. . For example, as shown in FIG. 3, the group number β of the terminal names A11 to A13 and A21 is set to “1”, and the group number β of the terminal names A14, A22 and A23 is set to “2”. Also, terminal names A15, A
The group number β of 16 is set to “3”.

【0021】又、異電位端子設定部4は同一のポリ層配
線上に存在する同電位端子とすべき端子のうち、異なる
電位のアルミ層配線が存在する端子を異電位端子として
設定、即ち、同電位端子としてグループ化しないように
なっている。例えば、図3に示すように、端子名A16
のグループ番号γを「有り」に設定し、それ以外の端子
名のグループ番号γを「無し」に設定する。
Further, the different potential terminal setting unit 4 sets, as the different potential terminal, the terminal having the aluminum layer wiring of different potential among the terminals which should be the same potential terminal existing on the same poly layer wiring, that is, They are not grouped as equipotential terminals. For example, as shown in FIG. 3, the terminal name A16
The group number γ of is set to “present”, and the group numbers γ of the other terminal names are set to “absent”.

【0022】図2は上記グルーピング装置1が実行する
処理を示している。まず、ステップ11ではセルライブ
ラリファイル5の全ての論理端子(端子点)について登
録したか否かを判定する。未登録の論理端子が存在する
と、ステップ12で未登録の端子点の1点を入力すると
ともに、端子情報テーブルにそのポイントを格納する。
FIG. 2 shows the processing executed by the grouping device 1. First, in step 11, it is determined whether or not all the logic terminals (terminal points) of the cell library file 5 have been registered. If there is an unregistered logic terminal, at step 12, one unregistered terminal point is input and the point is stored in the terminal information table.

【0023】ステップ13で対象となるポイントに異電
位のアルミ層配線が存在するか否かを判断し、存在する
場合には端子情報テーブルの番号γに「有り」を、存在
しない場合には端子情報テーブルの番号γに「無し」を
設定する。
In step 13, it is judged whether or not the aluminum layer wiring of different potential exists at the target point. If it exists, the terminal information table number γ is "present", and if not, the terminal is present. The information table number γ is set to “none”.

【0024】次のステップ14では現ポイントにおいて
アルミ層配線又はポリ層配線でのグループ番号αと、ア
ルミ層配線のみでのグループ番号βとを端子情報テーブ
ルに設定する。
At the next step 14, the group number α for the aluminum layer wiring or the poly layer wiring and the group number β for only the aluminum layer wiring at the current point are set in the terminal information table.

【0025】この後、ステップ15に進み、現ポイント
に端子情報テーブルに登録されていないアルミ層配線が
接続されていると判定すると、ステップ16でその接続
されているアルミ層配線の次の接続点までの部分につい
て、グループ番号α,βを端子情報テーブルに設定す
る。
After that, the process proceeds to step 15, and when it is determined that the aluminum layer wiring not registered in the terminal information table is connected to the current point, the next connection point of the connected aluminum layer wiring is determined in step 16. For the parts up to, group numbers α and β are set in the terminal information table.

【0026】そして、ステップ17で次の接続点まで移
動し、前記ステップ13に戻り、ステップ13以降の処
理を実行する。ステップ15で現ポイントに端子情報テ
ーブルに登録されていないアルミ層配線が接続されてい
ないと判定すると、ステップ18に進む。
Then, in step 17, the process moves to the next connection point, the process returns to step 13 and the processes of step 13 and thereafter are executed. If it is determined in step 15 that the aluminum layer wiring not registered in the terminal information table is not connected to the current point, the process proceeds to step 18.

【0027】ステップ18で現ポイントが存在するポリ
層配線のパターン上にグループが登録されていない他の
ポイントが存在すると判定すると、ステップ19で上記
のポイントへ移動する。
When it is determined in step 18 that there is another point in which the group is not registered on the pattern of the poly layer wiring in which the current point is present, the process moves to the above point in step 19.

【0028】この後、ステップ20では前記ステップ1
9で移動したポイントのグループ番号βを他のグループ
番号として登録されていない値に変換する。そして、前
記ステップ13以降の処理を実行する。
Thereafter, in step 20, the above step 1
The group number β of the point moved in 9 is converted into a value not registered as another group number. Then, the processing from step 13 onward is executed.

【0029】又、ステップ18で現ポイントが存在する
ポリ層配線のパターン上にグループが登録されていない
他のポイントが存在しないと判定すると、ステップ21
に進む。
If it is determined in step 18 that there is no other point for which the group is not registered on the pattern of the poly layer wiring in which the current point is present, step 21
Proceed to.

【0030】ステップ21で現ポイントは別のポリ層配
線のパターンから同電位アルミ層配線により移動した場
所であると判定すると、ステップ22に進む。ステップ
22では移動してきた元へポイントを戻し、グループ番
号βを移動元の値に戻す。そして、前記ステップ15に
戻り、ステップ15以降の処理を実行する。
When it is determined in step 21 that the current point is a position moved by another aluminum layer wiring of the same potential from the pattern of another poly layer wiring, the process proceeds to step 22. In step 22, the points are returned to the original position, and the group number β is returned to the original value. Then, the process returns to the step 15, and the processes after the step 15 are executed.

【0031】ステップ21で現ポイントは別のポリ層配
線のパターンから同電位アルミ層配線により移動した場
所でないと判定すると、ステップ23に進む。ステップ
23ではグループ番号αを他のグループ番号として登録
されていない値に変換する。そして、ステップ11に戻
り、ステップ11以降の処理を実行する。ステップ11
でセルライブラリファイル5の全ての論理端子(端子
点)について登録したと判定すると、処理を終了する。
If it is determined in step 21 that the current point is not a location moved from another poly layer wiring pattern by the equipotential aluminum layer wiring, the process proceeds to step 23. In step 23, the group number α is converted into a value that is not registered as another group number. Then, the process returns to step 11, and the processes after step 11 are executed. Step 11
When it is determined that all the logic terminals (terminal points) of the cell library file 5 have been registered, the processing ends.

【0032】従って、図4に示すセルのパターンデータ
について端子のグループ化を実行すると、まず、端子点
A1〜A7、ラインL1〜L5が端子情報として出力さ
れる。
Therefore, when terminal grouping is executed for the cell pattern data shown in FIG. 4, first, the terminal points A1 to A7 and the lines L1 to L5 are output as terminal information.

【0033】端子点A2,A3はポリ層配線LP1で接
続されている。端子点A1,A4〜A7はポリ層配線L
P4で接続されている。端子点A1と端子点A2とはア
ルミ層配線L1a〜L1dにより接続されている。端子
点A4と端子点A5とはアルミ層配線L2により接続さ
れている。又、端子点B1と端子点B2とはアルミ層配
線L3a〜L3cにより接続されている。更に、端子点
A3にはアルミ層配線L4が接続されている。
The terminal points A2 and A3 are connected by a poly layer wiring LP1. Terminal points A1 and A4 to A7 are poly layer wirings L
It is connected at P4. The terminal points A1 and A2 are connected by aluminum layer wirings L1a to L1d. The terminal point A4 and the terminal point A5 are connected by the aluminum layer wiring L2. Further, the terminal point B1 and the terminal point B2 are connected by aluminum layer wirings L3a to L3c. Further, the aluminum layer wiring L4 is connected to the terminal point A3.

【0034】従って、端子点A1〜A7、アルミ層配線
L1a〜L1d,L2はアルミ層配線又はポリ層配線に
よって接続されているので、図5に示すように、グルー
プ番号αは例えば「1」に設定され、全て同じグループ
であるとされる。端子点B1,B2、アルミ層配線L3
a〜L3cはアルミ層配線によって接続されているの
で、図5に示すように、グループ番号αは例えば「2」
に設定され、全て同じグループであるとされる。
Therefore, since the terminal points A1 to A7 and the aluminum layer wirings L1a to L1d and L2 are connected by the aluminum layer wiring or the poly layer wiring, the group number α is, for example, "1" as shown in FIG. It is set and all are considered to be in the same group. Terminal points B1, B2, aluminum layer wiring L3
Since a to L3c are connected by aluminum layer wiring, as shown in FIG. 5, the group number α is, for example, “2”.
Are set to, and all are considered to be in the same group.

【0035】又、端子点A1,A2及びアルミ層配線L
1a〜L1dがアルミ層配線のみによって接続されてい
るので、図5に示すように、グループ番号βは例えば
「1」に設定される。端子点A3はアルミ層配線で他の
端子点と接続されていないので、図5に示すように、グ
ループ番号βは例えば「2」に設定される。端子点A
4,A5及びアルミ層配線L2がアルミ層配線のみによ
って接続されているので、図5に示すように、グループ
番号βは例えば「3」に設定される。端子点A6,A7
はアルミ層配線で他の端子点と接続されていないので、
図5に示すように、グループ番号βは例えば「4」,
「5」にそれぞれ設定される。端子点B1,B2及びア
ルミ層配線L3a〜L3cはアルミ層配線によって接続
されているので、図5に示すように、グループ番号βは
例えば「6」に設定される。
The terminal points A1 and A2 and the aluminum layer wiring L
Since 1a to L1d are connected only by the aluminum layer wiring, the group number β is set to, for example, "1" as shown in FIG. Since the terminal point A3 is not connected to other terminal points by the aluminum layer wiring, the group number β is set to “2”, for example, as shown in FIG. Terminal point A
4, A5 and the aluminum layer wiring L2 are connected only by the aluminum layer wiring, so that the group number β is set to, for example, "3" as shown in FIG. Terminal points A6, A7
Is not connected to other terminal points with aluminum layer wiring,
As shown in FIG. 5, the group number β is, for example, “4”,
Each is set to "5". Since the terminal points B1 and B2 and the aluminum layer wirings L3a to L3c are connected by the aluminum layer wiring, the group number β is set to, for example, "6" as shown in FIG.

【0036】更に、端子点A3上にのみ異電位のアルミ
層配線が存在するので、端子点A3の番号γのみが「有
り」に設定される。他の端子点及びアルミ層配線の番号
γには「無し」が設定される。
Further, since the aluminum layer wiring having the different potential exists only on the terminal point A3, only the number γ of the terminal point A3 is set to "present". “None” is set to the other terminal points and the aluminum layer wiring number γ.

【0037】このように、本実施例では、セルの端子点
及び端子点を接続するアルミ層配線について意味を持た
せたグルーピングを行ったライブラリを得ることができ
る。従って、このライブラリの情報を用いて自動レイア
ウトのプログラムにより各セルの配線処理を行えば、セ
ルの端子情報が増えることによってレイアウトの効率向
上を図ることができる。
As described above, in this embodiment, it is possible to obtain a library in which the terminal points of the cells and the aluminum layer wirings connecting the terminal points are grouped so as to have a meaning. Therefore, if the wiring process of each cell is performed by the program of the automatic layout using the information of this library, the layout efficiency can be improved by increasing the terminal information of the cell.

【0038】即ち、アルミ層配線又はポリ層配線でのグ
ループ化によって、セル内の電気的に同電位であるポイ
ントをすべて定義することが可能であるので、配線処理
の自由度を向上することができる。
That is, by grouping with aluminum layer wiring or poly layer wiring, it is possible to define all points having the same electric potential in the cell, so that the degree of freedom in wiring processing can be improved. it can.

【0039】又、アルミ層配線のみでのグループ化によ
って、同電位でもグループが違っていれば、その端子は
ポリ層配線をまたいでいることになるので、電気特性的
な信号波形は違うことになる。このグループ分けによっ
て、電気特性を考慮した配線処理を行うことができる。
Also, if the groups are different even at the same potential due to the grouping using only the aluminum layer wiring, the terminal will be across the poly layer wiring, so the electrical characteristic signal waveform will be different. Become. By this grouping, it is possible to perform wiring processing in consideration of electrical characteristics.

【0040】更に、異電位のアルミ層配線の存在情報に
より接続できる端子であるかどうか認識できるので、処
理効率を向上することができる。なお、本実施例ではア
ルミニウム含有層配線として99%のアルミニウムと1
%のシリコンとからなる金属を用いたが、アルミニウム
含有層配線としてアルミニウムを主体とし微量の他の金
属を含む金属を用いてもよい。例えば、アルミニウム含
有層配線として、アルミニウムを主体とし1%の銅を含
む金属を用いてもよい。また、アルミニウム含有層配線
をアルミニウムのみで形成してもよい。
Further, since it is possible to recognize whether or not the terminal can be connected by the presence information of the aluminum layer wiring of different potential, it is possible to improve the processing efficiency. In this embodiment, 99% aluminum and 1% are used as the aluminum-containing layer wiring.
Although a metal composed of silicon is used, a metal containing aluminum as a main component and a trace amount of another metal may be used as the aluminum-containing layer wiring. For example, as the aluminum-containing layer wiring, a metal mainly containing aluminum and containing 1% of copper may be used. Further, the aluminum-containing layer wiring may be formed only of aluminum.

【0041】[0041]

【発明の効果】以上詳述したように、本発明によれば、
セルの端子について意味を持たせたグルーピングを行っ
たライブラリを得ることができる。従って、このライブ
ラリの情報を用いて自動レイアウトのプログラムがによ
り各セルの配線処理を行えば、セルの端子情報が増える
ことによってレイアウトの効率向上を図ることができる
効果がある。
As described in detail above, according to the present invention,
It is possible to obtain a library in which cell terminals are grouped with meaning. Therefore, if the automatic layout program uses the information of this library to perform the wiring process of each cell, there is an effect that the layout efficiency can be improved by increasing the terminal information of the cell.

【図面の簡単な説明】[Brief description of drawings]

【図1】一実施例のグルーピング装置の概略図である。FIG. 1 is a schematic view of a grouping device according to an embodiment.

【図2】一実施例の作用を示すフローチャートである。FIG. 2 is a flow chart showing the operation of one embodiment.

【図3】一実施例の端子情報テーブルを示す説明図であ
る。
FIG. 3 is an explanatory diagram showing a terminal information table according to an embodiment.

【図4】トランジスタで構成されるセルのレイアウト図
である。
FIG. 4 is a layout diagram of a cell including transistors.

【図5】一例の端子情報テーブルを示す説明図である。FIG. 5 is an explanatory diagram showing an example of a terminal information table.

【符号の説明】[Explanation of symbols]

A1〜A7 端子点 L1〜L5 ライン A1 to A7 terminal points L1 to L5 lines

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路を構成する機能単位の各
セルの物理パターン情報を入力し、同電位端子として接
続されているすべての配線上のポイントをすべて同電位
端子としてグループ化し、ライブラリ化するようにした
ことを特徴とする同電位端子のグルーピング方法。
1. A physical pattern information of each cell of a functional unit forming a semiconductor integrated circuit is input, and all points on wirings connected as equipotential terminals are grouped as equipotential terminals to form a library. A method for grouping equipotential terminals characterized in that.
【請求項2】 グループ化された同電位端子のうち、ア
ルミニウム含有層配線のみで接続された端子を別のグル
ープとし、ライブラリ化するようにしたことを特徴とす
る請求項1に記載の同電位端子のグルーピング方法。
2. The equipotentials according to claim 1, wherein among the grouped equipotential terminals, terminals connected only by aluminum-containing layer wiring are set as another group to form a library. Terminal grouping method.
【請求項3】 グループ化された同電位端子のうち、ポ
リシリコンを主体とする同一のポリ層配線上に存在する
同電位端子とすべき端子のうち、異なる電位のアルミニ
ウム含有層配線が存在する端子を同電位端子のグループ
から除外してライブラリ化するようにしたことを特徴と
する請求項1に記載の同電位端子のグルーピング方法。
3. Among the grouped equipotential terminals, aluminum-containing layer wirings having different potentials are present among terminals to be the equipotential terminals existing on the same poly layer wiring mainly composed of polysilicon. The method for grouping equipotential terminals according to claim 1, wherein the terminals are excluded from the group of equipotential terminals to form a library.
JP4307224A 1992-09-22 1992-11-17 Grouping method for same potential terminal Pending JPH06163696A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4307224A JPH06163696A (en) 1992-11-17 1992-11-17 Grouping method for same potential terminal
US08/124,702 US5618744A (en) 1992-09-22 1993-09-22 Manufacturing method and apparatus of a semiconductor integrated circuit device
US08/748,534 US6035111A (en) 1992-09-22 1996-11-13 Manufacturing method and apparatus of a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4307224A JPH06163696A (en) 1992-11-17 1992-11-17 Grouping method for same potential terminal

Publications (1)

Publication Number Publication Date
JPH06163696A true JPH06163696A (en) 1994-06-10

Family

ID=17966542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4307224A Pending JPH06163696A (en) 1992-09-22 1992-11-17 Grouping method for same potential terminal

Country Status (1)

Country Link
JP (1) JPH06163696A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182728A (en) * 2003-12-15 2005-07-07 Tokyu Car Corp Transport machine design support apparatus
US7856610B2 (en) 2006-05-10 2010-12-21 Elpida Memory, Inc. Method and apparatus for semiconductor integrated circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005182728A (en) * 2003-12-15 2005-07-07 Tokyu Car Corp Transport machine design support apparatus
US7856610B2 (en) 2006-05-10 2010-12-21 Elpida Memory, Inc. Method and apparatus for semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
JPH06163696A (en) Grouping method for same potential terminal
US6216253B1 (en) Method and apparatus for verifying and electrical configuaration using a psuedo-element pattern
JP2597666B2 (en) Manufacturing method of integrated circuit having automatic wiring process
JP3560451B2 (en) Layout method of semiconductor integrated circuit
JP2917604B2 (en) Layout design method for semiconductor integrated circuit
JPH0877227A (en) Laying-out technique for standard cell system
JP3048046B2 (en) Semiconductor integrated circuit wiring method
JPH0237763A (en) Semiconductor integrated circuit
JP3003151B2 (en) Design method of semiconductor integrated circuit
JPH05243376A (en) Automatic wiring apparatus
JP2830767B2 (en) Wiring pattern highlighting system and method
JPH06348780A (en) Layout editor device
JP2001176972A (en) Layout method for semiconductor integrated circuit
JPH0578062B2 (en)
JPH05242200A (en) Peeling-off rewiring process system
JPH0488482A (en) Electronic circuit designing device
JPH05303609A (en) Design change system
JPH09114871A (en) Circuit extraction device
JP2000200297A (en) Analog component deletion information imparting system
JPH1197541A (en) Method and system for designing semiconductor integrated circuit and storage medium
JPH09134962A (en) Verification of layout of semiconductor integrated circuit
JPH03101232A (en) Arrangement and wiring inside integrated circuit
JP2001024174A (en) Method for adjusting delay
JPH05326836A (en) Layout design supporting device
JPH05121545A (en) Generating apparatus for layout pattern of integrated circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001226