JPH06140396A - 半導体装置とその製法 - Google Patents
半導体装置とその製法Info
- Publication number
- JPH06140396A JPH06140396A JP4309590A JP30959092A JPH06140396A JP H06140396 A JPH06140396 A JP H06140396A JP 4309590 A JP4309590 A JP 4309590A JP 30959092 A JP30959092 A JP 30959092A JP H06140396 A JPH06140396 A JP H06140396A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon nitride
- nitride film
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 57
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 30
- 238000001579 optical reflectometry Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 4
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 8
- 229910008814 WSi2 Inorganic materials 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 238000001312 dry etching Methods 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 高精度の配線形成を可能にする。
【構成】 半導体基板１０の表面を覆う絶縁膜１２の上
にポリＳｉ、ＷＳｉ2、Ａｌ又はＡｌ合金等の導電材層
１４Ａを形成した後、層１４Ａの表面に反射防止膜とし
て窒化シリコン膜１６Ａを被着する。膜１６Ａの上にレ
ジスト層１８Ａを形成した後、層１８Ａにフォトリソグ
ラフィ処理を施すことにより所望の配線パターンに対応
してレジスト層１８を残存させる。層１８をエッチング
マスクとして膜１６Ａを選択的にエッチングすることに
より層１８に対応して窒化シリコン膜を残存させる。レ
ジスト層１８及び残存する窒化シリコン膜をエッチング
マスクとして又は層１８の除去後に残存する窒化シリコ
ン膜をエッチングマスクとして層１４Ａを選択的にエッ
チングすることにより層１４Ａの残存部からなる配線層
を得る。
にポリＳｉ、ＷＳｉ2、Ａｌ又はＡｌ合金等の導電材層
１４Ａを形成した後、層１４Ａの表面に反射防止膜とし
て窒化シリコン膜１６Ａを被着する。膜１６Ａの上にレ
ジスト層１８Ａを形成した後、層１８Ａにフォトリソグ
ラフィ処理を施すことにより所望の配線パターンに対応
してレジスト層１８を残存させる。層１８をエッチング
マスクとして膜１６Ａを選択的にエッチングすることに
より層１８に対応して窒化シリコン膜を残存させる。レ
ジスト層１８及び残存する窒化シリコン膜をエッチング
マスクとして又は層１８の除去後に残存する窒化シリコ
ン膜をエッチングマスクとして層１４Ａを選択的にエッ
チングすることにより層１４Ａの残存部からなる配線層
を得る。
Description
【０００１】
【産業上の利用分野】この発明は、配線層の表面に反射
防止膜をそなえた半導体装置とその製法に関し、特に反
射防止膜を窒化シリコン膜で構成したことにより高精度
の配線形成を可能にしたものである。
防止膜をそなえた半導体装置とその製法に関し、特に反
射防止膜を窒化シリコン膜で構成したことにより高精度
の配線形成を可能にしたものである。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体装置の製造プロ
セスにあっては、図１２に示すようなレジスト露光処理
が実施されていた。
セスにあっては、図１２に示すようなレジスト露光処理
が実施されていた。
【０００３】図１２において、シリコン（Ｓｉ）等の半
導体基板１の表面には、シリコンオキサイド等の絶縁膜
２が選択的に形成された後、Ａｌ合金等の配線材層３Ａ
がスパッタ法等により形成される。そして、基板上面に
は、回転塗布法等によりレジスト層４Ａが形成される。
導体基板１の表面には、シリコンオキサイド等の絶縁膜
２が選択的に形成された後、Ａｌ合金等の配線材層３Ａ
がスパッタ法等により形成される。そして、基板上面に
は、回転塗布法等によりレジスト層４Ａが形成される。
【０００４】レジスト露光処理は、基板上方に所望の配
線パターンに対応した遮光マスク５を配置した状態で上
方から光６をレジスト層４Ａに照射することにより行な
われる。Ａｌ合金等の配線材層３Ａは、表面が光反射性
を有するので、段差部の斜面ＡＢ，ＣＤでは光６が反射
され、レジスト層４Ａの露光すべきでない部分にまで光
６がまわり込み、該部分が露光される。
線パターンに対応した遮光マスク５を配置した状態で上
方から光６をレジスト層４Ａに照射することにより行な
われる。Ａｌ合金等の配線材層３Ａは、表面が光反射性
を有するので、段差部の斜面ＡＢ，ＣＤでは光６が反射
され、レジスト層４Ａの露光すべきでない部分にまで光
６がまわり込み、該部分が露光される。
【０００５】従って、この後、レジスト現像処理を行な
うと、残存するレジスト層４は、図１３〜１５に示すよ
うに平坦部と段差部とで形状や寸法が異なることにな
る。すなわち、平坦部では、図１３，１４に示すよう
に、断面が矩形状で所望の寸法が得られるが、段差部で
は、図１３，１５に示すように、断面が半円状で所望の
寸法より小さい寸法Ｗしか得られない。
うと、残存するレジスト層４は、図１３〜１５に示すよ
うに平坦部と段差部とで形状や寸法が異なることにな
る。すなわち、平坦部では、図１３，１４に示すよう
に、断面が矩形状で所望の寸法が得られるが、段差部で
は、図１３，１５に示すように、断面が半円状で所望の
寸法より小さい寸法Ｗしか得られない。
【０００６】図１３，１５に示したようなレジスト層４
の小寸法Ｗのくびれは、レジスト層４をエッチングマス
クとして配線材層３Ａをドライエッチングして配線パタ
ーニングを行なう際に配線層の寸法ばらつきを増大させ
るだけでなく、ドライエッチング時の対レジスト選択比
が低い場合は、配線の断線を引き起こす原因となる。特
にゲート電極形成工程では、寸法ばらつきがデバイス特
性のばらつきを引き起こしやすい。
の小寸法Ｗのくびれは、レジスト層４をエッチングマス
クとして配線材層３Ａをドライエッチングして配線パタ
ーニングを行なう際に配線層の寸法ばらつきを増大させ
るだけでなく、ドライエッチング時の対レジスト選択比
が低い場合は、配線の断線を引き起こす原因となる。特
にゲート電極形成工程では、寸法ばらつきがデバイス特
性のばらつきを引き起こしやすい。
【０００７】斜面からの反射光によるレジストパターン
のくびれを低減する方法としては、（イ）斜面から反射
してくる光を吸収するような染料を添加したレジストを
用いる方法、（ロ）斜面からの反射を抑制するため配線
層の表面にＴｉＮ等の反射防止膜を被着する方法等が知
られている。
のくびれを低減する方法としては、（イ）斜面から反射
してくる光を吸収するような染料を添加したレジストを
用いる方法、（ロ）斜面からの反射を抑制するため配線
層の表面にＴｉＮ等の反射防止膜を被着する方法等が知
られている。
【０００８】レジスト層４をマスクとするドライエッチ
ング処理では、配線の下地膜としてのＳｉＯ2 膜に対す
るエッチング選択比が低いという問題点もある。例えば
ＭＯＳ型ＬＳＩのゲート電極・配線形成では、ゲート絶
縁膜としてのＳｉＯ2 膜が非常に薄いので、レジスト層
をマスクとしてポリＳｉ等のゲート電極・配線材層をド
ライエッチングする際にＳｉＯ2 膜に対するエッチング
選択比が低いと、ゲート絶縁膜としてのＳｉＯ2 膜が膜
減りを受けるため、デバイス特性が変動することがあ
る。従って、ＳｉＯ2 膜等の下地膜に対するエッチング
選択比は高いことが要求される。
ング処理では、配線の下地膜としてのＳｉＯ2 膜に対す
るエッチング選択比が低いという問題点もある。例えば
ＭＯＳ型ＬＳＩのゲート電極・配線形成では、ゲート絶
縁膜としてのＳｉＯ2 膜が非常に薄いので、レジスト層
をマスクとしてポリＳｉ等のゲート電極・配線材層をド
ライエッチングする際にＳｉＯ2 膜に対するエッチング
選択比が低いと、ゲート絶縁膜としてのＳｉＯ2 膜が膜
減りを受けるため、デバイス特性が変動することがあ
る。従って、ＳｉＯ2 膜等の下地膜に対するエッチング
選択比は高いことが要求される。
【０００９】このような要求に応えるため、（ハ）エッ
チングマスクとしてレジストの代りにシリコンオキサイ
ド膜を使用する方法が知られている（例えば月刊Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９９０年１月号
第８１〜８４頁参照）。この方法では、エッチング系
へのカーボン（Ｃ）の供給を断つ又は低減する目的で、
エッチングマスクとしては、Ｃを含むレジストの代りに
Ｃを含まないシリコンオキサイド膜を用いるもので、Ｃ
ｌ系，Ｂｒ系のガスを用いたドライエッチングでは、対
ＳｉＯ2 選択比が向上する。
チングマスクとしてレジストの代りにシリコンオキサイ
ド膜を使用する方法が知られている（例えば月刊Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９９０年１月号
第８１〜８４頁参照）。この方法では、エッチング系
へのカーボン（Ｃ）の供給を断つ又は低減する目的で、
エッチングマスクとしては、Ｃを含むレジストの代りに
Ｃを含まないシリコンオキサイド膜を用いるもので、Ｃ
ｌ系，Ｂｒ系のガスを用いたドライエッチングでは、対
ＳｉＯ2 選択比が向上する。
【００１０】
【発明が解決しようとする課題】上記した（イ）の従来
技術によると、レジストに染料を添加することでレジス
トの解像度が低下するため、微細な配線形成が困難であ
る。また、図１６に示すように、レジスト層４の断面形
状が裾部４ａ，４ｂを有するテーパー状になりやすい。
このため、レジスト層４の裾部４ａ，４ｂは後工程のド
ライエッチングの際にエッチ除去されてしまい、配線層
が所望の寸法より細くなる。
技術によると、レジストに染料を添加することでレジス
トの解像度が低下するため、微細な配線形成が困難であ
る。また、図１６に示すように、レジスト層４の断面形
状が裾部４ａ，４ｂを有するテーパー状になりやすい。
このため、レジスト層４の裾部４ａ，４ｂは後工程のド
ライエッチングの際にエッチ除去されてしまい、配線層
が所望の寸法より細くなる。
【００１１】上記した（ロ）の従来技術によると、図１
７に示すように、レジスト層４をエッチングマスクとし
且つＣｌやＢｒを含むガスをエッチングガスとするプラ
ズマエッチングにより配線材層及びＴｉＮ膜の積層をド
ライエッチングすることにより残存する配線材層３及び
ＴｉＮ膜５からなる配線層を得ることができる。この場
合、エッチ速度が遅いため、対レジスト選択比が低下
し、微細な配線形成が困難である。
７に示すように、レジスト層４をエッチングマスクとし
且つＣｌやＢｒを含むガスをエッチングガスとするプラ
ズマエッチングにより配線材層及びＴｉＮ膜の積層をド
ライエッチングすることにより残存する配線材層３及び
ＴｉＮ膜５からなる配線層を得ることができる。この場
合、エッチ速度が遅いため、対レジスト選択比が低下
し、微細な配線形成が困難である。
【００１２】その上、ＴｉＮの反応生成物は蒸気圧が低
いため、パターン側壁に付着して付着層６ａ，６ｂを形
成する。この結果、レジスト層の寸法Ｗ1 は、付着層６
ａ，６ｂにより実質的にＷ2 に増大し、配線層が所望の
寸法より太くなる。また、その太り量は、パターンの疎
密に依存し、パターンが疎であるほど大きくなり、寸法
ばらつきも増大する。
いため、パターン側壁に付着して付着層６ａ，６ｂを形
成する。この結果、レジスト層の寸法Ｗ1 は、付着層６
ａ，６ｂにより実質的にＷ2 に増大し、配線層が所望の
寸法より太くなる。また、その太り量は、パターンの疎
密に依存し、パターンが疎であるほど大きくなり、寸法
ばらつきも増大する。
【００１３】上記した（ハ）の従来技術によると、シリ
コンオキサイド膜が反射防止膜として作用しないため、
斜面からの反射光によるレジストパターンのくびれを低
減することができない。
コンオキサイド膜が反射防止膜として作用しないため、
斜面からの反射光によるレジストパターンのくびれを低
減することができない。
【００１４】この発明の目的は、高精度の配線形成が可
能な半導体装置とその製法を提供することにある。
能な半導体装置とその製法を提供することにある。
【００１５】
【課題を解決するための手段】この発明は、少なくとも
表面が光反射性を有する導電材層と、この導電材層の表
面に被着された反射防止膜とを有する配線をそなえた半
導体装置において、前記反射防止膜を窒化シリコン膜で
構成したことを特徴とするものである。
表面が光反射性を有する導電材層と、この導電材層の表
面に被着された反射防止膜とを有する配線をそなえた半
導体装置において、前記反射防止膜を窒化シリコン膜で
構成したことを特徴とするものである。
【００１６】
【作用】この発明の構成によれば、窒化シリコン膜が反
射防止膜として働くので、斜面からの反射光によるレジ
ストパターンのくびれを低減することができる。
射防止膜として働くので、斜面からの反射光によるレジ
ストパターンのくびれを低減することができる。
【００１７】
【実施例】図１〜６は、この発明の一実施例に係る配線
形成法を示すもので、各々の図に対応する工程（１）〜
（６）を順次に説明する。
形成法を示すもので、各々の図に対応する工程（１）〜
（６）を順次に説明する。
【００１８】（１）例えばＳｉからなる半導体基板１０
の表面に酸化法等によりシリコンオキサイドからなる絶
縁膜１２を形成した後、絶縁膜１２の上にＣＶＤ（ケミ
カル・ベーパー・デポジション）法等によりポリＳｉ等
の導電材層１４Ａを形成する。導電材層１４Ａとしてポ
リＳｉ層を形成した場合は、この後、ポリＳｉ層にリン
等のＮ型決定不純物をドープしてポリＳｉ層を電極・配
線として使用可能な程度に低抵抗化する。そして、導電
材層１４Ａの上には、ＣＶＤ法又はスパッタ法等により
窒化シリコン膜１６Ａを形成する。窒化シリコン膜１６
Ａの厚さは、良好な反射防止効果が得られる厚さにする
が、その値は、導電材層１４Ａの材料に依存するので、
図７〜９について後述する。
の表面に酸化法等によりシリコンオキサイドからなる絶
縁膜１２を形成した後、絶縁膜１２の上にＣＶＤ（ケミ
カル・ベーパー・デポジション）法等によりポリＳｉ等
の導電材層１４Ａを形成する。導電材層１４Ａとしてポ
リＳｉ層を形成した場合は、この後、ポリＳｉ層にリン
等のＮ型決定不純物をドープしてポリＳｉ層を電極・配
線として使用可能な程度に低抵抗化する。そして、導電
材層１４Ａの上には、ＣＶＤ法又はスパッタ法等により
窒化シリコン膜１６Ａを形成する。窒化シリコン膜１６
Ａの厚さは、良好な反射防止効果が得られる厚さにする
が、その値は、導電材層１４Ａの材料に依存するので、
図７〜９について後述する。
【００１９】（２）次に、回転塗布法等により基板上面
にレジスト層１８Ａを形成した後、所望の配線パターン
に従ってフォトリソグラフィ処理（露光・現像処理）を
行なうことにより該パターンに対応してレジスト層１８
を残存させる。露光処理の際には、窒化シリコン膜１６
Ａが反射防止膜として作用するので、レジスト層１８は
精度よく形成される。
にレジスト層１８Ａを形成した後、所望の配線パターン
に従ってフォトリソグラフィ処理（露光・現像処理）を
行なうことにより該パターンに対応してレジスト層１８
を残存させる。露光処理の際には、窒化シリコン膜１６
Ａが反射防止膜として作用するので、レジスト層１８は
精度よく形成される。
【００２０】（３）次に、レジスト層１８をマスクとす
る異方性ドライエッチングにより窒化シリコン膜１６Ａ
を選択的にエッチングし、レジスト層１８に対応して窒
化シリコン膜１６を残存させる。
る異方性ドライエッチングにより窒化シリコン膜１６Ａ
を選択的にエッチングし、レジスト層１８に対応して窒
化シリコン膜１６を残存させる。
【００２１】この後の工程は、対エッチングマスク選択
比を重視する配線形成の場合と、ゲート電極・配線形成
のように対下地膜（ＳｉＯ2 膜）選択比を重視する場合
とで異なる。
比を重視する配線形成の場合と、ゲート電極・配線形成
のように対下地膜（ＳｉＯ2 膜）選択比を重視する場合
とで異なる。
【００２２】（４）対エッチングマスク選択比を重視す
る場合は、レジスト層１８及び窒化シリコン膜１６の積
層をマスクとするドライエッチングにより導電材層１４
Ａをエッチングし、残存する導電材層１４からなる配線
層を得る。この後、レジスト層１８を除去する。
る場合は、レジスト層１８及び窒化シリコン膜１６の積
層をマスクとするドライエッチングにより導電材層１４
Ａをエッチングし、残存する導電材層１４からなる配線
層を得る。この後、レジスト層１８を除去する。
【００２３】（５）対下地膜（ＳｉＯ2 膜）選択比を重
視する場合は、レジスト層１８を除去してから図６の配
線パターニング工程に移る。この場合、レジスト除去
は、例えばアッシング処理とこれに続く酸洗浄処理とで
達成される。
視する場合は、レジスト層１８を除去してから図６の配
線パターニング工程に移る。この場合、レジスト除去
は、例えばアッシング処理とこれに続く酸洗浄処理とで
達成される。
【００２４】（６）次に、Ｃｌ2 やＨＢｒを含み且つＦ
を含まないガス系を用いる異方性ドライエッチングによ
り窒化シリコン膜１６をマスクとして導電材層１４Ａを
選択的にエッチングし、残存する導電材層１４からなる
電極乃至配線層を得る。
を含まないガス系を用いる異方性ドライエッチングによ
り窒化シリコン膜１６をマスクとして導電材層１４Ａを
選択的にエッチングし、残存する導電材層１４からなる
電極乃至配線層を得る。
【００２５】図７〜９は、図２の露光処理について窒化
シリコン膜の反射防止効果を説明するためのものであ
る。図７〜９において、反射率は、次の数１の式で表わ
される。
シリコン膜の反射防止効果を説明するためのものであ
る。図７〜９において、反射率は、次の数１の式で表わ
される。
【００２６】
【数１】 図７〜９において、露光用の光としては、波長が４３６
［ｎｍ］のｇ線を用いている。また、窒化シリコン膜
は、プラズマＣＶＤ法で堆積したものである。
［ｎｍ］のｇ線を用いている。また、窒化シリコン膜
は、プラズマＣＶＤ法で堆積したものである。
【００２７】図７は、図２の工程で導電材層１４Ａを前
述のようなポリＳｉ層としてレジスト層１８Ａを露光す
る場合について反射率の窒化シリコン膜厚依存性を示す
ものである。図７によれば、ポリＳｉ層に対しては、窒
化シリコン膜厚が５０〜６０［ｎｍ］のときに反射率が
極小となることがわかる。
述のようなポリＳｉ層としてレジスト層１８Ａを露光す
る場合について反射率の窒化シリコン膜厚依存性を示す
ものである。図７によれば、ポリＳｉ層に対しては、窒
化シリコン膜厚が５０〜６０［ｎｍ］のときに反射率が
極小となることがわかる。
【００２８】図８は、図２の工程で導電材層１４Ａをタ
ングステンシリサイド（ＷＳｉ2 ）としてレジスト層１
８Ａを露光する場合について反射率の窒化シリコン膜厚
依存性を示すものである。図８によれば、ＷＳｉ2 層に
対しては、窒化シリコン膜厚が５０〜６０［ｎｍ］のと
きに反射率が極小となることがわかる。
ングステンシリサイド（ＷＳｉ2 ）としてレジスト層１
８Ａを露光する場合について反射率の窒化シリコン膜厚
依存性を示すものである。図８によれば、ＷＳｉ2 層に
対しては、窒化シリコン膜厚が５０〜６０［ｎｍ］のと
きに反射率が極小となることがわかる。
【００２９】図９は、図２の工程で導電材層１４ＡをＡ
ｌ層としてレジスト層１８Ａを露光する場合について反
射率の窒化シリコン膜厚依存性を示すものである。図９
によれば、Ａｌ層に対しては、窒化シリコン膜厚が約３
０［ｎｍ］のとき及び約１４０［ｎｍ］のときに反射率
が極小となることがわかる。
ｌ層としてレジスト層１８Ａを露光する場合について反
射率の窒化シリコン膜厚依存性を示すものである。図９
によれば、Ａｌ層に対しては、窒化シリコン膜厚が約３
０［ｎｍ］のとき及び約１４０［ｎｍ］のときに反射率
が極小となることがわかる。
【００３０】従って、ポリＳｉ、ＷＳｉ2 、Ａｌ又はＡ
ｌ合金等の導電材層の表面に窒化シリコン膜を反射率が
小さくなるような厚さに形成すると、良好な反射防止効
果を得ることができる。
ｌ合金等の導電材層の表面に窒化シリコン膜を反射率が
小さくなるような厚さに形成すると、良好な反射防止効
果を得ることができる。
【００３１】次に、図４で示したようにエッチングマス
クとしてレジスト及び窒化シリコンの積層を用いたとき
の対エッチングマスク選択比の向上効果を説明する。
クとしてレジスト及び窒化シリコンの積層を用いたとき
の対エッチングマスク選択比の向上効果を説明する。
【００３２】例えばＷＳｉ2 、ＴｉＮ、Ａｌ合金等の配
線材層をＣｌ系ガスでドライエッチングする場合には、
シリコンオキサイド膜をフロロカーボンによりドライエ
ッチングする場合に比べて対レジスト選択比が低い。ま
た、配線抵抗を低減するため、配線材層の厚さを厚くす
ると、エッチングマスクとしてのレジスト層も十分厚く
する必要があり、そのために解像度の低下をきたしてい
る。
線材層をＣｌ系ガスでドライエッチングする場合には、
シリコンオキサイド膜をフロロカーボンによりドライエ
ッチングする場合に比べて対レジスト選択比が低い。ま
た、配線抵抗を低減するため、配線材層の厚さを厚くす
ると、エッチングマスクとしてのレジスト層も十分厚く
する必要があり、そのために解像度の低下をきたしてい
る。
【００３３】対レジスト選択比が低い状態で図１０に示
すようにレジスト層１８のみをエッチングマスクとして
ドライエッチングを行なうと、残存する配線材層１４
は、マスク端縁の近傍部分がエッチングされてしまい、
配線の細りや断線が発生する。
すようにレジスト層１８のみをエッチングマスクとして
ドライエッチングを行なうと、残存する配線材層１４
は、マスク端縁の近傍部分がエッチングされてしまい、
配線の細りや断線が発生する。
【００３４】これに対し、図４に関して前述したように
レジスト層１８及び窒化シリコン膜１６の積層をエッチ
ングマスクとしてドライエッチングを行なうと、窒化シ
リコン膜１６のエッチ速度が遅いので、図１１に示すよ
うにレジストがなくなった部分でも窒化シリコン膜１６
が残っており、エッチングマスクとして働く。このた
め、対レジスト選択比が低くても、配線の細りや断線が
発生せず、高精度の配線形成が可能となる。また、レジ
ストの薄膜化が可能であり、フォトリソグラフィ処理に
て解像度を向上させることもできる。
レジスト層１８及び窒化シリコン膜１６の積層をエッチ
ングマスクとしてドライエッチングを行なうと、窒化シ
リコン膜１６のエッチ速度が遅いので、図１１に示すよ
うにレジストがなくなった部分でも窒化シリコン膜１６
が残っており、エッチングマスクとして働く。このた
め、対レジスト選択比が低くても、配線の細りや断線が
発生せず、高精度の配線形成が可能となる。また、レジ
ストの薄膜化が可能であり、フォトリソグラフィ処理に
て解像度を向上させることもできる。
【００３５】一例として、マイクロ波プラズマエッチャ
を用いるドライエッチングにおいて、ＢＣｌ3 及びＣｌ
2 からなるガス系でＡｌ合金（Ａｌ−１％Ｓｉ−０．５
％Ｃｕ）をエッチングした場合、対レジスト選択比は２
前後であるが、対窒化シリコン選択比は５〜６程度であ
る。
を用いるドライエッチングにおいて、ＢＣｌ3 及びＣｌ
2 からなるガス系でＡｌ合金（Ａｌ−１％Ｓｉ−０．５
％Ｃｕ）をエッチングした場合、対レジスト選択比は２
前後であるが、対窒化シリコン選択比は５〜６程度であ
る。
【００３６】次に、図５〜６で示したようにエッチング
マスクとして窒化シリコン膜のみを用いたときの対下地
膜（ＳｉＯ2 膜）選択比の向上効果について述べる。
マスクとして窒化シリコン膜のみを用いたときの対下地
膜（ＳｉＯ2 膜）選択比の向上効果について述べる。
【００３７】Ｃｌ系やＢｒ系ガスによるＳｉ系材料（Ｓ
ｉ、シリサイドなど）のドライエッチングにおいては、
前述の（ハ）の従来技術で示されるようにレジストマス
クを無機材マスクに変更することでカーボンの供給量を
低減し、対ＳｉＯ2 選択比を向上させることができる。
ｉ、シリサイドなど）のドライエッチングにおいては、
前述の（ハ）の従来技術で示されるようにレジストマス
クを無機材マスクに変更することでカーボンの供給量を
低減し、対ＳｉＯ2 選択比を向上させることができる。
【００３８】一例として、ＳｉＯ2 膜上に形成したポリ
Ｓｉ層を選択的にドライエッチングする場合、エッチン
グマスクとしてレジスト層を用いたときと、プラズマＣ
ＶＤ法による窒化シリコン膜を用いたときとでポリＳｉ
エッチ速度ＲP ［ｎｍ／分］、ＳｉＯ2 エッチ速度ＲS
［ｎｍ／分］及び対ＳｉＯ2 選択比Ｒ＝ＲP ／ＲS がど
のように異なるか示すと、次の表１の通りである。
Ｓｉ層を選択的にドライエッチングする場合、エッチン
グマスクとしてレジスト層を用いたときと、プラズマＣ
ＶＤ法による窒化シリコン膜を用いたときとでポリＳｉ
エッチ速度ＲP ［ｎｍ／分］、ＳｉＯ2 エッチ速度ＲS
［ｎｍ／分］及び対ＳｉＯ2 選択比Ｒ＝ＲP ／ＲS がど
のように異なるか示すと、次の表１の通りである。
【００３９】
【表１】 表１によれば、エッチングマスクとしてレジスト層の代
りに窒化シリコン膜を用いることで対ＳｉＯ2 選択比が
向上することがわかる。また、このときの窒化シリコン
膜のエッチ速度は、２１．１［ｎｍ／分］であり、３５
０［ｎｍ］の厚さのポリＳｉ層をオーバーエッチ３０％
でエッチングする場合に必要な最小窒化シリコン膜厚は
３１．５［ｎｍ］である。
りに窒化シリコン膜を用いることで対ＳｉＯ2 選択比が
向上することがわかる。また、このときの窒化シリコン
膜のエッチ速度は、２１．１［ｎｍ／分］であり、３５
０［ｎｍ］の厚さのポリＳｉ層をオーバーエッチ３０％
でエッチングする場合に必要な最小窒化シリコン膜厚は
３１．５［ｎｍ］である。
【００４０】なお、表１のエッチングは、マイクロ波プ
ラズマエッチャを用いて行なったもので、エッチング条
件は、エッチングガスＣｌ2 の流量５０［ｓｃｃｍ］、
圧力５［ｍＴｏｒｒ］、ＲＦ（２ＭＨｚ）パワー３０
［Ｗ］、マイクロ波電流（マグネトロンのアノード電
流）２００［ｍＡ］であった。
ラズマエッチャを用いて行なったもので、エッチング条
件は、エッチングガスＣｌ2 の流量５０［ｓｃｃｍ］、
圧力５［ｍＴｏｒｒ］、ＲＦ（２ＭＨｚ）パワー３０
［Ｗ］、マイクロ波電流（マグネトロンのアノード電
流）２００［ｍＡ］であった。
【００４１】この発明の配線形成法は、ポリＳｉ、
ポリＳｉ上にＷＳｉ2 を堆積したもの（ポリサイド）、
ＷＳｉ2 、下から順にＷＳｉ2 、Ａｌ合金及びＷＳ
ｉ2を堆積したもの（ＷＳｉ2 ／Ａｌ合金／ＷＳｉ
2 ）、Ａｌ合金又はＷ等の配線材層を選択的にドラ
イエッチングして配線形成する場合に適用できるが、エ
ッチングマスクとしては、，については窒化シリコ
ン膜を、，についてはレジスト及び窒化シリコンの
積層を、，についてはゲート電極として使うときは
窒化シリコン膜を用いるのが好ましい。
ポリＳｉ上にＷＳｉ2 を堆積したもの（ポリサイド）、
ＷＳｉ2 、下から順にＷＳｉ2 、Ａｌ合金及びＷＳ
ｉ2を堆積したもの（ＷＳｉ2 ／Ａｌ合金／ＷＳｉ
2 ）、Ａｌ合金又はＷ等の配線材層を選択的にドラ
イエッチングして配線形成する場合に適用できるが、エ
ッチングマスクとしては、，については窒化シリコ
ン膜を、，についてはレジスト及び窒化シリコンの
積層を、，についてはゲート電極として使うときは
窒化シリコン膜を用いるのが好ましい。
【００４２】
【発明の効果】以上のように、この発明によれば、窒化
シリコン膜を反射防止膜として用いることでレジストパ
ターンのくびれを低減するようにしたので、微細な配線
を精度よく形成できる効果が得られる。
シリコン膜を反射防止膜として用いることでレジストパ
ターンのくびれを低減するようにしたので、微細な配線
を精度よく形成できる効果が得られる。
【００４３】また、レジスト及び窒化シリコンの積層を
エッチングマスクとして導電材層を選択的にエッチング
すると、エッチングマスクに対する選択比が向上するた
め、レジストの薄膜化が可能となり、フォトリソグラフ
ィ処理における解像度が向上する。
エッチングマスクとして導電材層を選択的にエッチング
すると、エッチングマスクに対する選択比が向上するた
め、レジストの薄膜化が可能となり、フォトリソグラフ
ィ処理における解像度が向上する。
【００４４】さらに、レジスト層を除去した後の窒化シ
リコン膜をエッチングマスクとして導電材層を選択的に
エッチングすると、ＳｉＯ2 等の下地膜に対する選択比
が向上し、ゲート絶縁膜等の膜減りを防止することがで
きる。
リコン膜をエッチングマスクとして導電材層を選択的に
エッチングすると、ＳｉＯ2 等の下地膜に対する選択比
が向上し、ゲート絶縁膜等の膜減りを防止することがで
きる。
【図１】 この発明の一実施例に係る配線形成法におけ
る窒化シリコン膜形成工程を示す基板断面図である。
る窒化シリコン膜形成工程を示す基板断面図である。
【図２】 図１の工程に続くレジストパターン形成工程
を示す基板断面図である。
を示す基板断面図である。
【図３】 図２の工程に続く窒化シリコン膜エッチング
工程を示す基板断面図である。
工程を示す基板断面図である。
【図４】 図３の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図５】 図３の工程に続くレジスト除去工程を示す基
板断面図である。
板断面図である。
【図６】 図５の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図７】 図２の工程で導電材層をポリＳｉ層としてレ
ジスト層を露光する場合について反射率の窒化シリコン
膜厚依存性を示すグラフである。
ジスト層を露光する場合について反射率の窒化シリコン
膜厚依存性を示すグラフである。
【図８】 図２の工程で導電材層をＷＳｉ2 層としてレ
ジスト層を露光する場合について反射率の窒化シリコン
膜厚依存性を示すグラフである。
ジスト層を露光する場合について反射率の窒化シリコン
膜厚依存性を示すグラフである。
【図９】 図２の工程で導電材層をＡｌ層としてレジス
ト層を露光する場合について反射率の窒化シリコン膜厚
依存性を示すグラフである。
ト層を露光する場合について反射率の窒化シリコン膜厚
依存性を示すグラフである。
【図１０】 エッチングマスクとしてレジスト層のみを
用いた場合についてエッチング状況を示す基板断面図で
ある。
用いた場合についてエッチング状況を示す基板断面図で
ある。
【図１１】 エッチングマスクとしてレジスト及び窒化
シリコンの積層を用いた場合についてエッチング状況を
示す基板断面図である。
シリコンの積層を用いた場合についてエッチング状況を
示す基板断面図である。
【図１２】 従来のレジスト露光工程を示す基板断面図
である。
である。
【図１３】 図１２の工程の後レジスト現像処理を経た
基板を示す上面図である。
基板を示す上面図である。
【図１４】 図１３のＸ−Ｘ’線に沿う断面図である。
【図１５】 図１３のＹ−Ｙ’線に沿う断面図である。
【図１６】 染料入りレジストを用いる従来技術を示す
基板断面図である。
基板断面図である。
【図１７】 反射防止膜を用いる従来技術を示す基板断
面図である。
面図である。
１０：半導体基板、１２：絶縁膜、１４Ａ，１４：導電
材層、１６Ａ，１６：窒化シリコン膜、１８Ａ，１８：
レジスト層。
材層、１６Ａ，１６：窒化シリコン膜、１８Ａ，１８：
レジスト層。
Claims (3)
- 【請求項１】少なくとも表面が光反射性を有する導電材
層と、この導電材層の表面に被着された反射防止膜とを
有する配線をそなえた半導体装置において、 前記反射防止膜を窒化シリコン膜で構成したことを特徴
とする半導体装置。 - 【請求項２】基板の絶縁性表面の上に少なくとも表面が
光反射性を有する導電材層を形成する工程と、 前記導電材層の表面に反射防止用の窒化シリコン膜を被
着する工程と、 前記窒化シリコン膜の上にレジスト層を被着した後この
レジスト層にフォトリソグラフィ処理を施すことにより
所望の配線パターンに対応して前記レジスト層を残存さ
せる工程と、 前記レジスト層の残存部をエッチングマスクとして前記
窒化シリコン膜を選択的にエッチングすることにより前
記配線パターンに対応して前記窒化シリコン膜を残存さ
せる工程と、 前記レジスト層の残存部及び前記窒化シリコン膜の残存
部をエッチングマスクとして前記導電材層を選択的にエ
ッチングすることにより前記導電材層の残存部からなる
配線層を形成する工程とを含む半導体装置の製法。 - 【請求項３】基板の絶縁性表面の上に少なくとも表面が
光反射性を有する導電材層を形成する工程と、 前記導電材層の表面に反射防止用の窒化シリコン膜を被
着する工程と、 前記窒化シリコン膜の上にレジスト層を被着した後この
レジスト層にフォトリソグラフィ処理を施すことにより
所望の配線パターンに対応して前記レジスト層を残存さ
せる工程と、 前記レジスト層の残存部をエッチングマスクとして前記
窒化シリコン膜を選択的にエッチングすることにより前
記配線パターンに対応して前記窒化シリコン膜を残存さ
せる工程と、 前記レジスト層の残存部を除去した後前記窒化シリコン
膜の残存部をエッチングマスクとして前記導電材層を選
択的にエッチングすることにより前記導電材層の残存部
からなる配線層を形成する工程とを含む半導体装置の製
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309590A JPH06140396A (ja) | 1992-10-23 | 1992-10-23 | 半導体装置とその製法 |
| US08/455,480 US5707883A (en) | 1992-10-23 | 1995-05-31 | Method for manufacturing a semiconductor device using antireflection coating |
| US08/891,188 US5998300A (en) | 1992-10-23 | 1997-07-10 | Method of manufacturing a semiconductor device using antireflection coating |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4309590A JPH06140396A (ja) | 1992-10-23 | 1992-10-23 | 半導体装置とその製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140396A true JPH06140396A (ja) | 1994-05-20 |
Family
ID=17994868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4309590A Pending JPH06140396A (ja) | 1992-10-23 | 1992-10-23 | 半導体装置とその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5707883A (ja) |
| JP (1) | JPH06140396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0932190A1 (en) * | 1997-12-30 | 1999-07-28 | International Business Machines Corporation | Method of plasma etching the tungsten silicide layer in the gate conductor stack formation |
| JP2015088585A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09129732A (ja) * | 1995-10-31 | 1997-05-16 | Nec Corp | 半導体装置の製造方法 |
| JPH09139429A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の製造方法 |
| US5811350A (en) * | 1996-08-22 | 1998-09-22 | Micron Technology, Inc. | Method of forming contact openings and an electronic component formed from the same and other methods |
| TW399266B (en) * | 1997-02-04 | 2000-07-21 | Winbond Electronics Corp | Method for etching contact windows |
| JP3120750B2 (ja) * | 1997-03-14 | 2000-12-25 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5994228A (en) * | 1997-04-11 | 1999-11-30 | Vanguard International Semiconductor Corporation | Method of fabricating contact holes in high density integrated circuits using taper contact and self-aligned etching processes |
| TW399234B (en) | 1997-07-02 | 2000-07-21 | Yamaha Corp | Wiring forming method |
| US5847463A (en) | 1997-08-22 | 1998-12-08 | Micron Technology, Inc. | Local interconnect comprising titanium nitride barrier layer |
| US6183655B1 (en) | 1997-09-19 | 2001-02-06 | Applied Materials, Inc. | Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon |
| US6074959A (en) * | 1997-09-19 | 2000-06-13 | Applied Materials, Inc. | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide |
| US6027959A (en) * | 1997-12-18 | 2000-02-22 | Advanced Micro Devices, Inc. | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process |
| JP3003657B2 (ja) * | 1997-12-24 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6156613A (en) * | 1998-03-02 | 2000-12-05 | Texas Instruments - Acer Incorporated | Method to form MOSFET with an elevated source/drain |
| DE19816219C1 (de) * | 1998-04-09 | 1999-09-23 | Siemens Ag | Halbleiterbauelement |
| US6906370B1 (en) | 1998-04-09 | 2005-06-14 | Infineon Technologies Ag | Semiconductor component having a material reinforced contact area |
| US6221776B1 (en) * | 1998-05-05 | 2001-04-24 | Cypress Semiconductor Corp. | Anti-reflective coating used as a disposable etch stop |
| US6117742A (en) * | 1998-05-15 | 2000-09-12 | Advanced Micro Devices, Inc. | Method for making a high performance transistor |
| US6297170B1 (en) * | 1998-06-23 | 2001-10-02 | Vlsi Technology, Inc. | Sacrificial multilayer anti-reflective coating for mos gate formation |
| DE19828969A1 (de) | 1998-06-29 | 1999-12-30 | Siemens Ag | Verfahren zur Herstellung von Halbleiterbauelementen |
| US6261948B1 (en) | 1998-07-31 | 2001-07-17 | Micron Technology, Inc. | Method of forming contact openings |
| US6380023B2 (en) * | 1998-09-02 | 2002-04-30 | Micron Technology, Inc. | Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits |
| US6165855A (en) * | 1998-12-04 | 2000-12-26 | Advanced Micro Devices, Inc. | Antireflective coating used in the fabrication of microcircuit structures in 0.18 micron and smaller technologies |
| US6074905A (en) * | 1998-12-28 | 2000-06-13 | Taiwan Semiconductor Manufacturing Company | Formation of a thin oxide protection layer at poly sidewall and area surface |
| US6410210B1 (en) * | 1999-05-20 | 2002-06-25 | Philips Semiconductors | Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides |
| US6824879B2 (en) | 1999-06-10 | 2004-11-30 | Honeywell International Inc. | Spin-on-glass anti-reflective coatings for photolithography |
| CA2374944A1 (en) * | 1999-06-10 | 2000-12-21 | Nigel Hacker | Spin-on-glass anti-reflective coatings for photolithography |
| JP2000353804A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6326601B1 (en) * | 1999-07-19 | 2001-12-04 | Agilent Technologies, Inc. | Optical barrier |
| JP3457277B2 (ja) * | 1999-12-15 | 2003-10-14 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| CN1358329A (zh) * | 2000-01-20 | 2002-07-10 | 皇家菲利浦电子有限公司 | 镶嵌结构及其制作方法 |
| US6261967B1 (en) * | 2000-02-09 | 2001-07-17 | Infineon Technologies North America Corp. | Easy to remove hard mask layer for semiconductor device fabrication |
| US20020139303A1 (en) * | 2001-02-01 | 2002-10-03 | Shunpei Yamazaki | Deposition apparatus and deposition method |
| KR100410980B1 (ko) * | 2001-04-24 | 2003-12-18 | 삼성전자주식회사 | 반도체 소자의 셀프얼라인 콘택패드 형성방법 |
| US6844235B1 (en) * | 2001-07-31 | 2005-01-18 | Cypress Semiconductor Corporation | Reticle repeater monitor wafer and method for verifying reticles |
| WO2003044600A1 (en) * | 2001-11-15 | 2003-05-30 | Honeywell International Inc. | Spin-on anti-reflective coatings for photolithography |
| WO2004027850A1 (en) * | 2002-09-20 | 2004-04-01 | Honeywell International, Inc. | Interlayer adhesion promoter for low k materials |
| US8053159B2 (en) | 2003-11-18 | 2011-11-08 | Honeywell International Inc. | Antireflective coatings for via fill and photolithography applications and methods of preparation thereof |
| US7129140B2 (en) * | 2004-03-11 | 2006-10-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming polysilicon gate structures with specific edge profiles for optimization of LDD offset spacing |
| US20060255315A1 (en) * | 2004-11-19 | 2006-11-16 | Yellowaga Deborah L | Selective removal chemistries for semiconductor applications, methods of production and uses thereof |
| US8642246B2 (en) * | 2007-02-26 | 2014-02-04 | Honeywell International Inc. | Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof |
| US8557877B2 (en) | 2009-06-10 | 2013-10-15 | Honeywell International Inc. | Anti-reflective coatings for optically transparent substrates |
| US20110079580A1 (en) * | 2009-10-07 | 2011-04-07 | Texas Instruments Incorporated | Lower chamber heaters for improved etch processes |
| US8864898B2 (en) | 2011-05-31 | 2014-10-21 | Honeywell International Inc. | Coating formulations for optical elements |
| EP3194502A4 (en) | 2015-04-13 | 2018-05-16 | Honeywell International Inc. | Polysiloxane formulations and coatings for optoelectronic applications |
| CN107799417B (zh) * | 2016-08-29 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241125A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置の製造方法 |
| JPH02144916A (ja) * | 1988-11-26 | 1990-06-04 | Sony Corp | 金属配線パターン形成方法 |
| JPH04144230A (ja) * | 1990-10-05 | 1992-05-18 | Nippon Steel Corp | 半導体装置及びその製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5877228A (ja) * | 1981-11-02 | 1983-05-10 | Hitachi Ltd | フオトエツチング方法 |
| US4820611A (en) * | 1987-04-24 | 1989-04-11 | Advanced Micro Devices, Inc. | Titanium nitride as an antireflection coating on highly reflective layers for photolithography |
| NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| US4966870A (en) * | 1988-04-14 | 1990-10-30 | International Business Machines Corporation | Method for making borderless contacts |
| US4857142A (en) * | 1988-09-22 | 1989-08-15 | Fsi International, Inc. | Method and apparatus for controlling simultaneous etching of front and back sides of wafers |
| US5429070A (en) * | 1989-06-13 | 1995-07-04 | Plasma & Materials Technologies, Inc. | High density plasma deposition and etching apparatus |
| US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
| JPH03156927A (ja) * | 1989-10-24 | 1991-07-04 | Hewlett Packard Co <Hp> | アルミ・メタライゼーションのパターン形成方法 |
| JPH0432227A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | コンタクトホール形成方法 |
| US5231053A (en) * | 1990-12-27 | 1993-07-27 | Intel Corporation | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device |
| US5160407A (en) * | 1991-01-02 | 1992-11-03 | Applied Materials, Inc. | Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer |
| EP0499433B1 (en) * | 1991-02-12 | 1998-04-15 | Matsushita Electronics Corporation | Semiconductor device with improved reliability wiring and method of its fabrication |
| US5338398A (en) * | 1991-03-28 | 1994-08-16 | Applied Materials, Inc. | Tungsten silicide etch process selective to photoresist and oxide |
| JP2921773B2 (ja) * | 1991-04-05 | 1999-07-19 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| JP2811131B2 (ja) * | 1991-04-26 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| JP3371143B2 (ja) * | 1991-06-03 | 2003-01-27 | ソニー株式会社 | ドライエッチング方法 |
| JPH0555130A (ja) * | 1991-08-25 | 1993-03-05 | Sony Corp | 半導体装置の製造方法 |
| US5298463A (en) * | 1991-08-30 | 1994-03-29 | Micron Technology, Inc. | Method of processing a semiconductor wafer using a contact etch stop |
| US5658425A (en) * | 1991-10-16 | 1997-08-19 | Lam Research Corporation | Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer |
| US5219783A (en) * | 1992-03-20 | 1993-06-15 | Texas Instruments Incorporated | Method of making semiconductor well structure |
| JP2755035B2 (ja) * | 1992-03-28 | 1998-05-20 | ヤマハ株式会社 | 多層配線形成法 |
| US5286344A (en) * | 1992-06-15 | 1994-02-15 | Micron Technology, Inc. | Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride |
| US5403781A (en) * | 1992-07-17 | 1995-04-04 | Yamaha Corporation | Method of forming multilayered wiring |
| US5451543A (en) * | 1994-04-25 | 1995-09-19 | Motorola, Inc. | Straight sidewall profile contact opening to underlying interconnect and method for making the same |
-
1992
- 1992-10-23 JP JP4309590A patent/JPH06140396A/ja active Pending
-
1995
- 1995-05-31 US US08/455,480 patent/US5707883A/en not_active Expired - Lifetime
-
1997
- 1997-07-10 US US08/891,188 patent/US5998300A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241125A (ja) * | 1988-03-23 | 1989-09-26 | Sony Corp | 半導体装置の製造方法 |
| JPH02144916A (ja) * | 1988-11-26 | 1990-06-04 | Sony Corp | 金属配線パターン形成方法 |
| JPH04144230A (ja) * | 1990-10-05 | 1992-05-18 | Nippon Steel Corp | 半導体装置及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0932190A1 (en) * | 1997-12-30 | 1999-07-28 | International Business Machines Corporation | Method of plasma etching the tungsten silicide layer in the gate conductor stack formation |
| JP2015088585A (ja) * | 2013-10-30 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5998300A (en) | 1999-12-07 |
| US5707883A (en) | 1998-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06140396A (ja) | 半導体装置とその製法 | |
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| US20040051183A1 (en) | Method of forming self-aligned contact structure with locally etched gate conductive layer | |
| JPH05275541A (ja) | 多層配線形成法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| JP3209169B2 (ja) | ゲート電極の形成方法 | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| JP3316407B2 (ja) | 半導体装置の製造方法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| JP2000150632A (ja) | 半導体装置の製造方法 | |
| JPH09321053A (ja) | 半導体装置及びその製造方法 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| KR100505407B1 (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| JPH03200330A (ja) | 半導体装置の製造方法 | |
| KR100435785B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| US6881678B2 (en) | Method for forming a dual damascene structure in a semiconductor device | |
| JP4641573B2 (ja) | ドライエッチング方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JP3104441B2 (ja) | 半導体装置とその製法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0864580A (ja) | 半導体装置の製造方法 |