JPH0582708A - Lead frame and manufacture thereof - Google Patents

Lead frame and manufacture thereof

Info

Publication number
JPH0582708A
JPH0582708A JP3243542A JP24354291A JPH0582708A JP H0582708 A JPH0582708 A JP H0582708A JP 3243542 A JP3243542 A JP 3243542A JP 24354291 A JP24354291 A JP 24354291A JP H0582708 A JPH0582708 A JP H0582708A
Authority
JP
Japan
Prior art keywords
lead frame
lead
island
terminal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3243542A
Other languages
Japanese (ja)
Inventor
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP3243542A priority Critical patent/JPH0582708A/en
Publication of JPH0582708A publication Critical patent/JPH0582708A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To increase the number of pins for a lead frame main body, reduce inner lead spans and enhance heat emission performance. CONSTITUTION:A lead terminal of a second lead frame which is thinner than a first lead frame is joined to an inland 1 on the first lead frame by way of an insulating material 3 while electric continuity is established across the lead terminal of the second lead frame and the inner lead of the first lead frame 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、中心部に形成されたア
イランド、およびアイランドの周囲に形成されたインナ
ーリードから成り、IC,LSI等の半導体集積回路の
実装に用いられるリードフレームおよびその製造方法に
係り、特にリードフレーム本体の多ピン化、およびイン
ナーリード部の狭ピッチ化を図ると共に、放熱性能を著
しく向上させ得るようにしたリードフレームおよびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention comprises a lead frame used for mounting a semiconductor integrated circuit such as an IC and an LSI, which is composed of an island formed in the center and inner leads formed around the island, and its manufacture. More particularly, the present invention relates to a lead frame and a method for manufacturing the same, which are capable of increasing the number of pins of the lead frame body and narrowing the pitch of the inner lead portions and significantly improving the heat dissipation performance.

【0002】[0002]

【従来の技術】一般に、IC,LSI等の半導体集積回
路の実装には、リードフレームが多く用いられている。
このリードフレームは、通常、中心部に形成されたアイ
ランドと、アイランドの周囲に形成されたインナーリー
ドとから成っている。
2. Description of the Related Art Generally, lead frames are often used for mounting semiconductor integrated circuits such as ICs and LSIs.
The lead frame is usually composed of an island formed in the center and inner leads formed around the island.

【0003】すなわち、従来のリードフレームは、その
材質としては、低熱膨張係数合金であるFe−Ni合金
(Ni:42〜50.5wt%程度、42合金が代表
的)や、Fe−Ni−Co合金(コバール合金、Ni:
29wt%−Co:17wt%程度)、Cu系合金等、
多くの合金の種類がある。そして、その構成は図6に示
すような断面形状であり、アイランド1と、アイランド
1の周囲に形成されたインナーリード2との、金属板の
みから成りたっている。
That is, the conventional lead frame has a low thermal expansion coefficient alloy such as Fe-Ni alloy (Ni: about 42-50.5 wt%, 42 alloy is typical) or Fe-Ni-Co. Alloy (Kovar alloy, Ni:
29 wt% -Co: about 17 wt%), Cu-based alloys, etc.
There are many alloy types. The structure thereof has a cross-sectional shape as shown in FIG. 6, and is composed of only the metal plate of the island 1 and the inner leads 2 formed around the island 1.

【0004】ところで、この種のリードフレームは、そ
の製造工程、搬送、その後の半導体集積回路の実装プロ
セスといった工程での変形を防止する目的から、ある程
度の剛性を得るために、金属板に適度の厚みが必要とさ
れる。
By the way, this type of lead frame is suitable for a metal plate in order to obtain a certain degree of rigidity in order to prevent deformation in the manufacturing process, transportation, and subsequent processes such as a semiconductor integrated circuit mounting process. Thickness is required.

【0005】また、リードフレームの形状パターニング
は、プレス加工法、すなわち所望のパターンを有する金
型を用いて、金属板をプレスによる打ち抜き加工によっ
て得る方法、あるいはエッチングによる加工法、すなわ
ち金属板上にフォトレジストをコーティングし、所望の
パターンを有するマスクを用いて露光し、次に現像を行
なってフォトレジスト膜をパターニングした後、エッチ
ング液にて金属板を腐食させることにより形状パターニ
グを得る方法で製造される。
Further, the patterning of the shape of the lead frame is performed by a press working method, that is, a method of obtaining a metal plate by punching with a press using a die having a desired pattern, or a working method by etching, that is, a method of forming a metal plate on a metal plate. Manufactured by the method of obtaining a shape patterning by coating a photoresist, exposing using a mask having a desired pattern, then developing and patterning the photoresist film, and then corroding the metal plate with an etching solution. To be done.

【0006】一方、最近では、半導体集積回路、特に特
定用途向け半導体集積回路のような多機能を有する半導
体集積回路の分野では、高集積化に伴なって端子数が増
加する傾向にある。これに対して、その半導体集積回路
チップは、従来と比較して大型化の傾向にはあるもの
の、その絶対的なサイズの面からの制約を受けているこ
とから、高精細化が進んできている。また、多機能化、
高集積化、高精細化、および高速処理化の要求に伴な
い、半導体集積回路からの発熱量の増大の問題から、そ
の放熱対策も切実に望まれてきている。
On the other hand, in recent years, in the field of semiconductor integrated circuits having a multi-function such as semiconductor integrated circuits, especially semiconductor integrated circuits for specific purposes, the number of terminals tends to increase with higher integration. On the other hand, the semiconductor integrated circuit chip tends to be larger than the conventional one, but is restricted in terms of its absolute size, so that high definition is progressing. There is. Also, multi-functionalization,
Along with the demand for higher integration, higher definition, and higher speed processing, the problem of increased heat generation from the semiconductor integrated circuit has led to urgent demand for heat dissipation measures.

【0007】このように、半導体集積回路の多機能化、
高集積化、高精細化、および高速処理化に伴なう、多端
子化や狭ピッチ化が進むにつれて、それに対応するリー
ドフレームにも、本体の多ピン化、インナーリード部の
狭ピッチ化、および放熱性の向上の要求が高まってきて
いる。
In this way, the multifunctionalization of the semiconductor integrated circuit,
As the number of terminals and the pitch of pitches have been narrowed due to higher integration, higher definition, and higher processing speed, the corresponding lead frame has more pins of the main body and narrower pitch of the inner lead parts. And the demand for improvement of heat dissipation is increasing.

【0008】しかしながら、前述したようなプレス加工
法については、金型の設計や製造、およびプレス技術等
の問題から、これらへの対応はもう限界に突き当たって
きている。
However, with respect to the above-mentioned press working method, due to problems such as mold design and manufacturing, press technology, etc., it has already reached its limit.

【0009】また、エッチングによる加工法について
も、ウエットエッチングを用いることにより発生するサ
イドエッチの問題から、現在の技術では、厚さ0.15
0mmの42合金の場合で、インナーリードは最小0.2
00mm(リード幅は最小0.100mm)と言われてお
り、すでに述べた最近の市場動向からくる技術的要求に
対応するところの、リードフレーム本体の多ピン化、イ
ンナーリード部の狭ピッチ化が、もはや限界となってき
ている。
Also, regarding the processing method by etching, the thickness of 0.15 is used in the present technology because of the problem of side etching caused by using wet etching.
In the case of 0 mm 42 alloy, the inner lead has a minimum of 0.2
It is said that the lead frame body has a large number of pins and the inner lead portion has a narrow pitch, which is said to be 00 mm (the lead width is 0.100 mm minimum), which meets the technical requirements due to the recent market trends already mentioned. , It is already the limit.

【0010】さらに、放熱性能の向上の問題について
も、現在のリードフレームの構造、アイランドの大きさ
では、その放熱能力が低すぎる等の問題があった。
Further, regarding the problem of improving the heat dissipation performance, there is a problem that the heat dissipation capacity is too low with the current structure of the lead frame and the size of the island.

【0011】[0011]

【発明が解決しようとする課題】以上のように、従来の
リードフレームにおいては、半導体集積回路の多機能
化、高集積化、高精細化、および高速処理化という、市
場動向に伴なう要求に十分に対応することができず、リ
ードフレーム本体の多ピン化、およびインナーリード部
の狭ピッチ化を実現できないばかりでなく、放熱性能も
低いという問題があった。
As described above, in the conventional lead frame, there is a demand for the multi-functionality, high integration, high definition, and high speed processing of the semiconductor integrated circuit, which accompanies the market trend. There is a problem in that the heat dissipation performance is low, in addition to the fact that the lead frame body cannot have a large number of pins and the inner lead portions cannot have a narrow pitch.

【0012】本発明は、上記のような問題点を解決する
ために成されたものであり、その目的は、リードフレー
ム本体の多ピン化、およびインナーリード部の狭ピッチ
化を図ると共に、放熱性能を著しく向上させることが可
能な極めて信頼性の高いリードフレームおよびその製造
方法を提供することにある。
The present invention has been made to solve the above problems, and its purpose is to increase the number of pins in the lead frame body and to narrow the pitch of the inner lead portions, and at the same time, to dissipate heat. An object of the present invention is to provide an extremely reliable lead frame capable of remarkably improving performance and a manufacturing method thereof.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
めに、まず、請求項1に記載の発明では、中心部に形成
されたアイランド、および当該アイランドの周囲に形成
されたインナーリードから成り、IC,LSI等の半導
体集積回路の実装に用いられるリードフレームにおい
て、第1のリードフレームのアイランド上に、絶縁体を
介して、第1のリードフレームの厚みよりも薄い第2の
リードフレームのリード端子を接合し、第2のリードフ
レームのリード端子と、第1のリードフレームのインナ
ーリードとを電気的に導通させるようにしている。
In order to achieve the above-mentioned object, first of all, in the invention described in claim 1, an island formed in the central portion and inner leads formed around the island are formed. In a lead frame used for mounting a semiconductor integrated circuit such as an IC, an LSI, etc., a second lead frame thinner than the first lead frame is formed on an island of the first lead frame through an insulator. The lead terminals are joined to electrically connect the lead terminals of the second lead frame and the inner leads of the first lead frame.

【0014】また、請求項3に記載の発明では、中心部
に形成されたアイランド、および当該アイランドの周囲
に形成されたインナーリードから成り、IC,LSI等
の半導体集積回路の実装に用いられるリードフレームを
製造する方法において、第1のリードフレームのアイラ
ンド上に、絶縁体を接合させる工程と、第1のリードフ
レームのアイランド上に絶縁体を介して第2のリードフ
レームのリード端子を接合させる工程と、第2のリード
フレームのリード端子を、アイランド端部にて切断する
工程と、第2のリードフレームのリード端子と、第1の
リードフレームのインナーリードとを電気的に導通させ
る工程とから成っている。
According to the third aspect of the invention, a lead is used for mounting a semiconductor integrated circuit such as an IC or LSI, which is composed of an island formed in the center and inner leads formed around the island. In a method of manufacturing a frame, a step of joining an insulator on the island of the first lead frame, and joining a lead terminal of a second lead frame on the island of the first lead frame via the insulator A step of cutting the lead terminal of the second lead frame at the island end, and a step of electrically connecting the lead terminal of the second lead frame and the inner lead of the first lead frame. Made of.

【0015】ここで、特に第2のリードフレームのリー
ド端子と第1のリードフレームのインナーリードとを、
ワイヤーボンディングにより導通させるようにしてい
る。
Here, in particular, the lead terminals of the second lead frame and the inner leads of the first lead frame are
It is made to conduct by wire bonding.

【0016】[0016]

【作用】従って、本発明のリードフレームおよびその製
造方法においては、第1のリードフレームのアイランド
上に、絶縁体を介して、第1のリードフレーム材の厚み
よりも薄い第2のリードフレームのリード端子を接合す
ることにより、リードフレーム本体の多ピン化、インナ
ーリード部の狭ピッチ化、および放熱性能の向上に、容
易に対応することができる。
Therefore, in the lead frame and the manufacturing method thereof according to the present invention, the second lead frame thinner than the first lead frame material is formed on the island of the first lead frame through the insulator. By joining the lead terminals, it is possible to easily cope with an increase in the number of pins of the lead frame body, a narrower pitch of the inner lead portions, and an improvement in heat dissipation performance.

【0017】また、第2のリードフレームの厚みは、第
1のリードフレームの厚みよりも充分に薄いので、エッ
チングを行なう際のサイドエッチの影響が少なく、パタ
ーニングの寸法精度のコントロールが容易に向上でき、
このことから多ピン化およびインナーリード部の狭ピッ
チ化が可能となる。
Further, since the thickness of the second lead frame is sufficiently smaller than the thickness of the first lead frame, the influence of side etching during etching is small, and the dimensional accuracy of patterning can be easily controlled. You can
From this, it becomes possible to increase the number of pins and to narrow the pitch of the inner lead portions.

【0018】また第2のリードフレームから得られるリ
ード端子は絶縁体を介してアイランドにより保持されて
いることにより、半導体集積回路の実装プロセスといっ
た工程での変形の心配は極めて少ない。
Further, since the lead terminal obtained from the second lead frame is held by the island via the insulator, there is little fear of deformation in the process such as the mounting process of the semiconductor integrated circuit.

【0019】さらに、従来のリードフレームのアイラン
ドの大きさに比べて、本発明のリードフレームのアイラ
ンドに保持させるリード端子の分だけ、アイランドの大
きさを広げられることにより、放熱性能を向上すること
ができる。
Further, as compared with the size of the island of the conventional lead frame, the size of the island can be expanded by the size of the lead terminals held by the island of the lead frame of the present invention, thereby improving the heat dissipation performance. You can

【0020】[0020]

【実施例】以下、本発明の一実施例について図面を参照
して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.

【0021】図1は本発明によるリードフレームの構成
例を示す部分断面図である。
FIG. 1 is a partial sectional view showing a structural example of a lead frame according to the present invention.

【0022】すなわち、本実施例のリードフレームは、
図1に示すように、第1のリードフレームのアイランド
1上に、絶縁体3を介して、第1のリードフレームの厚
みよりも薄い第2のリードフレームのリード端子4を接
合し、この第2のリードフレームのリード端子4と、第
1のリードフレームのインナーリード2とを、ワイヤー
ボンディング5により電気的に導通させる構成としてい
る。
That is, the lead frame of this embodiment is
As shown in FIG. 1, a lead terminal 4 of a second lead frame, which is thinner than the thickness of the first lead frame, is bonded onto the island 1 of the first lead frame through an insulator 3, The lead terminal 4 of the second lead frame and the inner lead 2 of the first lead frame are electrically connected by the wire bonding 5.

【0023】次に、本実施例のリードフレームの作製の
具体的な方法について、図2ないし図5を用いて説明す
る。
Next, a specific method for manufacturing the lead frame of this embodiment will be described with reference to FIGS.

【0024】まず、厚さ0.150mmの42合金を用
い、その両面に、例えば東京応化工業(株)製のネガレ
ジストPMER(商品名)を浸漬塗布し、所望のパター
ンを有するマスクを用いて、露光し現像を行ない、しか
る後にエッチング法により、アウターリードピッチ0.
300mm(リード幅0.150mm)、およびインナーリ
ードピッチ0.200mm(リード幅0.100mm)で、
360ピンの第1のリードフレーム6を作製する(図
2)。ここで、エッチング液としては、塩化第二鉄液
(液温40℃、濃度665g/l)を用いた。
First, a 0.150 mm-thick 42 alloy was used, and a negative resist PMER (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd. was dip-coated on both surfaces of the 42 alloy, and a mask having a desired pattern was used. , Exposure and development are performed, and then the outer lead pitch of 0.
With 300 mm (lead width 0.150 mm) and inner lead pitch 0.200 mm (lead width 0.100 mm),
The first lead frame 6 having 360 pins is manufactured (FIG. 2). Here, a ferric chloride solution (solution temperature 40 ° C., concentration 665 g / l) was used as the etching solution.

【0025】次に、幅35mm・厚さ0.070mmの42
合金テープを用い、金型にて両サイドを打ち抜き、位置
合わせとなるスプロケットホール7を設け、そのスプロ
ケットホール7にて位置合わせを行ない、42合金テー
プの両面に、例えば東京応化工業(株)製のネガレジス
トPMER(商品名)を浸漬塗布し、所望のパターンを
有するマスクを用いて、露光し現像を行ない、しかる後
にエッチング法により、アウターリードピッチ0.20
0mm(リード幅0.100mm)、およびインナーリード
ピッチ0.150mm(リード幅0.080mm)で、36
0ピンの第2のリードフレーム8を作製する(図3)。
ここで、エッチング液としては、塩化第二鉄液(液温4
0℃、濃度665g/l)を用いた。
Next, 42 having a width of 35 mm and a thickness of 0.070 mm is used.
Using alloy tape, punch out both sides with a die, provide sprocket holes 7 for alignment, and perform alignment in the sprocket holes 7, and make both sides of 42 alloy tape, for example, by Tokyo Ohka Kogyo Co., Ltd. Negative resist PMER (trade name) is applied by dipping, exposure and development are performed using a mask having a desired pattern, and then an outer lead pitch of 0.20 is obtained by an etching method.
0 mm (lead width 0.100 mm) and inner lead pitch 0.150 mm (lead width 0.080 mm), 36
A second lead frame 8 having 0 pins is produced (FIG. 3).
Here, the etching liquid is ferric chloride liquid (liquid temperature 4
0 ° C., concentration 665 g / l) was used.

【0026】次に、厚さ20μm のポリイミドフィルム
9の両面に、厚さ18μm のエポキシ系接着剤10が設
けられた接着体を用い、ガイドホールおよびスプロケッ
トホールにて位置合わせを行ない、第1のリードフレー
ム6と第2のリードフレーム8とを、第1のリードフレ
ーム6のアイランド6A上にて接合させ、このアイラン
ド6Aからはみ出した第2のリードフレーム8のリード
端子8Aを、金型11にて切断する(図4、図5)。
Next, using an adhesive body in which the epoxy adhesive 10 having a thickness of 18 μm is provided on both surfaces of the polyimide film 9 having a thickness of 20 μm, alignment is performed in the guide hole and the sprocket hole, and the first adhesive is used. The lead frame 6 and the second lead frame 8 are bonded on the island 6A of the first lead frame 6, and the lead terminals 8A of the second lead frame 8 protruding from the island 6A are connected to the mold 11. And cut (Figs. 4 and 5).

【0027】しかる後に、第2のリードフレーム8のリ
ード端子8Aの表面処理を行なった後、第2のリードフ
レーム8のリード端子8Aと、第1のリードフレーム6
のインナーリード6Bとを、図示しないワイヤーボンデ
ィングにより電気的に導通させる。
Thereafter, after the surface treatment of the lead terminals 8A of the second lead frame 8 is performed, the lead terminals 8A of the second lead frame 8 and the first lead frame 6 are formed.
The inner leads 6B are electrically connected by wire bonding (not shown).

【0028】以上により、リードフレーム本体の多ピン
化、インナーリード部の狭ピッチ化、および放熱性能の
要求に容易に対応できるリードフレームを作製すること
ができた。
As described above, it is possible to manufacture a lead frame which can easily meet the demands for increased pin count of the lead frame body, narrowed pitch of the inner lead portions, and heat dissipation performance.

【0029】上述したように、本実施例では、第1のリ
ードフレームのアイランド1上に、絶縁体3を介して、
第1のリードフレームの厚みよりも薄い第2のリードフ
レームのリード端子4を接合し、この第2のリードフレ
ームのリード端子4と、第1のリードフレームのインナ
ーリード2とを電気的に導通させるようにしたものであ
る。
As described above, in this embodiment, on the island 1 of the first lead frame, with the insulator 3 interposed,
The lead terminals 4 of the second lead frame, which are thinner than the thickness of the first lead frame, are joined to electrically connect the lead terminals 4 of the second lead frame and the inner leads 2 of the first lead frame. It was made to let.

【0030】従って、次のような種々の効果が得られる
ものである。
Therefore, the following various effects can be obtained.

【0031】(a)第1のリードフレームのアイランド
1上に、絶縁体3を介して、第1のリードフレームの厚
みよりも薄い第2のリードフレームのリード端子4を接
合しているので、リードフレーム本体の多ピン化、およ
びインナーリード部の狭ピッチ化を図ることが可能とな
る。
(A) Since the lead terminal 4 of the second lead frame, which is thinner than the thickness of the first lead frame, is bonded onto the island 1 of the first lead frame via the insulator 3, It is possible to increase the number of pins in the lead frame body and to reduce the pitch of the inner lead portions.

【0032】(b)第2のリードフレーム材の厚みは、
第1のリードフレーム材の厚みよりも充分に薄いので、
エッチングを行なう際のサイドエッチの影響が少なく、
したがってパターニングの寸法精度のコントロールが容
易にできるようになり、リードフレーム本体の多ピン
化、およびインナーリード部の狭ピッチ化を図ることが
可能となる。
(B) The thickness of the second lead frame material is
Since it is sufficiently thinner than the thickness of the first lead frame material,
There is little effect of side etching when etching,
Therefore, it becomes possible to easily control the dimensional accuracy of patterning, and it is possible to increase the number of pins in the lead frame body and narrow the pitch of the inner lead portions.

【0033】(c)第2のリードフレームから得られる
リード端子4は、絶縁体3を介して第1のリードフレー
ムのアイランド1により保持されているので、半導体集
積回路の実装プロセスといった工程での変形の心配は極
めて少ない。
(C) Since the lead terminal 4 obtained from the second lead frame is held by the island 1 of the first lead frame via the insulator 3, it can be used in a process such as a semiconductor integrated circuit mounting process. There is little concern about deformation.

【0034】(d)従来のリードフレームのアイランド
の大きさに比べて、本実施例のアイランド1に保持させ
るリード端子4の分だけ、アイランド1の大きさを広げ
られるので、放熱性能を著しく向上させることが可能と
なる。
(D) Since the size of the island 1 can be expanded by the size of the lead terminal 4 held by the island 1 of this embodiment, the size of the island can be increased compared with the size of the island of the conventional lead frame. It becomes possible.

【0035】以上により、半導体集積回路の多機能化、
高集積化、高精細化、および高速処理化という、市場動
向に伴なう要求に十分に対応することができる。
From the above, the multifunctionalization of the semiconductor integrated circuit,
It is possible to sufficiently meet the demands associated with market trends such as high integration, high definition, and high speed processing.

【0036】尚、上記実施例では、第2のリードフレー
ム材として、厚さ0.070mmの42合金を使用した
が、リードフレームの製造工程においては、42合金の
場合には、0.050mmが限界とされている。また、リ
ードフレームの材質としては、別の金属や合金を使用す
るようにしてもよい。
In the above embodiment, the second lead frame material is made of 42 alloy having a thickness of 0.070 mm. However, in the manufacturing process of the lead frame, in the case of 42 alloy, 0.050 mm is used. It is said to be the limit. Further, as the material of the lead frame, another metal or alloy may be used.

【0037】[0037]

【発明の効果】以上説明したように本発明によれば、リ
ードフレームを製造するに際して、第1のリードフレー
ムのアイランド上に、絶縁体を接合させ、第1のリード
フレームのアイランド上に絶縁体を介して第2のリード
フレームのリード端子を接合させ、第2のリードフレー
ムのリード端子をアイランド端部にて切断し、第2のリ
ードフレームのリード端子と第1のリードフレームのイ
ンナーリードとを電気的に導通させることにより、第1
のリードフレームのアイランド上に、絶縁体を介して、
第1のリードフレームの厚みよりも薄い第2のリードフ
レームのリード端子を接合し、第2のリードフレームの
リード端子と、第1のリードフレームのインナーリード
とを電気的に導通させる構成としたので、リードフレー
ム本体の多ピン化、およびインナーリード部の狭ピッチ
化を図ると共に、放熱性能を著しく向上させることが可
能な極めて信頼性の高いリードフレームおよびその製造
方法が提供できる。
As described above, according to the present invention, when a lead frame is manufactured, an insulator is bonded onto the island of the first lead frame and the insulator is bonded onto the island of the first lead frame. The lead terminal of the second lead frame is joined via the via, the lead terminal of the second lead frame is cut at the island end, and the lead terminal of the second lead frame and the inner lead of the first lead frame are connected. By electrically connecting the
On the island of the lead frame, through the insulator,
The lead terminal of the second lead frame, which is thinner than the thickness of the first lead frame, is joined to electrically connect the lead terminal of the second lead frame and the inner lead of the first lead frame. Therefore, it is possible to provide an extremely reliable lead frame capable of increasing the number of pins of the lead frame main body, narrowing the pitch of the inner lead portions, and significantly improving the heat dissipation performance, and a manufacturing method thereof.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明によるリードフレームの一実施例を示す
部分断面図。
FIG. 1 is a partial sectional view showing an embodiment of a lead frame according to the present invention.

【図2】同実施例における第1のリードフレームを示す
部分断面図。
FIG. 2 is a partial cross-sectional view showing a first lead frame in the example.

【図3】同実施例における第2のリードフレームを示す
部分断面図。
FIG. 3 is a partial cross-sectional view showing a second lead frame in the example.

【図4】同実施例における第1のリードフレームと第2
のリードフレームとの接合時の状態を示す部分断面図。
FIG. 4 shows a first lead frame and a second lead frame in the same embodiment.
FIG. 4 is a partial cross-sectional view showing a state at the time of joining with the lead frame.

【図5】同実施例における第2のリードフレームのフレ
ームからの切断後の状態を示す部分断面図。
FIG. 5 is a partial cross-sectional view showing a state after the second lead frame in the same embodiment is cut from the frame.

【図6】従来のリードフレームの構成例を示す部分断面
図。
FIG. 6 is a partial cross-sectional view showing a configuration example of a conventional lead frame.

【符号の説明】[Explanation of symbols]

1…アイランド、2…インナーリード、3…絶縁体、4
…リード端子、5…ワイヤーボンディング、6…第1の
リードフレーム、6A…アイランド、6B…インナーリ
ード、7…スプロケットホール、8…第2のリードフレ
ーム、9…ポリイミドフィルム、10…エポキシ系接着
剤、11…金型。
1 ... Island, 2 ... Inner lead, 3 ... Insulator, 4
... lead terminal, 5 ... wire bonding, 6 ... first leadframe, 6A ... island, 6B ... inner lead, 7 ... sprocket hole, 8 ... second leadframe, 9 ... polyimide film, 10 ... epoxy adhesive , 11 ... Mold.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 中心部に形成されたアイランド、および
当該アイランドの周囲に形成されたインナーリードから
成り、IC,LSI等の半導体集積回路の実装に用いら
れるリードフレームにおいて、 第1のリードフレームのアイランド上に、絶縁体を介し
て、前記第1のリードフレームの厚みよりも薄い第2の
リードフレームのリード端子を接合し、 前記第2のリードフレームのリード端子と、前記第1の
リードフレームのインナーリードとを電気的に導通させ
るようにしたことを特徴とするリードフレーム。
1. A lead frame used for mounting a semiconductor integrated circuit such as an IC or an LSI, which comprises an island formed in the center and inner leads formed around the island, The lead terminal of the second lead frame, which is thinner than the thickness of the first lead frame, is joined onto the island via an insulator, and the lead terminal of the second lead frame and the first lead frame are joined. A lead frame characterized in that it is electrically connected to the inner lead of.
【請求項2】 前記第2のリードフレームのリード端子
と前記第1のリードフレームのインナーリードとを、ワ
イヤーボンディングにより導通させるようにしたことを
特徴とする請求項1に記載のリードフレーム。
2. The lead frame according to claim 1, wherein the lead terminal of the second lead frame and the inner lead of the first lead frame are electrically connected by wire bonding.
【請求項3】 中心部に形成されたアイランド、および
当該アイランドの周囲に形成されたインナーリードから
成り、IC,LSI等の半導体集積回路の実装に用いら
れるリードフレームを製造する方法において、 第1のリードフレームのアイランド上に、絶縁体を接合
させる工程と、 前記第1のリードフレームのアイランド上に前記絶縁体
を介して第2のリードフレームのリード端子を接合させ
る工程と、 前記第2のリードフレームのリード端子を、アイランド
端部にて切断する工程と、 前記第2のリードフレームのリード端子と、前記第1の
リードフレームのインナーリードとを電気的に導通させ
る工程と、 から成ること特徴とするリードフレームの製造方法。
3. A method of manufacturing a lead frame, which comprises an island formed in the center and inner leads formed around the island and is used for mounting a semiconductor integrated circuit such as an IC or an LSI. Bonding an insulator on the island of the lead frame, bonding a lead terminal of the second lead frame on the island of the first lead frame via the insulator, Cutting the lead terminal of the lead frame at the island end, and electrically connecting the lead terminal of the second lead frame and the inner lead of the first lead frame. Characteristic lead frame manufacturing method.
【請求項4】 前記第2のリードフレームのリード端子
と前記第1のリードフレームのインナーリードとを、ワ
イヤーボンディングにより導通させるようにしたことを
特徴とする請求項3に記載のリードフレームの製造方
法。
4. The lead frame manufacturing method according to claim 3, wherein the lead terminals of the second lead frame and the inner leads of the first lead frame are electrically connected by wire bonding. Method.
JP3243542A 1991-09-24 1991-09-24 Lead frame and manufacture thereof Pending JPH0582708A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3243542A JPH0582708A (en) 1991-09-24 1991-09-24 Lead frame and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3243542A JPH0582708A (en) 1991-09-24 1991-09-24 Lead frame and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0582708A true JPH0582708A (en) 1993-04-02

Family

ID=17105430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3243542A Pending JPH0582708A (en) 1991-09-24 1991-09-24 Lead frame and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0582708A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11453357B2 (en) 2018-06-04 2022-09-27 Autoliv Development Ab Driver's seat airbag apparatus for vehicles

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11453357B2 (en) 2018-06-04 2022-09-27 Autoliv Development Ab Driver's seat airbag apparatus for vehicles

Similar Documents

Publication Publication Date Title
JP3947292B2 (en) Manufacturing method of resin-encapsulated semiconductor device
KR100297464B1 (en) A resin sealed semiconductor device, a circuit member usedthereto and a method for fabricating a resin sealedsemiconductor device
JP4549491B2 (en) Resin-sealed semiconductor device
JPH098206A (en) Lead frame and bga resin sealed semiconductor device
JPH098205A (en) Resin sealed semiconductor device
JPH08148530A (en) Lead frame and manufacture thereof
JPH11195742A (en) Semiconductor device, manufacture thereof, and led frame therefor
JP3983930B2 (en) Circuit member manufacturing method
JP3529915B2 (en) Lead frame member and method of manufacturing the same
JP2014090206A (en) Resin sealed semiconductor device
JPH0582708A (en) Lead frame and manufacture thereof
JP2001007274A (en) Resin-sealed semiconductor device, circuit member used thereof, and its manufacturer
JP3699573B2 (en) Semiconductor device, circuit member used therefor, and manufacturing method thereof
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP3884552B2 (en) Semiconductor device, circuit member used therefor, and method for manufacturing semiconductor device
JP4351327B2 (en) Lead frame member, resin-encapsulated semiconductor device using the same, and method for manufacturing lead frame member
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
JP2897911B2 (en) Semiconductor package
JPH1174411A (en) Resin-sealed semiconductor device and circuit used in device thereof
JPH10200010A (en) Lead frame for surface-mount semiconductor device, and surface-mount semiconductor device using lead frame
JPH05152499A (en) Lead frame
JP3465098B2 (en) Lead frame and PGA type resin-sealed semiconductor device
JP2024065782A (en) Plate-like member and method for manufacturing the same
JPH1056122A (en) Surface mount semiconductor device, its manufacturing method and lead frame member used for the device
JPH0897315A (en) Surface mount type semiconductor device