JPH0563167A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0563167A JPH0563167A JP22418391A JP22418391A JPH0563167A JP H0563167 A JPH0563167 A JP H0563167A JP 22418391 A JP22418391 A JP 22418391A JP 22418391 A JP22418391 A JP 22418391A JP H0563167 A JPH0563167 A JP H0563167A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- insulating film
- integrated circuit
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】半導体基板上に形成された絶縁膜を介して形成
された半導体薄膜を有する集積回路装置での、一層の高
集積化と、ＳＯＩ構造に於ける静電気入力に対する一層
効果的な保護回路を提供する。 【構成】（１）絶縁膜に開孔部を設ける事、及び（２）
開孔部から半導体基板と同一導電型叉は異なった導電型
の不純物拡散層を形成する事、及び（３）開孔部から半
導体基板叉は不純物拡散層と、半導体薄膜に形成した能
動素子や受動素子から成る集積回路素子素子に延在して
形成した回路接続用導電物質によって接続する事、及び
（４）少なくとも開孔部から集積回路装置の外部に接続
を要するパッド部迄直接叉は抵抗素子等の受動素子等を
介して回路接続用導電物質にて接続する事。
された半導体薄膜を有する集積回路装置での、一層の高
集積化と、ＳＯＩ構造に於ける静電気入力に対する一層
効果的な保護回路を提供する。 【構成】（１）絶縁膜に開孔部を設ける事、及び（２）
開孔部から半導体基板と同一導電型叉は異なった導電型
の不純物拡散層を形成する事、及び（３）開孔部から半
導体基板叉は不純物拡散層と、半導体薄膜に形成した能
動素子や受動素子から成る集積回路素子素子に延在して
形成した回路接続用導電物質によって接続する事、及び
（４）少なくとも開孔部から集積回路装置の外部に接続
を要するパッド部迄直接叉は抵抗素子等の受動素子等を
介して回路接続用導電物質にて接続する事。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、とり
わけ半導体基板上に形成された絶縁膜を介して形成され
た半導体薄膜を有する集積回路装置に関する。
わけ半導体基板上に形成された絶縁膜を介して形成され
た半導体薄膜を有する集積回路装置に関する。
【０００２】
【従来の技術】従来、半導体基板上に形成された絶縁膜
を介して形成された半導体薄膜を有する集積回路装置に
於いては、いわゆるＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｏｎＩｎｓｕｌａｔｅｒ）構造の絶縁体上の半導体
薄膜に薄膜半導体装置を形成するのが通例であった。と
りわけ薄膜半導体装置の入出力部の静電気に対する保護
回路も半導体薄膜に平面状に配置されるのが通例であっ
た。
を介して形成された半導体薄膜を有する集積回路装置に
於いては、いわゆるＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏ
ｒ ｏｎＩｎｓｕｌａｔｅｒ）構造の絶縁体上の半導体
薄膜に薄膜半導体装置を形成するのが通例であった。と
りわけ薄膜半導体装置の入出力部の静電気に対する保護
回路も半導体薄膜に平面状に配置されるのが通例であっ
た。
【０００３】
【発明が解決するための課題】しかし、上記従来技術に
よると、例えば保護回路にしろ接地ラインにしろ平面状
に配置する事はすなわち集積回路装置の集積度の低下を
来すと言う課題があった。
よると、例えば保護回路にしろ接地ラインにしろ平面状
に配置する事はすなわち集積回路装置の集積度の低下を
来すと言う課題があった。
【０００４】本発明はかかる従来技術の課題を解決し、
一層高集積の薄膜半導体集積回路装置を提供する事を目
的とする。
一層高集積の薄膜半導体集積回路装置を提供する事を目
的とする。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するために、本発明は半導体装置に関し、半
導体基板上に形成された絶縁膜を介して形成された半導
体薄膜を有する集積回路装置に於て、（１） 前記絶
縁膜に開孔部を設ける手段を取る事、及び（２） 前
記請求項１に記載された開孔部から前記半導体基板と同
一導電型叉は異なった導電型の不純物拡散層を形成する
手段を取る事、及び（３） 前記請求項１叉は前記請
求項２の開孔部から前記半導体基板叉は前記不純物拡散
層と、前記半導体薄膜に形成した能動素子や受動素子か
ら成る集積回路素子素子に延在して形成した回路接続用
導電物質によって接続する手段を取る事、及び（４）
少なくとも前記請求項３に記載された開孔部から前記
集積回路装置の外部に接続を要するパッド部迄直接叉は
抵抗素子等の受動素子等を介して回路接続用導電物質に
て接続する手段を取る事、等の手段を取る。
目的を達成するために、本発明は半導体装置に関し、半
導体基板上に形成された絶縁膜を介して形成された半導
体薄膜を有する集積回路装置に於て、（１） 前記絶
縁膜に開孔部を設ける手段を取る事、及び（２） 前
記請求項１に記載された開孔部から前記半導体基板と同
一導電型叉は異なった導電型の不純物拡散層を形成する
手段を取る事、及び（３） 前記請求項１叉は前記請
求項２の開孔部から前記半導体基板叉は前記不純物拡散
層と、前記半導体薄膜に形成した能動素子や受動素子か
ら成る集積回路素子素子に延在して形成した回路接続用
導電物質によって接続する手段を取る事、及び（４）
少なくとも前記請求項３に記載された開孔部から前記
集積回路装置の外部に接続を要するパッド部迄直接叉は
抵抗素子等の受動素子等を介して回路接続用導電物質に
て接続する手段を取る事、等の手段を取る。
【０００６】
【実施例】以下、実施例により本発明を詳述する。
【０００７】図１は本発明の一実施例を示す半導体装置
の要部の断面図である。すなわち、５００ミクロン厚さ
程度のシリコン等から成る半導体基板１の表面には０．
３〜０．５ミクロン厚さ程度のシリコン酸化膜等から成
る絶縁膜２が形成されて成り、該絶縁膜２上には０．１
〜２ミクロン厚さ程度のシリコン単結晶薄膜等から成る
薄膜半導体３が形成されて成り、該薄膜半導体３をホト
・エッチング後、前記絶縁膜２をホト・エッチングして
開孔部４を形成する。該開孔部４には０．５〜１ミクロ
ン厚さ程度のアルミニュウム膜等の導電物質を接続して
接地ラインとして用いる事が出来る。尚、半導体基板１
及び薄膜半導体３等の半導体ははシリコンのみならずガ
リュウム砒素等の化合物半導体やダイヤモンドあるいは
酸化チタン等の酸化物半導体等他の半導体であっても良
い。更に、開孔部４等は半導体装置チップ内のみならず
スクライブ・ライン等の半導体装置チップ周辺等に設け
ても良い。
の要部の断面図である。すなわち、５００ミクロン厚さ
程度のシリコン等から成る半導体基板１の表面には０．
３〜０．５ミクロン厚さ程度のシリコン酸化膜等から成
る絶縁膜２が形成されて成り、該絶縁膜２上には０．１
〜２ミクロン厚さ程度のシリコン単結晶薄膜等から成る
薄膜半導体３が形成されて成り、該薄膜半導体３をホト
・エッチング後、前記絶縁膜２をホト・エッチングして
開孔部４を形成する。該開孔部４には０．５〜１ミクロ
ン厚さ程度のアルミニュウム膜等の導電物質を接続して
接地ラインとして用いる事が出来る。尚、半導体基板１
及び薄膜半導体３等の半導体ははシリコンのみならずガ
リュウム砒素等の化合物半導体やダイヤモンドあるいは
酸化チタン等の酸化物半導体等他の半導体であっても良
い。更に、開孔部４等は半導体装置チップ内のみならず
スクライブ・ライン等の半導体装置チップ周辺等に設け
ても良い。
【０００８】図２は本発明の他の実施例を示す半導体装
置の要部の断面図である。すなわち、半導体基板１１上
には絶縁膜１２を介して薄膜半導体１３が形成されて成
り、該薄膜半導体１３には半導体素子等が形成されると
共に、絶縁膜１２に開孔部１４を形成して該開孔部１４
から半導体基板１１と同一導電型か叉は異なった導電型
の不純物を０．１〜０．５ミクロン深さに拡散した拡散
層１５が形成されて成る。該拡散層１５は保護回路に於
けるＰ−Ｎ接合から成るクランプ・ダイオードとして用
いたり、半導体基板１１の他の表面に形成された拡散配
線層との接続に用いたり、開孔部１４に於ける導電物質
との接続時の接触抵抗を低減するために用いたりする事
が出来る。
置の要部の断面図である。すなわち、半導体基板１１上
には絶縁膜１２を介して薄膜半導体１３が形成されて成
り、該薄膜半導体１３には半導体素子等が形成されると
共に、絶縁膜１２に開孔部１４を形成して該開孔部１４
から半導体基板１１と同一導電型か叉は異なった導電型
の不純物を０．１〜０．５ミクロン深さに拡散した拡散
層１５が形成されて成る。該拡散層１５は保護回路に於
けるＰ−Ｎ接合から成るクランプ・ダイオードとして用
いたり、半導体基板１１の他の表面に形成された拡散配
線層との接続に用いたり、開孔部１４に於ける導電物質
との接続時の接触抵抗を低減するために用いたりする事
が出来る。
【０００９】図３は本発明の其の他の実施例を示す半導
体装置の要部の断面図である。すなわち、半導体基板２
１の表面には開孔部２４を有する絶縁膜２２と開孔部２
４からの拡散層２５が形成されて成ると共に、前記絶縁
膜上には薄膜半導体２３から成る半導体素子が集積化さ
れて形成されて成り、０．５ミクロン厚さ程度のＣＶＤ
シリコン酸化膜や窒化膜等から成る層間絶縁膜２６を介
してアルミニュウム膜などから成る導電物質２７によっ
て回路接続されて成ると共に、該導電物質２７の一部を
５０〜１００ミクロン角のパッド部２８を形成し、拡散
層２５と直結した例であり、拡散層２５とは薄膜半導体
２３等から成る受動素子叉は能動素子と直結叉は並結出
来る事を示して居り、パッド部２８からは外部えの引出
し線が接続されるものであり、本例の拡散層２５はＰ−
Ｎ接合を半導体基板との間で形成した静電気入力に対す
る保護回路としてのクランプ・ダイオードをＳＯＩ構造
での平面状配置に代え、縦方向配置が出来、集積度の向
上を計る事が出来る事を示したものである。
体装置の要部の断面図である。すなわち、半導体基板２
１の表面には開孔部２４を有する絶縁膜２２と開孔部２
４からの拡散層２５が形成されて成ると共に、前記絶縁
膜上には薄膜半導体２３から成る半導体素子が集積化さ
れて形成されて成り、０．５ミクロン厚さ程度のＣＶＤ
シリコン酸化膜や窒化膜等から成る層間絶縁膜２６を介
してアルミニュウム膜などから成る導電物質２７によっ
て回路接続されて成ると共に、該導電物質２７の一部を
５０〜１００ミクロン角のパッド部２８を形成し、拡散
層２５と直結した例であり、拡散層２５とは薄膜半導体
２３等から成る受動素子叉は能動素子と直結叉は並結出
来る事を示して居り、パッド部２８からは外部えの引出
し線が接続されるものであり、本例の拡散層２５はＰ−
Ｎ接合を半導体基板との間で形成した静電気入力に対す
る保護回路としてのクランプ・ダイオードをＳＯＩ構造
での平面状配置に代え、縦方向配置が出来、集積度の向
上を計る事が出来る事を示したものである。
【００１０】尚、本例は主としてＳＩＭＯＸ（Ｓｅｐａ
ｒａｔｉｏｎ ｂｙ Ｉｍ ｐｌａｎｔｅｄ Ｏｘｉｄｅ）法によるＳＯＩ構造
を例に示したが、ＺＭＲ（Ｚｏｎｅ Ｍｅｌｔｉｎｇ
Ｒｅｃｒｙｓｔａｌｉｓａｔｉｏｎ）法によるＳＯＩ構
造や張り付けー研磨法によるＳＯＩ構造及びＳｅｌｅｃ
ｔｉｖｅ Ｐｏｌｉｓｈｉｎｇ法による島状半導体薄膜を有するＳ
ＯＩ構造にも本発明が適用出来る事は言うまでもない。
ｒａｔｉｏｎ ｂｙ Ｉｍ ｐｌａｎｔｅｄ Ｏｘｉｄｅ）法によるＳＯＩ構造
を例に示したが、ＺＭＲ（Ｚｏｎｅ Ｍｅｌｔｉｎｇ
Ｒｅｃｒｙｓｔａｌｉｓａｔｉｏｎ）法によるＳＯＩ構
造や張り付けー研磨法によるＳＯＩ構造及びＳｅｌｅｃ
ｔｉｖｅ Ｐｏｌｉｓｈｉｎｇ法による島状半導体薄膜を有するＳ
ＯＩ構造にも本発明が適用出来る事は言うまでもない。
【００１１】
【発明の効果】本発明により、一層高集積の薄膜半導体
集積回路装置を提供する事が出来る効果があると共に、
ＳＯＩ構造に於ける半導体集積回路装置の静電気入力に
対する一層効果的な保護回路を提供する事が出来る効果
もある。
集積回路装置を提供する事が出来る効果があると共に、
ＳＯＩ構造に於ける半導体集積回路装置の静電気入力に
対する一層効果的な保護回路を提供する事が出来る効果
もある。
【図１】本発明の一実施例を示す半導体装置の要部の断
面図である。
面図である。
【図２】本発明の他の実施例を示す半導体装置の要部の
断面図である。
断面図である。
【図３】本発明の其の他の実施例を示す半導体装置の要
部の断面図である。
部の断面図である。
１、１１、２１ ・・・ 半導体基板 ２、１２、２２ ・・・ 絶縁膜 ３、１３、２３ ・・・ 薄膜半導体 ４、１４、２４ ・・・ 開孔部 １５、２５ ・・・ 拡散層 ２６ ・・・ 層間絶縁膜 ２７ ・・・ 導電物質 ２８ ・・・ パッド部
Claims (4)
- 【請求項１】 半導体基板上に形成された絶縁膜を介
して形成された半導体薄膜を有する集積回路装置に於
て、 半導体基板上に形成された絶縁膜を介して形成された半
導体薄膜を有する集積回路装置に於て、前記絶縁膜には
開孔部が設けられて成る事を特徴とする半導体装置。 - 【請求項２】 請求項１記載の開孔部から前記半導体基
板と同一導電型叉は異なった導電型の不純物拡散層を形
成する事を特徴とする半導体装置。 - 【請求項３】 請求項１叉は請求項２記載のの開孔部か
らは前記半導体基板叉は前記不純物拡散層と、前記半導
体薄膜に形成された能動素子や受動素子から成る集積回
路素子に延在して形成された回路接続用導電物質によっ
て接続されて成る事を特徴とする半導体装置。 - 【請求項４】 少なくとも請求項３記載の開孔部から前
記集積回路装置の外部に接続を要するパッド部迄直接叉
は抵抗素子等の受動素子等を介して回路接続用導電物質
によって接続されて成る事を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22418391A JPH0563167A (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22418391A JPH0563167A (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563167A true JPH0563167A (ja) | 1993-03-12 |
Family
ID=16809828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22418391A Pending JPH0563167A (ja) | 1991-09-04 | 1991-09-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563167A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016164942A (ja) * | 2015-03-06 | 2016-09-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体積層構造物 |
| JP2017010052A (ja) * | 2008-10-03 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
-
1991
- 1991-09-04 JP JP22418391A patent/JPH0563167A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017010052A (ja) * | 2008-10-03 | 2017-01-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10367006B2 (en) | 2008-10-03 | 2019-07-30 | Semiconductor Energy Laboratory Co., Ltd. | Display Device |
| JP2016164942A (ja) * | 2015-03-06 | 2016-09-08 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法および半導体積層構造物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870475A (en) | Semiconductor device and method of manufacturing the same | |
| US4271424A (en) | Electrical contact connected with a semiconductor region which is short circuited with the substrate through said region | |
| US5567968A (en) | Semiconductor device having SOI structure and method for fabricating the same | |
| US4806999A (en) | Area efficient input protection | |
| US3566214A (en) | Integrated circuit having a plurality of circuit element regions and conducting layers extending on both of the opposed common major surfaces of said circuit element regions | |
| JPH0563167A (ja) | 半導体装置 | |
| JPS5986253A (ja) | 半導体集積回路 | |
| JPH01262654A (ja) | 半導体装置 | |
| KR970017918A (ko) | 고주파 회로 장치 및 그의 제조 방법 | |
| JP3052462B2 (ja) | 半導体集積回路装置 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JPS6240757A (ja) | 半導体装置 | |
| SU470237A1 (ru) | Интегральна схема | |
| JPH0362025B2 (ja) | ||
| JPH0338052A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60128655A (ja) | 半導体装置 | |
| JPS6124245A (ja) | 半導体装置 | |
| JPS61194864A (ja) | 半導体装置 | |
| JPS62274654A (ja) | 入力保護装置 | |
| JPH0268944A (ja) | 半導体装置 | |
| JPS5914650A (ja) | 半導体集積回路装置 | |
| JPH03217052A (ja) | 半導体保護回路装置 | |
| JPS60171739A (ja) | 電子装置 | |
| JPH0831462B2 (ja) | 半導体装置 | |
| JPH027553A (ja) | 半導体集積回路装置 |