JPH05315362A - 半導体装置の製造方法及び液晶表示装置 - Google Patents
半導体装置の製造方法及び液晶表示装置Info
- Publication number
- JPH05315362A JPH05315362A JP14625392A JP14625392A JPH05315362A JP H05315362 A JPH05315362 A JP H05315362A JP 14625392 A JP14625392 A JP 14625392A JP 14625392 A JP14625392 A JP 14625392A JP H05315362 A JPH05315362 A JP H05315362A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- laser
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 アニール時の被アニール部内の温度分布が均
一になり、アニール後の結晶粒径を一様にする。 【構成】 ＣＶＤ室内にプラスチックフィルム４をセッ
トして基板温度を室温にする。次にＡｒＦレーザ２でプ
ラスチックフィルム４の表面近傍を照射して非晶質シリ
コン３を堆積させる。プラスチックフィルム４をアブレ
ーション室に移動させ、ＡｒＦレーザ２のレーザ径を調
節して照射し、光化学的アブレーションによりサファイ
ア５をプラスチックフィルム４上に堆積させる。次に、
プラスチックフィルム４の基板温度を室温にしたまま、
ＡｒＦレーザ２でサファイア５上に照射する。レーザエ
ネルギーは、サファイア５にあまり吸収されず、非晶質
シリコン３に吸収され、該非晶質シリコン３は、結晶化
して結晶化シリコン６となる。その後、ＭＯＳトランジ
スタを形成する。
一になり、アニール後の結晶粒径を一様にする。 【構成】 ＣＶＤ室内にプラスチックフィルム４をセッ
トして基板温度を室温にする。次にＡｒＦレーザ２でプ
ラスチックフィルム４の表面近傍を照射して非晶質シリ
コン３を堆積させる。プラスチックフィルム４をアブレ
ーション室に移動させ、ＡｒＦレーザ２のレーザ径を調
節して照射し、光化学的アブレーションによりサファイ
ア５をプラスチックフィルム４上に堆積させる。次に、
プラスチックフィルム４の基板温度を室温にしたまま、
ＡｒＦレーザ２でサファイア５上に照射する。レーザエ
ネルギーは、サファイア５にあまり吸収されず、非晶質
シリコン３に吸収され、該非晶質シリコン３は、結晶化
して結晶化シリコン６となる。その後、ＭＯＳトランジ
スタを形成する。
Description
【０００１】
【技術分野】本発明は、半導体装置の製造方法及び液晶
表示装置に関し、より詳細には、耐熱性の低い基板上に
薄膜トランジスタを形成する半導体装置の製造方法及び
該薄膜トランジスタを液晶ディスプレイ用表示部に用い
た液晶表示装置に関する。例えば、ＭＯＳ（Metal Oxid
e Semiconductor）トランジスタ、Ｃ（Complementary）
ＭＯＳトランジスタ、バイポーラトランジスタ、ＬＣＤ
（Liquid Crystal Device）用駆動素子に適用されるも
のである。
表示装置に関し、より詳細には、耐熱性の低い基板上に
薄膜トランジスタを形成する半導体装置の製造方法及び
該薄膜トランジスタを液晶ディスプレイ用表示部に用い
た液晶表示装置に関する。例えば、ＭＯＳ（Metal Oxid
e Semiconductor）トランジスタ、Ｃ（Complementary）
ＭＯＳトランジスタ、バイポーラトランジスタ、ＬＣＤ
（Liquid Crystal Device）用駆動素子に適用されるも
のである。
【０００２】
【従来技術】従来、耐熱性の低い基板上に高性能の薄膜
トランジスタ（ＴＦＴ；Thin FilmTransistor）を形成
する方法において、基板上に半導体薄膜を形成し、該半
導体薄膜をパルス光エネルギーの最表面加工性を利用し
た照射アニール(anneal；熱処理)により、これを結晶粒
径が増大した多結晶半導体層、すなわち半導体結晶層に
し、その層にＴＦＴを形成する方法がある。しかし、パ
ルス光エネルギーによるアニールは、短時間のうちに半
導体薄膜が、溶融、固化するので、ランダムな結晶核の
発生と、パルス光エネルギーの面内不均一性による被ア
ニール部内の温度分布の不均一性から、アニール後の結
晶粒径が一様でないという問題があった。
トランジスタ（ＴＦＴ；Thin FilmTransistor）を形成
する方法において、基板上に半導体薄膜を形成し、該半
導体薄膜をパルス光エネルギーの最表面加工性を利用し
た照射アニール(anneal；熱処理)により、これを結晶粒
径が増大した多結晶半導体層、すなわち半導体結晶層に
し、その層にＴＦＴを形成する方法がある。しかし、パ
ルス光エネルギーによるアニールは、短時間のうちに半
導体薄膜が、溶融、固化するので、ランダムな結晶核の
発生と、パルス光エネルギーの面内不均一性による被ア
ニール部内の温度分布の不均一性から、アニール後の結
晶粒径が一様でないという問題があった。
【０００３】半導体基板上に素子を形成する半導体装置
においては、酸化、拡散、イオン注入及び写真触刻等に
より、シリコン基板上に平面的（２次元的）に素子を配
列することが通常行なわれている。しかし、二層以上の
多層に素子を形成することが要求され、そのために、素
子を微細化して半導体装置を高集積化及び高速化する、
いわゆる積層半導体装置（３次元ＩＣ）が提案されてい
る。この３次元ＩＣを実現するために、例えば、シリコ
ン基板上をＳｉＯ2、ＳｉＮ等の絶縁膜で覆い、その上
に多結晶シリコン薄膜を被着し、これを連続ビームのレ
ーザ光若しくは電子線により照射アニールすることによ
り単結晶シリコン層とし、該層中に素子を形成すること
により、積層半導体装置を製造するものがある。しかし
ながら、従来のビームアニール法では、結晶粒径を２０
〜３０［μｍ］にするのが限界で、しかも再結晶化した
シリコン結晶層中には多数の転位、多晶及び積層等の欠
陥が含まれ、シリコン結晶層の結晶性は極めて悪いもの
であった。この点を解決するために、例えば、特開昭６
０−５４４２６号公報に「半導体薄膜結晶層の製造方
法」が提案されている。この公報のものは、アニールす
べき半導体薄膜上に高融点金属膜を形成することによ
り、ビームアニール時の照射損傷をおさえるとともにア
ニールの均一化を図るものである。
においては、酸化、拡散、イオン注入及び写真触刻等に
より、シリコン基板上に平面的（２次元的）に素子を配
列することが通常行なわれている。しかし、二層以上の
多層に素子を形成することが要求され、そのために、素
子を微細化して半導体装置を高集積化及び高速化する、
いわゆる積層半導体装置（３次元ＩＣ）が提案されてい
る。この３次元ＩＣを実現するために、例えば、シリコ
ン基板上をＳｉＯ2、ＳｉＮ等の絶縁膜で覆い、その上
に多結晶シリコン薄膜を被着し、これを連続ビームのレ
ーザ光若しくは電子線により照射アニールすることによ
り単結晶シリコン層とし、該層中に素子を形成すること
により、積層半導体装置を製造するものがある。しかし
ながら、従来のビームアニール法では、結晶粒径を２０
〜３０［μｍ］にするのが限界で、しかも再結晶化した
シリコン結晶層中には多数の転位、多晶及び積層等の欠
陥が含まれ、シリコン結晶層の結晶性は極めて悪いもの
であった。この点を解決するために、例えば、特開昭６
０−５４４２６号公報に「半導体薄膜結晶層の製造方
法」が提案されている。この公報のものは、アニールす
べき半導体薄膜上に高融点金属膜を形成することによ
り、ビームアニール時の照射損傷をおさえるとともにア
ニールの均一化を図るものである。
【０００４】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、アニールを行なうためのレーザの透過率と、熱
伝導率が高い薄膜を半導体薄膜上に形成することによ
り、アニール時の被アニール部内の温度分布が均一にな
り、アニール後の結晶粒径を一様にすることが可能とな
るような半導体装置の製造方法及び液晶表示装置を提供
することを目的としてなされたものである。
もので、アニールを行なうためのレーザの透過率と、熱
伝導率が高い薄膜を半導体薄膜上に形成することによ
り、アニール時の被アニール部内の温度分布が均一にな
り、アニール後の結晶粒径を一様にすることが可能とな
るような半導体装置の製造方法及び液晶表示装置を提供
することを目的としてなされたものである。
【０００５】
【構成】本発明は、上記目的を達成するために、（１）
プラスチックフィルム上に薄膜トランジスタ（ＴＦＴ）
を形成する半導体装置の製造方法において、前記プラス
チックフィルム上に半導体薄膜を形成し、該半導体薄膜
をパルスレーザ照射により半導体薄膜の結晶化を行なう
際に、予め前記半導体薄膜上には、熱伝導率（Ｋ）と結
晶化のためのレーザの透過率（Ｔ）が、Ｋ≧０.０３
（ｃａｌ／ｃｍ・ｓ・℃）、Ｔ≧８０％の範囲にある薄膜
を形成しておくこと、更には、（２）前記半導体薄膜上
の薄膜にはセラミック絶縁材料を用いること、更には、
（３）前記（２）において、前記セラミック絶縁材料を
薄膜トランジスタのゲート絶縁膜に用いること、更に
は、（４）前記（２）において、前記セラミック絶縁材
料はレーザアブレーション法により形成し、該レーザに
はエキシマレーザを用い、該レーザ条件としてレーザエ
ネルギーが１０ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2、ショット数
１〜１００でターゲットに照射すること、更には、
（５）前記（１）において、前記プラスチックフィルム
上の半導体薄膜と、該半導体薄膜上の薄膜を同一系内に
おいて光エネルギーにより形成すること、更には、
（６）前記（１）において、前記薄膜トランジスタを液
晶ディスプレイ用表示部の駆動に用いていることを特徴
としたものである。以下、本発明の実施例に基づいて説
明する。
プラスチックフィルム上に薄膜トランジスタ（ＴＦＴ）
を形成する半導体装置の製造方法において、前記プラス
チックフィルム上に半導体薄膜を形成し、該半導体薄膜
をパルスレーザ照射により半導体薄膜の結晶化を行なう
際に、予め前記半導体薄膜上には、熱伝導率（Ｋ）と結
晶化のためのレーザの透過率（Ｔ）が、Ｋ≧０.０３
（ｃａｌ／ｃｍ・ｓ・℃）、Ｔ≧８０％の範囲にある薄膜
を形成しておくこと、更には、（２）前記半導体薄膜上
の薄膜にはセラミック絶縁材料を用いること、更には、
（３）前記（２）において、前記セラミック絶縁材料を
薄膜トランジスタのゲート絶縁膜に用いること、更に
は、（４）前記（２）において、前記セラミック絶縁材
料はレーザアブレーション法により形成し、該レーザに
はエキシマレーザを用い、該レーザ条件としてレーザエ
ネルギーが１０ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2、ショット数
１〜１００でターゲットに照射すること、更には、
（５）前記（１）において、前記プラスチックフィルム
上の半導体薄膜と、該半導体薄膜上の薄膜を同一系内に
おいて光エネルギーにより形成すること、更には、
（６）前記（１）において、前記薄膜トランジスタを液
晶ディスプレイ用表示部の駆動に用いていることを特徴
としたものである。以下、本発明の実施例に基づいて説
明する。
【０００６】本発明は、耐熱性の低い基板上に高性能の
ＴＦＴを形成する方法において、アニールを行なうため
のレーザの透過率と、熱伝導率が高い薄膜を半導体薄膜
上に形成することにより、アニール時の被アニール部内
の温度分布が均一になり、アニール後の結晶粒径を一様
にすることを可能にする方法であるが、半導体薄膜上の
薄膜をセラミック絶縁材料とすることで、これをゲート
絶縁膜として使用でき、また半導体薄膜とゲート絶縁膜
との界面を清浄にすることができ、ＴＦＴ素子の特性を
安定にすることができる。表１にセラミック絶縁材料の
材料特性を示す。
ＴＦＴを形成する方法において、アニールを行なうため
のレーザの透過率と、熱伝導率が高い薄膜を半導体薄膜
上に形成することにより、アニール時の被アニール部内
の温度分布が均一になり、アニール後の結晶粒径を一様
にすることを可能にする方法であるが、半導体薄膜上の
薄膜をセラミック絶縁材料とすることで、これをゲート
絶縁膜として使用でき、また半導体薄膜とゲート絶縁膜
との界面を清浄にすることができ、ＴＦＴ素子の特性を
安定にすることができる。表１にセラミック絶縁材料の
材料特性を示す。
【０００７】
【表１】
【０００８】図１（ａ）〜（ｄ）は、本発明による半導
体装置の製造方法の一実施例を説明するための工程図
で、図中、１は雰囲気ガス、２はレーザ、３は非晶質シ
リコン、４はプラスチック基板、５はサファイア、６は
結晶化シリコン、７はゲート電極、８ａはソース電極、
８ｂはドレイン電極、９は層間絶縁膜である。また、図
２は、本発明による半導体装置の製造装置の構成図で、
図中、２１はガスボンベ、２２はレーザ、２３ａはＣＶ
Ｄ（Chemical Vapor Deposition）アニール用光学系、
２３ｂはアブレーション用光学系、２４は石英窓、２５
はしきり窓、２６はＣＶＤアニール窓、２７はターゲッ
ト、２８はアブレーション室、２９は排気系である。
体装置の製造方法の一実施例を説明するための工程図
で、図中、１は雰囲気ガス、２はレーザ、３は非晶質シ
リコン、４はプラスチック基板、５はサファイア、６は
結晶化シリコン、７はゲート電極、８ａはソース電極、
８ｂはドレイン電極、９は層間絶縁膜である。また、図
２は、本発明による半導体装置の製造装置の構成図で、
図中、２１はガスボンベ、２２はレーザ、２３ａはＣＶ
Ｄ（Chemical Vapor Deposition）アニール用光学系、
２３ｂはアブレーション用光学系、２４は石英窓、２５
はしきり窓、２６はＣＶＤアニール窓、２７はターゲッ
ト、２８はアブレーション室、２９は排気系である。
【０００９】以下、図１及び図２に基づいて説明する。 （１）図１（ａ）の工程：ＣＶＤ室２１内に５０ｍｍ角
のプラスチックフィルム４をセットし、基板温度を室温
にする。次に処理室２１内をジシラン（Ｓｉ2Ｈ6）雰囲
気１にし、光学系２３ａでレーザ径を３０ｍｍ角にした
ＡｒＦレーザ２でプラスチックフィルム４の表面近傍を
照射して非晶質シリコン３を堆積させた。堆積条件は、
Ｓｉ2Ｈ6流量１０sccm、ガス圧０.５torr、レーザパワ
ー２００mＪ/ｃｍ2である。
のプラスチックフィルム４をセットし、基板温度を室温
にする。次に処理室２１内をジシラン（Ｓｉ2Ｈ6）雰囲
気１にし、光学系２３ａでレーザ径を３０ｍｍ角にした
ＡｒＦレーザ２でプラスチックフィルム４の表面近傍を
照射して非晶質シリコン３を堆積させた。堆積条件は、
Ｓｉ2Ｈ6流量１０sccm、ガス圧０.５torr、レーザパワ
ー２００mＪ/ｃｍ2である。
【００１０】（２）図１（ｂ）の工程：次にプラスチッ
クフィルム４をアブレーション室２８に移動させ、光学
系２３ｂでＡｒＦレーザ２のレーザ径を調節し、ターゲ
ット２７に照射して光化学的アブレーションによりサフ
ァイア（α−Ａｌ2Ｏ3）５をプラスチックフィルム４上
に堆積させる。アブレーション条件は、レーザパワー３
００mＪ/ｃｍ2、ショット数２０ショットである。
クフィルム４をアブレーション室２８に移動させ、光学
系２３ｂでＡｒＦレーザ２のレーザ径を調節し、ターゲ
ット２７に照射して光化学的アブレーションによりサフ
ァイア（α−Ａｌ2Ｏ3）５をプラスチックフィルム４上
に堆積させる。アブレーション条件は、レーザパワー３
００mＪ/ｃｍ2、ショット数２０ショットである。
【００１１】（３）図１（ｃ）の工程：次に再度プラス
チックフィルム４を処理室２１に移動させ、基板温度を
室温にしたまま、光学系２３ａでレーザ径を２０ｍｍ角
にしたＡｒＦレーザ２でサファイア（α−Ａｌ2Ｏ3）５
上に照射する。するとレーザエネルギーは、サファイア
（α−Ａｌ2Ｏ3）５にあまり吸収されず、非晶質シリコ
ン３に吸収される。その過程で非晶質シリコン３は、結
晶化して結晶化シリコン６となる。 （４）図１（ｄ）の工程：その後、ＭＯＳトランジスタ
を形成した。すなわち、結晶化シリコン６上のサファイ
ア（α−Ａｌ2Ｏ3）５をパターニングし、これをゲート
絶縁膜とし、ゲート電極１１を形成した後、所定のプロ
セスを経てＭＯＳトランジスタを形成した。
チックフィルム４を処理室２１に移動させ、基板温度を
室温にしたまま、光学系２３ａでレーザ径を２０ｍｍ角
にしたＡｒＦレーザ２でサファイア（α−Ａｌ2Ｏ3）５
上に照射する。するとレーザエネルギーは、サファイア
（α−Ａｌ2Ｏ3）５にあまり吸収されず、非晶質シリコ
ン３に吸収される。その過程で非晶質シリコン３は、結
晶化して結晶化シリコン６となる。 （４）図１（ｄ）の工程：その後、ＭＯＳトランジスタ
を形成した。すなわち、結晶化シリコン６上のサファイ
ア（α−Ａｌ2Ｏ3）５をパターニングし、これをゲート
絶縁膜とし、ゲート電極１１を形成した後、所定のプロ
セスを経てＭＯＳトランジスタを形成した。
【００１２】エキシマレーザのような紫外線は、上記の
ような半導体薄膜の吸収係数が大きく、そのレーザ光の
ほとんどが上記半導体薄膜とセラミック絶縁材料との界
面近傍で吸収され、局所的に温度が上昇して半導体薄膜
を結晶することが可能となる。このように半導体薄膜表
層での局所的な加熱なので、下地基板であるプラスチッ
クフィルムへの熱的ダメージは抑制できる。また、半導
体薄膜上の薄膜セラミック絶縁材料とすることによりＴ
ＦＴのゲート絶縁膜として利用可能できるので、プロセ
スが簡単化され、なおかつ半導体薄膜とセラミック絶縁
材料との界面特性もアニール時に改善していることが期
待される。すなわち、半導体薄膜の結晶粒径の均一化
と、界面特性の改善からＴＦＴ特性の向上が期待でき
る。このＴＦＴ素子をＬＣＤの駆動素子に用いれば、Ｌ
ＣＤ画像の応答速度が早くなり、ＬＣＤとしての品質が
向上する。
ような半導体薄膜の吸収係数が大きく、そのレーザ光の
ほとんどが上記半導体薄膜とセラミック絶縁材料との界
面近傍で吸収され、局所的に温度が上昇して半導体薄膜
を結晶することが可能となる。このように半導体薄膜表
層での局所的な加熱なので、下地基板であるプラスチッ
クフィルムへの熱的ダメージは抑制できる。また、半導
体薄膜上の薄膜セラミック絶縁材料とすることによりＴ
ＦＴのゲート絶縁膜として利用可能できるので、プロセ
スが簡単化され、なおかつ半導体薄膜とセラミック絶縁
材料との界面特性もアニール時に改善していることが期
待される。すなわち、半導体薄膜の結晶粒径の均一化
と、界面特性の改善からＴＦＴ特性の向上が期待でき
る。このＴＦＴ素子をＬＣＤの駆動素子に用いれば、Ｌ
ＣＤ画像の応答速度が早くなり、ＬＣＤとしての品質が
向上する。
【００１３】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１に対する効果：プラスチックフィルム上
に高性能のＴＦＴを形成する方法において、アニールを
行なうためのレーザの透過率と、熱伝導率が高い薄膜を
半導体薄膜上に形成することにより、アニール時の被ア
ニール部内の温度分布が均一になり、アニール後の結晶
粒径を一様にすることが可能となる。 （２）請求項２に対する効果：半導体薄膜上の薄膜に、
セラミック絶縁材料を用いれば、局所的に高温になった
としても、それに耐えうることができ、なおかつ材料特
性を損なうことはない。 （３）請求項３に対する効果：セラミック絶縁材料を薄
膜トランジスタのゲート絶縁膜に用いれば、連続プロセ
スなので、半導体薄膜とゲート絶縁膜との界面を清浄に
かつ、アニール工程により界面特性も向上するので、Ｔ
ＦＴ素子の特性を安定にすることができる。 （４）請求項４に対する効果：セラミック絶縁材料は、
レーザアブレーション法により形成すれば、良好な膜質
の絶縁材料を得ることができる。また、レーザには、エ
キシマレーザを用い、その条件としてレーザエネルギー
１０ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2、ショット数１〜１００
でターゲットに照射するので、この条件範囲で最適な膜
質を得ることができる。 （５）請求項５に対する効果：プラスチックフィルム上
の半導体薄膜と、該半導体薄膜上の薄膜を同一系内にお
いて光エネルギーにより形成するので、レーザにより低
温化プロセスによってプラスチックフィルムへの熱ダメ
ージを抑制することが可能となる。 （６）請求項６に対する効果：薄膜トランジスタを液晶
ディスプレイ用表示部の駆動に用いているので、プラス
チックフィルムＬＣＤの品質を向上させることができ
る。
と、以下のような効果がある。 （１）請求項１に対する効果：プラスチックフィルム上
に高性能のＴＦＴを形成する方法において、アニールを
行なうためのレーザの透過率と、熱伝導率が高い薄膜を
半導体薄膜上に形成することにより、アニール時の被ア
ニール部内の温度分布が均一になり、アニール後の結晶
粒径を一様にすることが可能となる。 （２）請求項２に対する効果：半導体薄膜上の薄膜に、
セラミック絶縁材料を用いれば、局所的に高温になった
としても、それに耐えうることができ、なおかつ材料特
性を損なうことはない。 （３）請求項３に対する効果：セラミック絶縁材料を薄
膜トランジスタのゲート絶縁膜に用いれば、連続プロセ
スなので、半導体薄膜とゲート絶縁膜との界面を清浄に
かつ、アニール工程により界面特性も向上するので、Ｔ
ＦＴ素子の特性を安定にすることができる。 （４）請求項４に対する効果：セラミック絶縁材料は、
レーザアブレーション法により形成すれば、良好な膜質
の絶縁材料を得ることができる。また、レーザには、エ
キシマレーザを用い、その条件としてレーザエネルギー
１０ｍＪ／ｃｍ2〜１Ｊ／ｃｍ2、ショット数１〜１００
でターゲットに照射するので、この条件範囲で最適な膜
質を得ることができる。 （５）請求項５に対する効果：プラスチックフィルム上
の半導体薄膜と、該半導体薄膜上の薄膜を同一系内にお
いて光エネルギーにより形成するので、レーザにより低
温化プロセスによってプラスチックフィルムへの熱ダメ
ージを抑制することが可能となる。 （６）請求項６に対する効果：薄膜トランジスタを液晶
ディスプレイ用表示部の駆動に用いているので、プラス
チックフィルムＬＣＤの品質を向上させることができ
る。
【図１】 本発明による半導体装置の製造方法の一実施
例を説明するための構成図である。
例を説明するための構成図である。
【図２】 本発明による半導体装置の製造装置の構成図
である。
である。
１…雰囲気ガス、２…レーザ、３…非晶質シリコン、４
…プラスチック基板、５…サファイア、６…結晶化シリ
コン、７…ゲート電極、８ａ…ソース電極、８ｂ…ドレ
イン電極、９…層間絶縁膜。
…プラスチック基板、５…サファイア、６…結晶化シリ
コン、７…ゲート電極、８ａ…ソース電極、８ｂ…ドレ
イン電極、９…層間絶縁膜。
Claims (6)
- 【請求項１】 プラスチックフィルム上に薄膜トランジ
スタを形成する半導体装置の製造方法において、前記プ
ラスチックフィルム上に半導体薄膜を形成し、該半導体
薄膜をパルスレーザ照射により半導体薄膜の結晶化を行
なう際に、予め前記半導体薄膜上には、熱伝導率（Ｋ）
と結晶化のためのレーザの透過率（Ｔ）とが、Ｋ≧０.
０３（ｃａｌ／ｃｍ・ｓ・℃）、Ｔ≧８０％の範囲にある
薄膜を形成しておくことを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記半導体薄膜上の薄膜にはセラミック
絶縁材料を用いることを特徴とする請求項１記載の半導
体装置の製造方法。 - 【請求項３】 前記セラミック絶縁材料を薄膜トランジ
スタのゲート絶縁膜に用いることを特徴とする請求項２
記載の半導体装置の製造方法。 - 【請求項４】 前記セラミック絶縁材料はレーザアブレ
ーション法により形成し、該レーザにはエキシマレーザ
を用い、該レーザ条件としてレーザエネルギーが１０ｍ
Ｊ／ｃｍ2〜１Ｊ／ｃｍ2、ショット数１〜１００でター
ゲットに照射することを特徴とする請求項２記載の半導
体装置の製造方法。 - 【請求項５】 前記プラスチックフィルム上の半導体薄
膜と、該半導体薄膜上の薄膜を同一系内において光エネ
ルギーにより形成することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項６】 請求項１記載の薄膜トランジスタを液晶
ディスプレイ用表示部の駆動に用いることを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625392A JPH05315362A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14625392A JPH05315362A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315362A true JPH05315362A (ja) | 1993-11-26 |
Family
ID=15403564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14625392A Pending JPH05315362A (ja) | 1992-05-12 | 1992-05-12 | 半導体装置の製造方法及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003178979A (ja) * | 2001-08-30 | 2003-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007059706A (ja) * | 2005-08-25 | 2007-03-08 | Takayasu Mochizuki | 半導体結晶膜の製造方法とそれを用いた装置 |
-
1992
- 1992-05-12 JP JP14625392A patent/JPH05315362A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003178979A (ja) * | 2001-08-30 | 2003-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007059706A (ja) * | 2005-08-25 | 2007-03-08 | Takayasu Mochizuki | 半導体結晶膜の製造方法とそれを用いた装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JP4164360B2 (ja) | 半導体装置の製造方法 | |
| KR100473996B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| TW504845B (en) | Thin film processing method and thin film processing apparatus | |
| JP2001035806A (ja) | 半導体薄膜の製造方法 | |
| JPH07249779A (ja) | 半導体装置の作製方法 | |
| TWI244214B (en) | Semiconductor device and method of fabricating a LTPS film | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH05326402A (ja) | 半導体装置の製造方法 | |
| JP3924828B2 (ja) | 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法 | |
| JPS61260621A (ja) | 非晶質シリコンもしくは多結晶シリコンの再処理方法 | |
| JPH05315362A (ja) | 半導体装置の製造方法及び液晶表示装置 | |
| JPH0955509A (ja) | 半導体装置の製造方法 | |
| JPH02295111A (ja) | 薄膜結晶層を有する半導体装置の製造方法 | |
| JPH0883766A (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JPH05218367A (ja) | 多結晶シリコン薄膜用基板および多結晶シリコン薄膜の作製方法 | |
| JP2001127301A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2817613B2 (ja) | 結晶シリコン膜の形成方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JPS6325913A (ja) | 半導体薄膜の製造方法 | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH11102863A (ja) | 多結晶半導体膜の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |