JPH0526868Y2 - - Google Patents
Info
- Publication number
- JPH0526868Y2 JPH0526868Y2 JP15502486U JP15502486U JPH0526868Y2 JP H0526868 Y2 JPH0526868 Y2 JP H0526868Y2 JP 15502486 U JP15502486 U JP 15502486U JP 15502486 U JP15502486 U JP 15502486U JP H0526868 Y2 JPH0526868 Y2 JP H0526868Y2
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- circuit
- signal
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】
(イ) 産業上の利用分野
本考案は、ビデオテープレコーダ(VTR)に
おける画質の向上を目的として輝度信号処理回路
に関する。[Detailed Description of the Invention] (a) Industrial Application Field The present invention relates to a luminance signal processing circuit for the purpose of improving image quality in a video tape recorder (VTR).
(ロ) 従来の技術
VTRではFM変調記録される輝度信号のS/
N比向上等の目的から、記録/再生回路にプリエ
ンフアシス回路、デイエンフアシス回路を設けて
いる。更に最近では、S/N改善効果を大きくす
るために、入力される輝度信号のレベルに応じて
エンフアシス量が自動的に変化されるノンリニア
エンフアシスが採用されている。(b) Conventional technology In a VTR, the luminance signal recorded by FM modulation is
For the purpose of improving the N ratio, the recording/reproducing circuit is provided with a pre-emphasis circuit and a de-emphasis circuit. Furthermore, recently, in order to increase the S/N improvement effect, non-linear emphasis has been adopted in which the amount of emphasis is automatically changed according to the level of the input luminance signal.
このノンリニアエンフアシス方式では、入力さ
れる信号のレベルに応じてエンフアシス量、デイ
エンフアシス量が変化するものであるが、記録/
再生のプロセスにおける波形歪やノイズによつ
て、この変化せしめる動作が誤動作し、波形歪が
大きくなつてしまうおそれがあつた。 In this non-linear emphasis method, the amount of emphasis and de-emphasis changes depending on the level of the input signal, but the amount of emphasis and de-emphasis changes depending on the level of the input signal.
Due to waveform distortion and noise in the reproduction process, this changing operation may malfunction, resulting in increased waveform distortion.
又、特開昭58−31668号公報(H04N5/14)で
は、映像信号の輪郭補正回路において、特性の異
なる2種類のピーキング回路を備えていて、入力
信号のレベルに応じて最適なピーキング回路を選
択するという構成が示されている。 Furthermore, in Japanese Patent Application Laid-Open No. 58-31668 (H04N5/14), a contour correction circuit for video signals is equipped with two types of peaking circuits with different characteristics, and the optimum peaking circuit is selected according to the level of the input signal. A configuration for selecting is shown.
しかしながら、上記公知例は、VTRにおける
記録再生とは無関係であり、デイエンフアシスに
似た構成についても全く開示していない。 However, the above-mentioned known example has nothing to do with recording and reproducing in a VTR, and does not disclose any configuration similar to de-emphasis.
(ハ) 考案が解決しようとする問題点
以上述べた様に、従来のノンリニアエンフアシ
ス回路では、記録/再生動作において、プリエン
フアシスとデイエンフアシスの動作が誤動作し
て、再生信号の波形歪が大きくなるおそれがあつ
た。(c) Problems that the invention aims to solve As mentioned above, in the conventional nonlinear emphasis circuit, the pre-emphasis and de-emphasis operations malfunction during recording/reproducing operations, resulting in large waveform distortion of the reproduced signal. I was afraid.
(ニ) 問題点を解決するための手段
本考案は特性の異なる複数のプリエンフアシス
回路と、記録する輝度信号のレベルを検出する手
段と、この検出結果に基づき、前記複数のプリエ
ンフアシス回路を選択する手段と、選択されたプ
リエンフアシス回路を指示する情報を付加して信
号を記録する手段と、前記複数のプリエンフアシ
ス回路に対応するデイエンフアシス回路と、再生
時に再生出力に含まれる前記情報を検出して前記
デイエンフアシス回路を選択する手段とよりなる
輝度信号処理回路である。(d) Means for solving the problem The present invention includes a plurality of pre-emphasis circuits having different characteristics, a means for detecting the level of a luminance signal to be recorded, and a means for selecting the plurality of pre-emphasis circuits based on the detection result. a means for recording a signal by adding information indicating a selected pre-emphasis circuit; a de-emphasis circuit corresponding to the plurality of pre-emphasis circuits; and a de-emphasis circuit for detecting the information included in the playback output during playback. This is a luminance signal processing circuit comprising means for selecting.
(ホ) 作用
つまり、記録時に選択されたプリエンフアシス
回路を示す情報が記録されているので、再生時に
は、この情報を判別して、対応するデイエンフア
シス回路を選択することができる。従いノンリニ
アエンフアシス方式の様な誤動作が生じるおそれ
がない。(e) Effect In other words, since information indicating the pre-emphasis circuit selected at the time of recording is recorded, this information can be discriminated and the corresponding de-emphasis circuit can be selected at the time of reproduction. Therefore, there is no possibility of malfunction occurring as in the non-linear emphasis method.
(ヘ) 実施例 以下図面に従い本考案の実施例を説明する。(f) Examples Embodiments of the present invention will be described below with reference to the drawings.
第1図は記録側の構成を示すブロツク図、第2
図は再生側の構成を示すブロツク図である。 FIG. 1 is a block diagram showing the configuration of the recording side.
The figure is a block diagram showing the configuration of the reproducing side.
第1図において、50は記録するカラーテレビ
ジヨン信号の入力端子、1は輝度(Y)信号と色
(C)信号の分離回路、2は色信号の処理回路、
3はY信号のクランプ回路、4はY信号より輝度
情報(以下Y′信号とする)と同期信号を分離す
る同期分離回路、7はY′信号を入力とする1H遅
延回路、8,9は1H遅延回路7の出力が供給さ
れる、特性の異なる第1、第2プリエンフアシス
回路である。この第1、第2プリエンフアシス回
路8,9は基本的にはエンフアシス量が異なつて
おり、第2プリエンフアシス回路9のエンフアシ
ス量がより大きい。 In FIG. 1, 50 is an input terminal for the color television signal to be recorded, 1 is a luminance (Y) signal and chrominance (C) signal separation circuit, 2 is a chrominance signal processing circuit,
3 is a clamp circuit for the Y signal, 4 is a sync separation circuit that separates luminance information (hereinafter referred to as Y' signal) and a sync signal from the Y signal, 7 is a 1H delay circuit that receives the Y' signal as input, 8 and 9 are These are first and second pre-emphasis circuits which have different characteristics and are supplied with the output of the 1H delay circuit 7. The first and second pre-emphasis circuits 8 and 9 basically have different emphasis amounts, with the second pre-emphasis circuit 9 having a larger emphasis amount.
5はY′信号を入力とする重みづけ回路であり、
機能的には高域強調の特性を有する。6は重みづ
け回路5出力をレベル検波する検波回路であり、
1水平期間毎に判別を行なうために同期信号が印
加されている。 5 is a weighting circuit that receives the Y' signal as input;
Functionally, it has the characteristic of emphasizing high frequencies. 6 is a detection circuit that level-detects the output of the weighting circuit 5;
A synchronizing signal is applied to make the determination every horizontal period.
12は検波回路6出力によつて制御される第1
切換スイツチ、10は同期信号を第1の大きさの
振幅とする第1アンプ、11は同期信号を第2の
大きさの振幅とする第2アンプ、13は第2切換
スイツチであつて、検波回路6出力に応じて第
1、第2アンプ出力を選択する。20は同期信号
用の第3プリエンフアシス回路、14は第1切換
スイツチ12出力と、第3プリエンフアシス回路
20出力との混合回路である。 12 is a first circuit controlled by the output of the detection circuit 6.
a changeover switch; 10 is a first amplifier that makes the synchronization signal have a first amplitude; 11 is a second amplifier that makes the synchronization signal a second amplitude; 13 is a second changeover switch; The first and second amplifier outputs are selected according to the circuit 6 output. 20 is a third pre-emphasis circuit for synchronizing signals, and 14 is a mixing circuit of the output of the first changeover switch 12 and the output of the third pre-emphasis circuit 20.
15はホワイト/ダーククリツプ回路、16は
FM変調回路、17はFM変調回路16出力と色
処理回路2出力との混合回路、18は記録アン
プ、19はビデオヘツドである。 15 is white/dark clip circuit, 16 is
17 is a mixing circuit of the FM modulation circuit 16 output and the color processing circuit 2 output, 18 is a recording amplifier, and 19 is a video head.
次に再生側の構成を説明する。22はビデオヘ
ツド19の再生出力を入力とするプリアンプ、2
3はプリアンプ22出力よりC信号(低域変換さ
れている)を分離するロウパスフイルタ
(LPF)、24は再生色処理回路、25はFM変調
された輝度に関連する信号を分離するハイパスフ
イルタ(HPF)、26はHPF25出力を入力する
リミツタ/FM復調回路、27はリミツタ/FM
復調回路26出力よりプリエンフアシスされた
Y′信号と同期信号を分離する同期分離回路であ
る。この同期分離回路27には端子51よりのヘ
ツド切換パルス信号を利用して映像信号のない垂
直ブランキング区間で強制ロツクされ水平同期マ
スクパルスを発生するVCO28の出力が供給さ
れている。 Next, the configuration on the playback side will be explained. 22 is a preamplifier which receives the playback output of the video head 19;
3 is a low pass filter (LPF) that separates the C signal (low frequency converted) from the output of the preamplifier 22, 24 is a reproduction color processing circuit, and 25 is a high pass filter (LPF) that separates the signal related to FM modulated luminance. HPF), 26 is a limiter/FM demodulation circuit that inputs the HPF25 output, 27 is a limiter/FM
Pre-emphasized from demodulation circuit 26 output
This is a sync separation circuit that separates the Y' signal and sync signal. This synchronization separation circuit 27 is supplied with the output of a VCO 28 which is forcibly locked in a vertical blanking section where there is no video signal using a head switching pulse signal from a terminal 51 and generates a horizontal synchronization mask pulse.
29は、記録系の第1プリエンフアシス回路8
に対応する第1デイエンフアシス回路、30は第
2プリエンフアシス回路9に対応する第2デイエ
ンフアシス回路、32は第3プリエンフアシス回
路20に対応する第3デイエンフアシス回路であ
る。 29 is the first pre-emphasis circuit 8 of the recording system.
30 is a second de-emphasis circuit corresponding to the second pre-emphasis circuit 9; 32 is a third de-emphasis circuit corresponding to the third pre-emphasis circuit 20.
第3デイエンフアシス回路32の出力はレベル
検出回路33と、振幅を一定とする波形整形回路
34に供給される。第1、第2デイエンフアシス
回路29,30は出力は第3切換スイツチ31に
供給され、レベル検出回路33の出力に応じて一
方が選択される。35は第3切換スイツチ31出
力と波形整形回路34出力の混合回路、36はノ
イズキヤンセラ、37はC信号とノイズキヤンセ
ラからのY信号の混合回路、38は出力アンプ、
52は映像出力端子である。 The output of the third de-emphasis circuit 32 is supplied to a level detection circuit 33 and a waveform shaping circuit 34 that keeps the amplitude constant. The outputs of the first and second de-emphasis circuits 29 and 30 are supplied to a third changeover switch 31, and one of them is selected according to the output of the level detection circuit 33. 35 is a mixing circuit of the output of the third changeover switch 31 and the output of the waveform shaping circuit 34, 36 is a noise canceler, 37 is a mixing circuit of the C signal and the Y signal from the noise canceler, 38 is an output amplifier,
52 is a video output terminal.
次に動作を説明する。Y′信号は検波回路6で
そのレベルが判別され、レベルが大きいときには
エンフアシス量の少ない第1プリエンフアシス回
路8が選択され、レベルが小さな信号の場合には
エンフアシス量の大きい第2プリエンフアシス回
路9が選択される。同時に、選択されたプリエン
フアシス回路を指示するために、第1プリエンフ
アシス回路8の場合は同期信号の振幅が第1の振
幅(小さい)とされ、第2プリエンフアシス回路
9の場合は同期信号の振幅が第2の振幅(大き
い)とされる。 Next, the operation will be explained. The level of the Y' signal is determined by the detection circuit 6. When the level is high, the first pre-emphasis circuit 8 with a small amount of emphasis is selected, and when the level is a small signal, the second pre-emphasis circuit 9 with a large amount of emphasis is selected. be done. At the same time, in order to instruct the selected pre-emphasis circuit, in the case of the first pre-emphasis circuit 8, the amplitude of the synchronization signal is set to the first amplitude (smaller), and in the case of the second pre-emphasis circuit 9, the amplitude of the synchronization signal is set to the first amplitude (smaller). 2 amplitude (large).
検波回路6はその時点数が適当に定められてい
て、又、水平同期信号が判別出力の変更タイミン
グ作成用に利用されることから、1H前の期間の
Y′信号のレベルに応じて、次のIH期間の判別出
力が出力される様になつている。そこで、第1、
第2プリエンフアシス回路8,9に供給される
Y′信号は1H遅延回路7を通して1H期間遅延され
たものとなつている。尚、この1H遅延回路7を
設けたことに合せて、色信号を1H遅延させても
よい。 The detection circuit 6 has an appropriately determined number of time points, and since the horizontal synchronization signal is used to create the change timing of the discrimination output,
Depending on the level of the Y' signal, a determination output for the next IH period is output. Therefore, first,
Supplied to the second pre-emphasis circuits 8 and 9
The Y' signal is delayed by 1H period through the 1H delay circuit 7. Incidentally, in addition to providing this 1H delay circuit 7, the color signal may be delayed by 1H.
又、検波回路6の入力信号は重みづけ回路5に
よつて高域が強調されている。そこでY′信号に
おいて急激な変化がある(周波数の成分が高い)
ときにはエンフアシスの量が少さくなることにな
る。 Furthermore, the high frequency range of the input signal to the detection circuit 6 is emphasized by the weighting circuit 5. Therefore, there is a sudden change in the Y' signal (high frequency component)
Sometimes the amount of emphasis will be reduced.
再生時には、同期信号の振幅が第1のレベルで
あるのか、第2のレベルであるのかを判別して、
デイエンフアシス回路が選択されるので、記録時
のプリエンフアシスに対応してデイエンフアシス
が実行される。 During playback, it is determined whether the amplitude of the synchronization signal is at the first level or the second level,
Since the de-emphasis circuit is selected, de-emphasis is executed in correspondence with pre-emphasis during recording.
尚、実施例では、同期信号振幅でプリエンフア
シスの特性を識別する様にしているが、自己録再
以外の場合には、識別を誤る可能性がある。これ
を防止するには、付加する情報信号の形態を変更
すればよい。例えば、プリエンフアシス特性を指
示するデジタル信号を水平ブランキング期間に挿
入するといつた方法が考えられる。 In the embodiment, the pre-emphasis characteristics are identified based on the amplitude of the synchronizing signal, but in cases other than self-recording/playback, there is a possibility that the identification may be mistaken. To prevent this, the form of the added information signal may be changed. For example, a method may be considered in which a digital signal indicating the pre-emphasis characteristic is inserted into the horizontal blanking period.
又、エンフアシスの種類を3種類以上とするこ
ともできる。 Furthermore, the number of types of emphasis may be three or more.
(ト) 考案の効果
以上述べた様に本考案によれば、記録時のエン
フアシス特性に関する情報が同時に記録されるの
で、この情報に基づき再生時のデイエンフアシス
特性を選択でき、従来のノンリニアエンフアシス
の如き不都合が生じないので、実用的である。(g) Effects of the invention As described above, according to the invention, information regarding the emphasis characteristics during recording is simultaneously recorded, so the de-emphasis characteristics during playback can be selected based on this information, which makes it possible to select the de-emphasis characteristics during playback. This method is practical because it does not cause such inconveniences.
図面は本考案の実施例に係り、第1図は記録側
の構成を示すブロツク図、第2図は再生側の構成
を示すブロツク図である。
6……検波回路、8,9……第1、第2プリエ
ンフアシス回路、12……第1切換スイツチ、1
3……第3切換スイツチ、14……混合回路、2
9,30……第1、第2デイエンフアシス回路、
31……第3切換スイツチ、33……レベル検出
回路。
The drawings relate to an embodiment of the present invention; FIG. 1 is a block diagram showing the configuration on the recording side, and FIG. 2 is a block diagram showing the configuration on the reproducing side. 6...Detection circuit, 8, 9...First and second pre-emphasis circuits, 12...First changeover switch, 1
3...Third changeover switch, 14...Mixing circuit, 2
9, 30...first and second de-emphasis circuits,
31...Third changeover switch, 33...Level detection circuit.
Claims (1)
記録する輝度信号のレベルを検出する手段と、こ
の検出結果に基づき前記複数のプリエンフアシス
回路を選択する手段と、選択されたプリエンフア
シス回路を指示する情報を付加して信号を記録す
る手段と、前記複数のプリエンフアシス回路に対
応するデイエンフアシス回路と、再生時に再生出
力に含まれる前記情報を検出して前記デイエンフ
アシス回路を選択する手段とよりなる輝度信号処
理回路。 Multiple pre-emphasis circuits with different characteristics,
means for detecting the level of the luminance signal to be recorded; means for selecting the plurality of pre-emphasis circuits based on the detection result; means for recording the signal by adding information indicating the selected pre-emphasis circuit; A luminance signal processing circuit comprising: a de-emphasis circuit corresponding to the pre-emphasis circuit; and means for detecting the information included in the reproduced output during reproduction and selecting the de-emphasis circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15502486U JPH0526868Y2 (en) | 1986-10-09 | 1986-10-09 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15502486U JPH0526868Y2 (en) | 1986-10-09 | 1986-10-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6361887U JPS6361887U (en) | 1988-04-23 |
JPH0526868Y2 true JPH0526868Y2 (en) | 1993-07-07 |
Family
ID=31075351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15502486U Expired - Lifetime JPH0526868Y2 (en) | 1986-10-09 | 1986-10-09 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0526868Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2545977B2 (en) * | 1989-04-03 | 1996-10-23 | 株式会社富士通ゼネラル | Noise suppression method in imaging device |
-
1986
- 1986-10-09 JP JP15502486U patent/JPH0526868Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6361887U (en) | 1988-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0526868Y2 (en) | ||
JPH0779456B2 (en) | Magnetic recording / reproducing device | |
JPH02301277A (en) | Recording processing circuit for video signal | |
US5194964A (en) | Apparatus for processing color or black and white video signals | |
GB2099658A (en) | Video signal processing circuit for a PAL VTR system | |
EP0293188B1 (en) | Vtr playback chrominance signal processing circuit | |
US4538187A (en) | Method of and circuit arrangement for recording a color video signal | |
JP2627351B2 (en) | Video signal playback device | |
JPS6141285A (en) | Magnetic recording and reproducing device | |
JPS599487Y2 (en) | Video signal processing circuit | |
JPS61219275A (en) | Field/frame converting system in magnetic picture recording | |
JPH01279695A (en) | Magnetic recording and reproducing device | |
JPH0117636B2 (en) | ||
EP0722254A2 (en) | Delay time compensating apparatus for PAL plus video cassette tape recorder | |
JPS61237592A (en) | Frequency division multiple signal processing circuit | |
JPH0562509B2 (en) | ||
JPH01162496A (en) | Color signal processor | |
JPH0710111B2 (en) | Magnetic tape recording / reproducing device | |
JPH02290397A (en) | Recorder for chroma signal | |
JPS60253394A (en) | Signal processing circuit of video signal recording and reproducing device | |
JPS61232789A (en) | Dubbing system | |
JPH0279579A (en) | Video signal output device | |
JPS63215193A (en) | Color video signal converting method and its recording and reproducing device | |
JPH0123993B2 (en) | ||
JPH0419757B2 (en) |