JPH05144761A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH05144761A JPH05144761A JP3062973A JP6297391A JPH05144761A JP H05144761 A JPH05144761 A JP H05144761A JP 3062973 A JP3062973 A JP 3062973A JP 6297391 A JP6297391 A JP 6297391A JP H05144761 A JPH05144761 A JP H05144761A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- heat treatment
- oxygen
- soi
- intermediate stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims abstract description 69
- 239000001301 oxygen Substances 0.000 claims abstract description 68
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 68
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005468 ion implantation Methods 0.000 claims abstract description 14
- 239000002244 precipitate Substances 0.000 claims description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 230000000630 rising effect Effects 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 14
- 230000008707 rearrangement Effects 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract 3
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 230000007547 defect Effects 0.000 description 12
- 238000002513 implantation Methods 0.000 description 10
- 238000000137 annealing Methods 0.000 description 8
- -1 oxygen ions Chemical class 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000004581 coalescence Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 容易なプロセスでＳＯＩ層の結晶性を改善す
ることのできるＳＯＩ基板の製造方法を得る。 【構成】 ＳＯＩ基板作製におけるイオン注入後の熱処
理工程を、該熱処理の高温度領域に至る中間段階まで昇
温し、上記ＳＯＩ層中に酸素析出物９を形成し、さら
に、上記酸素析出物が溶解しない昇温速度で、上記中間
段階の温度から上記高温度領域に昇温して行なうように
した。 【効果】 酸素析出物のピンニング効果によって転位が
表面へ上昇するのを防止でき、また、高温度領域に昇温
する際の格子間Ｓｉの単位時間当たりの発生量を抑制で
き、ＳＯＩ層中の転位密度を大幅に低減できる。
ることのできるＳＯＩ基板の製造方法を得る。 【構成】 ＳＯＩ基板作製におけるイオン注入後の熱処
理工程を、該熱処理の高温度領域に至る中間段階まで昇
温し、上記ＳＯＩ層中に酸素析出物９を形成し、さら
に、上記酸素析出物が溶解しない昇温速度で、上記中間
段階の温度から上記高温度領域に昇温して行なうように
した。 【効果】 酸素析出物のピンニング効果によって転位が
表面へ上昇するのを防止でき、また、高温度領域に昇温
する際の格子間Ｓｉの単位時間当たりの発生量を抑制で
き、ＳＯＩ層中の転位密度を大幅に低減できる。
Description
【０００１】
【産業上の利用分野】この発明は、将来のＶＬＳＩの基
板として注目される、絶縁層上に半導体層を設けたＳＯ
Ｉ基板の製造方法に関し、特に半導体層の欠陥密度が低
いＳＯＩ基板を得ることができるＳＯＩ基板の製造方法
に関するものである。
板として注目される、絶縁層上に半導体層を設けたＳＯ
Ｉ基板の製造方法に関し、特に半導体層の欠陥密度が低
いＳＯＩ基板を得ることができるＳＯＩ基板の製造方法
に関するものである。
【０００２】
【従来の技術】図３(a) 〜(c) は従来のＳＯＩ基板の製
造方法の一例であるＳＩＭＯＸ法によるＳＯＩ基板の製
造方法を示す断面工程図であり、図において、１はシリ
コン基板、２はシリコン基板に注入する酸素イオン、３
はシリコン基板と酸素イオンとを反応させて形成した埋
め込み絶縁膜（ＳｉＯ2 ）、４は残留シリコン層、５は
単結晶シリコン層、６はＳＯＩ層に残留する貫通転位で
ある。
造方法の一例であるＳＩＭＯＸ法によるＳＯＩ基板の製
造方法を示す断面工程図であり、図において、１はシリ
コン基板、２はシリコン基板に注入する酸素イオン、３
はシリコン基板と酸素イオンとを反応させて形成した埋
め込み絶縁膜（ＳｉＯ2 ）、４は残留シリコン層、５は
単結晶シリコン層、６はＳＯＩ層に残留する貫通転位で
ある。
【０００３】ＳＩＭＯＸ法とはシリコン基板に酸素を２
００ｋｅＶで２×１０18／cm2 注入し、その後１３００
℃以上の高温でＡｒ／Ｏ2 またはＮ2 ／Ｏ2 の混合気体
中で十分に熱処理することにより、上記シリコン基板内
部に直接埋め込み絶縁膜（ＳｉＯ2 膜）を形成する方法
であり、以下その製造工程について説明する。
００ｋｅＶで２×１０18／cm2 注入し、その後１３００
℃以上の高温でＡｒ／Ｏ2 またはＮ2 ／Ｏ2 の混合気体
中で十分に熱処理することにより、上記シリコン基板内
部に直接埋め込み絶縁膜（ＳｉＯ2 膜）を形成する方法
であり、以下その製造工程について説明する。
【０００４】まず図３(a) に示すシリコン基板を５００
℃〜６００℃に加熱した状態で上記シリコン基板上から
酸素イオンを、例えば２００ｋｅＶの加速電圧で２．０
×１０18／cm2 注入し、図３(b) に示すようにシリコン
基板内部に直接注入された酸素とシリコン基板とを反応
させてシリコン酸化膜３を形成する。
℃〜６００℃に加熱した状態で上記シリコン基板上から
酸素イオンを、例えば２００ｋｅＶの加速電圧で２．０
×１０18／cm2 注入し、図３(b) に示すようにシリコン
基板内部に直接注入された酸素とシリコン基板とを反応
させてシリコン酸化膜３を形成する。
【０００５】ここで加速電圧２００ｋｅＶで酸素イオン
注入量を変化させて注入した場合の各々のシリコン基板
中の酸素濃度プロファイルを図５に示す。酸素イオンの
注入量が少ない場合、酸素はシリコン基板内でガウス分
布をとるが、注入量が臨界注入量である１．３５×１０
18／cm2 以上になると、注入ピーク付近の酸素濃度がＳ
ｉＯ2 の化学量論的濃度４．４×１０22／cm3 を越える
ので、ＳｉＯ2 膜が形成され、過剰の酸素は分布の裾野
に向かって拡散していき、シリコン基板と反応してＳｉ
Ｏ2 を形成し、界面は急峻になっいく。このときの反応
を式であらわすと、
注入量を変化させて注入した場合の各々のシリコン基板
中の酸素濃度プロファイルを図５に示す。酸素イオンの
注入量が少ない場合、酸素はシリコン基板内でガウス分
布をとるが、注入量が臨界注入量である１．３５×１０
18／cm2 以上になると、注入ピーク付近の酸素濃度がＳ
ｉＯ2 の化学量論的濃度４．４×１０22／cm3 を越える
ので、ＳｉＯ2 膜が形成され、過剰の酸素は分布の裾野
に向かって拡散していき、シリコン基板と反応してＳｉ
Ｏ2 を形成し、界面は急峻になっいく。このときの反応
を式であらわすと、
【０００６】 ｘＳｉ＋２Ｏi →ＳｉＯ2 ＋（ｘ−１）Ｓｉi …(1) となる。ここでＯi は格子間酸素，Ｓｉi は格子間シリ
コンである。ＳｉＯ2 層形成による体積増加（２．２
倍）を緩和するために格子間Ｓｉの放出が起こる。この
格子間Ｓｉはシンクとなるシリコン基板表面に吸収され
るが、酸素イオン注入量の増加に伴い、発生する格子間
Ｓｉの数は増加し、やがて過剰の格子間Ｓｉは互いに合
体して残留シリコン層中に欠陥を形成するようになる。
コンである。ＳｉＯ2 層形成による体積増加（２．２
倍）を緩和するために格子間Ｓｉの放出が起こる。この
格子間Ｓｉはシンクとなるシリコン基板表面に吸収され
るが、酸素イオン注入量の増加に伴い、発生する格子間
Ｓｉの数は増加し、やがて過剰の格子間Ｓｉは互いに合
体して残留シリコン層中に欠陥を形成するようになる。
【０００７】残留シリコン層はイオン注入によりダメー
ジを受け、また酸素濃度も高く上で述べた欠陥を含むた
め、例えばＡｒ／Ｏ2 雰囲気中で１３００℃、５時間程
度の熱処理を施して結晶性を回復させる必要がある。通
常の熱処理工程では図４に示すように保持温度に達する
までは一定の昇温速度で加熱を行っている。典型的な熱
処理のフローとしてはここでは、例えば２０℃／min の
昇温速度で１３００℃まで昇温し、アルゴン（Ａｒ）に
微量の酸素（Ｏ2 ）を混合した雰囲気で６時間保持した
後、炉冷して２時間程度で常温近くまで降温している。
このような熱処理により残留シリコン層は単結晶シリコ
ン層に改質し、同時に(1) 式の反応の進行によりＳｉＯ
2 層は厚みを増すとともに残留シリコン層中の酸素析出
物は溶解または合体することによりＳｉＯ2 層に取り込
まれ、ただ１つの界面の急峻なＳｉＯ2 層が形成され
る。酸素析出物が成長するかまたは溶解するかは次式に
示す臨界半径ｒ0 によって決定される。
ジを受け、また酸素濃度も高く上で述べた欠陥を含むた
め、例えばＡｒ／Ｏ2 雰囲気中で１３００℃、５時間程
度の熱処理を施して結晶性を回復させる必要がある。通
常の熱処理工程では図４に示すように保持温度に達する
までは一定の昇温速度で加熱を行っている。典型的な熱
処理のフローとしてはここでは、例えば２０℃／min の
昇温速度で１３００℃まで昇温し、アルゴン（Ａｒ）に
微量の酸素（Ｏ2 ）を混合した雰囲気で６時間保持した
後、炉冷して２時間程度で常温近くまで降温している。
このような熱処理により残留シリコン層は単結晶シリコ
ン層に改質し、同時に(1) 式の反応の進行によりＳｉＯ
2 層は厚みを増すとともに残留シリコン層中の酸素析出
物は溶解または合体することによりＳｉＯ2 層に取り込
まれ、ただ１つの界面の急峻なＳｉＯ2 層が形成され
る。酸素析出物が成長するかまたは溶解するかは次式に
示す臨界半径ｒ0 によって決定される。
【０００８】 ｒ0 ＝（２σ／ΔＨV ）・（ＴE ／ＴE −Ｔ） …(2) ΔＨV ：析出物形成エンタルピー σ ：表面エネルギー ＴE ：析出物の溶解温度 Ｔ ：熱処理温度
【０００９】熱処理温度が増加するに伴いＴE −Ｔの値
は小さくなるので、臨界半径ｒ0 は大きくなり、それ以
下の大きさの析出物は溶解する。熱処理時においても格
子間Ｓｉは多量に発生し、一部は表面に吸収されるが、
過剰の格子間Ｓｉは欠陥の発生，成長に費やされ最終的
に欠陥は、図３(c) に示すように表面とＳｉＯ2 層に固
定された貫通転位６として安定化し、単結晶シリコン層
５に残留し結晶品質を劣化させる。
は小さくなるので、臨界半径ｒ0 は大きくなり、それ以
下の大きさの析出物は溶解する。熱処理時においても格
子間Ｓｉは多量に発生し、一部は表面に吸収されるが、
過剰の格子間Ｓｉは欠陥の発生，成長に費やされ最終的
に欠陥は、図３(c) に示すように表面とＳｉＯ2 層に固
定された貫通転位６として安定化し、単結晶シリコン層
５に残留し結晶品質を劣化させる。
【００１０】この貫通転位の密度は注入条件に依存して
おり、図６に示すように注入量が増加するほど、また加
速電圧が低いほど転位密度は増加する傾向にある。注入
量と欠陥密度の相関性を利用したマルチイオン注入（多
段注入）法がすでに開発され報告されている。これは転
位密度を低減させるために従来に比べて注入量は低くし
て（０．５〜１×１０18／cm2 ）酸素イオン注入を行
い、次にアニールにより結晶性の回復とＳｉＯ2 の析出
を図った後、所定の注入量を得るためにこの注入，アニ
ールのプロセスを数回繰り返す方法である。この方法で
はＳｉ／ＳｉＯ2界面が非常に急峻でＳｉ層内の転位密
度も１０3 ／cm2 以下の極めて良質の埋め込み絶縁層を
有するＳＯＩ基板が実現できる。しかしこの方法ではプ
ロセスが煩雑化するため商業的な量産に適さないという
問題がある。
おり、図６に示すように注入量が増加するほど、また加
速電圧が低いほど転位密度は増加する傾向にある。注入
量と欠陥密度の相関性を利用したマルチイオン注入（多
段注入）法がすでに開発され報告されている。これは転
位密度を低減させるために従来に比べて注入量は低くし
て（０．５〜１×１０18／cm2 ）酸素イオン注入を行
い、次にアニールにより結晶性の回復とＳｉＯ2 の析出
を図った後、所定の注入量を得るためにこの注入，アニ
ールのプロセスを数回繰り返す方法である。この方法で
はＳｉ／ＳｉＯ2界面が非常に急峻でＳｉ層内の転位密
度も１０3 ／cm2 以下の極めて良質の埋め込み絶縁層を
有するＳＯＩ基板が実現できる。しかしこの方法ではプ
ロセスが煩雑化するため商業的な量産に適さないという
問題がある。
【００１１】
【発明が解決しようとする課題】従来のＳＯＩ基板の製
造方法は以上のように構成されていたので、ＳＯＩ基板
中に貫通転位が残留し、このように貫通転位が残留した
結晶品質の劣ったＳＯＩ基板上にＭＯＳトランジスタを
作製すると、ゲート酸化膜形成時にゲート酸化膜に欠陥
や不純物が取り込まれることによる耐圧不良や空乏層内
に存在する欠陥により発生した発生電流による消費電力
の増加をひきおこし、デバイスの特性を劣化させるとい
う問題点があった。またマルチイオン注入法によれば転
位密度の低い良質のＳＯＩ基板を実現できるが、プロセ
スが煩雑で商業的な量産に適さないという問題点があっ
た。
造方法は以上のように構成されていたので、ＳＯＩ基板
中に貫通転位が残留し、このように貫通転位が残留した
結晶品質の劣ったＳＯＩ基板上にＭＯＳトランジスタを
作製すると、ゲート酸化膜形成時にゲート酸化膜に欠陥
や不純物が取り込まれることによる耐圧不良や空乏層内
に存在する欠陥により発生した発生電流による消費電力
の増加をひきおこし、デバイスの特性を劣化させるとい
う問題点があった。またマルチイオン注入法によれば転
位密度の低い良質のＳＯＩ基板を実現できるが、プロセ
スが煩雑で商業的な量産に適さないという問題点があっ
た。
【００１２】本発明は上記のような問題点を解消するた
めになされたもので、容易なプロセスでＳＯＩ層の結晶
性を改善することのできるＳＯＩ基板の製造方法を得る
ことを目的とする。
めになされたもので、容易なプロセスでＳＯＩ層の結晶
性を改善することのできるＳＯＩ基板の製造方法を得る
ことを目的とする。
【００１３】
【課題を解決するための手段】この発明に係るＳＯＩ基
板の製造方法は、ＳＩＭＯＸ法の熱処理工程を、該熱処
理の高温度領域に至る中間段階まで昇温し、ＳＯＩ層中
に酸素析出物を形成し、さらに、上記酸素析出物が溶解
しない昇温速度で、上記中間段階の温度から上記高温度
領域に昇温して行なうようにしたものである。
板の製造方法は、ＳＩＭＯＸ法の熱処理工程を、該熱処
理の高温度領域に至る中間段階まで昇温し、ＳＯＩ層中
に酸素析出物を形成し、さらに、上記酸素析出物が溶解
しない昇温速度で、上記中間段階の温度から上記高温度
領域に昇温して行なうようにしたものである。
【００１４】
【作用】この発明においては、ＳＩＭＯＸ法の熱処理工
程を、該熱処理の高温度領域に至る中間段階まで昇温
し、ＳＯＩ層中に酸素析出物を形成し、さらに、上記酸
素析出物が溶解しない昇温速度で、上記中間段階の温度
から上記高温度領域に昇温して行なうようにしたから、
アニールの中間段階でＳＯＩ層に析出，成長した酸素析
出物がそのピンニング効果によって転位がＳＯＩ層表面
へ上昇するのを防止し、また低昇温速度で中間段階の温
度から上記高温度領域に昇温することで格子間Ｓｉの発
生量を抑制しているので、ＳＯＩ層中の転位密度を大幅
に低減できる。
程を、該熱処理の高温度領域に至る中間段階まで昇温
し、ＳＯＩ層中に酸素析出物を形成し、さらに、上記酸
素析出物が溶解しない昇温速度で、上記中間段階の温度
から上記高温度領域に昇温して行なうようにしたから、
アニールの中間段階でＳＯＩ層に析出，成長した酸素析
出物がそのピンニング効果によって転位がＳＯＩ層表面
へ上昇するのを防止し、また低昇温速度で中間段階の温
度から上記高温度領域に昇温することで格子間Ｓｉの発
生量を抑制しているので、ＳＯＩ層中の転位密度を大幅
に低減できる。
【００１５】
【実施例】以下この発明の実施例を図について説明す
る。図１(a) はこの発明の一実施例によるＳＯＩ基板の
製造方法における熱処理工程を示すタイムチャート図で
あり、図において、縦軸に温度を、横軸に時間をとって
いる。
る。図１(a) はこの発明の一実施例によるＳＯＩ基板の
製造方法における熱処理工程を示すタイムチャート図で
あり、図において、縦軸に温度を、横軸に時間をとって
いる。
【００１６】次に本実施例によるＳＯＩ基板の製造工程
について説明する。酸素イオン注入の工程は従来と全く
同様である。即ち、シリコン基板を５００℃〜６００℃
に加熱した状態で上記シリコン基板上から酸素イオン
を、例えば２００ｋｅＶの加速電圧で２．０×１０18／
cm2 注入し、シリコン基板内部に直接注入された酸素と
シリコン基板とを反応させてシリコン酸化膜を形成す
る。
について説明する。酸素イオン注入の工程は従来と全く
同様である。即ち、シリコン基板を５００℃〜６００℃
に加熱した状態で上記シリコン基板上から酸素イオン
を、例えば２００ｋｅＶの加速電圧で２．０×１０18／
cm2 注入し、シリコン基板内部に直接注入された酸素と
シリコン基板とを反応させてシリコン酸化膜を形成す
る。
【００１７】次に、シリコン酸化膜とその上に配置され
たシリコン結晶との界面の急峻性向上とシリコン酸化膜
上のシリコン結晶の結晶性回復のための熱処理工程を行
なう。本実施例では、この熱処理工程を図１に示すよう
に２段階の熱処理としている。まず１段目の加熱保持工
程として、一定の昇温速度で加熱し、９００℃〜１１０
０℃の温度範囲内のある一定温度で数時間保持し、その
後、２段目の加熱保持工程として、１段目の加熱工程時
の昇温速度よりも低い昇温速度で１３００℃以上の最終
の熱処理温度に昇温し、この温度で数時間保持後、炉冷
する。
たシリコン結晶との界面の急峻性向上とシリコン酸化膜
上のシリコン結晶の結晶性回復のための熱処理工程を行
なう。本実施例では、この熱処理工程を図１に示すよう
に２段階の熱処理としている。まず１段目の加熱保持工
程として、一定の昇温速度で加熱し、９００℃〜１１０
０℃の温度範囲内のある一定温度で数時間保持し、その
後、２段目の加熱保持工程として、１段目の加熱工程時
の昇温速度よりも低い昇温速度で１３００℃以上の最終
の熱処理温度に昇温し、この温度で数時間保持後、炉冷
する。
【００１８】この２段階の熱処理工程の典型的な例を以
下に述べる。１段目の加熱保持工程は２０℃／ｍｉｎの
昇温速度で加熱し、１０５０℃で６時間保持する。２段
目の加熱保持工程は１℃／ｍｉｎの昇温速度で加熱し、
１３００℃で６時間保持する。この後、２時間程度で常
温近くまで炉冷する。炉内はアルゴン（Ａｒ）に微量の
酸素（Ｏ2 ）を混合した雰囲気である。
下に述べる。１段目の加熱保持工程は２０℃／ｍｉｎの
昇温速度で加熱し、１０５０℃で６時間保持する。２段
目の加熱保持工程は１℃／ｍｉｎの昇温速度で加熱し、
１３００℃で６時間保持する。この後、２時間程度で常
温近くまで炉冷する。炉内はアルゴン（Ａｒ）に微量の
酸素（Ｏ2 ）を混合した雰囲気である。
【００１９】図２は本実施例によるＳＯＩ基板の製造方
法の熱処理工程の各段階でのウエハの状態を示す断面図
であり、図２(a) は１段目の加熱保持工程後の状態、図
２(b) は２段目の加熱保持工程後の状態をそれぞれ示し
ている。図において、１はＳｉ基板であり、絶縁層であ
るＳｉＯ2 膜３は基板１内にその上にＳＯＩ層１０，１
１が配置された状態で形成されている。また９は熱処理
工程の中間段階においてＳＯＩ層１０中に形成される酸
素析出物である。
法の熱処理工程の各段階でのウエハの状態を示す断面図
であり、図２(a) は１段目の加熱保持工程後の状態、図
２(b) は２段目の加熱保持工程後の状態をそれぞれ示し
ている。図において、１はＳｉ基板であり、絶縁層であ
るＳｉＯ2 膜３は基板１内にその上にＳＯＩ層１０，１
１が配置された状態で形成されている。また９は熱処理
工程の中間段階においてＳＯＩ層１０中に形成される酸
素析出物である。
【００２０】昇温の中間段階で数時間保持することによ
り、図２(a) に示すように、ＳＯＩ層１０中全体に粒径
約数１０オングストロームの微小酸素析出物９が形成さ
れる。これら酸素析出物９が存在するとピンニング効果
により、酸化膜とＳＯＩ層との界面付近での転位のＳＯ
Ｉ層１０表面への上昇を抑制することができる。転位が
表面に達してしまうと安定化し、その後いかなる処理を
施しても除去することは困難であるので、このピンニン
グ効果は転位密度低減に重要な役割を果たす。
り、図２(a) に示すように、ＳＯＩ層１０中全体に粒径
約数１０オングストロームの微小酸素析出物９が形成さ
れる。これら酸素析出物９が存在するとピンニング効果
により、酸化膜とＳＯＩ層との界面付近での転位のＳＯ
Ｉ層１０表面への上昇を抑制することができる。転位が
表面に達してしまうと安定化し、その後いかなる処理を
施しても除去することは困難であるので、このピンニン
グ効果は転位密度低減に重要な役割を果たす。
【００２１】しかしこの温度領域（９００℃〜１１００
℃）ではＳｉ，Ｏの再配列がまだ不十分であるので、所
望の界面が急峻なＳｉＯ2 層と転位や析出物などの欠陥
を含まないＳＯＩ層を得るために、さらに高温度で熱処
理を行う必要がある。ＳｉＯ2 層形成の反応はこの高温
度領域において最も顕著であるため、この高温度領域で
の転位の上昇を抑えることが貫通転位の形成を防ぐ上で
重要である。本実施例では、１段目加熱保持工程で形成
された酸素析出物のピンニング効果によって高温度領域
での転位の上昇を抑えている。ここで、高温度領域にお
いても、酸素析出物９によるピンニング効果により転位
の上昇を防ぐためには温度上昇に伴う酸素析出物の溶解
を抑制しなければならない。昇温速度が速いと析出物の
成長速度以上に析出物臨界半径が増加するので、表面付
近のほとんどの析出物は溶解してしまう。また昇温中に
発生する格子間Ｓｉの発生量は昇温速度に依存してお
り、昇温速度が速いと多量に発生し、表面付近で格子間
Ｓｉどうしの合体，成長により転位が発生してしまう。
これらの理由により、中間段階から高温度領域への昇温
は、中間段階で析出，成長した酸素析出物が溶解しない
昇温速度で行なうことが転位密度低減に重要である。な
お昇温工程で残留した析出物は、１３００℃以上，数時
間の２段目アニール時に完全に溶解することができ、急
峻な界面が得られる。
℃）ではＳｉ，Ｏの再配列がまだ不十分であるので、所
望の界面が急峻なＳｉＯ2 層と転位や析出物などの欠陥
を含まないＳＯＩ層を得るために、さらに高温度で熱処
理を行う必要がある。ＳｉＯ2 層形成の反応はこの高温
度領域において最も顕著であるため、この高温度領域で
の転位の上昇を抑えることが貫通転位の形成を防ぐ上で
重要である。本実施例では、１段目加熱保持工程で形成
された酸素析出物のピンニング効果によって高温度領域
での転位の上昇を抑えている。ここで、高温度領域にお
いても、酸素析出物９によるピンニング効果により転位
の上昇を防ぐためには温度上昇に伴う酸素析出物の溶解
を抑制しなければならない。昇温速度が速いと析出物の
成長速度以上に析出物臨界半径が増加するので、表面付
近のほとんどの析出物は溶解してしまう。また昇温中に
発生する格子間Ｓｉの発生量は昇温速度に依存してお
り、昇温速度が速いと多量に発生し、表面付近で格子間
Ｓｉどうしの合体，成長により転位が発生してしまう。
これらの理由により、中間段階から高温度領域への昇温
は、中間段階で析出，成長した酸素析出物が溶解しない
昇温速度で行なうことが転位密度低減に重要である。な
お昇温工程で残留した析出物は、１３００℃以上，数時
間の２段目アニール時に完全に溶解することができ、急
峻な界面が得られる。
【００２２】このように本実施例では、アニール工程を
２段階とし、高温度領域への昇温を中間段階で形成され
た酸素析出物が溶解しないような昇温速度で行うように
したから、酸素析出物のピンニング効果によって転位の
ＳＯＩ層表面への上昇を抑え、貫通転位の発生を防止で
き、これにより転位密度を従来の１０8 〜１０9 ／cm2
から１０3 ／cm2 以下と大幅に低減することができ、良
好なＳＯＩ基板を得ることができる。
２段階とし、高温度領域への昇温を中間段階で形成され
た酸素析出物が溶解しないような昇温速度で行うように
したから、酸素析出物のピンニング効果によって転位の
ＳＯＩ層表面への上昇を抑え、貫通転位の発生を防止で
き、これにより転位密度を従来の１０8 〜１０9 ／cm2
から１０3 ／cm2 以下と大幅に低減することができ、良
好なＳＯＩ基板を得ることができる。
【００２３】また本実施例は、高ドーズ量の酸素イオン
を一度に注入しても結晶性の良好なＳＯＩ基板が得るこ
とができるので、従来法のマルチイオン注入法のように
プロセスが煩雑ではなく、量産性に優れた方法である。
を一度に注入しても結晶性の良好なＳＯＩ基板が得るこ
とができるので、従来法のマルチイオン注入法のように
プロセスが煩雑ではなく、量産性に優れた方法である。
【００２４】また上記ＳＯＩ基板上にＭＯＳＦＥＴを構
成した場合、ゲート酸化膜耐圧不良は改善され、リーク
電流の１つの原因である、転位で発生していた発生電流
が減少するので、ソース，ドレイン間の接合リーク電流
が低減され、消費電力を減らすことができる。
成した場合、ゲート酸化膜耐圧不良は改善され、リーク
電流の１つの原因である、転位で発生していた発生電流
が減少するので、ソース，ドレイン間の接合リーク電流
が低減され、消費電力を減らすことができる。
【００２５】なお、上記実施例では、中間段階の温度ま
では高いレートの昇温速度で昇温し、この中間段階の温
度で一定時間保持した後、低いレートの昇温速度で高温
度領域まで昇温するようにしたもの、即ち、途中で昇温
速度を変えるものについて説明したが、最初から低いレ
ートの昇温速度で高温度領域まで昇温するようにしても
よい。図７は途中で昇温速度を変えない、本発明の他の
実施例における熱処理工程のタイムチャート図である。
この実施例においては、図に示すように、酸素析出物が
溶解しないような昇温速度、例えば１℃／ｍｉｎの一定
昇温速度で最初から高温度領域まで昇温している。この
場合、９００〜１１００℃の中間段階までの昇温でＳＯ
Ｉ層中には十分酸素析出物が形成されるため、図１の実
施例のように中間段階で一定時間保持して酸素析出物を
成長させる工程は不要である。
では高いレートの昇温速度で昇温し、この中間段階の温
度で一定時間保持した後、低いレートの昇温速度で高温
度領域まで昇温するようにしたもの、即ち、途中で昇温
速度を変えるものについて説明したが、最初から低いレ
ートの昇温速度で高温度領域まで昇温するようにしても
よい。図７は途中で昇温速度を変えない、本発明の他の
実施例における熱処理工程のタイムチャート図である。
この実施例においては、図に示すように、酸素析出物が
溶解しないような昇温速度、例えば１℃／ｍｉｎの一定
昇温速度で最初から高温度領域まで昇温している。この
場合、９００〜１１００℃の中間段階までの昇温でＳＯ
Ｉ層中には十分酸素析出物が形成されるため、図１の実
施例のように中間段階で一定時間保持して酸素析出物を
成長させる工程は不要である。
【００２６】
【発明の効果】以上のように、この発明によれば、ＳＩ
ＭＯＸ法によるＳＯＩ基板の製造方法において、イオン
注入工程後の高温熱処理工程を、上記高温熱処理の高温
度領域に至る中間段階まで昇温し、ＳＯＩ層中に酸素析
出物を形成し、さらに、上記酸素析出物が溶解しない昇
温速度で、上記中間段階の温度から上記高温度領域に昇
温して行なうようにしたから、中間段階で形成される酸
素析出物のピンニング効果により転位の表面への上昇を
防ぐことができ、また、高温度領域への昇温時に格子間
Ｓｉの発生量を抑制できるので、転位密度を大幅に低減
した結晶性の優れたＳＯＩ基板を得られる効果がある。
ＭＯＸ法によるＳＯＩ基板の製造方法において、イオン
注入工程後の高温熱処理工程を、上記高温熱処理の高温
度領域に至る中間段階まで昇温し、ＳＯＩ層中に酸素析
出物を形成し、さらに、上記酸素析出物が溶解しない昇
温速度で、上記中間段階の温度から上記高温度領域に昇
温して行なうようにしたから、中間段階で形成される酸
素析出物のピンニング効果により転位の表面への上昇を
防ぐことができ、また、高温度領域への昇温時に格子間
Ｓｉの発生量を抑制できるので、転位密度を大幅に低減
した結晶性の優れたＳＯＩ基板を得られる効果がある。
【図１】本発明の一実施例によるＳＯＩ基板の製造方法
の熱処理工程のタイムチャート図である。
の熱処理工程のタイムチャート図である。
【図２】本発明の一実施例によるＳＯＩ基板の製造方法
の熱処理の各工程におけるウエハの様子を示す断面図で
ある。
の熱処理の各工程におけるウエハの様子を示す断面図で
ある。
【図３】従来のＳＯＩ基板の製造方法に示す断面工程図
である。
である。
【図４】従来のＳＯＩ基板の製造方法の熱処理工程のタ
イムチャート図である。
イムチャート図である。
【図５】酸素イオン注入量の増加による酸素濃度プロフ
ァイルの変化を示す図である。
ァイルの変化を示す図である。
【図６】表面Ｓｉ層転位密度の酸素イオン注入量及び加
速電圧依存性を示す図である。
速電圧依存性を示す図である。
【図７】本発明の他の実施例における熱処理工程のタイ
ムチャート図である。
ムチャート図である。
１ シリコン基板 ２ 酸素イオン ３ 埋め込み酸化膜（ＳｉＯ2 ） ４ 残留シリコン層 ５ 単結晶シリコン層（ＳＯＩ層） ６ 貫通転位 ９ 酸素析出物 １０ 熱処理過程のＳＯＩ層 １１ 熱処理後のＳＯＩ層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月１７日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】
【作用】この発明においては、ＳＩＭＯＸ法の熱処理工
程を、該熱処理の高温度領域に至る中間段階まで昇温
し、ＳＯＩ層中に酸素析出物を形成し、さらに、上記酸
素析出物が溶解しない昇温速度で、上記中間段階の温度
から上記高温度領域に昇温して行なうようにしたから、
アニールの中間段階でＳＯＩ層に析出，成長した酸素析
出物がそのピンニング効果によって転位がＳＯＩ層表面
へ上昇するのを防止し、また低昇温速度で中間段階の温
度から上記高温度領域に昇温することで格子間Ｓｉの単
位時間当たりの発生量を抑制しているので、ＳＯＩ層中
の転位密度を大幅に低減できる。
程を、該熱処理の高温度領域に至る中間段階まで昇温
し、ＳＯＩ層中に酸素析出物を形成し、さらに、上記酸
素析出物が溶解しない昇温速度で、上記中間段階の温度
から上記高温度領域に昇温して行なうようにしたから、
アニールの中間段階でＳＯＩ層に析出，成長した酸素析
出物がそのピンニング効果によって転位がＳＯＩ層表面
へ上昇するのを防止し、また低昇温速度で中間段階の温
度から上記高温度領域に昇温することで格子間Ｓｉの単
位時間当たりの発生量を抑制しているので、ＳＯＩ層中
の転位密度を大幅に低減できる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】しかしこの温度領域（９００℃〜１１００
℃）ではＳｉ，Ｏの再配列がまだ不十分であるので、所
望の界面が急峻なＳｉＯ2 層と転位や析出物などの欠陥
を含まないＳＯＩ層を得るために、さらに高温度で熱処
理を行う必要がある。ＳｉＯ2 層形成の反応はこの高温
度領域において最も顕著であるため、この高温度領域で
の転位の上昇を抑えることが貫通転位の形成を防ぐ上で
重要である。本実施例では、１段目加熱保持工程で形成
された酸素析出物のピンニング効果によって高温度領域
での転位の上昇を抑えている。ここで、高温度領域にお
いても、酸素析出物９によるピンニング効果により転位
の上昇を防ぐためには温度上昇に伴う酸素析出物の溶解
を抑制しなければならない。昇温速度が速いと析出物の
成長速度以上に析出物臨界半径が増加するので、表面付
近のほとんどの析出物は溶解してしまう。また昇温中に
発生する格子間Ｓｉの単位時間当たりの発生量は昇温速
度に依存しており、昇温速度が速いと多量に発生し、表
面付近で格子間Ｓｉどうしの合体，成長により転位が発
生してしまう。これらの理由により、中間段階から高温
度領域への昇温は、中間段階で析出，成長した酸素析出
物が溶解しない昇温速度で行なうことが転位密度低減に
重要である。なお昇温工程で残留した析出物は、１３０
０℃以上，数時間の２段目アニール時に完全に溶解する
ことができ、急峻な界面が得られる。
℃）ではＳｉ，Ｏの再配列がまだ不十分であるので、所
望の界面が急峻なＳｉＯ2 層と転位や析出物などの欠陥
を含まないＳＯＩ層を得るために、さらに高温度で熱処
理を行う必要がある。ＳｉＯ2 層形成の反応はこの高温
度領域において最も顕著であるため、この高温度領域で
の転位の上昇を抑えることが貫通転位の形成を防ぐ上で
重要である。本実施例では、１段目加熱保持工程で形成
された酸素析出物のピンニング効果によって高温度領域
での転位の上昇を抑えている。ここで、高温度領域にお
いても、酸素析出物９によるピンニング効果により転位
の上昇を防ぐためには温度上昇に伴う酸素析出物の溶解
を抑制しなければならない。昇温速度が速いと析出物の
成長速度以上に析出物臨界半径が増加するので、表面付
近のほとんどの析出物は溶解してしまう。また昇温中に
発生する格子間Ｓｉの単位時間当たりの発生量は昇温速
度に依存しており、昇温速度が速いと多量に発生し、表
面付近で格子間Ｓｉどうしの合体，成長により転位が発
生してしまう。これらの理由により、中間段階から高温
度領域への昇温は、中間段階で析出，成長した酸素析出
物が溶解しない昇温速度で行なうことが転位密度低減に
重要である。なお昇温工程で残留した析出物は、１３０
０℃以上，数時間の２段目アニール時に完全に溶解する
ことができ、急峻な界面が得られる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】このように本実施例では、アニール工程を
２段階とし、高温度領域への昇温を中間段階で形成され
た酸素析出物が溶解しないような昇温速度で行うように
したから、酸素析出物のピンニング効果によって転位の
ＳＯＩ層表面への上昇を抑えまた、格子間Ｓｉの単位時
間当たりの発生量を抑制したことから、貫通転位の発生
を防止でき、これにより転位密度を従来の１０8 〜１０
9 ／cm2 から１０3 ／cm2 以下と大幅に低減することが
でき、良好なＳＯＩ基板を得ることができる。
２段階とし、高温度領域への昇温を中間段階で形成され
た酸素析出物が溶解しないような昇温速度で行うように
したから、酸素析出物のピンニング効果によって転位の
ＳＯＩ層表面への上昇を抑えまた、格子間Ｓｉの単位時
間当たりの発生量を抑制したことから、貫通転位の発生
を防止でき、これにより転位密度を従来の１０8 〜１０
9 ／cm2 から１０3 ／cm2 以下と大幅に低減することが
でき、良好なＳＯＩ基板を得ることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【発明の効果】以上のように、この発明によれば、ＳＩ
ＭＯＸ法によるＳＯＩ基板の製造方法において、イオン
注入工程後の高温熱処理工程を、上記高温熱処理の高温
度領域に至る中間段階まで昇温し、ＳＯＩ層中に酸素析
出物を形成し、さらに、上記酸素析出物が溶解しない昇
温速度で、上記中間段階の温度から上記高温度領域に昇
温して行なうようにしたから、中間段階で形成される酸
素析出物のピンニング効果により転位の表面への上昇を
防ぐことができ、また、高温度領域への昇温時に格子間
Ｓｉの単位時間当たりの発生量を抑制できるので、転位
密度を大幅に低減した結晶性の優れたＳＯＩ基板を得ら
れる効果がある。
ＭＯＸ法によるＳＯＩ基板の製造方法において、イオン
注入工程後の高温熱処理工程を、上記高温熱処理の高温
度領域に至る中間段階まで昇温し、ＳＯＩ層中に酸素析
出物を形成し、さらに、上記酸素析出物が溶解しない昇
温速度で、上記中間段階の温度から上記高温度領域に昇
温して行なうようにしたから、中間段階で形成される酸
素析出物のピンニング効果により転位の表面への上昇を
防ぐことができ、また、高温度領域への昇温時に格子間
Ｓｉの単位時間当たりの発生量を抑制できるので、転位
密度を大幅に低減した結晶性の優れたＳＯＩ基板を得ら
れる効果がある。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新屋敷 浩 埼玉県大宮市新堤279 氷川寮 (72)発明者 山口 泰男 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 西村 正 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (2)
- 【請求項１】 シリコン基板に比較的高い電圧で酸素イ
オンを加速してイオン注入して、その上にＳＯＩ（Sili
con on Insulator）層を残すように上記シリコン基板内
に絶縁膜を形成した後、高温熱処理を行なって上記ＳＯ
Ｉ層の結晶性を回復するＳＩＭＯＸ（Separation by IM
planted OXygen）法を用いて絶縁膜上に単結晶シリコン
層を有するＳＯＩ基板を製造する方法において、 上記イオン注入後、上記高温熱処理を行なう温度に至る
中間段階まで基板を昇温し、上記ＳＯＩ層中に酸素析出
物を形成する工程と、 上記酸素析出物が溶解しない昇温速度で、上記中間段階
の温度から上記高温熱処理を行なう温度に基板を昇温す
る工程と、 上記高温熱処理を行なう温度で基板を一定時間保持する
工程とを含むことを特徴とするＳＯＩ基板の製造方法。 - 【請求項２】 上記中間段階までの昇温は、上記中間段
階の温度から上記高温熱処理を行なう温度への昇温より
も高い昇温速度で行ない、該中間段階の温度で一定時間
保持してＳＯＩ層中に酸素析出物を形成することを特徴
とする請求項１記載のＳＯＩ基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062973A JP2752799B2 (ja) | 1991-03-27 | 1991-03-27 | Ｓｏｉ基板の製造方法 |
| DE69231321T DE69231321T2 (de) | 1991-03-27 | 1992-03-26 | Verfahren zur Herstellung eines Substrates von SOI-Type mit einer monokristallinen Schicht aus Silizium auf einer isolierenden Schicht |
| EP92302654A EP0506416B1 (en) | 1991-03-27 | 1992-03-26 | Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film |
| US08/391,283 US5741717A (en) | 1991-03-27 | 1995-02-21 | Method of manufacturing a SOI substrate having a monocrystalline silicon layer on insulating film |
| US08/907,073 US5891265A (en) | 1991-03-27 | 1997-08-06 | SOI substrate having monocrystal silicon layer on insulating film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062973A JP2752799B2 (ja) | 1991-03-27 | 1991-03-27 | Ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144761A true JPH05144761A (ja) | 1993-06-11 |
| JP2752799B2 JP2752799B2 (ja) | 1998-05-18 |
Family
ID=13215804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062973A Expired - Lifetime JP2752799B2 (ja) | 1991-03-27 | 1991-03-27 | Ｓｏｉ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5741717A (ja) |
| EP (1) | EP0506416B1 (ja) |
| JP (1) | JP2752799B2 (ja) |
| DE (1) | DE69231321T2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060633A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 웨이퍼 제조방법 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
| JP2003068746A (ja) * | 2001-08-30 | 2003-03-07 | Shin Etsu Handotai Co Ltd | アニールウエーハの製造方法及びアニールウエーハ |
| JPWO2003003441A1 (ja) * | 2001-06-28 | 2004-10-21 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19633184B4 (de) | 1996-08-17 | 2006-10-05 | Daimlerchrysler Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit durch Ionenimplantation eingebrachten Fremdatomen |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| US6090689A (en) * | 1998-03-04 | 2000-07-18 | International Business Machines Corporation | Method of forming buried oxide layers in silicon |
| US5998277A (en) * | 1998-03-13 | 1999-12-07 | Texas Instruments - Acer Incorporated | Method to form global planarized shallow trench isolation |
| JP2003289051A (ja) * | 1998-09-10 | 2003-10-10 | Nippon Steel Corp | Ｓｉｍｏｘ基板およびその製造方法 |
| US6248642B1 (en) | 1999-06-24 | 2001-06-19 | Ibis Technology Corporation | SIMOX using controlled water vapor for oxygen implants |
| US6155436A (en) * | 1999-08-18 | 2000-12-05 | Ibis Technology Corporation | Arc inhibiting wafer holder assembly |
| US6433342B1 (en) | 1999-08-18 | 2002-08-13 | Ibis Technology Corporation | Coated wafer holding pin |
| US6423975B1 (en) | 1999-08-18 | 2002-07-23 | Ibis Technology, Inc. | Wafer holder for simox processing |
| US6452195B1 (en) | 1999-08-18 | 2002-09-17 | Ibis Technology Corporation | Wafer holding pin |
| US6180487B1 (en) | 1999-10-25 | 2001-01-30 | Advanced Micro Devices, Inc. | Selective thinning of barrier oxide through masked SIMOX implant |
| US6476446B2 (en) | 2000-01-03 | 2002-11-05 | Advanced Micro Devices, Inc. | Heat removal by removal of buried oxide in isolation areas |
| US6613643B1 (en) | 2000-01-28 | 2003-09-02 | Advanced Micro Devices, Inc. | Structure, and a method of realizing, for efficient heat removal on SOI |
| US6417078B1 (en) | 2000-05-03 | 2002-07-09 | Ibis Technology Corporation | Implantation process using sub-stoichiometric, oxygen doses at different energies |
| US6593173B1 (en) * | 2000-11-28 | 2003-07-15 | Ibis Technology Corporation | Low defect density, thin-layer, SOI substrates |
| EP1710830A3 (en) * | 2001-06-22 | 2007-11-28 | MEMC Electronic Materials, Inc. | Silicon on insulator structure having intrinsic gettering |
| US7749910B2 (en) * | 2001-07-04 | 2010-07-06 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| US7883628B2 (en) * | 2001-07-04 | 2011-02-08 | S.O.I.Tec Silicon On Insulator Technologies | Method of reducing the surface roughness of a semiconductor wafer |
| US6531375B1 (en) | 2001-09-18 | 2003-03-11 | International Business Machines Corporation | Method of forming a body contact using BOX modification |
| US6861326B2 (en) | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| US6495429B1 (en) * | 2002-01-23 | 2002-12-17 | International Business Machines Corporation | Controlling internal thermal oxidation and eliminating deep divots in SIMOX by chlorine-based annealing |
| US7112509B2 (en) * | 2003-05-09 | 2006-09-26 | Ibis Technology Corporation | Method of producing a high resistivity SIMOX silicon substrate |
| US7098148B2 (en) * | 2003-06-10 | 2006-08-29 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for heat treating a semiconductor wafer |
| FR2856194B1 (fr) * | 2003-06-10 | 2005-08-26 | Soitec Silicon On Insulator | Procede perfectionne de recuit de stabilisation |
| US7259053B2 (en) * | 2003-09-22 | 2007-08-21 | Dongbu Electronics Co., Ltd. | Methods for forming a device isolation structure in a semiconductor device |
| DE102004021113B4 (de) * | 2004-04-29 | 2006-04-20 | Siltronic Ag | SOI-Scheibe und Verfahren zu ihrer Herstellung |
| ATE384336T1 (de) | 2004-10-19 | 2008-02-15 | Soitec Silicon On Insulator | Verfahren zur herstellung einer verspannten silizium-schicht auf einem substrat und zwischenprodukt |
| US7403023B2 (en) * | 2005-03-14 | 2008-07-22 | Qc Solutions, Inc. | Apparatus and method of measuring defects in an ion implanted wafer by heating the wafer to a treatment temperature and time to substantially stabilize interstitial defect migration while leaving the vacancy defects substantially unaltered. |
| US20060228492A1 (en) * | 2005-04-07 | 2006-10-12 | Sumco Corporation | Method for manufacturing SIMOX wafer |
| US20070069300A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Planar ultra-thin semiconductor-on-insulator channel mosfet with embedded source/drain |
| US7812397B2 (en) * | 2005-09-29 | 2010-10-12 | International Business Machines Corporation | Ultra thin channel (UTC) MOSFET structure formed on BOX regions having different depths and different thicknesses beneath the UTC and source/drain regions and method of manufacture thereof |
| KR101356685B1 (ko) * | 2005-12-19 | 2014-02-03 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 기판의 제조방법 및 ｓｏｉ 기판 |
| JP2007266059A (ja) * | 2006-03-27 | 2007-10-11 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法 |
| JP2008053521A (ja) * | 2006-08-25 | 2008-03-06 | Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 | シリコンウェーハの熱処理方法 |
| JP2008263087A (ja) * | 2007-04-12 | 2008-10-30 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板の製造方法 |
| EP2232576A2 (en) * | 2007-12-06 | 2010-09-29 | Craig Leidholm | Methods and devices for processing a precursor layer in a group via environment |
| CN113113497B (zh) * | 2021-04-13 | 2023-01-24 | 河南大学 | 一种使用有机增效剂的太阳能电池及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136A (ja) * | 1986-06-19 | 1988-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6327063A (ja) * | 1986-07-18 | 1988-02-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02237033A (ja) * | 1989-03-09 | 1990-09-19 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5994411A (ja) * | 1982-11-22 | 1984-05-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US4676841A (en) * | 1985-09-27 | 1987-06-30 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fabrication of dielectrically isolated devices utilizing buried oxygen implant and subsequent heat treatment at temperatures above 1300° C. |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| US4804633A (en) * | 1988-02-18 | 1989-02-14 | Northern Telecom Limited | Silicon-on-insulator substrates annealed in polysilicon tube |
| JPH0362973A (ja) * | 1989-07-31 | 1991-03-19 | Tonen Corp | 金属基板を用いた太陽電池 |
-
1991
- 1991-03-27 JP JP3062973A patent/JP2752799B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-26 EP EP92302654A patent/EP0506416B1/en not_active Expired - Lifetime
- 1992-03-26 DE DE69231321T patent/DE69231321T2/de not_active Expired - Lifetime
-
1995
- 1995-02-21 US US08/391,283 patent/US5741717A/en not_active Expired - Lifetime
-
1997
- 1997-08-06 US US08/907,073 patent/US5891265A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136A (ja) * | 1986-06-19 | 1988-01-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6327063A (ja) * | 1986-07-18 | 1988-02-04 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02237033A (ja) * | 1989-03-09 | 1990-09-19 | Nissan Motor Co Ltd | 半導体基板の製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060633A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 웨이퍼 제조방법 |
| JP2002246458A (ja) * | 2001-02-15 | 2002-08-30 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法 |
| JPWO2003003441A1 (ja) * | 2001-06-28 | 2004-10-21 | 信越半導体株式会社 | アニールウェーハの製造方法及びアニールウェーハ |
| US7189293B2 (en) | 2001-06-28 | 2007-03-13 | Shin-Etsu Handotai Co., Ltd. | Method of producing annealed wafer and annealed wafer |
| JP2003068746A (ja) * | 2001-08-30 | 2003-03-07 | Shin Etsu Handotai Co Ltd | アニールウエーハの製造方法及びアニールウエーハ |
| US7153785B2 (en) | 2001-08-30 | 2006-12-26 | Shin-Etsu Handotai Co., Ltd. | Method of producing annealed wafer and annealed wafer |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| WO2005117122A1 (ja) * | 2004-05-25 | 2005-12-08 | Sumitomo Mitsubishi Silicon Corporation | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2752799B2 (ja) | 1998-05-18 |
| EP0506416B1 (en) | 2000-08-09 |
| EP0506416A2 (en) | 1992-09-30 |
| US5891265A (en) | 1999-04-06 |
| DE69231321T2 (de) | 2000-12-28 |
| EP0506416A3 (en) | 1993-01-27 |
| DE69231321D1 (de) | 2000-09-14 |
| US5741717A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05144761A (ja) | Ｓｏｉ基板の製造方法 | |
| EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
| US7759228B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| JPH0727965B2 (ja) | 埋込みＳｉＯ▲下２▼層を含む装置の製造方法 | |
| US5441899A (en) | Method of manufacturing substrate having semiconductor on insulator | |
| JPH08203842A (ja) | 半導体装置の製造方法 | |
| US20010039098A1 (en) | Method for fabricating silicon-on-insulator material | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| US7807545B2 (en) | Method for manufacturing SIMOX wafer | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JPH07247197A (ja) | 半導体装置とその製造方法 | |
| US20100052093A1 (en) | Semiconductor substrate and method of manufacturing the same | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
| JP3091800B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH0479372A (ja) | 半導体基板の製造方法 | |
| JPH05251378A (ja) | 半導体装置の製造方法 | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JPH10303138A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH03297148A (ja) | 半導体装置の製造方法 | |
| JPH06244203A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980127 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 14 |