JPH0480929A - 化合物半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、化合物半導体装置の製造方法に関する。より
詳細には、本発明は、セルファラインプロセスを含むＭ
ＥＳＦＥＴの新規な作製方法に関する。

従来の技術 特にディジタル論理回路等で広く使用されるＭＥＳＦＥ
Ｔは、動作の高速性と共に消費電力が少ないことが求め
られる。そこで、ピンチオフ電圧ＶＰを小さくして小さ
な論理振幅で動作するように、一般に活性層を薄く設計
されている。しかしながら、ＧａＡｓ等の化合物半導体
のように表面準位によって表面空乏層が生じる材料を使
用した場合、活性層が薄いために、活性層内で表面空乏
層が占める割合が大きくなって実質的なチャネルが狭め
られる。この結果、特にソースの寄生抵抗Ｒ３が大きく
なり相互コンダクタンスｇ、が低下してしまう。

そこで、ＭＥ　Ｓ　Ｆ　ＥＴの寄生抵抗Ｒ５を極力低下
せしめるために、表面空乏層の影響が少ない種々の構造
が提案されている。第２図（ａ）〜（ｆ）は、このよう
な構造を実現する方法として代表的なセルファラインプ
ロセスによるＭＥＳＦＥＴの製造工程を示す図である。

まず、第２図（ａ）に示すように、化合物半導体基板１
に対して表面からイオン注入を行うことにより活性層２
を形成する。次に、活性層２を備えた基板１上に、スパ
ッタリング法等により、第２図ら）に示すように、ＷＳ
ｉ（タングステンシリサイド）等の高融点金属薄膜４を
均一に堆積させる。次に、第２図（Ｃ）に示すように、
所定のゲート電極の形状にバターニングされたレジスト
層３を形成する。

続いて、リアクティブイオンエツチング法（以下、ＲＩ
Ｅ法と記載する）等により、第２図（ｄ）に示すように
、レジスト層３にマスクされていない領域の金属薄膜４
を除去して、ゲート電極４ａを形成する。

この後、レジスト層３を除去してから、基板ｌに対して
上方からイオン注入を行い、第２図（ｅ）に示すように
、基板１中にｎ゛導電層５を形成する。

このとき、ゲート電極４ａは、言わばマスクとして作用
するので、ゲート電極４ａの直下には活性層２が残り、
ゲート電極４ａに隣接する他の領域にｎ゛導電層５が形
成される。尚、図示していないが１、ｎ゛導電層５を含
む基板１は、通常ここでアニール処理に付される。

最後に、リフトオフ法等により、第２図げ）に示すよう
に、ｎ°活性層５上にＡｕＧｅ、　Ｎｉ、Ａｕ等を材料
とした１対のオーミック電極６を形成し、合金化のため
の熱処理に付す。

以上のようなプロセスにより作製されたＭＥＳＦＥＴで
は、ゲート電極４ａをいわばマスクとして活性層２を形
成するので、活性層２がゲート電極４ａの直下にのみ残
り、表面空乏層の発生による寄生抵抗Ｒ８の増加が抑止
される。

発明が解決しようとする課題 このようなセルファラインプロセスでは、高融点金属の
ショットキーゲート電極をマスクとしてイオン注入を行
うことによりｎ＋層を形成するので、このプロセスで作
製されたＭＥ　Ｓ　Ｆ　ＥＴでは、ゲート電極とｎ゛導
電層との間隔が非常に狭い。

従って、活性層の表面空乏層による寄生抵抗の増大は防
止される。

しかしながら一方で、このようなＭＥＳＦＥＴの製造プ
ロセスでは、ゲート電極を金属により形成するので、ア
ニール処理等に際して加熱するとゲート電極に熱応力が
発生する。断面形状が矩形のゲート電極は、側壁が垂直
であるので、すいへいほうこうの熱膨張は、側壁に対し
て直角に作用する。その結果、基板に対して大きな剪断
応力が作用する。このようなゲート電極に発生した熱応
力は、直下の活性層に局部的に集中して作用するので、
このために発生するピエゾ電荷が最終的な半導体装置の
闇値電圧Ｖｔｈに影響を及ぼし、製品の特性にばらつき
が生じるという問題がある。

そこで、本発明は、上記従来技術の問題点を解決し、特
にセルファラインプロセスを含む化合物半導体装置の製
造方法において、ゲート電極で発生する熱応力の集中が
生じないような新規な製造方法を提供することをその目
的としている。

課題を解決するための手段 即ち、本発明に従うと、表面に活性層を有する化合物半
導体基板上に高融点金属によるゲート電極を形成した後
、該ゲート電極をマスクとしたイオン注入によりｎ゛導
電層を形成する工程を含む化合物半導体装置の製造方法
において、該ゲート電極がその周縁部から中央に向かっ
て徐々に厚さを増した後定常的な厚さになるように、テ
ーパ状の側方端面を有するゲート電極を形成する工程を
含むことを特徴とする半導体装置の製造方法が提供され
る。

作用 本発明に係る化合物半導体の製造方法は、そのゲート電
極の形成工程において、ゲート電極の側方端部がテーパ
状になるように成形する工程を含むことをその主要な特
徴としている。

即ち、従来の製造方法により作製されたＦＥＴでは、ゲ
ート金属の側面が基板の表面に対して直角に立ち上がっ
ており、更に、ゲート金属の頂面に対しても直角に形成
されていた。このために、熱処理時にゲート金属に発生
した熱応力が集中的に基板に作用し、最終的に闇値電圧
の変動等を招く原因となっていた。

これに対して、本発明に係る方法に従って作製されたＦ
ＥＴでは、ゲート電極の側面がテーノく状に形成されて
いるので、水平方向の熱膨張はテーパ状側壁により、側
壁に沿った成分と側壁に直角な成分とに分かれる。その
結果、基板に対する剪断応力が小さくなるので、ゲート
電極に発生する熱応力が基板に集中することがない。従
って、ゲート電極の熱応力に起因するピエゾ電荷が、Ｆ
ＥＴの閾値電圧Ｖｔｈ等に及ぼす影響を緩和することが
できる。

尚、ゲート電極の成形は、ＲＩＥ法によりゲート電極を
バターニングする際に、エツチング条件を適切に設定す
ることによって所望の形状のゲート電極を形成すること
ができる。例えば、半絶縁性のＧａＡｓ基板を使用して
ＷＳｉによりゲート電極を形成する場合には、２０％の
０２を混合したＣ　Ｆ　ａをエツチングガスとして、７
ＱｍＴｏｒｒ以上のガス圧力の下で１２５ｍＷ／ｃｉ程
度のＲＦパワーを印加することにより所望の電極形状を
形成することができる。

以下、図面を参照して本発明をより具体的に説すするが
、以下の開示は本発明の一実施例に過ぎず、本発明の技
術的範囲を何ら限定するものではない。

実施例 第１図は、本発明による化合物半導体装置の製造方法に
従うＦＥＴの作製過程を工程毎に示す図である。

まず、第１図（ａ）に示すように、加速エネルギー３０
ｋｅ　Ｖ　、ドーズ量２×１０１２０ｆｌｌ−２で、２
９３１＋イオンを注入することにより、半絶縁性のＧａ
Ａｓ基板１上に活性層２を形成する。続いて、ｒｆパワ
ー２００Ｗ、Ａｒガス圧力４ｍｔＯｒｒの条件でスパッ
タリング法により、基板１上に厚さ２０００人のＷＳｉ
薄膜４を全体に堆積する。

次に、第１図（Ｃ）に示すように、この金属層４上に、
ゲート電極の形状にパターニングされたレジスト層３を
形成し、エツチングガスにＣＦ、を用いたＲＩＥ法によ
り、第１図（ｄ）に示すように、レジスト層３にマスク
されていない領域の金属薄膜４を除去する。ここで、本
実施例では、２０％の０２を混合したＣＦ、をエツチン
グガスとして、７０ｍＴｏｒｒのガス圧力の下で５０Ｗ
のＲＦパワー（パワー密度１２５　ｍ　Ｗ　／　ｃｕｔ
　）を印加した。

この後、レジスト層３を除去してから、ゲート電極４ａ
をマスクとして基板１に対して上方から加速エネルギー
５０ｋｅ　Ｖ　、ドーズ量２　Ｘｌ０１３ｃｍ−２で２
″Ｓｌ゛イオンの注入を行い、第１図（ｅ）に示すよう
に、基板１中にｎ゛導電層５を形成する。このとき、ゲ
ート電極４ａはマスクとして機能するので、ゲート電極
４ａの直下には活性層２が残り、ゲート電極４ａに隣接
する他の領域にｎ゛導電層５が形成される。次に、ｎ゛
導電層５を含む基板１を８００℃で２０分間のアニール
処理に付す。

最後に、＾ｕＧｅＳＮｉＳＡｕ等を材料としてフォトレ
ジストを使用したリフトオフ法等により、第１図げ）に
示すように、ｎ゛活性層５上に１対のオーミック電極６
が形成され、合金化のための熱処理に付される。

以上のようにして作製されたＭＥＳＦＥＴでは、ゲート
電極４ａの周縁部がテーパ状に形成されているので、熱
処理時に加熱しても、ゲート電極４ａに発生した熱応力
が基板１に対して局部的に作用することがない。

発明の効果 以上説胡したように、本発明に係る化合物半導体装置の
製造方法によれば、ゲート電極をテーパ状に形成すると
いうその独特のプロセスにより、アニール処理等の加熱
工程において金属製ゲート電極により発生する熱応力の
集中が緩和され、顕著なピエゾ効果の発生が抑制される
。従って、閾値Ｖｔｈの極端なばらつきが生じなくなる
。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は、本発明に係る化合物半導体装
置の製造方法を工程毎に示す図であり、第２図（ａ）〜
（ｆ）は、化合物半導体装置の従来の製造方法を工程毎
に示す図である。 〔主な参照番号〕 ｌ・・・基板、　　　　２・・・活性層、３・・・レジ
スト層、４・・・高融点金属層、４ａ・・ゲート電極、
５・・・ｎ゛導電層、６・・・オーミック電極

Claims (1)

1. 【特許請求の範囲】 　表面に活性層を有する化合物半導体基板上に高融点金
   属によるゲート電極を形成した後、該ゲート電極をマス
   クとしたイオン注入によりｎ＾＋導電層を形成する工程
   を含む化合物半導体装置の製造方法において、 該ゲート電極がその周縁部から中央に向かって徐々に厚
   さを増した後定常的な厚さになるように、テーパ状の側
   方端面を有するゲート電極を形成する工程を含むことを
   特徴とする半導体装置の製造方法。