JPH0462973A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0462973A
JPH0462973A JP2173003A JP17300390A JPH0462973A JP H0462973 A JPH0462973 A JP H0462973A JP 2173003 A JP2173003 A JP 2173003A JP 17300390 A JP17300390 A JP 17300390A JP H0462973 A JPH0462973 A JP H0462973A
Authority
JP
Japan
Prior art keywords
electrons
blocker
anode
cathode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2173003A
Other languages
Japanese (ja)
Other versions
JP3074704B2 (en
Inventor
Yoshifumi Mori
森 芳文
Akira Ishibashi
晃 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17300390A priority Critical patent/JP3074704B2/en
Priority to TW080104293A priority patent/TW200598B/zh
Priority to KR1019910010114A priority patent/KR920001767A/en
Priority to US07/723,974 priority patent/US5247223A/en
Priority to US07/757,605 priority patent/US5156988A/en
Publication of JPH0462973A publication Critical patent/JPH0462973A/en
Application granted granted Critical
Publication of JP3074704B2 publication Critical patent/JP3074704B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J21/00Vacuum tubes
    • H01J21/02Tubes with a single discharge path
    • H01J21/06Tubes with a single discharge path having electrostatic control means only
    • H01J21/10Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode
    • H01J21/105Tubes with a single discharge path having electrostatic control means only with one or more immovable internal control electrodes, e.g. triode, pentode, octode with microengineered cathode and control electrodes, e.g. Spindt-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PURPOSE:To realize an AB-effect transistor and other quantum interference devices which can be operated at room temperature by a method wherein, at a semiconductor device utilizing an interference effect of electrons, the device is constituted in such a way that the electrons travel in a vacuum. CONSTITUTION:At an AB-effect transistor, a cathode K, an anode A, a gate G and a blocker B are installed inside a vacuum chamber V whose pressure is, e.g. at about 10<-5>Torr or lower. The potential of the anode A is set at a positive potential with reference to the cathode K; and the blocker 13 is set at a negative potential with reference to the cathode K. Highly coherent electrons are generated by a field emission from the pointed tip of the cathode K. The electrons progress toward the anode A as electron waves; in the halfway part, they are divided by the blocker B into electron waves passing one side of the blocker B and electron waves passing the other side; and after that, both are joined at the anode A. The phase of the electron waves passing the right side of the blocker B is changed by a gate voltage which is applied to the gate G, the interference of both electron waves joined at the anode A is controlled and the transistor is operated.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子の干渉効果を利用した半導体装置に関し
、各種の量子干渉デバイスに適用して好適なものである
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a semiconductor device that utilizes the interference effect of electrons, and is suitable for application to various quantum interference devices.

〔発明の概要〕[Summary of the invention]

本発明は、電子の干渉効果を利用した半導体装置におい
て、電子が真空中を走行するように構成することによっ
て、室温でも動作可能なAB効果トランジスタその他の
量子干渉デバイスを実現することができるようにしたも
のである。
The present invention makes it possible to realize AB effect transistors and other quantum interference devices that can operate even at room temperature by configuring a semiconductor device that utilizes the interference effect of electrons so that electrons travel in a vacuum. This is what I did.

〔従来の技術〕[Conventional technology]

最近の極微細構造作製技術の進歩に伴い、電子波の干渉
を利用した量子干渉デバイスの研究が活発に行われてい
る。例えば、アハラノフ(Aharonov)−ボーム
(Bohm)効果を利用した量子干渉トランジスタ(以
下、rAB効果トランジスタ」という)として、ΔlG
aAs / GaAsダフ゛ルヘテロ接合を用いたもの
が提案されている(例えば、TechnicalDig
est of IIiDM 86. pp、76−79
)。
With recent advances in ultrafine structure fabrication technology, research on quantum interference devices that utilize interference of electronic waves is being actively conducted. For example, as a quantum interference transistor (hereinafter referred to as rAB effect transistor) using the Aharonov-Bohm effect, ΔlG
A method using aAs/GaAs double heterojunction has been proposed (for example, Technical Dig
est of IIIiDM 86. pp, 76-79
).

一方、近年、真空マイクロエレクトロニクスの研究が盛
んになってきている。その一つの成果として、半導体を
用いたマイクロ真空管がある。
On the other hand, research on vacuum microelectronics has become active in recent years. One result of this effort is the development of micro vacuum tubes using semiconductors.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述の従来のAB効果トランジスタやその他の量子干渉
デバイスは、電子の可干渉性を保持するために、液体ヘ
リウム温度(4,2K)以下の極低温に冷却しなければ
ならない。このため、簡便な使用が困難であり、コスト
的にも不利である。
The conventional AB effect transistors and other quantum interference devices mentioned above must be cooled to extremely low temperatures below liquid helium temperature (4.2 K) in order to preserve electron coherence. Therefore, it is difficult to use easily and is disadvantageous in terms of cost.

一方、従来のマイクロ真空管は、カソードから発生され
る電子のアノードへの到達をゲートに印加するゲート電
圧によりこの電子の経路を変えることによって制御して
いるだけであり、電子の干渉効果を利用したものではな
い。
On the other hand, conventional micro vacuum tubes only control the arrival of electrons generated from the cathode to the anode by changing the path of the electrons by applying a gate voltage to the gate, and this is done by utilizing the interference effect of electrons. It's not a thing.

従って本発明の目的は、室温でも動作可能なAB効果ト
ランジスタその他の量子干渉デバイスを実現することが
できる半導体装置を提供することにある。
Therefore, an object of the present invention is to provide a semiconductor device that can realize an AB effect transistor or other quantum interference device that can operate even at room temperature.

〔課題を解決するだめの手段〕[Failure to solve the problem]

上記目的を達成するために、本発明は、電子の干渉効果
を利用した半導体装置において、電子が真空中を走行す
るように構成されている。
In order to achieve the above object, the present invention is a semiconductor device that utilizes the interference effect of electrons, and is configured such that electrons travel in a vacuum.

ここで、電子源としては、好適には、干渉性の高い電子
を発生させることができる電界放射電子源が用いられる
。また、この電界放射電子源としては、好適には、非平
衡結晶成長法によりエピタキシャル成長されたものが用
いられる。
Here, as the electron source, a field emission electron source that can generate highly coherent electrons is preferably used. Moreover, as this field emission electron source, one epitaxially grown by a non-equilibrium crystal growth method is preferably used.

〔作用〕[Effect]

上述のように構成された本発明の半導体装置によれば、
電子が真空中を走行するように構成されているので、固
体中を走行する場合と異なり、この電子は温度によらず
可干渉性を保持しながらハリスティックに走行すること
ができる。従って、この半導体装置は、液体ヘリウム温
度よりもはるかに高い温度で動作が可能であり、室温で
の動作も可能である。これによって、室温でも動作可能
なAB効果1−ランジスタその他の量子干渉デバイスを
実現することができる。
According to the semiconductor device of the present invention configured as described above,
Since the structure is such that electrons travel in a vacuum, unlike the case where electrons travel in a solid, these electrons can travel in a helistic manner while maintaining coherence regardless of temperature. Therefore, this semiconductor device can operate at a temperature much higher than the temperature of liquid helium, and can also operate at room temperature. This makes it possible to realize AB effect 1-transistors and other quantum interference devices that can operate even at room temperature.

〔実施例〕〔Example〕

以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をAB効果トランジスタ
に適用した実施例を示す。なお、以下の第1図、第2図
及び第3図A〜第3図りにおいては、同一の部分には同
一の符号を付す。
An embodiment of the present invention will be described below with reference to the drawings. This example shows an example in which the present invention is applied to an AB effect transistor. In addition, in the following FIGS. 1, 2, and 3A to 3, the same parts are given the same reference numerals.

第1図は本発明の一実施例によるAB効果トランジスタ
を示す。
FIG. 1 shows an AB effect transistor according to an embodiment of the invention.

第1図に示すように、この実施例によるAB効果l・ラ
ンジスタにおいては、例えばl O−5Torr程度も
しくはそれ以下の圧力の真空室V内にカソードに1アノ
ードA、ゲートG及びブロッカ−Bが設けられている。
As shown in FIG. 1, in the AB effect l transistor according to this embodiment, an anode A, a gate G and a blocker B are placed at the cathode in a vacuum chamber V having a pressure of about lO-5 Torr or less. It is provided.

ここで、アノードAの電位はカソードKに対して正の電
位に設定される。また、ブロッカ−BはカソードKに対
して負の電位に設定される。
Here, the potential of the anode A is set to a positive potential with respect to the cathode K. Further, the blocker B is set to a negative potential with respect to the cathode K.

次に、上述のように構成されたこの実施例によるAB効
果トランジスタの動作について説明する。
Next, the operation of the AB effect transistor according to this embodiment configured as described above will be explained.

第1図において、カソードにの尖状の先端から電界放射
により高可干渉性の電子が発生される。
In FIG. 1, highly coherent electrons are generated by field emission from the pointed tip of the cathode.

このカソードKから発生された電子は、電子波としてア
ノードAに向かって進むが、その途中でブロッカ−Bに
よりこのブロッカ−Bの一方の側を通る電子波(例えば
、第1図中ブロッカ−Bの左側を通る電子波)と他方の
側を通る電子波(例えば、第1図中ブロッカ−Bの右側
を通る電子波)とに分けられた後、アノードAで合流す
る。そして、ゲートGに印加するゲート電圧により第1
図中ブロッカ−Bの右側を通る電子波の位相を変化させ
ることにより、アノードAで合流する電子波同士の干渉
を制御してトランジスタ動作を行わせる。
The electrons generated from this cathode K proceed toward the anode A as an electron wave, but on the way, the electron wave passes through one side of this blocker B by a blocker B (for example, blocker B in FIG. The electron wave passes through the left side of blocker B) and the electron wave passes through the other side (for example, the electron wave passes through the right side of blocker B in FIG. 1), and then merges at anode A. Then, by the gate voltage applied to the gate G, the first
By changing the phase of the electron waves passing on the right side of the blocker B in the figure, interference between the electron waves merging at the anode A is controlled to perform a transistor operation.

なお、ゲートGに印加するゲート電圧による電で表され
る。ここで、eは電子電荷の絶対値(単位電荷)、肴は
ブランク定数りを2πで割った値(デイラックのh)、
■はゲート電圧、tは時間である。
Note that it is expressed by the voltage due to the gate voltage applied to the gate G. Here, e is the absolute value of the electronic charge (unit charge), and the appetizer is the value obtained by dividing the blank constant ri by 2π (Dirac's h).
(2) is the gate voltage, and t is the time.

第2図はこの実施例によるAB効果トランジス夕の具体
的な構造例を示す。
FIG. 2 shows a concrete example of the structure of the AB effect transistor according to this embodiment.

第2図に示すように、この構造例においては、例えばn
型GaAs基板1上に例えばn++型GaAsがら成る
尖状のカソードKが形成されている。符号2はn”型G
aAs層を示す。また、符号3は例えば半絶縁性GaA
s層を示す。この半絶縁性GaAs層3上には、一対の
ゲート電極G、、c2が互いに対向して形成されている
。これらのゲート電極G、、c2には互いに異なるゲー
ト電圧を印加することができるようになっている。実際
の使用時には、これらのゲート電極G、、G2の一方、
例えばゲート電極G2を接地し、ゲート電極G1に印加
するゲート電圧を変化させる。
As shown in FIG. 2, in this structural example, for example, n
A pointed cathode K made of, for example, n++ type GaAs is formed on a GaAs substrate 1 . Code 2 is n” type G
The aAs layer is shown. Further, the code 3 is, for example, a semi-insulating GaA
The s-layer is shown. On this semi-insulating GaAs layer 3, a pair of gate electrodes G, , c2 are formed facing each other. Different gate voltages can be applied to these gate electrodes G, , c2. During actual use, one of these gate electrodes G, G2,
For example, the gate electrode G2 is grounded and the gate voltage applied to the gate electrode G1 is changed.

カソードにの上方にはブロッカ−Bが形成されている。A blocker B is formed above the cathode.

ここで、このブロッカ−Bはその一端または両端で半絶
縁性GaAs層3に支持されている。
Here, this blocker B is supported by a semi-insulating GaAs layer 3 at one or both ends thereof.

符合4は絶縁膜を示す。この絶縁膜4のうちカソードに
の上方の部分には開口4aが形成されている。そして、
この間口4aを覆うようにアノードAが形成されている
Reference numeral 4 indicates an insulating film. An opening 4a is formed in a portion of the insulating film 4 above the cathode. and,
An anode A is formed to cover this opening 4a.

なお、n型GaAs基板1の裏面には、バックコンタク
ト電極5が形成されている。
Note that a back contact electrode 5 is formed on the back surface of the n-type GaAs substrate 1.

次に、この第2図に示すAB効果トランジスタの製造方
法について説明する。
Next, a method for manufacturing the AB effect transistor shown in FIG. 2 will be explained.

第3図Aに示すように、まずn型GaAs基板1上にn
”型GaAs層2、半絶縁性GaAs層3及びゲート電
極形成用の金属膜6を順次形成する。
As shown in FIG. 3A, first, an n
A "type GaAs layer 2, a semi-insulating GaAs layer 3, and a metal film 6 for forming a gate electrode are sequentially formed."

次に、ゲート電極形成用の金属膜6をエツチングにより
バターニングして、第3図Bに示すように、ゲート電極
G、、G2を形成する。この後、ブロッカ−Bを形成す
べき部分の半絶縁性GaAs層3上にマスク7を形成す
る。
Next, the metal film 6 for forming gate electrodes is patterned by etching to form gate electrodes G, G2, as shown in FIG. 3B. Thereafter, a mask 7 is formed on the semi-insulating GaAs layer 3 in the area where the blocker B is to be formed.

次に、反応性イオンエツチング(RIE)法によりまず
異方性エツチングの条件で例えば半絶縁性GaAs層3
の膜厚方向の途中までエツチングを行った後、引き続い
てtE法により等方性エツチングの条件でn型GaAs
基板1の上面に達するまでエツチングを行う。これによ
って、第3図Cに示すように、n”型GaAsから成る
カソードKが形成されるとともに、ブロッカ−Bが形成
される。
Next, for example, a semi-insulating GaAs layer 3 is etched under anisotropic etching conditions using a reactive ion etching (RIE) method.
After etching halfway in the film thickness direction, the n-type GaAs is etched using the tE method under isotropic etching conditions.
Etching is performed until the top surface of the substrate 1 is reached. As a result, as shown in FIG. 3C, a cathode K made of n'' type GaAs is formed, and a blocker B is also formed.

次に、上述のエツチングによりn++型GaAs層2及
び半絶縁性GaAs層3に形成された開口の内部を例え
ば絶縁物やレジストなどの物質で埋めて表面を平坦化す
る。次に、第3図りに示すように、例えばCVD法によ
り全面に絶縁膜4を形成した後、この絶縁膜4の所定部
分をエツチング除去して開口4aを形成する。この後、
この開口4aを通じて上述の表面平坦化用の物質を除去
する。
Next, the insides of the openings formed in the n++ type GaAs layer 2 and the semi-insulating GaAs layer 3 by the above-described etching are filled with a material such as an insulator or a resist to planarize the surface. Next, as shown in the third diagram, an insulating film 4 is formed over the entire surface by, for example, the CVD method, and then a predetermined portion of the insulating film 4 is removed by etching to form an opening 4a. After this,
The above-mentioned surface flattening substance is removed through this opening 4a.

次に、真空中で斜め蒸着法により絶縁膜4上に金属膜を
開口4aが埋まるように形成する。これと同時に真空封
入が行われ、真空室■が形成される。次に、この金属膜
をエツチングによりパターニングして、第2図に示すよ
うに、アノードAを形成する。この後、n型GaAs基
板1の裏面に例えば蒸着法によりバックコンタクト電極
5を形成する。
Next, a metal film is formed on the insulating film 4 by an oblique evaporation method in vacuum so that the opening 4a is filled. At the same time, vacuum sealing is performed to form a vacuum chamber (2). Next, this metal film is patterned by etching to form an anode A as shown in FIG. Thereafter, a back contact electrode 5 is formed on the back surface of the n-type GaAs substrate 1 by, for example, a vapor deposition method.

以上のように、この実施例によるAB効果トランジスタ
によれば、真空室V内にカソードに1アノードA、ゲー
トG及びブロッカ−Bが形成され、カソードKから発生
する電子は真空中を温度によらす可干渉性を保持しなが
らハリスティックに進む。従って、この実施例によるA
B効果トランジスタは、従来に比べてはるかに高温で動
作可能であり、室温でも動作可能である。
As described above, according to the AB effect transistor according to this embodiment, one anode A, a gate G, and a blocker B are formed at the cathode in the vacuum chamber V, and the electrons generated from the cathode K move in the vacuum depending on the temperature. proceed in a halistically manner while maintaining coherence. Therefore, A according to this example
B-effect transistors can operate at much higher temperatures than conventional transistors, and can even operate at room temperature.

また、この実施例によるAB効果1〜ランジスタは、ゲ
ー1− Gにより電子波の位相を変化させるだけでよい
ので、このゲートGに印加するゲート電圧の変化は微小
でよく、従ってこのAB効果トランジスタは高速動作が
可能である。さらに、この実施例によるAB効果トラン
ジスタは、ゲート電圧を適当に選ぶことにより、トラン
スコンダクタンスg1を正または負のいずれにも設定す
ることができる。すなわち、この実施例によるAB効果
トランジスタは、単にサイズを小さ(した真空管をはる
かに上回る性能を有する。
Further, in the AB effect transistor 1 to transistor according to this embodiment, since it is only necessary to change the phase of the electron wave by the gate G, the change in the gate voltage applied to this gate G may be small, and therefore, this AB effect transistor is capable of high-speed operation. Further, in the AB effect transistor according to this embodiment, the transconductance g1 can be set to either positive or negative by appropriately selecting the gate voltage. That is, the AB effect transistor according to this embodiment has performance far superior to that of a vacuum tube whose size is simply reduced.

ところで、従来の真空マイクロエレクトロニクスで用い
られる電子源は、金属の蒸着や、ウェットエツチングを
用いて形成されている。しかし、これらの方法により形
成される電子源の先端の曲率半径は500人程定形あり
、十分に尖っているとは言えない。電子の電界放射に必
要な電界ECは、電子源に印加される電圧を■、この電
子源の曲率半径をXとすると であるから、δXが大きいとδ■も大きくなってしまう
。例えば、Ec 〜108V /crn、δX〜500
人とすると δ■−EcδX 10u(V/cm) X500 (入)−500■ となる。
By the way, electron sources used in conventional vacuum microelectronics are formed using metal vapor deposition or wet etching. However, the radius of curvature of the tip of the electron source formed by these methods has a fixed shape of about 500, and cannot be said to be sufficiently sharp. The electric field EC required for field emission of electrons is given by the voltage applied to the electron source (2) and the radius of curvature of the electron source (X). Therefore, if δX is large, δ■ will also be large. For example, Ec ~108V/crn, δX ~500
For humans, it is δ■ - EcδX 10u (V/cm) X500 (in) - 500■.

そこで、次に先端の曲率半径が極めて小さい電界放射電
子源を結晶成長を利用して形成する方法について説明す
る。
Next, a method of forming a field emission electron source with an extremely small radius of curvature at the tip using crystal growth will be described.

第4図は線状の電界放射電子源を形成する場合を示す。FIG. 4 shows a case where a linear field emission electron source is formed.

第4図に示すように、この例においては、例えば(10
0)面方位の半絶縁性GaAs基板11上にエツチング
により線状のパターンを形成し、この半絶縁性GaAs
基板11上に例えば有機金属気相成長(MOCVD)法
のような非平衡結晶成長法により例えばGaAsをエピ
タキシャル成長させる。このエピタキシャル成長におい
ては、成長原料の選択等により、上述の線状のパターン
上に成長するGaAsに頂点が形成された時点で成長が
停止するようにすることができる。これによって、上述
の線状のパターン上に三角柱状の線状の電界放射電子源
12が形成される。この場合、この三角柱状の電界放射
電子源12の側斜面の面方位はそれぞれ(110)及び
(110)であり、側斜面のなす角度は90°である。
As shown in FIG. 4, in this example, for example (10
0) A linear pattern is formed by etching on the semi-insulating GaAs substrate 11 with a plane orientation, and the semi-insulating GaAs
For example, GaAs is epitaxially grown on the substrate 11 by a nonequilibrium crystal growth method such as metal organic chemical vapor deposition (MOCVD). In this epitaxial growth, the growth can be stopped when a peak is formed in the GaAs grown on the above-mentioned linear pattern by selecting the growth raw material or the like. As a result, a triangular prism-shaped linear field emission electron source 12 is formed on the above-mentioned linear pattern. In this case, the plane orientations of the side slopes of the triangular prism-shaped field emission electron source 12 are (110) and (110), respectively, and the angle formed by the side slopes is 90°.

なお、MOCVD法によるGaAsの成長においては、
成長原料中のGaに対するAsO比が小さい場合に鋭い
端点が形成される。より一般的に言うと、■−V族化合
物半導体の成長の場合には、成長原料中の■族元素に対
するV族元素の比が小さい場合に鋭い端点が形成される
In addition, in the growth of GaAs by MOCVD method,
Sharp edges are formed when the AsO to Ga ratio in the growth source is small. More generally, in the case of growth of a ■-V group compound semiconductor, sharp end points are formed when the ratio of group V elements to group ■ elements in the growth raw material is small.

このように、この例によれば、線状の電界放射電子源1
2の先端部の形状は、結晶面で定義される鋭い形状とな
り、その先端の曲率半径を従来に比べて約1桁程度小さ
くすることができる。このため、電界放射を行わせるた
めに電界放射電子源12に印加する電圧を従来に比べて
約1桁程度小さくすることができ、従って低消費電力化
を図ることができる。
Thus, according to this example, the linear field emission electron source 1
The tip of No. 2 has a sharp shape defined by the crystal plane, and the radius of curvature of the tip can be reduced by about one order of magnitude compared to the conventional method. Therefore, the voltage applied to the field emission electron source 12 to cause field emission can be reduced by about one order of magnitude compared to the conventional one, and therefore power consumption can be reduced.

第5図は点状の電界放射電子源を形成する場合を示す。FIG. 5 shows a case where a point-like field emission electron source is formed.

第5図に示すように、この例においては、例えば図示省
略した(100)面方位の半絶縁性GaAs基板上に例
えばその側面が(001)面、(010)面などである
直方体状の突起部21をエツチングにより形成し、この
突起部21の上に例えばMOCVD法により例えばGa
Asをエピタキシャル成長させる。これによって、この
突起部21の上にピラミッド状の形状を有する点状の電
界放射電子源22が形成される。この場合、このピラミ
ッド状の形状を有する電界放射電子源22の互いに対向
する一対の斜面のなす角度は90°である。
As shown in FIG. 5, in this example, a rectangular parallelepiped protrusion whose side surfaces are (001) plane, (010) plane, etc. is formed on a semi-insulating GaAs substrate with (100) plane orientation (not shown). A portion 21 is formed by etching, and a layer of, for example, Ga is formed on this protrusion 21 by, for example, MOCVD.
As is grown epitaxially. As a result, a point-like field emission electron source 22 having a pyramidal shape is formed on the protrusion 21 . In this case, the angle formed by a pair of mutually opposing slopes of the field emission electron source 22 having a pyramidal shape is 90°.

このように、この例によれば、先端の曲率半径が極めて
小さい点状の電界放射電子源22を結晶成長により容易
に形成することができる。そして、これによって、電子
の電界放射を行わせるためにこの電界放射電子源22に
印加する電圧を低くすることができる。
In this way, according to this example, the point-like field emission electron source 22 whose tip has an extremely small radius of curvature can be easily formed by crystal growth. As a result, the voltage applied to the field emission electron source 22 for causing field emission of electrons can be lowered.

以上の二つの例においては、非平衡結晶成長法としてM
OCVD法を用いているが、例えば分子線エピタキシー
(MBE)法を用いることも可能である。
In the above two examples, M
Although the OCVD method is used, it is also possible to use, for example, a molecular beam epitaxy (MBE) method.

なお、特開平1−294336号公報には、熱処理によ
り特定方位に制御された種子単結晶を用いて結晶成長を
行うことにより尖状の先端を有する電界放射電子源を形
成する方法が提案されているが、種子単結晶の成長場所
の制御が困難である点などで不利である。
Note that Japanese Patent Application Laid-Open No. 1-294336 proposes a method of forming a field emission electron source having a pointed tip by performing crystal growth using a seed single crystal whose orientation is controlled in a specific direction by heat treatment. However, it is disadvantageous in that it is difficult to control where the seed single crystal grows.

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
Although the embodiments of the present invention have been specifically described above, the present invention is not limited to the above-described embodiments, and various modifications can be made based on the technical idea of the present invention.

例えば、上述の実施例においては、ゲートGにより電子
波の位相を変化させるようにしているが、例えば第1図
において紙面に垂直方向に磁場を印加し、この磁場によ
り電子波の位相を変化させるようにしてもよい。また、
上述の実施例においては、カソードKから発生される電
子波をブロンカーBにより二つの電子波に分けて電子の
経路を二重連結化しているが、この電子の経路は三重連
結以上に多重連結化することも可能である。
For example, in the above embodiment, the phase of the electron wave is changed by the gate G, but for example, in FIG. You can do it like this. Also,
In the above embodiment, the electron wave generated from the cathode K is divided into two electron waves by the bronzer B, and the electron path is made into a double connection, but this electron path is made into a multiple connection more than a triple connection. It is also possible to do so.

さらに、上述の実施例のAB効果トランジスタの構造例
においては、GaAsを用いているが、GaAsの代わ
りに例えばSiを用いることも可能である。
Furthermore, although GaAs is used in the structural example of the AB effect transistor of the above-described embodiment, it is also possible to use, for example, Si instead of GaAs.

また、上述の実施例のAB効果トランジスタの電子源と
しては冷陰極を用いることも可能である。
Further, it is also possible to use a cold cathode as the electron source of the AB effect transistor of the above-described embodiment.

〔発明の効果〕〔Effect of the invention〕

本発明は、以上説明したように構成されているので、次
のような効果がある。
Since the present invention is configured as described above, it has the following effects.

すなわち、電子が真空中を走行するように構成されてい
るので、室温でも動作可能なAB効果トランジスタその
他の量子干渉デバイスを実現することができる。
That is, since the structure is such that electrons travel in a vacuum, it is possible to realize AB effect transistors and other quantum interference devices that can operate even at room temperature.

また、電子を発生するための電子源として電界放射電子
源を用いることにより、電子の可干渉性を高くすること
ができる。
Further, by using a field emission electron source as an electron source for generating electrons, the coherence of electrons can be increased.

さらに、電子源が非平衡結晶成長法により形成された電
界放射電子源であるので、先端の曲率半径が極めて小さ
い電界放射電子源を実現することができ、従って電界放
射を行わせるために電子源に印加する電圧を低くするこ
とができる。
Furthermore, since the electron source is a field emission electron source formed by a non-equilibrium crystal growth method, it is possible to realize a field emission electron source with an extremely small radius of curvature at the tip. The voltage applied to can be lowered.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるAB効果トランジスタ
の構成を示す断面図、第2図は本発明の一実施例による
AB効果トランジスタの構造例を示す断面図、第3図A
〜第3図りは第2図に示すAB効果トランジスタの製造
方法を工程順に説明するための断面図、第4図は線状の
電界放射電子源の形成方法を説明するための斜視図、第
5図は点状の電界放射電子源の形成方法を説明するため
の斜視図である。 図面における主要な符号の説明 I(:カソード、  Aニアノード、
FIG. 1 is a cross-sectional view showing a structure of an AB effect transistor according to an embodiment of the present invention, FIG. 2 is a cross-sectional view showing an example of the structure of an AB effect transistor according to an embodiment of the present invention, and FIG.
~3rd figure is a cross-sectional view for explaining the manufacturing method of the AB effect transistor shown in FIG. 2 in order of steps, FIG. 4 is a perspective view for explaining the method of forming a linear field emission electron source, The figure is a perspective view for explaining a method of forming a point-like field emission electron source. Explanation of main symbols in the drawings I (: cathode, A near node,

Claims (3)

【特許請求の範囲】[Claims] (1)電子の干渉効果を利用した半導体装置において、 上記電子が真空中を走行するように構成されたことを特
徴とする半導体装置。
(1) A semiconductor device that utilizes the interference effect of electrons, characterized in that the semiconductor device is configured such that the electrons travel in a vacuum.
(2)上記電子を発生するための電子源として電界放射
電子源を用いることを特徴とする請求項1記載の半導体
装置。
(2) The semiconductor device according to claim 1, wherein a field emission electron source is used as the electron source for generating the electrons.
(3)上記電子を発生するための電子源として非平衡結
晶成長法により形成された電界放射電子源を用いること
を特徴とする請求項1記載の半導体装置。
(3) The semiconductor device according to claim 1, wherein a field emission electron source formed by a non-equilibrium crystal growth method is used as an electron source for generating the electrons.
JP17300390A 1990-06-30 1990-06-30 Semiconductor device Expired - Fee Related JP3074704B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17300390A JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device
TW080104293A TW200598B (en) 1990-06-30 1991-06-01
KR1019910010114A KR920001767A (en) 1990-06-30 1991-06-19 Semiconductor device
US07/723,974 US5247223A (en) 1990-06-30 1991-07-01 Quantum interference semiconductor device
US07/757,605 US5156988A (en) 1990-06-30 1991-09-11 A method of manufacturing a quantum interference semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17300390A JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH0462973A true JPH0462973A (en) 1992-02-27
JP3074704B2 JP3074704B2 (en) 2000-08-07

Family

ID=15952390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17300390A Expired - Fee Related JP3074704B2 (en) 1990-06-30 1990-06-30 Semiconductor device

Country Status (3)

Country Link
JP (1) JP3074704B2 (en)
KR (1) KR920001767A (en)
TW (1) TW200598B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040072A1 (en) * 2005-10-03 2007-04-12 Sharp Kabushiki Kaisha Electromagnetic field detection element and device employing it
US9057446B2 (en) 2011-12-28 2015-06-16 Denso Corporation Pressure control apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007040072A1 (en) * 2005-10-03 2007-04-12 Sharp Kabushiki Kaisha Electromagnetic field detection element and device employing it
US8331057B2 (en) 2005-10-03 2012-12-11 Sharp Kabushiki Kaisha Electromagnetic field detecting element utilizing ballistic current paths
US9057446B2 (en) 2011-12-28 2015-06-16 Denso Corporation Pressure control apparatus

Also Published As

Publication number Publication date
KR920001767A (en) 1992-01-30
TW200598B (en) 1993-02-21
JP3074704B2 (en) 2000-08-07

Similar Documents

Publication Publication Date Title
US5247223A (en) Quantum interference semiconductor device
US6753593B1 (en) Quantum wire field-effect transistor and method of making the same
US5757344A (en) Cold cathode emitter element
US5156988A (en) A method of manufacturing a quantum interference semiconductor device
Hasegawa et al. Molecular-beam epitaxy and device applications of III-V semiconductor nanowires
US5497015A (en) Quantum interference transistor
US5679962A (en) Semiconductor device and a single electron device
JPH0462973A (en) Semiconductor device
Kinard et al. Fabrication of a gated gallium arsenide heterostructure resonant tunneling diode
CN1353461A (en) Single electron transistor and preparation method thereof
CN112103157B (en) Planar air channel transistor and preparation method thereof
JP2803555B2 (en) Fabrication method of ultra-fine tunnel barrier
JPH02101784A (en) Manufacture of quantum well fine wire and quantum well box and quantum well fine wire laser
JP2689877B2 (en) Heterojunction FET manufacturing method
KR100277209B1 (en) Manufacturing method for quantum dot transistor
JP3837674B2 (en) Quantum semiconductor device
KR910009036B1 (en) Semiconductor device
JPH05102198A (en) Pseudo-one-dimensional field-effect transistor and its manufacture
JPH03165576A (en) Quantum fine line semiconductor device and manufacture thereof
JPH04236464A (en) Vacuum electron-wave interference transistor
JPH02119146A (en) Semiconductor device
JPH02191345A (en) Manufacture of field-effect transistor
TW202341237A (en) Method of fabricating a device having a passivating layer
Shima et al. Tetrahedral shaped recess channel HEMT with a floating quantum dot gate
JPH07326728A (en) Fine capacitor and forming method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees