JPH04116687A - Liquid crystal color display device - Google Patents
Liquid crystal color display deviceInfo
- Publication number
- JPH04116687A JPH04116687A JP23810090A JP23810090A JPH04116687A JP H04116687 A JPH04116687 A JP H04116687A JP 23810090 A JP23810090 A JP 23810090A JP 23810090 A JP23810090 A JP 23810090A JP H04116687 A JPH04116687 A JP H04116687A
- Authority
- JP
- Japan
- Prior art keywords
- green
- red
- signal lines
- blue
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 239000003086 colorant Substances 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 7
- 210000002858 crystal cell Anatomy 0.000 description 6
- 238000005070 sampling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、例えば赤、緑、青のフィルタの配された液晶
表示素子をX−Yマトリクス状に配置して画像の表示を
行う液晶カラーディスプレイ装置に関する。Detailed Description of the Invention [Industrial Application Field] The present invention relates to a color liquid crystal display in which images are displayed by arranging liquid crystal display elements having red, green, and blue filters in an X-Y matrix. The present invention relates to a display device.
本発明は液晶カラーディスプレイ装置に関し、第1の信
号線を連続する3本毎にそれぞれ赤、緑、青の組となし
、画素電極を垂直方向の1つおきに水平方向に1/2画
素ピッチ分ずらして設けるとともに垂直方向の1つおき
に第1の信号線に対して左右に交互に接続し、これら第
1の信号線をそれぞれスイッチを介して各色毎にそれぞ
れ赤、緑、青の映像信号の供給される3本の第3の信号
線に接続し、これらの第3の信号線に供給される赤、緑
、青の映像信号に画素ピッチに対応する遅延量を相対的
に与えるとともにスイッチを赤、緑、青の組を単位とし
て同時に制御することにより、スイッチを駆動する走査
回路の段数を削減して構成を簡単にするとともに消費電
力も削減して、良好な表示画像が得られるようにしたも
のである。The present invention relates to a liquid crystal color display device, in which every three consecutive first signal lines are arranged as a set of red, green, and blue, and pixel electrodes are arranged every other vertically at a pitch of 1/2 pixel horizontally. At the same time, every other signal line in the vertical direction is connected alternately to the left and right to the first signal line, and these first signal lines are connected to each other via a switch to display red, green, and blue images for each color. Connects to three third signal lines to which signals are supplied, and relatively applies a delay amount corresponding to the pixel pitch to the red, green, and blue video signals supplied to these third signal lines, and By controlling the switches simultaneously in units of red, green, and blue, the number of stages of the scanning circuit that drives the switches is reduced, simplifying the configuration and reducing power consumption, resulting in a good display image. This is how it was done.
例えば液晶を用いてテレビ画像を表示することが提案(
特開昭59−220793号公報等参照)されている。For example, it has been proposed to display television images using liquid crystals (
(See Japanese Patent Laid-Open No. 59-220793, etc.).
すなわち第3図において、(1)は映像信号が供給され
る入力端子であって、この入力端子(1)からの信号が
それぞれ例えばNチャンネルFETからなるスイッチン
グ素子MHI、 MHl・・・M H、、を通じて、垂
直(Y軸)方向のライン(第1の信号線)L H1+
L%□・・・L、に供給される。なおmは水平(X軸
)方向の画素数に相当する数である。That is, in FIG. 3, (1) is an input terminal to which a video signal is supplied, and the signal from this input terminal (1) is transmitted to switching elements MHI, MHl...MH, each consisting of, for example, an N-channel FET. , the vertical (Y-axis) direction line (first signal line) L H1+
L%□...Supplied to L. Note that m is a number corresponding to the number of pixels in the horizontal (X-axis) direction.
さらにm段のシフトレジスタからなる水平走査回路(2
)が設けられ、この水平走査回路(2)に水平周波数の
m倍のクロック信号Φ+H+ ΦLMが供給され、こ
のクロック信号Φ、□、Φ2Hによって順次走査される
駆動パルス信号φ□、φ9□・・・φ□が水平走査回路
(2)の各出力端子から取り出されて、スイッチング素
子M HI−M H@1の各制御端子に供給される。な
お水平走査回路(2)には低電位(VSS)と高電位(
VOゎ)が供給され、この2つの電位の駆動パルスが形
成される。In addition, a horizontal scanning circuit (2
), a clock signal Φ+H+ ΦLM with m times the horizontal frequency is supplied to the horizontal scanning circuit (2), and drive pulse signals φ□, φ9□, etc. are sequentially scanned by the clock signals Φ, □, Φ2H. - φ□ is taken out from each output terminal of the horizontal scanning circuit (2) and supplied to each control terminal of the switching element M HI-M H@1. Note that the horizontal scanning circuit (2) has a low potential (VSS) and a high potential (
VOゎ) is supplied, and drive pulses of these two potentials are formed.
また各ラインLHI〜L、にそれぞれ例えばNチャンネ
ルFETからなるスイッチング素子M。Further, each line LHI to L is provided with a switching element M formed of, for example, an N-channel FET.
M2.・・・M□、M1□、M2□・−・・M、、□、
・・・M、、、M2イ・・・Moの一端が接続される。M2. ...M□, M1□, M2□...M,,□,
. . . M, , M2, . . . One end of Mo is connected.
なおnは水平走査線数に相当する数である。Note that n is a number corresponding to the number of horizontal scanning lines.
このスイッチング素子M、〜M0の他端がそれぞれ液晶
セルC,,,C2,・・・coを通じてターゲット端子
(3)に接続される。なお図中の破線で示t P Il
+ P z+・・・Poは画素電極を概略水している
。The other ends of the switching elements M, .about.M0 are connected to the target terminal (3) through liquid crystal cells C, . . . C2, . . . co, respectively. Note that t P Il is indicated by the broken line in the figure.
+P z+...Po substantially covers the pixel electrode.
さらにn段のシフトレジスタからなる垂直走査回路(4
)が設けられ、この垂直走査回路(4)に水平周波数の
クロック信号ΦIV+ Φ2vが供給され、このクロッ
ク信号ΦlV+ Φ2vによって順次走査される駆動パ
ルス信号φVI+ φv2・・・φv1が垂直走査回
路(4)の各出力端子から取り出されて水平(X軸)方
向のゲート線(第2の信号線) Gv、、 cv□・
・・G□に供給され、このゲートiGv、〜Gv、、を
Aしてスイッチング素子M+ I−M□のX軸方向の各
列(Mll 〜M+、)、(Mal−Mz、) ・−(
M、、。Furthermore, a vertical scanning circuit (4
) is provided, a horizontal frequency clock signal ΦIV+ Φ2v is supplied to this vertical scanning circuit (4), and drive pulse signals φVI+ φv2...φv1 sequentially scanned by this clock signal ΦlV+ Φ2v are provided to the vertical scanning circuit (4). Gate lines (second signal lines) taken out from each output terminal in the horizontal (X-axis) direction Gv,, cv□・
...G□, and the gates iGv, ~Gv, , are connected to A to switch the switching elements M+I-M□ for each column in the X-axis direction (Mll ~M+,), (Mal-Mz,) ・-(
M...
〜M71)ごとの制御端子にそれぞれ供給される。~M71) are respectively supplied to the control terminals.
なお、垂直走査回路(4)にも水平走査回路(2)と同
様にVSSとvDDが供給される。Note that VSS and vDD are supplied to the vertical scanning circuit (4) as well as to the horizontal scanning circuit (2).
すなわちこの回路において、走査口8(2)、 (4)
には第4図A、Bに示すようなりロック信号Φ、。That is, in this circuit, the scanning ports 8 (2), (4)
The lock signal Φ, as shown in FIGS. 4A and 4B.
Φ2H+ ΦI+/+ Φ2vが供給される。そして
水平走査回路(2)からは同図Cに示すように各画素期
間ごとにφ8.〜φ、が出力され、垂直走査回路(4)
がらは同図りに示すように1水平期間ご七にφv1〜φ
、7が出力される。さらに入力端子(1)には同図已に
示すような信号が供給される。Φ2H+ ΦI+/+ Φ2v is supplied. Then, from the horizontal scanning circuit (2), φ8. ~φ is output, and the vertical scanning circuit (4)
As shown in the same figure, φv1 to φ are divided into seven horizontal periods.
, 7 are output. Further, the input terminal (1) is supplied with a signal as shown in the same figure.
そしてφVII φ□が出力されているときは、スイ
ッチング素子MH1とM11〜M1.がオンされ、入力
端子(1) −M )l I−L N I −M II
−C+ +−ターゲット端子(3)の電流路が形成され
て液晶セルCI+に入力端子(1)に供給された信号と
ターゲット端子(3)との電位差が供給される。このた
めこのセルC1の容量分に、1番目の画素の信号による
電位差に相当する電荷がサンプルホールドされる。この
電荷蓋に対応して液晶の光透過率が変化される。これと
同様のことがセルC+Z〜C0について順次行われ、さ
らに次のフィールドの信号が供給された時点で各セルC
Il〜C0の電荷量が書き換えられる。When φVII φ□ is output, switching elements MH1 and M11 to M1 . is turned on, and input terminal (1) -M )l I-L N I -M II
-C+ + - A current path of the target terminal (3) is formed, and the potential difference between the signal supplied to the input terminal (1) and the target terminal (3) is supplied to the liquid crystal cell CI+. Therefore, a charge corresponding to the potential difference due to the signal of the first pixel is sampled and held in the capacitance of this cell C1. The light transmittance of the liquid crystal is changed in accordance with this charge cap. The same thing is done sequentially for cells C+Z to C0, and when the next field signal is supplied, each cell C
The amount of charge in Il to C0 is rewritten.
このようにして、映像信号の各画素に対応して液晶セル
C目〜C76の光透過率が変化され、これが順次繰り返
されてテレビ画像の表示が行われる。In this way, the light transmittance of the liquid crystal cells C to C76 is changed corresponding to each pixel of the video signal, and this is sequentially repeated to display a television image.
なお液晶で表示を行う場合には、一般にその信顧性を向
上させ、寿命を長くするために交流駆動が用いられる。Note that when displaying with a liquid crystal, AC drive is generally used to improve its reliability and extend its life.
このため入力端子(])には、例えば上述図示のように
、テレビ画像の表示において1フィールドまたは1フレ
ームごとに映像信号を反転させた信号が供給されている
。For this reason, the input terminal ( ) is supplied with a signal obtained by inverting the video signal for each field or frame in displaying a television image, for example, as shown in the above diagram.
ところがこの装置において、画像の高解像度化等の目的
で水平画素数を増加させようとすると、水平走査回路(
2)としてのシフトレジスタの段数が増大し、これによ
って駆動のための消費電力が増加(段数に比例)すると
共に、段数の増加によってクロック周波数が高くなりこ
れによっても消費電力が増加(周波数に比例)するもの
であった。However, in this device, when trying to increase the number of horizontal pixels for the purpose of increasing image resolution, the horizontal scanning circuit (
2) The number of stages of the shift register increases, which increases the power consumption for driving (proportional to the number of stages), and the clock frequency increases due to the increase in the number of stages, which also increases power consumption (proportional to the frequency). ).
また入力端子(1)に供給された信号は、φ□〜φ。Further, the signals supplied to the input terminal (1) are φ□ to φ.
の期間にスイッチング素子M 、 、 −M 、、を通
じて一旦垂直信号うインL)lの配線容量cHに充電さ
れ、その後各液晶セルに供給されるが、ここで段数が増
加されクロック周波数が高くなると、φ□〜φHイの長
さが短くなる。このためφ□の期間に垂直信号ラインL
Hの配線容量CMを映像信号で充分に駆動(充電)しよ
うとすると、スイッチング素子MHのオン抵抗は相当に
低くしなければならず、従って素子のサイズ(W/L)
を大きくしなければならなくなる。一方水平画素数を増
加させようとするとスイッチング素子MHの数も多くな
っており、数が多いうえにサイズが大きいことから、例
えば装置を1チツプLSI化した場合には、チップ上の
スイッチング素子M、の占める面積の割合が極めて大き
くなってしまうものであった。During the period of , the vertical signal is once charged to the wiring capacitance cH of the vertical signal line L)l through the switching elements M, , -M, , and then supplied to each liquid crystal cell, but as the number of stages increases and the clock frequency increases, , φ□ to φHi become shorter. Therefore, during the period of φ□, the vertical signal line L
In order to sufficiently drive (charge) the wiring capacitance CM of H with a video signal, the on-resistance of the switching element MH must be made considerably low, and therefore the size of the element (W/L)
will have to be made larger. On the other hand, if an attempt is made to increase the number of horizontal pixels, the number of switching elements MH also increases, and the number and size are large. , the proportion of the area occupied by the area becomes extremely large.
ところで本願出願人は先に、同種の装置として特願昭5
8−214865号(特開昭60−107862号公報
参照)、特願昭59−221581号(特開昭61−1
00086号公報参照)及び特願昭60−232018
号(特開昭6290692号公報参照)などを提案して
いる。By the way, the applicant had previously filed a patent application for a similar device in 1973.
No. 8-214865 (see Japanese Unexamined Patent Publication No. 60-107862), Japanese Patent Application No. 59-221581 (Japanese Unexamined Patent Publication No. 61-198)
(See Publication No. 00086) and Japanese Patent Application No. 1986-232018
No. (see Japanese Patent Application Laid-open No. 6290692).
この出願はこのような点に鑑みてなされたもので、走査
回路の段数を削減して消費電力を削減すると共に、チッ
プ上でスイッチング素子の占める面積の割合も縮小して
、簡単な構成で良好な表示画像が得られるようにするも
のである。This application was made in view of these points.In addition to reducing power consumption by reducing the number of scanning circuit stages, the area occupied by switching elements on the chip is also reduced, resulting in a simple structure and good performance. This allows a display image to be obtained.
本発明は、垂直方向に平行に配設され連続する3本毎に
それぞれ赤、緑、青の組をなす複数の第1の信号線(ラ
インLHI〜L、1.)と、水平方向に平行に配設され
た複−敗の第2の信号線(ゲート線Gv+〜Gv、、)
と、上記第1、第2の信号線の交点にそれぞれ選択素子
CM11〜M□)を介して設けられるとともに上記垂直
方向の1つおきに上記水平方向に1/2画素ピッチ分ず
らされて設けられ、上記事直方向の1つおきに上記第1
の信号線に対して左右に交互に接続された画素電極(P
II−P、、、、l)と、上記第1の信号線に対応して
それぞれ設けられた複数のスイッチ(水平スイッチング
素子M、lIM G+ + M m + 〜M *
s + M e s + M m s ) と、こ
れらノスイッチを介して上記第1の信号線の各色毎に接
続されそれぞれ赤、緑、青の映像信号の供給される3本
の第3の信号線((!4R) (14G) (14B)
)と、これらの3本の第3の信号線に供給される上記
赤、緑、青の映像信号に画素ピッチに対応する遅延量を
相対的に与える゛遅延手段(回路(IIRHIIG)(
IIG) (IIB) )と、上記スイッチを上記赤、
緑、青の組を単位として同時に制御するスイッチ駆動手
段(水平走査回路(2))とを有することを特徴とする
液晶カラーディスプレイ装置である。The present invention provides a plurality of first signal lines (lines LHI to L, 1.) which are arranged in parallel in the vertical direction and each constitutes a set of red, green, and blue, and which are arranged in parallel in the horizontal direction. The double-defeat second signal line (gate line Gv+ to Gv, , ) arranged in
and are provided at the intersections of the first and second signal lines via selection elements CM11 to M□, respectively, and are provided at every other one in the vertical direction and shifted by 1/2 pixel pitch in the horizontal direction. and every other vertical direction, the first
The pixel electrodes (P
II-P, , , l) and a plurality of switches (horizontal switching elements M, lIM G+ + M m + ~M *
s + M e s + M m s ), and three third signals connected to each color of the first signal line through these switches and supplied with red, green, and blue video signals, respectively. Line ((!4R) (14G) (14B)
) and a delay means (circuit (IIRHIIG) (
IIG) (IIB) ) and the above switch to the above red,
This is a liquid crystal color display device characterized by having a switch driving means (horizontal scanning circuit (2)) that simultaneously controls green and blue sets as a unit.
[作用]
これによれば、第1の信号線が連続する3本毎にそれぞ
れ赤、緑、青の組とされ、画素電極が垂■
直方向の1つおきに水平方向に1/2画素ピッチ分ずら
して設けられるとともに垂直方向の1つおきに第1の信
号線に対して左右に交互に接続され、これら第1の信号
線がそれぞれスイッチを介して各色毎にそれぞれ赤、緑
、青の映像信号の供給される3本の第3の信号線に接続
され、これらの第3の信号線に供給される赤、緑、青の
映像信号に画素ピッチに対応する遅延量が相対的に与え
られるとともにスイッチが赤、緑、青の組を単位として
同時に制御される構成としたことにより、走査回路の段
数が削減され消費電力が削減されると共に、チップ上で
スイッチング素子の占める面積の割合も縮小されて、簡
単な構成で良好な表示画像を得ることができる。[Operation] According to this, every three consecutive first signal lines are set as red, green, and blue groups, and the pixel electrodes are divided into 1/2 pixel in the horizontal direction for every other one in the vertical direction. They are staggered by a pitch and are alternately connected to the left and right to the first signal line every other signal line in the vertical direction, and these first signal lines are connected to red, green, and blue for each color via switches. The red, green, and blue video signals supplied to these third signal lines have relative delay amounts corresponding to the pixel pitch. By adopting a configuration in which the switches are simultaneously controlled in units of red, green, and blue pairs, the number of scanning circuit stages is reduced, power consumption is reduced, and the proportion of the area occupied by switching elements on the chip is reduced. It is possible to obtain a good display image with a simple configuration.
[実施例]
第1図において、スイッチング素子MI、〜M r+
mが垂直方向の1つおきにラインL)II〜L−に対し
〜P0に対して、赤(R)緑(G)青(B)の色フィル
ンLHI〜Lotsはアルミニューム等の不透明な部材
で形成され、このためラインL M I ” L Ns
は画素電極P、、−P−の境界に沿ってジグザグに設け
られており、スイッチング素子M 、 、 ’= M
、1.はこのジグザグの外側に向けて設けられる。[Example] In FIG. 1, switching elements MI, ~M r+
For every other line L in the vertical direction, red (R), green (G), and blue (B) color fins LHI~Lots are made of opaque material such as aluminum. , and therefore the line L M I ” L Ns
are provided in a zigzag pattern along the boundaries of the pixel electrodes P, , -P-, and the switching elements M, , '=M
, 1. are provided toward the outside of this zigzag.
一方、赤、緑、青の映像信号の供給される入力端子(I
R) (IG) (IB)が設けられ、これらの入力端
子(IR) (IG) (IB)からの信号がそれぞれ
遅延回路(IIR)(IIG) (IIB)に供給され
て、画素電極pH〜P7□の位置に対応した信号の遅延
が行われる。これらの遅延された信号がスイッチ(12
R) (12G) (12B)に供給されると共に、遅
延回路(IIR) (IIG) (IIB)からの信号
が上述した走査線ごとの画素電極P II〜P7、の位
置に対応した信号の遅延を行う遅延回路(13R) (
13G) (13B)を通じてスイッチ(12R) (
12G)(12B)に供給される。そしてこれらのスイ
・ンチ(12R) (12G) (12B)からの信号
がそれぞれ第3の信号線(14R) (14G) (1
4B)に供給される。On the other hand, the input terminal (I
R) (IG) (IB) are provided, and signals from these input terminals (IR) (IG) (IB) are supplied to delay circuits (IIR) (IIG) (IIB), respectively, and the pixel electrode pH ~ The signal corresponding to the position of P7□ is delayed. These delayed signals are sent to the switch (12
R) (12G) (12B), and the signals from the delay circuits (IIR) (IIG) (IIB) are delayed for the signals corresponding to the positions of the pixel electrodes PII to P7 for each scanning line as described above. A delay circuit (13R) that performs (
13G) (13B) through switch (12R) (
12G) (12B). The signals from these switches (12R) (12G) (12B) are transmitted to the third signal lines (14R) (14G) (1
4B).
また上述の水平スイッチング素子MH1〜MH1が、連
続する3本毎にそれぞれ赤、緑、青の組(M * 1゜
とされ、これらのスイッチング素子MRI、 MGIM
m+−M*s、 MGs、 Misにそれぞれ対応す
る色の信号線(14R) (14G) (14B)が接
続される。またこれらのスイッチング素子M、、、M、
、、M、、〜M11.。In addition, the above-mentioned horizontal switching elements MH1 to MH1 are arranged in groups of red, green, and blue (M * 1°) every three consecutive ones, and these switching elements MRI, MGIM
Signal lines (14R) (14G) (14B) of colors corresponding to m+-M*s, MGs, and Mis are connected. Moreover, these switching elements M, , M,
,,M,,~M11. .
MGS、 MBsの制御端子が上述の赤、緑、青の組ご
とに共通に接続される。The control terminals of MGS and MBs are commonly connected to each of the above-mentioned red, green, and blue groups.
さらに8段のシフトレジスタからなる水平走査回路(2
1)が設けられ、この水平走査回路(21)に水平周波
数の5倍のクロック信号Φ1.c、Φ2Xが供給され、
このクロック信号ΦIX+ Φ2Xによって順次走査
される駆動パルス信号φXl+ φ8□・・・φ。In addition, a horizontal scanning circuit (2
1) is provided, and this horizontal scanning circuit (21) is provided with a clock signal Φ1. c, Φ2X is supplied,
Drive pulse signals φXl+φ8□...φ are sequentially scanned by the clock signals φIX+φ2X.
が水平走査回路(21)の各出力端子から取り出されて
、スイッチング素子Mll+ MGl+ Mll〜Ml
sM (,5,MB、のそれぞれ共通の制御端子に供給
される。なおこの水平走査回路(21)には低電位(V
SS)と高電位(■。、)が供給され、この2つの電位
の駆動パルスが形成される。is taken out from each output terminal of the horizontal scanning circuit (21), and the switching elements Mll+ MGl+ Mll~Ml
sM (, 5, MB, respectively.
SS) and high potential (■.,) are supplied, and drive pulses of these two potentials are formed.
他は従来技術の説明で述べた回路と同様に構成される。The rest of the circuit is constructed in the same manner as the circuit described in the description of the prior art.
従ってこの装置において、水平走査回路(21)として
のシフトレジスタの段数が水平画素数の−とまた駆動パ
ルス信号φ8の時間幅がφ□の3倍になるので、スイッ
チング素子MR,MG、Mlの■
サイズ(W/L)をM、の−にすることができ、仮に水
平画素数を3倍にしても、スイッチング素子M、、M、
、M、の占める面積はほぼ等しいものにすることができ
る。Therefore, in this device, the number of stages of the shift register as the horizontal scanning circuit (21) is -the number of horizontal pixels, and the time width of the drive pulse signal φ8 is three times as large as φ□, so the switching elements MR, MG, and Ml are ■ The size (W/L) can be reduced to -M, and even if the number of horizontal pixels is tripled, the switching elements M, , M,
, M can be made approximately equal in area.
さらにこの装置において、赤、緑、青の画素の位置は水
平方向にずれているので、上述のようにスイッチング素
子M、、MG、M、を同一の駆動パルス信号φにで駆動
した場合には、信号の位置と表示位置とのずれによって
水平方向の解像度が劣化する恐れがある。そこでこの装
置においては、入力端子(IR) (IG) (IB)
からの信号がそれぞれ遅延回路(IIR) (IIG)
(11B)に供給されて、画素電極P〜P−の位置に
対応した信号の遅延が行われる。Furthermore, in this device, the positions of the red, green, and blue pixels are shifted in the horizontal direction, so when switching elements M, MG, and M are driven with the same drive pulse signal φ as described above, , there is a risk that the resolution in the horizontal direction will deteriorate due to the deviation between the signal position and the display position. Therefore, in this device, the input terminals (IR) (IG) (IB)
The signals from the respective delay circuits (IIR) (IIG)
(11B), and the signals corresponding to the positions of the pixel electrodes P to P- are delayed.
すなわちこの装置において、例えば赤の映像信号は本来
の駆動パルス信号φ8の2クロック分、緑の映像信号は
1クロック分、青の映像信号はOクロック分(遅延無し
)の遅延が行われる。That is, in this device, for example, the red video signal is delayed by two clocks of the original drive pulse signal φ8, the green video signal is delayed by one clock, and the blue video signal is delayed by O clocks (no delay).
これによって、例えば第2図Aに示すような赤(R)緑
(G)青(B)の映像信号があった場合に、従来の装置
では同図Bに示すようなサンプリングが行われてそれぞ
れ○印で示す位置の信号が表示されていたのに対して、
上述の装置においては、同図Cに示すようなサンプリン
グが行われることになる。この場合に遅延回路(IIR
) (IIG) (IIB)での遅延によって赤、緑、
青の映像信号は同図りに示すようになっており、同一の
駆動パルス信号φXでサンプリングを行っても、従来と
同様のサンプリングを行うことができる。As a result, for example, when there is a red (R), green (G), and blue (B) video signal as shown in Fig. 2A, conventional equipment performs sampling as shown in Fig. 2B. While the signal at the position indicated by the circle mark was displayed,
In the above-mentioned apparatus, sampling as shown in FIG. 3C is performed. In this case, the delay circuit (IIR
) (IIG) (IIB) red, green,
The blue video signal is as shown in the same figure, and even if sampling is performed using the same drive pulse signal φX, sampling can be performed in the same way as in the conventional method.
さらに遅延回路(13R) (13G) (13B)は
、走査線毎の画素電極pH〜P7□の水平方向のずれに
対応したちのであって、例えば−φ8の遅延量が設けら
れている。そしてスイッチ(12R) (12G) (
12B)が1水平期間毎に切換られることによって、信
号線(14R) (14G) (14B)には画素電極
P II〜P、、イの水平方向のずれに対応した信号の
供給が行われる。Further, the delay circuits (13R), (13G), and (13B) correspond to the horizontal deviation of the pixel electrode pH to P7□ for each scanning line, and are provided with a delay amount of -φ8, for example. And switch (12R) (12G) (
12B) is switched every horizontal period, signals corresponding to the horizontal displacement of the pixel electrodes P II to P, , P, and A are supplied to the signal lines (14R), (14G, and 14B).
こうしてこの装置によれば、第1の信号線が連続する3
本毎にそれぞれ赤、緑、青の組とされ、画素電極が垂直
方向の1つおきに水平方向に1/2画素ピッチ分ずらし
て設けられるとともに垂直方向の1つおきに第1の信号
線に対して左右に交互に接続され、これら第1の信号線
がそれぞれスイッチを介して各色毎にそれぞれ赤、緑、
青の映像信号の供給される3本の第3の信号線に接続さ
れ、組を単位として同時に制御される構成としたことに
より、走査回路の段数が削減され消費電力が削減される
と共に、チップ上でス仁ンチング素子の占める面積の割
合も縮小されて、簡単な構成で良好な表示画像を得るこ
とができるものである。Thus, according to this device, the first signal line has three consecutive
Each book has red, green, and blue sets, and pixel electrodes are provided at every other vertical direction and shifted by 1/2 pixel pitch in the horizontal direction, and a first signal line is arranged at every other vertical direction. These first signal lines are connected alternately to the left and right for each color, and these first signal lines are connected to red, green,
By connecting to the three third signal lines that supply the blue video signal and simultaneously controlling each group as a unit, the number of scanning circuit stages is reduced, power consumption is reduced, and the chip In addition, the ratio of the area occupied by the snitching element is also reduced, and a good display image can be obtained with a simple configuration.
なおこの装置は、走査回路、サンプリング手段等を、液
晶セルと共にオンチ・ノブ化した液晶カラーディスプレ
イ装置に適用されるものである。Note that this device is applied to a liquid crystal color display device in which a scanning circuit, a sampling means, etc. are integrated into an on-knob system together with a liquid crystal cell.
〔発明の効果]
この発明によれば、第1の信号線が連続する3きに第1
の信号線に対して左右に交互に接続され、これら第1の
信号線がそれぞれスイ・7チを介して各色毎にそれぞれ
赤、緑、青の映像信号の供給される3本の第3の信号線
に接続され、これらの第3の信号線に供給される赤、緑
、青の映像信号に■
画素ピッチに対応する遅延量が相対的に与えられるとと
もにスイッチが赤、緑、青の組を単位として同時に制御
される構成としたことにより、走査回路の段数が削減さ
れ消費電力が削減されると共に、チップ上でスイッチン
グ素子の占める面積の割合も縮小されて、簡単な構成で
良好な表示画像を得ることができるようになった。[Effect of the invention] According to this invention, the first signal line
These first signal lines connect to three third signal lines alternately on the left and right to the left and right signal lines, and these three third signal lines are supplied with red, green, and blue video signals for each color via switches and switches, respectively. The red, green, and blue video signals connected to the signal lines and supplied to these third signal lines are given a relative amount of delay corresponding to the pixel pitch, and the switch switches between the red, green, and blue pairs. By configuring the configuration to be controlled simultaneously in units of units, the number of scanning circuit stages is reduced and power consumption is reduced, and the area occupied by switching elements on the chip is also reduced, making it possible to achieve good display with a simple configuration. Now you can get images.
第1図は本発明による液晶カラーディスプレイ装置の一
例の構成図、第2図はその説明のためのタイミングチャ
ート図、第3図は従来の液晶デイスプレィ装置の構成図
、第4図はそのタイミングチャート図である。
Mは水平スイッチング素子及び選択素子を構成する素子
、Lは第1の信号線としてのライン、Gは第2の信号線
としてのゲート線、Pは画素電極、Cは液晶セル、(I
R) (IG) (IB)は赤、緑、青の映像信号の供
給される入力端子、(IIRHIIG)(IIG) (
IIB) (13R)(13G) (13B)は遅延回
路、(12R) (12G) (12B)はスイッチ、
(14R) (14G) (14B)は第3の信号線、
(21)は水平走査回路、(3)はターゲット端子、(
4)は垂直走査回路である。FIG. 1 is a block diagram of an example of a liquid crystal color display device according to the present invention, FIG. 2 is a timing chart for explaining the same, FIG. 3 is a block diagram of a conventional liquid crystal display device, and FIG. 4 is a timing chart thereof. It is a diagram. M is an element constituting a horizontal switching element and a selection element, L is a line as a first signal line, G is a gate line as a second signal line, P is a pixel electrode, C is a liquid crystal cell, (I
R) (IG) (IB) are input terminals to which red, green, and blue video signals are supplied, (IIRHIIG) (IIG) (
IIB) (13R) (13G) (13B) is a delay circuit, (12R) (12G) (12B) is a switch,
(14R) (14G) (14B) is the third signal line,
(21) is a horizontal scanning circuit, (3) is a target terminal, (
4) is a vertical scanning circuit.
Claims (1)
赤、緑、青の組をなす複数の第1の信号線と、 水平方向に平行に配設された複数の第2の信号線と、 上記第1、第2の信号線の交点にそれぞれ選択素子を介
して設けられるとともに上記垂直方向の1つおきに上記
水平方向に1/2画素ピッチ分ずらされて設けられ、上
記垂直方向の1つおきに上記第1の信号線に対して左右
に交互に接続された画素電極と、 上記第1の信号線に対応してそれぞれ設けられた複数の
スイッチと、 これらのスイッチを介して上記第1の信号線の各色毎に
接続されそれぞれ赤、緑、青の映像信号の供給される3
本の第3の信号線と、 これらの3本の第3の信号線に供給される上記赤、緑、
青の映像信号に画素ピッチに対応する遅延量を相対的に
与える遅延手段と、 上記スイッチを上記赤、緑、青の組を単位として同時に
制御するスイッチ駆動手段とを有することを特徴とする
液晶カラーディスプレイ装置。[Scope of Claims] A plurality of first signal lines arranged in parallel in the vertical direction and forming groups of red, green, and blue, respectively, every three consecutive signal lines, and a plurality of first signal lines arranged in parallel in the horizontal direction A second signal line is provided at the intersection of the first and second signal lines via selection elements, respectively, and is provided at every other one in the vertical direction and shifted by a 1/2 pixel pitch in the horizontal direction. pixel electrodes connected alternately to the left and right of the first signal line at every other pixel electrode in the vertical direction; a plurality of switches respectively provided corresponding to the first signal line; 3, which are connected to each color of the first signal line through the switches, and are supplied with red, green, and blue video signals, respectively.
the third signal line of the book, and the above red, green,
A liquid crystal display comprising a delay means for relatively giving a delay amount corresponding to a pixel pitch to a blue video signal, and a switch driving means for simultaneously controlling the switches in units of the red, green, and blue sets. Color display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02238100A JP3082227B2 (en) | 1990-09-07 | 1990-09-07 | LCD color display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02238100A JP3082227B2 (en) | 1990-09-07 | 1990-09-07 | LCD color display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04116687A true JPH04116687A (en) | 1992-04-17 |
JP3082227B2 JP3082227B2 (en) | 2000-08-28 |
Family
ID=17025177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02238100A Expired - Lifetime JP3082227B2 (en) | 1990-09-07 | 1990-09-07 | LCD color display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3082227B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654735A (en) * | 1994-10-19 | 1997-08-05 | Sony Corporation | Display device |
-
1990
- 1990-09-07 JP JP02238100A patent/JP3082227B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654735A (en) * | 1994-10-19 | 1997-08-05 | Sony Corporation | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP3082227B2 (en) | 2000-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0637009B1 (en) | Driving method and apparatus for a colour active matrix LCD | |
US5579027A (en) | Method of driving image display apparatus | |
US4822142A (en) | Planar display device | |
US4922240A (en) | Thin film active matrix and addressing circuitry therefor | |
JP2581796B2 (en) | Display device and liquid crystal display device | |
JP2937130B2 (en) | Active matrix type liquid crystal display | |
KR0142131B1 (en) | Liquid crystal display device haviwg a thin film | |
KR100648141B1 (en) | Display device and drive method thereof | |
JPH1124632A (en) | Active matrix type image display device and its driving method | |
JPH07199154A (en) | Liquid crystal display device | |
JP3202345B2 (en) | Liquid crystal display | |
EP0273995A1 (en) | Planar display device | |
JPH09258700A (en) | Driving circuit for liquid crystal display device | |
JPH04116687A (en) | Liquid crystal color display device | |
JPS6290692A (en) | Color display unit | |
JPH10149141A (en) | Liquid crystal display device | |
JP3433022B2 (en) | Liquid crystal display | |
JP3234965B2 (en) | Color liquid crystal display | |
JPS61141492A (en) | Liquid crystal display unit | |
JPH08122743A (en) | Video display device | |
JP2530303B2 (en) | Display device | |
JP3312484B2 (en) | Display device | |
JPH0664436B2 (en) | Image display device | |
JPH0315195B2 (en) | ||
JP2641778B2 (en) | Color liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 11 |