JPH0365716A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0365716A JPH0365716A JP1201851A JP20185189A JPH0365716A JP H0365716 A JPH0365716 A JP H0365716A JP 1201851 A JP1201851 A JP 1201851A JP 20185189 A JP20185189 A JP 20185189A JP H0365716 A JPH0365716 A JP H0365716A
- Authority
- JP
- Japan
- Prior art keywords
- supply potential
- potential
- output voltage
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、ＥＣＬ （エミッタ結合ロジック）ゲートア
レイなどのバイアス回路に使用される定電圧回路に係り
、特にバンドギャップ型定電圧回路に関する。
レイなどのバイアス回路に使用される定電圧回路に係り
、特にバンドギャップ型定電圧回路に関する。
（従来の技術）
第３図は、定電圧回路に使用される従来のワイドラ型の
バンドギャップ回路３０を示している。
バンドギャップ回路３０を示している。
このバンドギャップ回路３０は、接地電位ＧＮＤと負電
源電位ＶＥＲとの間に、第１のＮＰＮトランジスタＱ１
のコレクタ・エミッタ間、第１の抵抗Ｒ１、第２のＮＰ
Ｎ ）ランジスタＱ２のコレクタ・エミッタ間、第２の
抵抗Ｒ２が順に直列に接続されている。
源電位ＶＥＲとの間に、第１のＮＰＮトランジスタＱ１
のコレクタ・エミッタ間、第１の抵抗Ｒ１、第２のＮＰ
Ｎ ）ランジスタＱ２のコレクタ・エミッタ間、第２の
抵抗Ｒ２が順に直列に接続されている。
また、第１のＮＰＮ ）ランジスタＱ１のエミッタ（出
力端子）と負電源電位ｖＩ！８との間に、第３の抵抗Ｒ
３、コレクタ・ベース相互が接続された第３のＮＰＮト
ランジスタＱ３のコレクタ・エミッタ間が順に直列に接
続されている。
力端子）と負電源電位ｖＩ！８との間に、第３の抵抗Ｒ
３、コレクタ・ベース相互が接続された第３のＮＰＮト
ランジスタＱ３のコレクタ・エミッタ間が順に直列に接
続されている。
また、接地電位ＧＮＤと負電源電位Ｖヨ、との間に、第
４の抵抗Ｒ４、第４のＮＰＮトランジスタＱ４のコレク
タ・エミッタ間が順に直列に接続され、この第４のＮＰ
Ｎ ）ランジスタＱ４のコレク夕が第１のＮＰＮ ）ラ
ンジスタＱ１のベースに接続され、第４のＮＰＮトラン
ジスタＱ４のベースが第２のＮＰＮ ）ランジスタＱ２
のコレクタに接続されている。
４の抵抗Ｒ４、第４のＮＰＮトランジスタＱ４のコレク
タ・エミッタ間が順に直列に接続され、この第４のＮＰ
Ｎ ）ランジスタＱ４のコレク夕が第１のＮＰＮ ）ラ
ンジスタＱ１のベースに接続され、第４のＮＰＮトラン
ジスタＱ４のベースが第２のＮＰＮ ）ランジスタＱ２
のコレクタに接続されている。
上記バンドギャップ回路３０においては、トランジスタ
Ｑ２、Ｑ３のベース・エミッタ間電圧の差ΔＶＢＥが抵
抗Ｒ２の両端に現れ、Ｒ１／Ｒ２倍されて抵抗Ｒ１の両
端に現れる。この抵抗Ｒ１の両端の電圧ΔＶＢＥ・Ｒ１
／Ｒ２とトランジスタＱ４のベース・エミッタ間電圧Ｖ
Ｂ８４との和、即ち、 （ΔＶａＥ−Ｒ１／Ｒ２） ＋ＶＢＥ４ −
（１）が出力電圧Ｖｒｅｆとなる。上記（１）式Ｇの第
１項は正の温度係数を持ち、第２項は負の温度係数を持
つので、抵抗Ｒ１の値を調整することにより、温度係数
が零の定電圧出力が得られる。また、負荷側に流れ込む
出力電流が変動した場合でも、抵抗Ｒ１を介してトラン
ジスタＱ４のベースに流れ込む電流が変動して、このト
ランジスタＱ４のコレクタ電流が変動し、これにより、
前記出力電流が一定になるようにトランジスタＱ１のベ
ース電流が負帰還制御されるので、負電源電位ＶＥＨに
対する出力電圧Ｖｒｅｆの電位は安定化されている。
Ｑ２、Ｑ３のベース・エミッタ間電圧の差ΔＶＢＥが抵
抗Ｒ２の両端に現れ、Ｒ１／Ｒ２倍されて抵抗Ｒ１の両
端に現れる。この抵抗Ｒ１の両端の電圧ΔＶＢＥ・Ｒ１
／Ｒ２とトランジスタＱ４のベース・エミッタ間電圧Ｖ
Ｂ８４との和、即ち、 （ΔＶａＥ−Ｒ１／Ｒ２） ＋ＶＢＥ４ −
（１）が出力電圧Ｖｒｅｆとなる。上記（１）式Ｇの第
１項は正の温度係数を持ち、第２項は負の温度係数を持
つので、抵抗Ｒ１の値を調整することにより、温度係数
が零の定電圧出力が得られる。また、負荷側に流れ込む
出力電流が変動した場合でも、抵抗Ｒ１を介してトラン
ジスタＱ４のベースに流れ込む電流が変動して、このト
ランジスタＱ４のコレクタ電流が変動し、これにより、
前記出力電流が一定になるようにトランジスタＱ１のベ
ース電流が負帰還制御されるので、負電源電位ＶＥＨに
対する出力電圧Ｖｒｅｆの電位は安定化されている。
しかし、上記バンドギャップ回路３０は、負電源電位Ｖ
ｌ！Ｈの変動に対しては前記したようなトランジスタＱ
４を通じての負帰還作用が必ずしも十分でなく、負電源
電位ＶＢの変動に追随して十分に出力電圧Ｖｒｅｆが変
動しない。これにより、負電源電位ＶＥＲに対する出力
電圧Ｖｒｅｆの電位差が一定にならず、負荷側に流れ込
む出力電流が変動してしまう。
ｌ！Ｈの変動に対しては前記したようなトランジスタＱ
４を通じての負帰還作用が必ずしも十分でなく、負電源
電位ＶＢの変動に追随して十分に出力電圧Ｖｒｅｆが変
動しない。これにより、負電源電位ＶＥＲに対する出力
電圧Ｖｒｅｆの電位差が一定にならず、負荷側に流れ込
む出力電流が変動してしまう。
（発明が解決しようとする課題）
上記したように従来のバンドギャップ回路は、温度変動
に対しては定電圧出力が得られるが、負電源電位ＶＢの
変動に対してはトランジスタＱ４を通じての負帰還作用
が必ずしも十分でなく、負電源電位ＶＥＲの変動に追随
して十分に出力電圧Ｖｒｅｆが変動せず、負電源電位Ｖ
。に対する出力電圧Ｖｒｅｆの電位差が一定にならず、
負荷側に流れ込む出力電流が変動してしまうという問題
がある。
に対しては定電圧出力が得られるが、負電源電位ＶＢの
変動に対してはトランジスタＱ４を通じての負帰還作用
が必ずしも十分でなく、負電源電位ＶＥＲの変動に追随
して十分に出力電圧Ｖｒｅｆが変動せず、負電源電位Ｖ
。に対する出力電圧Ｖｒｅｆの電位差が一定にならず、
負荷側に流れ込む出力電流が変動してしまうという問題
がある。
本発明は、上記問題点を解決すべくなされたもので、そ
の目的は、出力電圧が電源電位の変動に完全に追随し、
電源電位に対する出力電圧の電位差が安定化される定電
圧回路を提供することにある。
の目的は、出力電圧が電源電位の変動に完全に追随し、
電源電位に対する出力電圧の電位差が安定化される定電
圧回路を提供することにある。
［発明の構成］
（課題を解決するための手段）
本発明の定電圧回路は、接地電位と電源電位との間に接
続されたバンドギャップ回路と、このバンドギャップ回
路における出力端子に一端側が接続された抵抗の他端側
にベース・エミッタ間電圧を与える負帰還用トランジス
タのコレクタにコレクタが接続され、上記電源電位の変
動に影響されない電圧源にベースが接続されたトランジ
スタと、このトランジスタのエミッタと前記電源電位と
の間に接続された抵抗とを具備することを特徴とする。
続されたバンドギャップ回路と、このバンドギャップ回
路における出力端子に一端側が接続された抵抗の他端側
にベース・エミッタ間電圧を与える負帰還用トランジス
タのコレクタにコレクタが接続され、上記電源電位の変
動に影響されない電圧源にベースが接続されたトランジ
スタと、このトランジスタのエミッタと前記電源電位と
の間に接続された抵抗とを具備することを特徴とする。
（作 用）
基本構成がバンドギャップ回路であるので、温度変動に
対しては定電圧出力が得られる。また、帰還ループが付
加されていることにより、電源電位の変動に完全に追随
して出力電圧が変動するようになり、電源電位に対する
出力電圧の電位差が常に一定になる。
対しては定電圧出力が得られる。また、帰還ループが付
加されていることにより、電源電位の変動に完全に追随
して出力電圧が変動するようになり、電源電位に対する
出力電圧の電位差が常に一定になる。
（実施例）
以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、ＥＣＬゲートアレイのバイアス回路に使用さ
れる定電圧回路を示しており、この定電圧回路は、第３
図を参照して前述した従来のバンドギャップ回路３０と
比べて、帰還ループ１０が付加されている点が異なり、
その他は同じであるので第３図中と同一符号を付してそ
の説明を省略する。
れる定電圧回路を示しており、この定電圧回路は、第３
図を参照して前述した従来のバンドギャップ回路３０と
比べて、帰還ループ１０が付加されている点が異なり、
その他は同じであるので第３図中と同一符号を付してそ
の説明を省略する。
帰還ループ１０は、例えば図示のように、トランジスタ
Ｑ４のコレクタにコレクタが接続された第５のＮＰＮト
ランジスタＱ５と、この第５のＮＰＮ ）ランジスタＱ
５のエミッタと負電源電位ＶＥＲとの間に接続された第
５の抵抗Ｒ５とからなり、第５のＮＰＮ ）ランジスタ
Ｑ５のベースには負電源電位Ｖｌ！ｌ！の変動に影響さ
れない安定した電圧源ＶＢＢに接続されている。
Ｑ４のコレクタにコレクタが接続された第５のＮＰＮト
ランジスタＱ５と、この第５のＮＰＮ ）ランジスタＱ
５のエミッタと負電源電位ＶＥＲとの間に接続された第
５の抵抗Ｒ５とからなり、第５のＮＰＮ ）ランジスタ
Ｑ５のベースには負電源電位Ｖｌ！ｌ！の変動に影響さ
れない安定した電圧源ＶＢＢに接続されている。
上記定電圧回路の動作は、第３図を参照して前述した従
来のバンドギャップ回路３０の動作と基本的には同じで
あるが、帰還ループ１０が付加されていることにより、
次に述べるような動作が行われる。即ち、負電源電位Ｖ
Ｂｇが例えば低下した場合、トランジスタＱ５のオン電
流が増加し、より多くの電流を抵抗Ｒ４を通じて引っ張
るので、トランジスタＱ１のベース電位、ひいてはその
エミッタ電位が低下し、出力電圧Ｖｒｅ ｆが低下する
。上記とは逆に負電源電位ｖ１．Ｉ！が上°昇した場合
、トランジスタＱ５のオン電流が減少し、より少ない電
流を抵抗Ｒ４を通じて引っ張るので、トランジスタＱ１
のベース電位、ひいてはそのエミッタ電位が上昇し、出
力電圧Ｖｒｅｆが上昇する。このように、負電源電位ｖ
ｉａの変動に完全に追随して出力電圧Ｖｒｅｆが変動す
るようになり、負電源電位ＶＥＥに対する出力電圧Ｖｒ
ｅｆの電位差が常に一定になる。
来のバンドギャップ回路３０の動作と基本的には同じで
あるが、帰還ループ１０が付加されていることにより、
次に述べるような動作が行われる。即ち、負電源電位Ｖ
Ｂｇが例えば低下した場合、トランジスタＱ５のオン電
流が増加し、より多くの電流を抵抗Ｒ４を通じて引っ張
るので、トランジスタＱ１のベース電位、ひいてはその
エミッタ電位が低下し、出力電圧Ｖｒｅ ｆが低下する
。上記とは逆に負電源電位ｖ１．Ｉ！が上°昇した場合
、トランジスタＱ５のオン電流が減少し、より少ない電
流を抵抗Ｒ４を通じて引っ張るので、トランジスタＱ１
のベース電位、ひいてはそのエミッタ電位が上昇し、出
力電圧Ｖｒｅｆが上昇する。このように、負電源電位ｖ
ｉａの変動に完全に追随して出力電圧Ｖｒｅｆが変動す
るようになり、負電源電位ＶＥＥに対する出力電圧Ｖｒ
ｅｆの電位差が常に一定になる。
第２図は、第１図中の電圧源ｖＢＢを具体化した回路例
を示しており、第１図中と同一部分には同一符号を付し
ている。この電圧源ｖＢＢは例えば図示のように、接地
電位ＧＮＤと負電源電位ｖＲＩ！との間に、第６の抵抗
Ｒ６および第６のＮＰＮ ）ランジスタＱ６のコレクタ
・エミッタ間が順に直列に接続され、同じく接地電位Ｇ
ＮＤと負電源電位ＶＥＥトの間に、第７のＮＰＮ ）ラ
ンジスタＱ７のコレクタ・エミッタ間およびコレクタ・
ベース相互が接続された第７のＮＰＮ トランジスタＱ
７のコレクタ・エミッタ間および第７の抵抗Ｒ７が順に
直列に接続されてなる。
を示しており、第１図中と同一部分には同一符号を付し
ている。この電圧源ｖＢＢは例えば図示のように、接地
電位ＧＮＤと負電源電位ｖＲＩ！との間に、第６の抵抗
Ｒ６および第６のＮＰＮ ）ランジスタＱ６のコレクタ
・エミッタ間が順に直列に接続され、同じく接地電位Ｇ
ＮＤと負電源電位ＶＥＥトの間に、第７のＮＰＮ ）ラ
ンジスタＱ７のコレクタ・エミッタ間およびコレクタ・
ベース相互が接続された第７のＮＰＮ トランジスタＱ
７のコレクタ・エミッタ間および第７の抵抗Ｒ７が順に
直列に接続されてなる。
そして、第６のＮＰＮ トランジスタＱ６のベースは第
２のＮＰＮ ）ランジスタＱ２および第３のＮＰＮトラ
ンジスタＱ３の各ベースに接続され、第７のＮＰＮトラ
ンジスタＱ７のベースは第６のＮＰＮ ）ランジスタＱ
６のコレクタに接続され、第８のＮＰＮ ）ランジスタ
Ｑ８のエミッタが第５のＮＰＮ ）ランジスタＱ５のベ
ースに接続されている。
２のＮＰＮ ）ランジスタＱ２および第３のＮＰＮトラ
ンジスタＱ３の各ベースに接続され、第７のＮＰＮトラ
ンジスタＱ７のベースは第６のＮＰＮ ）ランジスタＱ
６のコレクタに接続され、第８のＮＰＮ ）ランジスタ
Ｑ８のエミッタが第５のＮＰＮ ）ランジスタＱ５のベ
ースに接続されている。
第２図の定電圧回路においては、定電流源用のトランジ
スタＱ６から一定電流を抵抗Ｒ６を通じて引っ張って抵
抗Ｒ６の一端に定電位を発生させ、この定電位のレベル
をトランジスタＱ７およびＱ８によりシフトさせて帰還
ループのトランジスタＱ５のベースに与えている。この
場合、抵抗Ｒ６の一端の定電位は、接地電位ＧＮＤに対
して一定の電位差を持ち、負電源電位ｖＥＥの変動の影
響を受は難くなっている。これにより、帰還ループによ
る帰還が効率的にかかるようになる。
スタＱ６から一定電流を抵抗Ｒ６を通じて引っ張って抵
抗Ｒ６の一端に定電位を発生させ、この定電位のレベル
をトランジスタＱ７およびＱ８によりシフトさせて帰還
ループのトランジスタＱ５のベースに与えている。この
場合、抵抗Ｒ６の一端の定電位は、接地電位ＧＮＤに対
して一定の電位差を持ち、負電源電位ｖＥＥの変動の影
響を受は難くなっている。これにより、帰還ループによ
る帰還が効率的にかかるようになる。
なお、上記実施例は、接地電位ＧＮＤと負電源電位Ｖ。
との間に接続された定電圧回路を示したが、本発明は、
正電源電位と接地電位ＧＮＤとの間に接続された定電圧
回路にも適用可能である。
正電源電位と接地電位ＧＮＤとの間に接続された定電圧
回路にも適用可能である。
［発明の効果］
上述したように本発明の定電圧回路によれば、出力電圧
が電源電位の変動に完全に追随し、電源電位に対する出
力電圧の電位差が電源電位の変動によらず一定となり、
負荷側に流れる出力電流も電源電位の変動によらず一定
となるという効果が得られる。
が電源電位の変動に完全に追随し、電源電位に対する出
力電圧の電位差が電源電位の変動によらず一定となり、
負荷側に流れる出力電流も電源電位の変動によらず一定
となるという効果が得られる。
第１図は本発明の定電圧回路の一実施例を示す回路図、
第２図は第１図中の電圧源ｖＢＢを具体化した回路例を
示す図、第３図は従来のバンドギャップ回路を示す回路
図である。 １０・・・帰還ループ、３０・・・バンドギャップ回路
、Ｑ１〜Ｑ８・・・トランジスタ、Ｒ１−Ｒ７・・・抵
抗。
第２図は第１図中の電圧源ｖＢＢを具体化した回路例を
示す図、第３図は従来のバンドギャップ回路を示す回路
図である。 １０・・・帰還ループ、３０・・・バンドギャップ回路
、Ｑ１〜Ｑ８・・・トランジスタ、Ｒ１−Ｒ７・・・抵
抗。
Claims (1)
- 【特許請求の範囲】 接地電位と電源電位との間に接続されたバンドギャップ
回路と、 このバンドギャップ回路における出力端子に一端側が接
続された抵抗の他端側にベース・エミッタ間電圧を与え
る負帰還用トランジスタのコレクタにコレクタが接続さ
れ、前記電源電位の変動に影響されない電圧源にベース
が接続されたトランジスタと、 このトランジスタのエミッタと前記電源電位との間に接
続された抵抗と を具備することを特徴とする定電圧回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201851A JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
| EP90114964A EP0411657B1 (en) | 1989-08-03 | 1990-08-03 | Constant voltage circuit |
| KR1019900011946A KR930003927B1 (ko) | 1989-08-03 | 1990-08-03 | 정 전압회로 |
| DE69015727T DE69015727T2 (de) | 1989-08-03 | 1990-08-03 | Konstantspannungsschaltung. |
| US07/865,663 US5278491A (en) | 1989-08-03 | 1992-04-07 | Constant voltage circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201851A JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0365716A true JPH0365716A (ja) | 1991-03-20 |
| JPH0680486B2 JPH0680486B2 (ja) | 1994-10-12 |
Family
ID=16447938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201851A Expired - Fee Related JPH0680486B2 (ja) | 1989-08-03 | 1989-08-03 | 定電圧回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0411657B1 (ja) |
| JP (1) | JPH0680486B2 (ja) |
| KR (1) | KR930003927B1 (ja) |
| DE (1) | DE69015727T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690120A (ja) * | 1992-01-22 | 1994-03-29 | Samsung Semiconductor Inc | 基準回路及び出力電流の制御方法 |
| US5834927A (en) * | 1996-03-28 | 1998-11-10 | Nec Corporation | Reference voltage generating circuit generating a reference voltage smaller than a bandgap voltage |
| JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4312117C1 (de) * | 1993-04-14 | 1994-04-14 | Texas Instruments Deutschland | Bandabstands-Referenzspannungsquelle |
| KR960002457B1 (ko) * | 1994-02-07 | 1996-02-17 | 금성일렉트론주식회사 | 정전압회로 |
| DE19618914C1 (de) * | 1996-05-10 | 1997-08-14 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| DE19621110C1 (de) * | 1996-05-24 | 1997-06-12 | Siemens Ag | Ein-/Ausschaltbare Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| DE19624676C1 (de) * | 1996-06-20 | 1997-10-02 | Siemens Ag | Schaltungsanordnung zur Erzeugung eines Referenzpotentials |
| JP3638530B2 (ja) * | 2001-02-13 | 2005-04-13 | Ｎｅｃエレクトロニクス株式会社 | 基準電流回路及び基準電圧回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175131A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4100477A (en) * | 1976-11-29 | 1978-07-11 | Burroughs Corporation | Fully regulated temperature compensated voltage regulator |
| US4176308A (en) * | 1977-09-21 | 1979-11-27 | National Semiconductor Corporation | Voltage regulator and current regulator |
| US4553083A (en) * | 1983-12-01 | 1985-11-12 | Advanced Micro Devices, Inc. | Bandgap reference voltage generator with VCC compensation |
| JPS62191907A (ja) * | 1986-02-19 | 1987-08-22 | Hitachi Ltd | 半導体回路 |
| US4795918A (en) * | 1987-05-01 | 1989-01-03 | Fairchild Semiconductor Corporation | Bandgap voltage reference circuit with an npn current bypass circuit |
-
1989
- 1989-08-03 JP JP1201851A patent/JPH0680486B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-03 EP EP90114964A patent/EP0411657B1/en not_active Expired - Lifetime
- 1990-08-03 KR KR1019900011946A patent/KR930003927B1/ko not_active IP Right Cessation
- 1990-08-03 DE DE69015727T patent/DE69015727T2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60175131A (ja) * | 1984-02-20 | 1985-09-09 | Matsushita Electric Ind Co Ltd | 電圧安定化回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690120A (ja) * | 1992-01-22 | 1994-03-29 | Samsung Semiconductor Inc | 基準回路及び出力電流の制御方法 |
| US5834927A (en) * | 1996-03-28 | 1998-11-10 | Nec Corporation | Reference voltage generating circuit generating a reference voltage smaller than a bandgap voltage |
| JP2009277072A (ja) * | 2008-05-15 | 2009-11-26 | Omron Corp | 基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0411657B1 (en) | 1995-01-04 |
| DE69015727T2 (de) | 1995-06-01 |
| KR910005574A (ko) | 1991-03-30 |
| DE69015727D1 (de) | 1995-02-16 |
| KR930003927B1 (ko) | 1993-05-15 |
| JPH0680486B2 (ja) | 1994-10-12 |
| EP0411657A1 (en) | 1991-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4350904A (en) | Current source with modified temperature coefficient | |
| US5229711A (en) | Reference voltage generating circuit | |
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH02178716A (ja) | 電圧発生回路 | |
| US4119869A (en) | Constant current circuit | |
| JPH0365716A (ja) | 定電圧回路 | |
| US5278491A (en) | Constant voltage circuit | |
| US4491780A (en) | Temperature compensated voltage reference circuit | |
| US4290005A (en) | Compensated reference voltage source | |
| JPS60229125A (ja) | 電圧出力回路 | |
| US4560919A (en) | Constant-voltage circuit insensitive to source change | |
| KR0150196B1 (ko) | BiCMOS 기준 전압 발생기 | |
| JP2605626B2 (ja) | 定電圧回路 | |
| JPH0527139B2 (ja) | ||
| CN115268555B (zh) | 一种二阶温度补偿带隙基准电压电路及差分电路 | |
| JPH0413692Y2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH0415716A (ja) | 定電圧源回路 | |
| JPH0477329B2 (ja) | ||
| JPS62182819A (ja) | 電源回路 | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JPS58976Y2 (ja) | トランジスタノバイアスカイロ | |
| JPS6158073B2 (ja) | ||
| JPH01321706A (ja) | 定電流発生回路 | |
| JPH0259485B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |