JPH0330029A - Input/output simulation device of computer - Google Patents
Input/output simulation device of computerInfo
- Publication number
- JPH0330029A JPH0330029A JP1163816A JP16381689A JPH0330029A JP H0330029 A JPH0330029 A JP H0330029A JP 1163816 A JP1163816 A JP 1163816A JP 16381689 A JP16381689 A JP 16381689A JP H0330029 A JPH0330029 A JP H0330029A
- Authority
- JP
- Japan
- Prior art keywords
- area
- mode
- simulation
- input
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004088 simulation Methods 0.000 title claims abstract description 55
- 230000001360 synchronised effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野〉
この発明は、計算機の入出力シミュレーション装置に関
する。Detailed Description of the Invention [Object of the Invention] (Industrial Application Field) The present invention relates to a computer input/output simulation device.
(従来の技術)
近年の計算機においてユーザプログラムを開発する場合
には、当該開発途中にあるユーザプログラムを実際に計
輝磯に掛けてシミュレーションすることがしばしば行な
われている。(Prior Art) When developing a user program in a modern computer, it is often done to simulate the user program that is currently being developed by actually running it on a computer.
このような場合、プログラミングミス等により出力装置
等が誤動作することを防止するため、出力配線を切離す
必要があり、そのためシミュレーションに先立ち煩雑な
作業が必要であった。In such a case, it is necessary to disconnect the output wiring in order to prevent the output device from malfunctioning due to a programming error or the like, which requires complicated work prior to simulation.
そこで、昨今の計算機における入出力シミュレーション
装置においては、ソフトウエア的に出力動作を禁止する
ことにより、出力配線切離し作業を不要としたものが提
案されている。Accordingly, recent input/output simulation devices for computers have been proposed that eliminate the need for disconnecting output wiring by prohibiting output operations using software.
従来、このようなシ計算機の入出力のシミュレーション
装置のメモリ内には、実際の入出力装置に割付けられ、
当該入出力装置との間で入出力データの更新が行なわれ
るメモリマツブドI/O領域と、前記メモリマツプドI
/O領域へのアクセス時の内容が保存されるリアルステ
ータス領域と、前記メモリマツプドI/O領域へのアク
セスとは無関係なシミュレーションステータス領域とが
設けられている。Conventionally, in the memory of such a computer input/output simulation device, memory is allocated to the actual input/output device,
a memory mapped I/O area where input/output data is updated with the input/output device;
A real status area is provided in which the contents upon access to the /O area are saved, and a simulation status area is unrelated to access to the memory mapped I/O area.
そして、動作モードがリアルアクセスモードのアクセス
の場合には、リアルステータス領域の該当箇所へpデー
タの読み書きを行う事により、実際に入出力装置へのア
クセスを行なう。When the operation mode is real access mode access, the input/output device is actually accessed by reading and writing p data to the corresponding location in the real status area.
一方、動作モードがシミュレーションモードのアクセス
の場合には、シミュレーションステータス領域の該当箇
所への読み書きのみが行なわれ、実際の入出力装置への
アクセスは行なわれない。On the other hand, when the operation mode is simulation mode access, only reading and writing to the corresponding part of the simulation status area is performed, and no access to the actual input/output device is performed.
(発明が解決しようとする課題)
しかしながら、このような従来の入出力シミュレーショ
ン装置においては、リアルアクセスモードの場合にはリ
アルステータス領域のみを対象としてデータ書換処理が
行なわれ、又シミュレーションアクセスモードの場合に
はシミュレーションステータス領域のみを対象としてデ
ータ書換動作を行なっていたため、リアルステータス領
域とシミュレーションステータス領域との間では全く同
朗整合が取られおらず、このためリアルモードの状態か
らシミュレーションモードへと切換えた場合、あるいは
シミュレーションモードの状態からリアルモードの状態
へ切換えたような場合、制御の連続性が断たれてしまう
という問題点があった。(Problem to be Solved by the Invention) However, in such conventional input/output simulation devices, data rewriting processing is performed only on the real status area in the real access mode, and in the simulation access mode, data rewriting processing is performed only on the real status area. Because the data rewrite operation was performed only on the simulation status area, there was no consistency between the real status area and the simulation status area, so the switch from real mode to simulation mode was performed. There is a problem in that the continuity of control is interrupted when the simulation mode is switched from the simulation mode to the real mode.
また、従来の入出力シミュレーション装置においてはリ
アルモード,シミュレーションモードの切換えは、全入
出力を対象として一括的に行なわねばならず、特定の入
出力のみを対象として個別に切換動作を行なえなかった
ため、使い勝手が悪いという問題点があった。In addition, in conventional input/output simulation devices, switching between real mode and simulation mode must be performed for all inputs and outputs at once, and switching operations cannot be performed individually for only specific inputs and outputs. The problem was that it was difficult to use.
この発明は、上述の問題点に鑑み成されたものであり、
その目的とするところは、リアルモードからシミュレー
ションモードヘ、又はシミュレーションモードからリア
ルモードへの切換えに際し制御の連続性を保持すること
ができ、しかも特定の入出力について個別にシミュレー
ションを行ない得るようにした計算機の入出力シミュレ
ーション装置を提供することにある。This invention was made in view of the above-mentioned problems,
The purpose is to maintain continuity of control when switching from real mode to simulation mode or from simulation mode to real mode, and also to be able to simulate specific inputs and outputs individually. The purpose of this invention is to provide a computer input/output simulation device.
[発明の構成]
(課題を解決するための手段〉
この発明は上記の目的を達成するために、実際の入出力
装置に割付けられ、当該入出力装置との間で入出力デー
タの写像が行なわれるメモリマップドI/O領域と、
前記メモリマップドI /Of!4域へのアクセス時の
内容が保存されるリアルステータス領域と、シミュレー
ションアクセス時の内容が保存されるシ5ユレーション
ステータス領域と、アクセス時のモード状態がリアルモ
ードかシミュレーションモードかを各入出力単位で記憶
する書換可能なモード領域と、
ユーザプログラムの実行に際し、各デコードされる命令
で指定されるモード領域を参照し、これがリアルモード
の場合には前記メモリマツブドI/O領域に対してアク
セスを行なうとともに、シミュレーションステータス領
域の該当箇所を同一内容に書換える一方、シミュレーシ
ョンモードの場合にはシミュレーションリアルステータ
ス領域の該当箇所のみ書換える制御手段と、
を具備することを特徴とするものである。[Structure of the Invention] (Means for Solving the Problems) In order to achieve the above-mentioned object, the present invention provides a method that is allocated to an actual input/output device and maps input/output data to and from the input/output device. a memory mapped I/O area, a real status area where the contents when accessing the memory mapped I/Of!4 area are saved, and a simulation status area where the contents when simulation access is saved. , a rewritable mode area that stores whether the mode state at the time of access is real mode or simulation mode for each input/output unit, and a mode area that refers to the mode area specified by each decoded instruction when executing the user program, If this is in real mode, it accesses the memory mated I/O area and rewrites the corresponding part of the simulation status area with the same content, while in simulation mode, only the corresponding part of the simulation real status area is rewritten. The present invention is characterized by comprising: a control means for controlling;
(作用〉
このような構成によれば、リアルステータス領域とシミ
ュレーションステータス領域との間では、常に同期整合
が図られているため、リアルモード,シミュレーション
モード相互間でモード切換えを行なった場合にも制御の
連続性が断たれることがなく、しかもモード領域の内容
を適宜に書換えるだけで、特定の入出力について個別に
シミュレーションが可能となる。(Function) According to such a configuration, synchronization is always maintained between the real status area and the simulation status area, so even if mode switching is performed between the real mode and the simulation mode, the control will be maintained. The continuity of the data is not interrupted, and by simply rewriting the contents of the mode area as appropriate, it is possible to simulate specific inputs and outputs individually.
(実施例〉
第1図は本発明に係わる入出力シミュレーション装直に
内蔵されるメモリの内容を示す説明図である。尚、この
種のシミュレーション装置が適用される計算機における
ハードウエア構成は各種文献により公知であるから図示
説明は省略する。(Example) Fig. 1 is an explanatory diagram showing the contents of a memory built into an input/output simulation device according to the present invention.The hardware configuration of a computer to which this type of simulation device is applied is described in various documents. Since this is well known, illustrations and explanations will be omitted.
同図に示されるように、このシミュレーション装置のメ
モリ内には、実際の入出力装置に割付けられ、当該入出
力装置との間で入出力データの更新が行なわれるメモリ
マツブドI/O領域八と、前記メモリマップドI/O領
域Aのリアルアクセス時の内容が保存されるリアルステ
ータス領域Bと、シミュレーションアクセス時の内容が
保存されるシミュレーションステータス領域B一と、ア
クセス時のモード状態がリアルモードかシミュレーショ
ンモードかを各入出力単位で記憶する書換え可能なモー
ド領域Cとが設けられている。As shown in the figure, in the memory of this simulation device, there is a memory-mapped I/O area 8 which is allocated to an actual input/output device and where input/output data is updated with the input/output device. A real status area B stores the contents of the memory mapped I/O area A during real access, a simulation status area B stores the contents during simulation access, and whether the mode state at the time of access is real mode or not. A rewritable mode area C is provided in which the simulation mode is stored for each input/output unit.
次に、第2図はデータ出力の制御手段の構成を概略的に
示すフローチャートであり、以下このフローチャートに
従って本実施例装置の動作を系統的に説明する。Next, FIG. 2 is a flowchart schematically showing the configuration of the data output control means, and the operation of the apparatus of this embodiment will be systematically explained below according to this flowchart.
プログラムがスタートされると、ユーザプログラム中か
らプログラムカウンタで指定される命令を読出し、これ
を解読する〈ステップ201〉。When the program is started, the instruction specified by the program counter is read from the user program and decoded (step 201).
周知のように、この種の計算機における命令後は、命令
種別コードと、データを特定する入出力番号等から構成
されている。As is well known, the information following an instruction in this type of computer is comprised of an instruction type code, an input/output number that specifies data, and the like.
次いで、命令解読結果に従って、該当入出力のモード設
定状態を、モード領域Cにおいて参照する(ステップ2
02〉。Next, according to the instruction decoding result, the mode setting state of the corresponding input/output is referred to in the mode area C (step 2
02〉.
その結果、該当入出力について、設定モードがリアルモ
ードの場合には(ステップ203)、リアルステータス
領域の該当箇所の内容を該当データに書換える(ステッ
プ204)。As a result, if the setting mode is the real mode for the corresponding input/output (step 203), the contents of the corresponding part of the real status area are rewritten to the corresponding data (step 204).
次いで、シミュレーションステータス領域B′の該当箇
所をリアルステータス領域Bの該当箇所と同一内容に書
換える(ステップ205)。Next, the corresponding part of the simulation status area B' is rewritten to the same content as the corresponding part of the real status area B (step 205).
この書換処理が終了すると、当該入出力については、リ
アルステータス領IIILBとシミュレーションステタ
ータス領域B′との間で同期整合が図られる。When this rewriting process is completed, synchronization is achieved between the real status area IIILB and the simulation status area B' regarding the input/output.
一方、設定モードがシミュレーションモードの場合には
(ステップ203)、シミュレーションステータス領域
B′の該当箇所のみ該当データで書換える処理が行なわ
れる(ステップ206〉。On the other hand, if the setting mode is the simulation mode (step 203), a process is performed in which only the corresponding portion of the simulation status area B' is rewritten with the corresponding data (step 206).
この書換え処理はリアルステータス領域Bに影響を与え
ないので、実際の入出力装置にはデータが出力されない
ことになる。Since this rewriting process does not affect the real status area B, no data is output to the actual input/output device.
このように本実施例装置においては、モード領域Cの設
定内容に応じ、常にリアルステータス領域Bとシよユレ
ーションステータス領域B′との間でデータの同期整合
を図っているため、モード領iaCの書換えにより特定
の入出力についてモード切換えが行なわれたような場合
であっても制御の連続性が断たれることはない。In this way, in the device of this embodiment, data is always synchronized between the real status area B and the simulation status area B' according to the setting contents of the mode area C. Even if mode switching is performed for a specific input/output by rewriting the , the continuity of control will not be interrupted.
又、モード領域Cはビット単位で変更が可能なため、リ
アルモードとシミュレーションモードとの切換えを各入
出力単位で個別に行なうことができ、従来装置に比べ使
い勝手が著しく向上する。Furthermore, since the mode area C can be changed bit by bit, switching between the real mode and the simulation mode can be performed individually for each input/output unit, which greatly improves usability compared to conventional devices.
[発明の効果1
以上の説明で明らかなように、本発明によれば、リアル
モードからシミュレーションモードへの切換えに際し、
制御の連続性が断たれることがなく、又リアルモードと
シミュレーションモードとの切換えを各入出力単位で個
別に行なうことが可能となる。[Effect of the invention 1 As is clear from the above explanation, according to the present invention, when switching from real mode to simulation mode,
Control continuity is not interrupted, and switching between real mode and simulation mode can be performed individually for each input/output unit.
第1図は本発明による入出カシミュレーション装置のメ
モリ内における内容を示す説明図、第2図は制wJ部の
構成を示すフローヂャートである。
A・・・メモリマップドI / O m域B・・・リア
ルステータス領域
B′・・・シミュレーションステータス領域C・・・モ
ード領域FIG. 1 is an explanatory diagram showing the contents in the memory of the input/output force simulation device according to the present invention, and FIG. 2 is a flowchart showing the configuration of the control wJ section. A...Memory mapped I/O m area B...Real status area B'...Simulation status area C...Mode area
Claims (1)
との間で入出力データの写像が行なわれるメモリマップ
ドI/O領域と、 前記メモリマップドI/O領域へのアクセス時の内容が
保存されるリアルステータス領域と、シミュレーション
アクセス時の内容が保存されるシミュレーションステー
タス領域と、 アクセス時のモード状態がリアルモードかシミュレーシ
ョンモードかを各入出力単位で記憶する書換可能なモー
ド領域と、 ユーザプログラムの実行に際し、各デコードされる命令
で指定されるモード領域を参照し、これがリアルモード
の場合には前記メモリマップドI/O領域に対してアク
セスを行なうとともに、シミュレーションステータス領
域の該当箇所を同一内容に書換える一方、シミュレーシ
ョンモードの場合にはシミュレーションステータス領域
の該当箇所のみ書換える制御手段と、 を具備することを特徴とする計算機の入出力シミュレー
ション装置。(1) A memory mapped I/O area that is allocated to an actual input/output device and where input/output data is mapped with the input/output device, and when accessing the memory mapped I/O area. A real status area where the contents are saved, a simulation status area where the contents at the time of simulation access are saved, and a rewritable mode area where the mode state at the time of access is stored in real mode or simulation mode for each input/output unit. , When executing a user program, refers to the mode area specified by each decoded instruction, and if this is the real mode, accesses the memory mapped I/O area, and also accesses the corresponding memory mapped I/O area in the simulation status area. An input/output simulation device for a computer, comprising: a control means for rewriting a portion to the same content, while rewriting only a corresponding portion of a simulation status area in a simulation mode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1163816A JPH0330029A (en) | 1989-06-28 | 1989-06-28 | Input/output simulation device of computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1163816A JPH0330029A (en) | 1989-06-28 | 1989-06-28 | Input/output simulation device of computer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0330029A true JPH0330029A (en) | 1991-02-08 |
Family
ID=15781269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1163816A Pending JPH0330029A (en) | 1989-06-28 | 1989-06-28 | Input/output simulation device of computer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0330029A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003521595A (en) * | 2000-02-01 | 2003-07-15 | アルジョ・ウィジン | Securities paper |
-
1989
- 1989-06-28 JP JP1163816A patent/JPH0330029A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003521595A (en) * | 2000-02-01 | 2003-07-15 | アルジョ・ウィジン | Securities paper |
JP4717310B2 (en) * | 2000-02-01 | 2011-07-06 | アルジョ・ウィジン | Securities paper |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0330029A (en) | Input/output simulation device of computer | |
JP3328867B2 (en) | Multiprocessor arithmetic device and programmable controller having the device | |
JPH11259308A (en) | Programmable controller | |
JP3442972B2 (en) | Information processing apparatus and rewritable nonvolatile memory rewriting method | |
JPS62232036A (en) | Information processor | |
JP2000029508A (en) | Programmable controller | |
JPS6048770B2 (en) | Information processing method | |
JPH09325935A (en) | Bus switching circuit | |
JPH03201036A (en) | Microcomputer | |
JPH0259829A (en) | Microcomputer | |
JPH0636161B2 (en) | Information processing equipment | |
JP2769382B2 (en) | Information processing device | |
JPS63159905A (en) | Forcible on/off system for input/output of programmable controller | |
JPS60126731A (en) | Program control method | |
JPH02183330A (en) | Data processor | |
JPH04167146A (en) | Address tracing system for information processor | |
JPS60105048A (en) | Microprogram control system | |
JPH0157374B2 (en) | ||
JPH0782463B2 (en) | Communication control device | |
JPH0373031A (en) | Memory access control system | |
JPH10340209A (en) | Data processor | |
JPH04310140A (en) | Computer system | |
JPS59151241A (en) | Data processing device | |
JPH06309283A (en) | Electronic computer | |
JPS63150733A (en) | Central processing unit |