JPH03266434A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH03266434A JPH03266434A JP6512790A JP6512790A JPH03266434A JP H03266434 A JPH03266434 A JP H03266434A JP 6512790 A JP6512790 A JP 6512790A JP 6512790 A JP6512790 A JP 6512790A JP H03266434 A JPH03266434 A JP H03266434A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- gate oxide
- polysilicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 239000002245 particle Substances 0.000 abstract description 12
- 230000001590 oxidative effect Effects 0.000 abstract description 8
- 238000009751 slip forming Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 30
- 239000007789 gas Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910005091 Si3N Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 235000014121 butter Nutrition 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、MOSトランジ
スタ等の製造方法に適用することができ、特に、ゲート
酸化膜とゲート電極形成用のポリシリコン膜間への異物
のパーティクル付着を十分抑えることができる半導体装
置の製造方法に関する。Detailed Description of the Invention [Industrial Application Field] The present invention relates to a method of manufacturing a semiconductor device, and can be applied to a method of manufacturing a MOS transistor, etc. The present invention relates to a method for manufacturing a semiconductor device that can sufficiently suppress adhesion of foreign particles between silicon films.
近時、熱処理炉内で熱酸化によりSiO2からなるゲー
ト酸化膜を形成した後、CVD装置内でCVD法により
ポリシリコンからなるゲート電極を形成する半導体装置
の製造方法では、熱処理炉からCVD装置にウェーハを
移し替える際、ウェーハが空気にさらされるため、ゲー
ト酸化膜とポリシリコン膜間に異物がパーティクル付着
してしまい、ゲート酸化膜の耐圧が劣化してしまうとい
う問題があった。Recently, in a semiconductor device manufacturing method in which a gate oxide film made of SiO2 is formed by thermal oxidation in a heat treatment furnace, and then a gate electrode made of polysilicon is formed by the CVD method in a CVD apparatus, there is no transfer from the heat treatment furnace to the CVD apparatus. When transferring wafers, the wafers are exposed to air, which causes foreign particles to adhere between the gate oxide film and the polysilicon film, resulting in a problem in that the withstand voltage of the gate oxide film deteriorates.
このため、ゲート酸化膜とポリシリコン膜間への異物の
パーティクル付着を抑えてゲート酸化膜の耐圧を向上さ
せることができる半導体装置の製造方法が要求されてい
る。Therefore, there is a need for a method of manufacturing a semiconductor device that can suppress the adhesion of foreign particles between the gate oxide film and the polysilicon film and improve the breakdown voltage of the gate oxide film.
第4図(a)〜(g)は従来の半導体装置の製造方法を
説明する図である。FIGS. 4(a) to 4(g) are diagrams illustrating a conventional method of manufacturing a semiconductor device.
この図において、31はSi等からなる基板、32は5
i02等からなるシリコン酸化膜、33はSi3N4か
らなるシリコン窒化膜、34はシリコン窒化膜33に形
成された開口部、35はSiO□等からなるフィールド
酸化膜、36は5i02等からなるゲート酸化膜、37
はゲート電極形成用のポリシリコン膜、37aはポリS
i等からなるゲート電極、38はレジスト膜、39はソ
ース/ドレイン拡散層、40はPSG等からなる眉間絶
縁膜、41はコンタクトホール、42はA1.等からな
る配線層である。In this figure, 31 is a substrate made of Si or the like, 32 is 5
A silicon oxide film made of i02 etc., 33 a silicon nitride film made of Si3N4, 34 an opening formed in the silicon nitride film 33, 35 a field oxide film made of SiO□ etc., 36 a gate oxide film made of 5i02 etc. , 37
37a is a polysilicon film for forming a gate electrode, and 37a is a polysilicon film for forming a gate electrode.
38 is a resist film, 39 is a source/drain diffusion layer, 40 is a glabella insulating film made of PSG, etc., 41 is a contact hole, 42 is A1. It is a wiring layer consisting of etc.
次に、その製造方法について説明する。Next, the manufacturing method will be explained.
まず、第4図(a)に示すように、例えば熱酸化により
基板31を酸化して基板31上に初期酸化膜としてのシ
リコン酸化膜32を形成した後、例えばCVD法により
シリコン酸化膜32上にSi3N。First, as shown in FIG. 4(a), after oxidizing the substrate 31 by, for example, thermal oxidation to form a silicon oxide film 32 as an initial oxide film on the substrate 31, a silicon oxide film 32 is formed on the silicon oxide film 32 by, for example, CVD method. to Si3N.
を堆積してシリコン窒化膜33を形成する。is deposited to form a silicon nitride film 33.
次に、第4図(b)に示すように、例えばRIEにより
シリコン窒化膜33を素子領域のみに残るように選択的
にエツチングしてフィールド酸化膜形成用の開口部34
を形成する。この時、開口部34内にシリコン酸化膜3
2が露出される。Next, as shown in FIG. 4(b), the silicon nitride film 33 is selectively etched by RIE, for example, so that it remains only in the element region, and an opening 34 for forming a field oxide film is formed.
form. At this time, the silicon oxide film 3 is formed inside the opening 34.
2 is exposed.
次に、第4図(C)に示すように、LOCO3によりシ
リコン窒化膜33をマスクとして、開口部34を介して
基板31を選択的に酸化することによりフィールド酸化
膜35を形成する。Next, as shown in FIG. 4C, a field oxide film 35 is formed by selectively oxidizing the substrate 31 through the opening 34 using the silicon nitride film 33 as a mask using LOCO3.
次に、第4図(d)に示すように、例えば150°C程
度のリン酸溶液によるウェットエツチングによりシリコ
ン窒化膜33を除去した後、例えばフン酸溶液によるウ
ェットエツチングによりシリコン酸化膜32を除去して
基板31を露出させる。この時、素子領域が形成される
。Next, as shown in FIG. 4(d), after the silicon nitride film 33 is removed by wet etching with a phosphoric acid solution at about 150°C, for example, the silicon oxide film 32 is removed by wet etching with a hydrochloric acid solution, for example. to expose the substrate 31. At this time, an element region is formed.
次に、第4図(e)に示すように、熱処理炉(図示せず
)に第4図(d)に示すシリコン酸化膜32を除去した
ウェーハをセットし、熱酸化により基板31を酸化して
基板31上にゲート酸化膜36を形成した後、ゲート酸
化膜36が形成されたウェーハを熱処理炉からCVD装
置に移し替えてセットし、CVD法によりゲート酸化膜
36を覆うようにゲート電極形成用のポリシリコン膜3
7を形成する。Next, as shown in FIG. 4(e), the wafer from which the silicon oxide film 32 shown in FIG. 4(d) has been removed is set in a heat treatment furnace (not shown), and the substrate 31 is oxidized by thermal oxidation. After forming the gate oxide film 36 on the substrate 31, the wafer with the gate oxide film 36 formed thereon is transferred from the heat treatment furnace to a CVD apparatus and set therein, and a gate electrode is formed to cover the gate oxide film 36 by the CVD method. Polysilicon film 3 for
form 7.
次いで、ポリシリコン膜37上にレジストを塗布してレ
ジスト膜38を形成した後、露光・現像によりレジスト
膜38をゲート電極に対応するポリシリコン膜37上の
領域のみに残るようにパターニングする。Next, a resist is applied onto the polysilicon film 37 to form a resist film 38, and then the resist film 38 is patterned by exposure and development so that it remains only in the region on the polysilicon film 37 corresponding to the gate electrode.
次に、第4図(f)に示すように、例えばRIEにより
レジスト膜38をマスクとしてポリシリコン膜37を選
択的にエツチングしてゲート電極37aを形成し、レジ
スト膜38を除去した後、例えばイオン注入によりゲー
ト電極37aをマスクとして基板31に不純物を導入し
、アニール処理することによりソース/ドレイン拡散層
39を形成する。Next, as shown in FIG. 4(f), the polysilicon film 37 is selectively etched by, for example, RIE using the resist film 38 as a mask to form a gate electrode 37a, and after removing the resist film 38, for example, Impurities are introduced into the substrate 31 by ion implantation using the gate electrode 37a as a mask, and source/drain diffusion layers 39 are formed by annealing.
そして、全面にPSGからなる眉間絶縁膜40を形成し
、眉間絶縁膜40及びゲート酸化膜36にコンタクトホ
ール41を形成した後、ソース/ドレイン拡散層39及
びゲート電極37aとコンタクトを取るように配線層4
2を形成することにより、第4図(g)に示すような半
導体装置を得ることができる。Then, a glabellar insulating film 40 made of PSG is formed on the entire surface, and a contact hole 41 is formed in the glabellar insulating film 40 and the gate oxide film 36, and then wiring is formed to make contact with the source/drain diffusion layer 39 and the gate electrode 37a. layer 4
By forming 2, a semiconductor device as shown in FIG. 4(g) can be obtained.
なお、上記した半導体装置の製造方法は熱処理炉に第4
図(d)に示すシリコン酸化膜32を除去したウェーハ
を入れて熱酸化により基板31を酸化して基板31上に
ゲート酸化膜36を形成し、次いで、ゲート酸化膜36
が形成されたウェーハを熱処理炉からCVD装置に移し
替えセットしてCVD法によりゲート酸化膜36上にゲ
ート電極形成用のポリシリコン膜37を形成する場合で
あるが、ゲート酸化膜36とゲート電極形成用のポリシ
リコン膜を形成するその他の従来技術としては、CVD
装置内で基板上にCVD法によりゲート酸化膜を形成し
、次いで同じCVD装置を用いてゲート酸化膜上にCV
D法によりポリシリコン膜を連続して形成する場合があ
る。Note that the above-described semiconductor device manufacturing method includes a fourth heat treatment furnace.
A wafer from which the silicon oxide film 32 shown in FIG.
In this case, the wafer having been formed is transferred from the heat treatment furnace to a CVD apparatus, and a polysilicon film 37 for forming a gate electrode is formed on the gate oxide film 36 by the CVD method. Other conventional techniques for forming polysilicon films include CVD.
A gate oxide film is formed on the substrate within the device by the CVD method, and then CVD is applied on the gate oxide film using the same CVD device.
Polysilicon films may be formed continuously by the D method.
更には、ゲート酸化膜形成装置とCVD法によるポリシ
リコン膜成長装置との間をウェーハが空気に触れないよ
うに搬送するいわゆるマルチチャンバー装置を用いて、
ゲート酸化膜とゲート電極形成用のポリシリコン膜を形
成する場合も挙げられる。Furthermore, a so-called multi-chamber device is used to transport the wafer between the gate oxide film forming device and the polysilicon film growing device using the CVD method so that the wafer is not exposed to air.
Another example is the case of forming a gate oxide film and a polysilicon film for forming a gate electrode.
しかしながら、上記した熱処理炉内で熱酸化によりゲー
ト酸化膜36を形成した後、CVD装置内でCVD法に
よりポリシリコン膜37を形成する従来の半導体装置の
製造方法は、熱処理炉からCVD装置にウェーハを移し
替える際、ウェーハが空気にさらされるため、ゲート酸
化膜36とポリシリコン膜37の間に異物がパーティク
ル付着してしまい、ゲート酸化膜36の耐圧が劣化して
しまうという問題があった。However, in the conventional semiconductor device manufacturing method in which the gate oxide film 36 is formed by thermal oxidation in the heat treatment furnace described above, and then the polysilicon film 37 is formed by the CVD method in the CVD apparatus, the wafer is transferred from the heat treatment furnace to the CVD apparatus. When the wafer is transferred, the wafer is exposed to air, which causes foreign particles to adhere between the gate oxide film 36 and the polysilicon film 37, resulting in a problem in that the withstand voltage of the gate oxide film 36 deteriorates.
また、上記したCVD法によりゲート酸化膜およびゲー
ト電極形成用のポリシリコン膜を連続して形成する従来
の半導体装置の製造方法は、上記ウェーハを空気にさら
す場合よりもパーティクル付着の問題を解消するとこと
ができるという利点があるが、CVD法によって形成さ
れたSin。Furthermore, the conventional semiconductor device manufacturing method in which a gate oxide film and a polysilicon film for forming gate electrodes are successively formed by the above-mentioned CVD method solves the problem of particle adhesion better than the case where the wafer is exposed to air. Although it has the advantage that it can be formed by CVD method.
からなるゲート酸化膜は膜質が熱酸化膜に比べて悪く安
定性に欠けるという問題があった。これは、膜厚が薄く
なる程顕著になり、特に数+nm以下(数百Å以下でも
良い)のゲート酸化膜としては適さない。The problem is that the gate oxide film made of the above has poor film quality and lacks stability compared to a thermal oxide film. This becomes more noticeable as the film thickness becomes thinner, and is particularly unsuitable for a gate oxide film with a thickness of several + nanometers or less (several hundred angstroms or less is also acceptable).
更には、上記したマルチチャンバー装置を用いた従来の
半導体装置の製造方法は、熱酸化によってゲート酸化膜
を形成することができるため上記のCVD法によってゲ
ート酸化膜を形成する場合よりもゲート酸化膜の膜質を
良好にすることができ、しかも上記のウェーハを大気に
さらす場合よりもパーティクル付着を少なくすることが
できる利点がある。しかしながら、これとてウェーハを
搬送しているためウェーハ搬送時のパーティクル付着を
防止するには十分ではないという問題があった。Furthermore, in the conventional semiconductor device manufacturing method using the above-mentioned multi-chamber apparatus, the gate oxide film can be formed by thermal oxidation, so the gate oxide film can be formed more easily than in the case where the gate oxide film is formed by the above-mentioned CVD method. This method has the advantage that the film quality of the wafer can be improved, and that particle adhesion can be reduced compared to the case where the wafer is exposed to the atmosphere. However, since this method involves transporting wafers, there is a problem in that it is not sufficient to prevent particle adhesion during wafer transport.
そこで、本発明は、良質な膜質のゲート酸化膜を形成す
ることができ、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間ぺの異物のパーティクル付着を十分抑
えることができ、ゲート酸化膜の耐圧性を向上させるこ
とができ、素子の信頼性を向上させることができる半導
体装置の製造方法を提供することを目的としている。Therefore, the present invention makes it possible to form a gate oxide film of good quality, and to sufficiently suppress the adhesion of foreign particles between the gate oxide film and the polysilicon film for gate electrode formation. An object of the present invention is to provide a method for manufacturing a semiconductor device that can improve the voltage resistance of the semiconductor device and the reliability of the device.
本発明による半導体装置の製造方法は上記目的達成のた
め、シリコン基板を熱酸化してシリコン酸化膜を形成し
、次いで、該シリコン酸化膜を形成した装置と同一装置
のチャンバー内で該シリコン酸化膜上に化学気相成長法
によりポリシリコン膜を形成する工程を含むものである
。In order to achieve the above object, the method for manufacturing a semiconductor device according to the present invention thermally oxidizes a silicon substrate to form a silicon oxide film, and then deposits the silicon oxide film in a chamber of the same device as the one in which the silicon oxide film was formed. This includes the step of forming a polysilicon film thereon by chemical vapor deposition.
本発明においては、前記シリコン酸化膜を除去する前に
前記装置内で、かつ還元ガス雰囲気またはエツチングガ
ス雰囲気中で前記シリコン基板を熱処理することにより
自然酸化膜を除去する場合があってもよく、この場合、
更に膜質が良好なシリコン酸化膜を形成することができ
、更にシリコン酸化膜の耐圧性を向上させることができ
る。In the present invention, the natural oxide film may be removed by heat-treating the silicon substrate in the apparatus and in a reducing gas atmosphere or an etching gas atmosphere before removing the silicon oxide film, in this case,
Furthermore, a silicon oxide film with good film quality can be formed, and the voltage resistance of the silicon oxide film can be further improved.
本発明は第1図(g)、(h)に示すように、シリコン
基板1が熱酸化されてゲート酸化膜7が形成され、次い
で、ゲート酸化膜7を形成した第2図に示す装置と同一
装置のチャンバー17内でゲ−ト酸化膜7上に化学気相
成長法によりポリシリコン膜8が形成される。As shown in FIGS. 1(g) and 1(h), the present invention includes the apparatus shown in FIG. 2 in which a silicon substrate 1 is thermally oxidized to form a gate oxide film 7, and then the gate oxide film 7 is formed. A polysilicon film 8 is formed on the gate oxide film 7 by chemical vapor deposition in a chamber 17 of the same device.
このように、ゲート酸化膜7を熱酸化によって形成し、
ゲート酸化膜7及びポリシリコン膜8をウェーハ搬送せ
ずに同一チャンバー17内で連続で形成するようにした
ため、良質な膜質のゲート酸化膜を形成することができ
るようになり、かつゲート酸化膜とゲート電極形成用の
ポリシリコン膜間への異物のパーティクル付着を十分抑
えることができるようになる。In this way, the gate oxide film 7 is formed by thermal oxidation,
Since the gate oxide film 7 and the polysilicon film 8 are formed consecutively in the same chamber 17 without transporting the wafer, it is possible to form a gate oxide film of good quality, and it is possible to form a gate oxide film of good quality. It becomes possible to sufficiently suppress the adhesion of foreign particles between polysilicon films for forming gate electrodes.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.
第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例の製造装置を示
す概略図である。1 and 2 are diagrams for explaining one embodiment of the method for manufacturing a semiconductor device according to the present invention, FIG. 1 is a diagram for explaining the method for manufacturing one embodiment, and FIG. 2 is a diagram for explaining one embodiment. 1 is a schematic diagram showing a manufacturing apparatus.
これらの図において、1はSi等からなる基板、2はS
iO□等からなるシリコン酸化膜、3はSi3N、から
なるシリコン窒化膜、4はシリコン窒化膜3に形成され
た開口部、5は5ioz等からなるフィールド酸化膜、
6はSiO□等からなる自然酸化膜、7はSiO□等か
らなるゲート酸化膜、8はゲート電極形成用のポリシリ
コン膜、8aはポリSi等からなるゲート電極、9はレ
ジスト膜、10はソース/ドレイン拡散層、11はPS
G等からなる眉間絶縁膜、12はコンタクトホール、1
3はA1等からなる配線層、14はウェーハ、15はウ
ェーハ14を支持するサセプタ、16はヒーター17は
石英等からなるチャンバーである。In these figures, 1 is a substrate made of Si or the like, 2 is S
A silicon oxide film made of iO□ or the like, 3 a silicon nitride film made of Si3N, 4 an opening formed in the silicon nitride film 3, 5 a field oxide film made of 5ioz or the like,
6 is a natural oxide film made of SiO□ etc., 7 is a gate oxide film made of SiO□ etc., 8 is a polysilicon film for forming a gate electrode, 8a is a gate electrode made of polySi etc., 9 is a resist film, 10 is a Source/drain diffusion layer, 11 is PS
Glabellar insulating film made of G etc., 12 is a contact hole, 1
3 is a wiring layer made of A1 or the like, 14 is a wafer, 15 is a susceptor that supports the wafer 14, and 16 is a heater 17 which is a chamber made of quartz or the like.
次に、その製造方法について説明する。Next, the manufacturing method will be explained.
なお、第2図に示す製造装置は、公知のバレル型エピタ
キシャル装置に、還元ガスとしてN2ガス、熱酸化用ガ
スとして02ガス、ポリSi成長用ガスとして5iHa
ガス、キャリアガスとしてNtガスまたはArガスの各
々ガス系が接続されたものであり、主に自然酸化膜6の
還元除去、熱酸化によるゲート酸化膜形成及びCVD法
によるポリシリコン膜形成を行うものである。The manufacturing apparatus shown in FIG. 2 is a known barrel-type epitaxial apparatus equipped with N2 gas as a reducing gas, 02 gas as a thermal oxidation gas, and 5iHa as a poly-Si growth gas.
A gas system is connected to Nt gas or Ar gas as a carrier gas, and is mainly used to reduce and remove the natural oxide film 6, form a gate oxide film by thermal oxidation, and form a polysilicon film by CVD method. It is.
まず、第1図(a)に示すように、例えば熱酸化により
基板工を酸化して基板1上に初期酸化膜としてのシリコ
ン酸化膜2を形成した後、例えばCVD法によりシリコ
ン酸化膜2上にSi3N4を堆積してシリコン窒化膜3
を形成する。First, as shown in FIG. 1(a), a silicon oxide film 2 is formed as an initial oxide film on a substrate 1 by oxidizing the substrate by, for example, thermal oxidation. Si3N4 is deposited on the silicon nitride film 3.
form.
次に、第1図(b)に示すように、例えばRIEにより
シリコン窒化膜3を素子領域のみに残るように選択的に
エツチングしてフィールド酸化膜形成用の開口部4を形
成する。この時、開口部4内にシリコン酸化112が露
出される。Next, as shown in FIG. 1(b), the silicon nitride film 3 is selectively etched by, for example, RIE so that it remains only in the element region to form an opening 4 for forming a field oxide film. At this time, silicon oxide 112 is exposed within opening 4.
次に、第1図(c)に示すように、LOGO3によりシ
リコン窒化膜3をマスクとして、開口部4を介して基板
1を選択的に酸化することによりフィールド酸化膜5を
形成する。Next, as shown in FIG. 1(c), field oxide film 5 is formed by selectively oxidizing substrate 1 through opening 4 using LOGO 3 using silicon nitride film 3 as a mask.
次に、第1図(d)に示すように、例えば150℃程度
のリン酸溶液によるウェットエツチングによりシリコン
窒化膜3を除去した後、例えばフッ酸溶液によるウェッ
トエツチングによりシリコン酸化膜°2を除去して基板
1を露出させる。この時、素子領域が形成される。Next, as shown in FIG. 1(d), the silicon nitride film 3 is removed by wet etching with a phosphoric acid solution at about 150°C, for example, and then the silicon oxide film 2 is removed by wet etching with a hydrofluoric acid solution, for example. to expose the substrate 1. At this time, an element region is formed.
次に、シリコン酸化膜2を除去したウェーハをウェット
エツチング装置(図示せず)から第2図に示す製造装置
のチャンバー17内に移し替える。Next, the wafer from which the silicon oxide film 2 has been removed is transferred from a wet etching device (not shown) into a chamber 17 of a manufacturing device shown in FIG.
この際、ウェーハは空気にさらされるため、第1図(e
)に示すように、基板1上に40人程度の自然酸化膜6
が発生する。At this time, the wafer is exposed to air, so the wafer is exposed to air.
), a natural oxide film 6 of about 40 layers is formed on the substrate 1.
occurs.
次に、第1図(e)に示すように、還元ガスとしてHz
ガス雰囲気中で基板1を熱処理することにより基ll1
I上に発生した自然酸化膜6を除去する。具体的には、
第2図に示す製造装置のチャンバー17内のサセプタ1
5にウェーハ14(第1図(e)に示すウェーハ)をセ
ットし、N2ガスまたはArガスにてチャンバー17内
を置換し、更にN2またはN2+HC4(数%)ガスに
てチャンバー17内を置換した後、ヒーター16により
1000〜1100°Cに昇温し、1〜10分程度プレ
ヒートした状態で自然酸化膜6の還元除去を行う。Next, as shown in Figure 1(e), Hz
By heat-treating the substrate 1 in a gas atmosphere, the base ll1
The natural oxide film 6 generated on I is removed. in particular,
Susceptor 1 in chamber 17 of the manufacturing apparatus shown in FIG.
The wafer 14 (the wafer shown in FIG. 1(e)) was set in the chamber 5, and the inside of the chamber 17 was replaced with N2 gas or Ar gas, and the inside of the chamber 17 was further replaced with N2 or N2 + HC4 (several percent) gas. Thereafter, the temperature is raised to 1,000 to 1,100° C. using a heater 16, and the natural oxide film 6 is reduced and removed while preheating for about 1 to 10 minutes.
なお、H,+HCf (数%)のエツチングガス雰囲気
のときには、Si基板1表面もわずかにエツチングされ
、更に膜質の向上が図れる。Note that in the etching gas atmosphere of H, +HCf (several percent), the surface of the Si substrate 1 is also slightly etched, further improving the film quality.
次に、第1図(g)に示すように、熱酸化により基板1
を酸化して基板1上に膜厚が例えば200〜500人の
ゲート酸化膜7を形成する。具体的には、自然酸化膜6
除去後、ウェーハ14を第2図に示す装置から取り出さ
ないでこの装置を用いて熱酸化を行う。即ち、自然酸化
膜6除去後、N2ガスまたはArガスにてチャンバー1
7内を置換し、更にOzガスにてチャンバー17内を置
換した後、例えば1000℃、5〜10分程度基板lを
熱酸化してゲート酸化膜7を形成する。Next, as shown in FIG. 1(g), the substrate 1 is heated by thermal oxidation.
A gate oxide film 7 having a thickness of, for example, 200 to 500 layers is formed on the substrate 1 by oxidizing the gate oxide. Specifically, the natural oxide film 6
After removal, thermal oxidation is performed using the apparatus shown in FIG. 2 without removing the wafer 14 from the apparatus. That is, after removing the natural oxide film 6, the chamber 1 is heated with N2 gas or Ar gas.
After replacing the inside of the chamber 17 with Oz gas, the gate oxide film 7 is formed by thermally oxidizing the substrate 1 at, for example, 1000° C. for about 5 to 10 minutes.
次に、第1図(h)に示すように、CVD法によりゲー
ト酸化膜7上にゲート電極形成用の膜厚が例えば200
0〜4000人のポリシリコン膜8を形成する。具体的
には、ゲート酸化膜7形成後ウエーハ14を第2図に示
す装置から取り出さないでこの装置を用いてCVDを行
う。即ち、ゲート酸化膜7形成後、N2ガスまたはAr
ガスにてチャンバー17内を置換し、900″C程度に
降温した後、更にHzガス(10〜50f/分)+Si
H4ガス(100〜300cc/分)を導入してCVD
法によりポリシリコン膜8を形成する。なお、この時、
PH3ガス等を同時に流してポリシリコン膜8にP゛を
導入することにより抵抗率の低い膜を形成することがで
きる。次いで、ポリシリコン膜8形成後、Ntガスまた
はArガスにてチャンバー17内を置換しウェーハ14
を装置から取り出し次工程に移る。Next, as shown in FIG. 1(h), a film thickness of, for example, 200 mm for forming a gate electrode is formed on the gate oxide film 7 by the CVD method.
A polysilicon film 8 of 0 to 4000 layers is formed. Specifically, after forming the gate oxide film 7, the wafer 14 is not removed from the apparatus shown in FIG. 2, but CVD is performed using this apparatus. That is, after forming the gate oxide film 7, N2 gas or Ar
After replacing the inside of the chamber 17 with gas and lowering the temperature to about 900″C, further Hz gas (10 to 50 f/min) + Si
CVD by introducing H4 gas (100-300cc/min)
A polysilicon film 8 is formed by a method. Furthermore, at this time,
By introducing P into the polysilicon film 8 by simultaneously flowing PH3 gas or the like, a film with low resistivity can be formed. Next, after forming the polysilicon film 8, the inside of the chamber 17 is replaced with Nt gas or Ar gas, and the wafer 14 is
is removed from the device and moved to the next process.
次に、第1図(i)に示すように、ポリシリコン膜8上
にレジストを塗布してレジスト膜9を形成した後、露光
・現像によりレジスト膜9をゲート電極に対応するポリ
シリコン膜8上の領域のみに残るようにバターニングす
る。Next, as shown in FIG. 1(i), after coating a resist on the polysilicon film 8 to form a resist film 9, the resist film 9 is exposed and developed to form a polysilicon film 9 corresponding to the gate electrode. Butter it so that only the top area remains.
次に、第1図(j)に示すように、例えばRIEにより
レジスト膜9をマスクとしてポリシリコン膜8を選択的
にエツチングしてゲート電極8a形成し、レジスト膜9
を除去した後、例えばイオン注入によりゲート電極8a
をマスクとして基板1に不純物を導入し、アニール処理
することによりソース/ドレイン拡散層10を形成する
。Next, as shown in FIG. 1(j), the polysilicon film 8 is selectively etched by, for example, RIE using the resist film 9 as a mask to form a gate electrode 8a.
After removing the gate electrode 8a, the gate electrode 8a is removed by, for example, ion implantation.
Impurities are introduced into the substrate 1 using the mask as a mask, and the source/drain diffusion layer 10 is formed by annealing.
そして、全面にPSGからなる眉間絶縁膜11を形成し
、眉間絶縁膜11及びゲート酸化膜7にコンタクトホー
ル12を形成した後、コンタクトホール12を介してソ
ース/ドレイン拡散層10及びゲート電極8aとコンタ
クトを取るように配線層13を形成することにより、第
1図(h)に示すような半導体装置を得ることができる
。Then, after forming a glabellar insulating film 11 made of PSG on the entire surface and forming a contact hole 12 in the glabellar insulating film 11 and the gate oxide film 7, the source/drain diffusion layer 10 and the gate electrode 8a are connected via the contact hole 12. By forming the wiring layer 13 so as to make contact, a semiconductor device as shown in FIG. 1(h) can be obtained.
すなわち、上記実施例では、熱酸化よるゲート酸化膜7
とCVD法によるゲート電極形成用のポリシリコン膜8
とを第2図に示す同一装置のチャンバー17内で連続で
形成するようにしたため、ゲート酸化膜7上にポリシコ
ン膜8を形成する際、ウェーハを空気にさらさないで、
かつウェーハを移し替える移動をなくすことができる。That is, in the above embodiment, the gate oxide film 7 is formed by thermal oxidation.
and polysilicon film 8 for gate electrode formation by CVD method.
and are successively formed in the chamber 17 of the same device shown in FIG. 2, so when forming the polysilicon film 8 on the gate oxide film 7, the wafer is not exposed to air
Moreover, the movement of transferring wafers can be eliminated.
このため、ゲート酸化膜7とポリシリコン膜8間への異
物のパーティクル付着を十分抑えることができる。また
、ゲート酸化膜7をCVD法ではなく熱酸化によって形
成することができるため、膜質を良好にすることができ
る。そして、上記実施例では、第2図に示す装置内でN
2ガスによる還元作用により自然酸化膜6を除去してか
ら、そのままウェーハを移動させないで、ゲート酸化膜
7を形成するようにしたため、良好な膜質のゲート酸化
膜7を好ましく形成することができる。したがって、ゲ
ート酸化膜7の耐圧性を向上させことができ、素子の信
頼性を向上させることができる。Therefore, adhesion of foreign particles between gate oxide film 7 and polysilicon film 8 can be sufficiently suppressed. Further, since the gate oxide film 7 can be formed by thermal oxidation instead of the CVD method, the film quality can be improved. In the above embodiment, in the apparatus shown in FIG.
Since the gate oxide film 7 is formed without moving the wafer after the natural oxide film 6 is removed by the reduction action of two gases, the gate oxide film 7 with good film quality can be preferably formed. Therefore, the voltage resistance of the gate oxide film 7 can be improved, and the reliability of the device can be improved.
なお、上記実施例では、自然酸化膜6の除去、ゲート酸
化膜7形成及びポリシリコン膜8の形成を公知のバレル
型エピタキシャル装置を用いて行う場合について説明し
たが、本発明はこれに限定されるものではなく、第3図
に示すような公知の減圧CVD装置を用いて行う場合で
あってもよい。In the above embodiment, the case where the removal of the natural oxide film 6, the formation of the gate oxide film 7, and the formation of the polysilicon film 8 are performed using a known barrel type epitaxial device has been described, but the present invention is not limited to this. Alternatively, a known low pressure CVD apparatus as shown in FIG. 3 may be used.
〔発明の効果]
本発明によれば、良質な膜質のゲート酸化膜を形成する
ことができ、かつゲート酸化膜とゲート電極形成用のポ
リシリコン膜間ぺの異物のパーティクル付着を十分抑え
ることができ、ゲート酸化膜の耐圧性を向上させること
ができ、素子の信頼性を向上させることができるという
効果がある。[Effects of the Invention] According to the present invention, it is possible to form a gate oxide film of good quality, and to sufficiently suppress the adhesion of foreign particles between the gate oxide film and the polysilicon film for forming the gate electrode. This has the effect of improving the voltage resistance of the gate oxide film and improving the reliability of the device.
第1図及び第2図は本発明に係る半導体装置の製造方法
の一実施例を説明する図であり、第1図は一実施例の製
造方法を説明する図、第2図は一実施例の製造装置を示
す概略図、第3図は他の実施例の製造装置を示す概略図
、第4図は従来例の製造方法を説明する図である。
1・・・・・・シリコン基板、
6・・・・・・自然酸化膜、
7・・・・・・ゲート酸化膜、
8・・・・・・ポリシリコン膜、
17・・・・・・チャンバー
1:シリコン基板
6:自然酸化膜
一実施例の製造方法を説明する図
第1図
一実施例の製造方法を説明する図
第1図
一実施例の製造方法を説明する図
第1図
GAS
↓
排気
17:チャンパー
一実施例の製造装置を示す概略図
他の実施例の製造装置を示す概略同
第
図1 and 2 are diagrams for explaining one embodiment of the method for manufacturing a semiconductor device according to the present invention, FIG. 1 is a diagram for explaining the method for manufacturing one embodiment, and FIG. 2 is a diagram for explaining one embodiment. FIG. 3 is a schematic diagram showing a manufacturing device of another embodiment, and FIG. 4 is a diagram illustrating a conventional manufacturing method. 1...Silicon substrate, 6...Natural oxide film, 7...Gate oxide film, 8...Polysilicon film, 17... Chamber 1: Silicon substrate 6: Natural oxide film Fig. 1 A diagram explaining the manufacturing method of one embodiment Fig. 1 A diagram explaining the manufacturing method of one embodiment Fig. 1 A diagram explaining the manufacturing method of one embodiment ↓ Exhaust 17: Champer Schematic diagram showing the manufacturing equipment of one embodiment Schematic diagram showing the manufacturing equipment of other embodiments
Claims (2)
(7)を形成し、次いで、該シリコン酸化膜(7)を形
成した装置と同一装置のチャンバー(17)内で該シリ
コン酸化膜(7)上に化学気相成長法によりポリシリコ
ン膜(8)を形成する工程を含むことを特徴とする半導
体装置の製造方法。(1) The silicon substrate (1) is thermally oxidized to form a silicon oxide film (7), and then the silicon oxide film (7) is formed in a chamber (17) of the same device as that in which the silicon oxide film (7) was formed. (7) A method for manufacturing a semiconductor device, comprising the step of forming a polysilicon film (8) thereon by chemical vapor deposition.
置の前記チャンバー(17)内で、かつ還元ガス雰囲気
またはエッチングガス雰囲気中で前記シリコン基板(1
)を熱処理することにより自然酸化膜(6)を除去する
工程を含むことを特徴とする請求項1記載の半導体装置
の製造方法。(2) Before forming the silicon oxide film (7), the silicon substrate (1) is placed in the chamber (17) of the apparatus and in a reducing gas atmosphere or an etching gas atmosphere.
2. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of removing the natural oxide film (6) by heat treating the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6512790A JPH03266434A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6512790A JPH03266434A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03266434A true JPH03266434A (en) | 1991-11-27 |
Family
ID=13277899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6512790A Pending JPH03266434A (en) | 1990-03-15 | 1990-03-15 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03266434A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5538917A (en) * | 1993-10-07 | 1996-07-23 | Nec Corporation | Fabrication method of semiconductor integrated circuit device |
JP2000357659A (en) * | 1999-06-14 | 2000-12-26 | Nec Corp | Manufacture of semiconductor device |
US8317921B2 (en) | 1998-01-09 | 2012-11-27 | Asm America, Inc. | In situ growth of oxide and silicon layers |
-
1990
- 1990-03-15 JP JP6512790A patent/JPH03266434A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5538917A (en) * | 1993-10-07 | 1996-07-23 | Nec Corporation | Fabrication method of semiconductor integrated circuit device |
US8317921B2 (en) | 1998-01-09 | 2012-11-27 | Asm America, Inc. | In situ growth of oxide and silicon layers |
JP2000357659A (en) * | 1999-06-14 | 2000-12-26 | Nec Corp | Manufacture of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002314076A (en) | Method of forming metal gate | |
US5637528A (en) | Semiconductor device manufacturing method including dry oxidation | |
JPH0629311A (en) | Manufacture of semiconductor device | |
JPH07176627A (en) | Fabrication of semiconductor device | |
JP3143670B2 (en) | Oxide thin film forming method | |
JPH03266434A (en) | Manufacture of semiconductor device | |
JPH10270434A (en) | Semiconductor wafer cleaning method for oxide film forming method | |
JP2000216241A (en) | Manufacture of semiconductor device | |
JP3959203B2 (en) | Manufacturing method of semiconductor device | |
JP2001068670A (en) | Fabrication of semiconductor device | |
JP2739593B2 (en) | Semiconductor device manufacturing method | |
JPH07245268A (en) | Thin-film forming method | |
JPH04113621A (en) | Apparatus for formation and treatment of film | |
JP2006319137A (en) | Semiconductor device and its manufacturing method | |
JP3686163B2 (en) | Manufacturing method of semiconductor integrated circuit device and manufacturing apparatus thereof | |
JP3156680B2 (en) | Method for manufacturing semiconductor device | |
JPH04332130A (en) | Manufacture of semiconductor element | |
JP3038898B2 (en) | Method for manufacturing thin film semiconductor device | |
JPS62104078A (en) | Manufacture of semiconductor integrated circuit device | |
KR100445058B1 (en) | Method for forming gate oxide in semiconductor device | |
JP2002184774A (en) | Method of forming silicon oxide film and semiconductor wafer, method of manufacturing wafer for mos device and wafer for mos device | |
JPH05335337A (en) | Manufacture of thin-film transistor | |
TW410380B (en) | Method of forming the gate oxide | |
JPH02181918A (en) | Manufacture of semiconductor device | |
JPH01289271A (en) | Manufacture of semiconductor device |