JPH0278315A - Inter-stage dual tuning circuit - Google Patents

Inter-stage dual tuning circuit

Info

Publication number
JPH0278315A
JPH0278315A JP22863188A JP22863188A JPH0278315A JP H0278315 A JPH0278315 A JP H0278315A JP 22863188 A JP22863188 A JP 22863188A JP 22863188 A JP22863188 A JP 22863188A JP H0278315 A JPH0278315 A JP H0278315A
Authority
JP
Japan
Prior art keywords
circuit
coil
tuning circuit
tuning
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22863188A
Other languages
Japanese (ja)
Inventor
Kaoru Ideno
馨 井手野
Hiroshi Hatashita
畑下 博
Toshio Nagashima
敏夫 長嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22863188A priority Critical patent/JPH0278315A/en
Publication of JPH0278315A publication Critical patent/JPH0278315A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters And Equalizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

PURPOSE:To reduce the deviation of the band width at a full tuning frequency band and the loss characteristic by splitting a secondary tuning coil of inter- stage dual tuning circuit of a tuner receiving a television signal, and connecting a tap of the splited point to an input terminal of a mixer circuit. CONSTITUTION:The primary tuning circuit consists of a coil 8 and a varactor diode 11 and the secondary tuning circuit consist of a series inductance comprising the coils 9, 10 and a varactor diode 12 and each tuning circuit forms a resonance circuit in an inter-stage dual tuning circuit 4. Moreover, the coils 8, 9 are coupled inductively to form a dual tuning circuit. Furthermore, a tap of the intermediate point of the coils 9, 10 in the inter-stage dual tuning circuit 4 is connected to an input terminal of a mixer circuit and the dual tuning circuit with less loss over the range of the change in the tuning frequency and less band width deviation is constituted.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジョン信号を受信するチューナの段間複
同調回路の構成に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to the configuration of an interstage double-tuned circuit for a tuner that receives television signals.

〔従来の技術〕[Conventional technology]

従来のテレビジョンチューナ等の段間複同調回路は、特
公昭59−12205号第3図に示すようにミクサと段
間複同調回路の2次側同調回路の結合を固定容量で結合
させていた。
In conventional interstage double-tuned circuits such as television tuners, the mixer and the secondary side tuning circuit of the interstage double-tuned circuit are coupled using a fixed capacitor, as shown in Figure 3 of Japanese Patent Publication No. 59-12205. .

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記従来技術は、入力インピーダンスの高いミクサ回路
と段間複同調回路を小容量の固定容量で結合させる場合
には問題はない。しかし、ミクサとしては、FETをゲ
ート接地としてソース端子にRF倍信号入力するものや
、トランジスタをベース接地としてエミッタ端子にRF
倍信号入力するものが3次歪等の歪性能に優れており、
これらミクサの入力インピーダンスは数+Ωから数百Ω
と低い。そこで段間複同調回路の2次側の共振回路のQ
を高くするため、固定容量で段間複同調回路とミクサ回
路を結合する必要があるが、固定容量の結合では、同調
周波数変化範囲の低域同調周波数で結合度が弱くなり、
必要以上に2次側の共振回路のQが高くなるため、帯域
幅が狭くなり、損失が増し、全同調周波数帯域で、帯域
幅偏差や損失特性の偏差を生じるという問題があった。
The above-mentioned conventional technology has no problem when a mixer circuit with high input impedance and an interstage double-tuned circuit are coupled with a small fixed capacitance. However, some mixers have a FET with the gate grounded and input the RF multiplied signal into the source terminal, while others have a transistor with the base grounded and input the RF multiplied signal into the emitter terminal.
The one that inputs the doubled signal has excellent distortion performance such as third-order distortion.
The input impedance of these mixers ranges from a few + ohms to several hundred ohms.
and low. Therefore, the Q of the secondary side resonant circuit of the interstage double-tuned circuit is
In order to increase
Since the Q of the secondary-side resonant circuit becomes higher than necessary, the bandwidth becomes narrower, the loss increases, and there is a problem that a deviation in the bandwidth or loss characteristics occurs in the entire tuning frequency band.

本発明の目的は、段間複同調回路と入力インピーダン、
スの低いミクサ回路を接続する場合に、ミクサ回路の等
価負荷抵抗を1周波数によらずに、はぼ一定の値に高め
、全同調周波数帯域で、帯域幅偏差や損失特性の偏差を
少なくすることにある。
The object of the present invention is to provide an interstage double-tuned circuit, an input impedance,
When connecting a mixer circuit with low resistance, increase the equivalent load resistance of the mixer circuit to a nearly constant value regardless of one frequency, and reduce the bandwidth deviation and loss characteristic deviation in the entire tuning frequency band. There is a particular thing.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的は、段間複同調回路の2次側同調コイルを分割
し、その分割点からタップを取って、ミクサ回路の入力
端に接続することにより、達成される。
The above object is achieved by dividing the secondary side tuned coil of the interstage double-tuned circuit, taking a tap from the dividing point, and connecting it to the input end of the mixer circuit.

〔作用〕[Effect]

段間複同調回路の2次側同調コイルを分割することによ
って得られた。2つのコイルは、ステップアップ回路の
ように動作する。それによって、前記段間複同調回路と
接続された低入力インピーダンスのミクサ回路の等価負
荷抵抗は、周波数によらずに、はぼ一定の値に高められ
、全同調周波数帯域での、帯域幅偏差や損失特性の偏差
が少なくなる。
This was obtained by dividing the secondary tuning coil of the interstage double-tuned circuit. The two coils operate like a step-up circuit. As a result, the equivalent load resistance of the low input impedance mixer circuit connected to the interstage double-tuned circuit is increased to a nearly constant value regardless of the frequency, and the bandwidth deviation in the entire tuning frequency band is increased. and deviations in loss characteristics are reduced.

〔実施例〕〔Example〕

以下、本発明の第1の実施例を図面により説明する。第
1図は、本発明の一実施例の回路図で。
A first embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram of one embodiment of the present invention.

1は入力端子、2は高周波増幅回路であり、増幅された
信号は、結合コンデンサ3を介して、点線で囲まれた部
分に示される段間複同調回路4に入力される。段間複同
調回路4からの出力信号は。
1 is an input terminal, 2 is a high-frequency amplification circuit, and the amplified signal is inputted via a coupling capacitor 3 to an interstage double-tuned circuit 4 shown in a portion surrounded by a dotted line. The output signal from the interstage double tuning circuit 4 is as follows.

結合コンデンサ5を介して、ミクサ回路6に入力され、
端子7より導出される。段間複同調回路4は、1次側の
同調回路がコイル8と可変容量ダイオード11で構成さ
れ、2次側の同調回路がコイル9とコイル10の直列イ
ンダクタンスと可変容量ダイオード12で構成され、そ
れぞれ共振回路を形成している。さらに、コイル8とコ
イル9は誘導結合して複同調回路を構成している。また
、13.14はバイアス抵抗、15はバイパスコンデン
サ、16は同調電圧印加端子である。段間複同調回路4
は、第1図に示すように、コイル9とコイル10の中間
点からタップを取って、ミクサ回路の入力端子に接続さ
れている。いま、ミクサ回路は、ミクサの3次歪特性等
を考慮して、FETのゲートを接地し、ソースからRF
倍信号入力する回路構成、または、トランジスタのベー
スを接地し、エミッタからRF倍信号入力する回路構成
となっているため、入力インピーダンスが数+Ωから数
百Ω程度と低い。また、コイル9とコイル10によるL
ステップアップ回路によって。
is input to the mixer circuit 6 via the coupling capacitor 5,
Derived from terminal 7. In the interstage double-tuned circuit 4, a primary side tuning circuit is composed of a coil 8 and a variable capacitance diode 11, a secondary side tuning circuit is composed of a series inductance of a coil 9 and a coil 10, and a variable capacitance diode 12, Each forms a resonant circuit. Further, the coil 8 and the coil 9 are inductively coupled to form a double tuned circuit. Further, 13 and 14 are bias resistors, 15 is a bypass capacitor, and 16 is a tuning voltage application terminal. Interstage double tuning circuit 4
As shown in FIG. 1, a tap is taken from the midpoint between the coils 9 and 10, and the tap is connected to the input terminal of the mixer circuit. Currently, in mixer circuits, the gate of the FET is grounded, taking into consideration the third-order distortion characteristics of the mixer, and the RF
Since the circuit configuration is such that the multiplied signal is input, or the base of the transistor is grounded and the RF multiplied signal is inputted from the emitter, the input impedance is low, ranging from several +Ω to several hundred Ω. Also, L due to coil 9 and coil 10
by step-up circuit.

ミクサの等個入力負荷抵抗をRLとすると、2次LL、
L2はそれぞれコイル10、コイル9のインダクタンス
である。インピーダンスの低いミクサ回路に、Lステッ
プアップ回路を接続する回路構成は、従来、小容量で可
変容量ダイオード12のカソードと接続したような回路
構成に比べ、低い周波数での結合度が等価的に増し、低
い同調周波数での帯域幅が確保でき、しかも損失が少な
いという利点をもっている。これにより、同調周波数変
化範囲全般にわたって、損失が少なく、帯域幅偏差の少
ない複同調回路が構成できる。
If the equal input load resistance of the mixer is RL, then the second order LL,
L2 is the inductance of the coil 10 and the coil 9, respectively. The circuit configuration in which the L step-up circuit is connected to the low-impedance mixer circuit equivalently increases the degree of coupling at low frequencies compared to the conventional circuit configuration in which the L step-up circuit is connected to the cathode of the variable capacitance diode 12 with a small capacitance. , it has the advantage of securing a bandwidth at a low tuning frequency and having little loss. This makes it possible to construct a double-tuned circuit with less loss and less bandwidth deviation over the entire tuning frequency change range.

第2図は、本発明の第2の実施例で、第1図の同調イン
ダクタンス8,9に直列に可変容量ダイオード17.1
8をそれぞれ挿入した構成となっている。この回路は、
並列の可変容量ダイオード11.12の容量を変化させ
ると同時に、直列の可変容量ダイオード17.18の容
量も変化させ、等価的に並列インダクタンス8,9をも
変化させ、より広帯域変化範囲をもつ複同調回路を構成
している。この回路のしステップアップの動作は第1図
の回路と同様である。第1図に示すような並列同調回路
構成では、ステップアップ用コイル10の値を小さく選
択せざるを得ない場合があり、この場合実装特性で、基
板などの浮遊インダクタンスにより、ミクサとの結合特
性が変化してしまう場合があった。しかし、第2図に示
すような回路構成をとることにより、ステップアップ用
コイル10の値を大きく選定でき、結合度のバラツキを
より小さくすることが可能である。
FIG. 2 shows a second embodiment of the invention, in which a variable capacitance diode 17.1 is connected in series with the tuning inductances 8, 9 of FIG.
It has a configuration in which 8 are inserted respectively. This circuit is
At the same time as changing the capacitance of the parallel variable capacitance diodes 11 and 12, the capacitance of the series variable capacitance diodes 17 and 18 is also changed, equivalently changing the parallel inductances 8 and 9 as well. It constitutes a tuned circuit. The step-up operation of this circuit is similar to that of the circuit of FIG. In the parallel tuned circuit configuration shown in Fig. 1, there are cases where the value of the step-up coil 10 must be selected to be small. There were cases where the change occurred. However, by adopting a circuit configuration as shown in FIG. 2, it is possible to select a large value for the step-up coil 10, and it is possible to further reduce variations in the degree of coupling.

第3図は1本発明の第3の実施例で、第2図の回路でバ
ンド切換回路を付加した回路図である。
FIG. 3 shows a third embodiment of the present invention, and is a circuit diagram in which a band switching circuit is added to the circuit of FIG. 2.

第3図において、段間複同調回路4は、1次側の同調回
路がコイル8,19と可変容量ダイオード11.17で
構成され、2次側の同調回路がコイル9,10,20.
21と可変容量ダイオード12.18で構成され、それ
ぞれ共振回路を形成している。さらに、コイル8とコイ
ル9、コイル19とコイル20は誘導結合して複同調回
路を構成している。22.23は高周波スイッチングダ
イオードで、共振回路のインダクタンス値をVHFロー
バンド受信時とVHFハイバンド受信時で切り換えるも
のである。また、24,25,26゜27.28.29
はバイアス抵抗、30,31゜32.33はバイパスコ
ンデンサ、34.35はバンド切換電圧印加端子である
。第3図に示す段間複同調回路4をVHFチューナに用
いた時の動作を説明する。VHFローバンド受信時は、
バンド切換電圧印加端子35に正の電圧が印加され。
In FIG. 3, in the interstage double-tuned circuit 4, the primary side tuning circuit is composed of coils 8, 19 and variable capacitance diodes 11, 17, and the secondary side tuning circuit is composed of coils 9, 10, 20, .
21 and variable capacitance diodes 12 and 18, each forming a resonant circuit. Further, the coil 8 and the coil 9, and the coil 19 and the coil 20 are inductively coupled to form a double tuned circuit. 22 and 23 are high frequency switching diodes that switch the inductance value of the resonant circuit between when receiving VHF low band and when receiving VHF high band. Also, 24, 25, 26° 27.28.29
30, 31°, 32.33 are bypass capacitors, and 34.35 are band switching voltage application terminals. The operation when the interstage double tuning circuit 4 shown in FIG. 3 is used in a VHF tuner will be explained. When receiving VHF low band,
A positive voltage is applied to the band switching voltage application terminal 35.

バイアス抵抗28を経てダイオード22.23に逆方向
電圧が印加され、ダイオード22.23を阻止状態にす
る。これにより主同調コイルは、コイル8とコイル19
、コイル9とコイル10とコイル20とコイル21のそ
れぞれ直列インダクタンスとなり、VHFローバンドの
受信が可能となる。また、VHFハイバンド受信時は、
バンド切換電圧印加端子34に正の電圧が印加され、バ
イアス抵抗26.27を経てダイオード22.23に電
流が流れ、ダイオード22.23は導通状態となる。こ
れにより、コイル8とコイル19の接続点は高周波的に
接地され、コイル9とコンデンサ31の接続点とコイル
2oとコイル21の接続点が高周波的に短絡される。こ
の時の主同調コイルは、コイル8.コイル9とコイル2
1のそれぞれ直列インダクタンスとなり、VHFハイバ
ンドの受信が可能となる。第3図に示す回路は、第2図
に示す回路にスイッチングダイオード22゜23を付加
した回路で、このスイッチングダイオードの0N−OF
Fにより、共振回路のインダクタンスを変化させ、より
広帯域変化範囲をもつ複同調回路を構成している。第3
図に示す回路のVHFローバンド受信時のLステップア
ップは、コイル9とコイル10、コイル20とコイル2
1のそれぞれ直列インダクタンスで決まり、第1図に示
す回路と同様の効果があり、第2図に示す回路よりも、
ステップアップ用コイル10.20の値をより広範囲で
選定でき、結合度のバラツキをより小さくすることが可
能である。VHFハイバンド受信時の高周波等価回路図
を第4図に示す。第4図において、Lステップアップ動
作は、コイル9とコイル21で決まり、第1図に示す回
路と同様の効果がある。このとき、等価的に、ミクサ回
路6の負荷にコイル1oとコイル20の並列インダクタ
ンスとしてコイル36が接続されるが、これは、ステッ
プアップ比を変えずに、段間複同調回路4への浮遊容量
の影響を軽減できる効果がある。
A reverse voltage is applied to diode 22.23 via bias resistor 28, placing diode 22.23 in a blocking state. As a result, the main tuning coils are coil 8 and coil 19.
, the coil 9, the coil 10, the coil 20, and the coil 21 become series inductances, respectively, and VHF low band reception becomes possible. Also, when receiving VHF high band,
A positive voltage is applied to the band switching voltage application terminal 34, current flows through the diode 22.23 through the bias resistor 26.27, and the diode 22.23 becomes conductive. As a result, the connection point between the coil 8 and the coil 19 is grounded at high frequency, and the connection point between the coil 9 and the capacitor 31 and the connection point between the coil 2o and the coil 21 are short-circuited at high frequency. The main tuning coil at this time is coil 8. Coil 9 and Coil 2
Each has a series inductance of 1, making it possible to receive VHF high band. The circuit shown in Fig. 3 is a circuit in which a switching diode 22°23 is added to the circuit shown in Fig. 2.
F changes the inductance of the resonant circuit, forming a double-tuned circuit with a wider variation range. Third
The L step-up during VHF low band reception of the circuit shown in the figure is coil 9 and coil 10, coil 20 and coil 2.
1, respectively, and has the same effect as the circuit shown in Fig. 1, but more than the circuit shown in Fig. 2.
It is possible to select the value of the step-up coil 10.20 over a wider range, and it is possible to further reduce variations in the degree of coupling. FIG. 4 shows a high frequency equivalent circuit diagram during VHF high band reception. In FIG. 4, the L step-up operation is determined by coil 9 and coil 21, and has the same effect as the circuit shown in FIG. 1. At this time, the coil 36 is equivalently connected to the load of the mixer circuit 6 as a parallel inductance of the coil 1o and the coil 20. This has the effect of reducing the impact of capacity.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ゲート接地FETのソース入力、ある
いは、ベース接地トランジスタのエミッタ入力などの低
入力インピーダンスのミクサと段間複同調回路との結合
を、同調回路の2次側インダクタを分割して、Lステッ
プアップ構成とすることにより、同調周波数変化範囲で
の帯域幅偏差や損失特性の偏差を少なくできる効果があ
る。
According to the present invention, coupling between a low input impedance mixer such as a source input of a common-gate FET or an emitter input of a common-base transistor and an interstage double-tuned circuit is achieved by dividing the secondary inductor of the tuned circuit. , L step-up configuration has the effect of reducing bandwidth deviation and loss characteristic deviation in the tuning frequency change range.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例の回路図、第2図は本発
明の第2の実施例の回路図、第3図は本発明の第3の実
施例の回路図、第4図は第3図のVHFハイバンド受信
時の高周波等価回路図である。 2・・・高周波増幅回路、6・・・ミクサ回路、22゜
23・・・高周波スイッチングダイオード。 第 1 図 纂 2 V 名 3 Z 集 4− 回
1 is a circuit diagram of a first embodiment of the present invention, FIG. 2 is a circuit diagram of a second embodiment of the present invention, FIG. 3 is a circuit diagram of a third embodiment of the present invention, and FIG. The figure is a high frequency equivalent circuit diagram at the time of VHF high band reception in FIG. 3. 2...High frequency amplifier circuit, 6...Mixer circuit, 22°23...High frequency switching diode. 1st collection 2 V name 3 Z collection 4- times

Claims (1)

【特許請求の範囲】[Claims] 1.高周波増幅回路の出力と結合され、第1の可変容量
ダイオードと第1の誘導性インピーダンスよりなる1次
側同調回路と、第2の可変容量ダイオードと第2の誘導
性インピーダンスと第3の誘導性インピーダンス回路の
直列接続からなる2次側同調回路とを前記第1の誘導性
インピーダンスと第2の誘導性インピーダンスを誘導結
合させるとともに、第2,第3の誘導性インピーダンス
の接続点とミクサ回路を結合させたことを特徴とする段
間複同調回路。
1. a primary side tuning circuit coupled to the output of the high frequency amplifier circuit and comprising a first variable capacitance diode and a first inductive impedance; a second variable capacitance diode, a second inductive impedance and a third inductive impedance; The first inductive impedance and the second inductive impedance are inductively coupled to a secondary side tuned circuit consisting of a series connection of impedance circuits, and the connection point of the second and third inductive impedances is connected to the mixer circuit. An interstage double-tuned circuit characterized by being coupled.
JP22863188A 1988-09-14 1988-09-14 Inter-stage dual tuning circuit Pending JPH0278315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22863188A JPH0278315A (en) 1988-09-14 1988-09-14 Inter-stage dual tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22863188A JPH0278315A (en) 1988-09-14 1988-09-14 Inter-stage dual tuning circuit

Publications (1)

Publication Number Publication Date
JPH0278315A true JPH0278315A (en) 1990-03-19

Family

ID=16879368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22863188A Pending JPH0278315A (en) 1988-09-14 1988-09-14 Inter-stage dual tuning circuit

Country Status (1)

Country Link
JP (1) JPH0278315A (en)

Similar Documents

Publication Publication Date Title
US4247953A (en) Tunable high-frequency input circuit
US3727140A (en) A uhf and vhf tuner for television
US5499056A (en) Bandswitchable double tuned RF circuit with balanced secondary
US3391347A (en) Resonant circuits with switchable capacitive tuning diodes
US4835608A (en) Image trap filter circuit
US7106149B2 (en) Switchable tuneable bandpass filter with optimized frequency response
JPS61205016A (en) Tuner switching circuit layout for switching several frequency ranges
US5619283A (en) Double tuned RF circuit with balanced secondary
US5574413A (en) Tunable filter having a capacitive circuit connected to ground
US4684833A (en) Mixer stage
US4646360A (en) Constant bandwidth RF filter with improved low frequency attenuation
JPH0278315A (en) Inter-stage dual tuning circuit
US6734761B2 (en) Radio-frequency input stage
KR100406353B1 (en) Switching circuit for input tuning in television tuner
JPS6228099Y2 (en)
JPH066619Y2 (en) Input tuning circuit
JPH0724827Y2 (en) UHF tuner mixing circuit
KR910001371B1 (en) Multi-band oscillator circuit
JPS607853B2 (en) input tuning circuit
JPS6216575B2 (en)
Havill et al. Multistage Amplifiers
JPH07123231B2 (en) Multi-band tuner interstage tuning circuit
JPH0611646Y2 (en) Tuner tuning circuit
KR960009968B1 (en) Tuner using a multistage tuning circuit
JPH0129322B2 (en)