JPH0263142A - Molded package and its manufacture - Google Patents

Molded package and its manufacture

Info

Publication number
JPH0263142A
JPH0263142A JP21417688A JP21417688A JPH0263142A JP H0263142 A JPH0263142 A JP H0263142A JP 21417688 A JP21417688 A JP 21417688A JP 21417688 A JP21417688 A JP 21417688A JP H0263142 A JPH0263142 A JP H0263142A
Authority
JP
Japan
Prior art keywords
lead frame
resin
package
reduced
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21417688A
Other languages
Japanese (ja)
Inventor
Eiji Nishimori
英二 西森
Katsuyoshi Otsu
大津 勝吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21417688A priority Critical patent/JPH0263142A/en
Publication of JPH0263142A publication Critical patent/JPH0263142A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce a thermal resistance and a stress during an assembly operation by a method wherein a molding resin is formed only on the top surface and the side of a lead frame and the rear surface of the lead frame is exposed. CONSTITUTION:A molding resin 12 is formed only on the top surface and the side of a lead frame 11; the rear surface of the lead frame 11 is exposed. That is to say, since the bottom of the package and pins are flat, it is not required to bend the pins. In addition, since a sealing process by sandwiching the lead frame 11 from the upper and lower parts as in a conventional method is not adopted, a transfer molding operation is not adopted; this package can be formed by dropping the molding resin 12; a stress during an assembly operation is reduced; as a result, a stress which is exerted on an IC chip can be reduced. In addition, since the lead frame 11 is of an exposed shape, a thermal resistance can be reduced sharply by a heat-dissipating measure on the substrate side.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、モールド・パフケージおよびその製造方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a molded puff cage and a method for manufacturing the same.

3、発明の詳細な説明 〔概要〕 モールド・パッケージおよびその製造方法ならびにそれ
に使用するリードフレームに関し。
3. Detailed Description of the Invention [Summary] Concerning a molded package, its manufacturing method, and a lead frame used therein.

熱抵抗を軽減し、アセンブリ時の応力を低減し。Reduces thermal resistance and reduces stress during assembly.

〔従来の技術〕[Conventional technology]

ICやLSIなどのパッケージに、プラスチック・パッ
ケージあるいはモールド・パッケージが用いられている
Plastic packages or molded packages are used for packages such as ICs and LSIs.

第4図に従来用いられていたモールド・パフケ−ジの例
を示す、このパッケージは、5op(S+mall 0
utline Package)またはフラット・パッ
ケージと呼ばれている。
Figure 4 shows an example of a mold puff cage conventionally used.
utline package) or flat package.

以下、第4図に示す従来のsopの製造方法を説明する
Hereinafter, a method of manufacturing the conventional SOP shown in FIG. 4 will be explained.

まず、リードフレームのステージの上にICチップを載
置し、ワイヤボンディングを施した後。
First, an IC chip is placed on the lead frame stage and wire bonding is performed.

エポキシ樹脂などの高分子樹脂を用いてトランスファ成
形により封止し、モールド・パッケージを仕上げる0次
いで、リードフレームを所定の個所で切断し、リード部
を折り曲げて成形する。
The lead frame is sealed by transfer molding using a polymer resin such as epoxy resin to finish the mold package.Next, the lead frame is cut at predetermined locations, and the lead portions are bent and molded.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来のモールド・パッケージは、その製造工程において
、樹脂でモールドを形成する際やリードフレームの足切
りや足曲げの際に、ICチップにストレスがかかり、I
Cの特性が微妙な影響を受ける。という問題が生じてい
た。
In the manufacturing process of conventional molded packages, stress is applied to the IC chip when forming the mold with resin or cutting or bending the legs of the lead frame.
The characteristics of C are subtly affected. A problem arose.

また、樹脂の熱抵抗が高いためにtCの高速化。In addition, the high thermal resistance of the resin allows for faster tC.

高集積化とともに消費電力が大きくなり1発熱による温
度上昇がICの特性に影響を与える。という問題も生じ
ていた。
With higher integration, power consumption increases, and the temperature rise due to heat generation affects the characteristics of the IC. There was also a problem.

本発明は、上記の問題点を解決し、熱抵抗を軽減し、ア
センブリ時の応力を低減し、モールド工程を簡略化する
とともに高密度実装を実現したモールド・パフケージお
よびその製造方法を提供することを目的とする。
The present invention solves the above-mentioned problems, reduces thermal resistance, reduces stress during assembly, simplifies the molding process, and provides a mold/puff cage that achieves high-density packaging and a method for manufacturing the same. With the goal.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するために1本発明に係るモールド・パ
ッケージは、リードフレームの上面および側面にのみモ
ールド樹脂を形成し、リードフレームの下面を露出させ
るように構成する。
In order to achieve the above object, a molded package according to the present invention is configured such that molding resin is formed only on the upper surface and side surfaces of the lead frame, and the lower surface of the lead frame is exposed.

本発明に係るモールド・パッケージの製造方法は1本発
明のモールド・パッケージのモールド樹脂形成を樹脂の
滴下により行うように構成する。
A method for manufacturing a molded package according to the present invention is configured such that mold resin formation for the molded package according to the present invention is performed by dropping resin.

〔作用〕[Effect]

本発明に係るモールド・パッケージは、リードフレーム
の上面および側面にのみモールド樹脂が形成されており
、リードフレームの下面は露出している。すなわち、パ
ッケージの底面とピンが平坦であるので1足曲げの必要
がない、また、従来のように、リードフレームを上下か
ら挟み込んで封止する。という工程を採らないために、
トランスファ成形を採らず、モールド樹脂の滴下による
形成が可能となるので、アセンブリ時の応力が少なくな
り、その結果、ICチップが受けるストレスを軽減する
ことができる。
In the molded package according to the present invention, molding resin is formed only on the upper surface and side surfaces of the lead frame, and the lower surface of the lead frame is exposed. That is, since the bottom surface of the package and the pins are flat, there is no need to bend one leg, and the lead frame is sandwiched and sealed from above and below, as in the conventional case. In order not to take the process of
Since it is possible to form the IC chip by dropping mold resin without using transfer molding, the stress during assembly is reduced, and as a result, the stress applied to the IC chip can be reduced.

熱抵抗に関しては、リードフレームが露出した形状なの
で、基板側の放熱対策により飛躍的に改善することがで
きる。
As for thermal resistance, since the lead frame is exposed, it can be dramatically improved by taking heat dissipation measures on the board side.

〔実施例〕〔Example〕

第1図は、第1の発明に係るSOP形パフケージの例を
示す図である。
FIG. 1 is a diagram showing an example of an SOP type puff cage according to the first invention.

第1図において、11はピン(リードフレーム)、12
はモールド樹脂である。
In Fig. 1, 11 is a pin (lead frame), 12 is a pin (lead frame),
is mold resin.

第1図に示すように1本発明に係るsop形パッケージ
は、モールド樹脂12がリードフレーム11の上面およ
び側面にのみ形成されており、リードフレーム11の下
面は露出している。また。
As shown in FIG. 1, in the sop type package according to the present invention, mold resin 12 is formed only on the top and side surfaces of lead frame 11, and the bottom surface of lead frame 11 is exposed. Also.

ピン11は平坦に形成されている。The pin 11 is formed flat.

第2図は0本発明に係るSOP形パッケージの変形例を
示す図である。
FIG. 2 is a diagram showing a modification of the SOP type package according to the present invention.

第2図において、21はピン(リードフレーム)、22
はモールド樹脂、23はネジ止め部材または放熱板であ
る。
In Figure 2, 21 is a pin (lead frame), 22
23 is a molding resin, and 23 is a screw fixing member or a heat sink.

第2図に示すSOP形パッケージは、第1図に示すSO
P形パッケージのICチップを載置するためのステージ
を延長してネジ止め部材または放熱板23を設けたもの
である。ネジ止め部材23により、プリント基板にネジ
止めしてプリント基板のパターンにより放熱効果を高め
ることができる。また、放熱板23により、放熱特性を
向上させることができる。
The SOP type package shown in Figure 2 is the SO type package shown in Figure 1.
This is an extension of the stage on which the IC chip of the P-type package is placed, and is provided with a screw fixing member or a heat sink 23. The screw fixing member 23 can be screwed to a printed circuit board to enhance the heat dissipation effect depending on the pattern of the printed circuit board. Furthermore, the heat sink 23 can improve heat dissipation characteristics.

第3図は1本発明に係るsop形パッケージの断面図で
ある。
FIG. 3 is a sectional view of a sop type package according to the present invention.

第3図において、31はリードフレーム、32はステー
ジ、33はピン、34はICチップ、35はモールド樹
脂である。
In FIG. 3, 31 is a lead frame, 32 is a stage, 33 is a pin, 34 is an IC chip, and 35 is a mold resin.

第1図および第2図に示したSoP形パッケージはリー
ドフレームの断面が平坦な場合、モールド樹脂との密着
性により機械的強度が低くなることが考えられる。この
点を改善し、リードフレームの断面形状を逆台形に加工
したものが、第3図に示すSOP形パフケージである。
If the lead frame of the SoP type package shown in FIGS. 1 and 2 has a flat cross section, the mechanical strength may be reduced due to the adhesion with the molding resin. The SOP type puff cage shown in FIG. 3 is an improvement on this point in which the cross-sectional shape of the lead frame is processed into an inverted trapezoid.

第3図に示すように、リードフレーム3Iの断面形状を
逆台形に加工すると、モールド樹脂35との密着性が向
上するので、i械的強度が大きくなる。
As shown in FIG. 3, when the cross-sectional shape of the lead frame 3I is processed into an inverted trapezoid, the adhesion with the molding resin 35 is improved, so that the mechanical strength is increased.

第1図〜第3図には、ピンが2方向に出ているSOP形
パフケージを示したが0本発明は、  QFPのように
ピンが4方向に出ているパフケージに適用することもで
きる。
Although FIGS. 1 to 3 show an SOP type puff cage in which pins protrude in two directions, the present invention can also be applied to a puff cage in which pins protrude in four directions, such as a QFP.

第1図〜第3図に示したSOP形パッケージはリードフ
レームの上面のみにモールド樹脂を形成すればよいから
、モールド樹脂を形成する方法としては、エポキシ樹脂
などの高分子樹脂をICチップを載置したリードフレー
ム上に滴下することにより行うことができる。したがっ
て、モールド形成工程が簡略化される。
In the SOP type package shown in Figures 1 to 3, molding resin only needs to be formed on the top surface of the lead frame, so the method of forming molding resin is to use a polymer resin such as epoxy resin to mount the IC chip. This can be done by dropping it onto the placed lead frame. Therefore, the mold forming process is simplified.

〔発明の効果〕〔Effect of the invention〕

本発明には2次の効果がある。 The present invention has secondary effects.

■熱抵抗を軽減することができる。■Thermal resistance can be reduced.

本発明によれば、従来150°c/W程度のものが、5
0℃/W以下に低減できる。
According to the present invention, the conventional one of about 150°c/W can be
It can be reduced to 0°C/W or less.

■アセノブ9時の応力を低減することができる。■The stress at Asenobu 9 can be reduced.

本発明は、トランスファ成形を用いないので。The present invention does not use transfer molding.

封止時の応力をなくすことができる。また、リードが平
坦であるので1足曲げによる応力をなくすことができる
Stress during sealing can be eliminated. Furthermore, since the leads are flat, stress caused by bending one leg can be eliminated.

■従来のモールド・パフケージよりもコストを低減する
ことができる。
■Cost can be reduced compared to conventional mold/puff cage.

本発明によれば、樹脂モールドが半分で済むだけでなく
、工程を簡略化することができる。
According to the present invention, not only can the number of resin molds be halved, but also the process can be simplified.

■従来のモールド・パフケージに比してパッケージの厚
さが約半分となるので、ハイブリッドICなどで実装上
有利となる。
■Since the package thickness is approximately half that of conventional mold puff cages, it is advantageous for mounting hybrid ICs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るSOP形パンケージの例を示す図
。 第2図は本発明に係るSOP形パッケージの変形例を示
す図。 第3図は本発明に係るSOP形パッケージの断面図 第4図は従来のSOP形パッケージの例を示す図である
。 図中。 11.21.31ピン 12.22.35:モールド樹脂
FIG. 1 is a diagram showing an example of an SOP type pancage according to the present invention. FIG. 2 is a diagram showing a modification of the SOP type package according to the present invention. FIG. 3 is a sectional view of an SOP type package according to the present invention. FIG. 4 is a diagram showing an example of a conventional SOP type package. In the figure. 11.21.31 pin 12.22.35: mold resin

Claims (2)

【特許請求の範囲】[Claims] (1)リードフレーム(11)の上面および側面にのみ
モールド樹脂(12)を形成し、リードフレーム(11
)の下面を露出させた ことを特徴とするモールド・パッケージ。
(1) Molding resin (12) is formed only on the top and side surfaces of the lead frame (11).
) A molded package characterized by exposing the bottom surface of the package.
(2)モールド樹脂(12)形成を樹脂の滴下により行
う ことを特徴とする請求項1記載のモールド・パッケージ
の製造方法。
(2) The method for manufacturing a molded package according to claim 1, wherein the mold resin (12) is formed by dropping the resin.
JP21417688A 1988-08-29 1988-08-29 Molded package and its manufacture Pending JPH0263142A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21417688A JPH0263142A (en) 1988-08-29 1988-08-29 Molded package and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21417688A JPH0263142A (en) 1988-08-29 1988-08-29 Molded package and its manufacture

Publications (1)

Publication Number Publication Date
JPH0263142A true JPH0263142A (en) 1990-03-02

Family

ID=16651497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21417688A Pending JPH0263142A (en) 1988-08-29 1988-08-29 Molded package and its manufacture

Country Status (1)

Country Link
JP (1) JPH0263142A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432546U (en) * 1990-07-12 1992-03-17
JPH04164361A (en) * 1990-10-29 1992-06-10 Nec Corp Resin-sealed semiconductor device
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
EP0999586A2 (en) * 1998-11-05 2000-05-10 Sony Corporation Semiconductor device and method of producing same
US6175150B1 (en) 1997-04-17 2001-01-16 Nec Corporation Plastic-encapsulated semiconductor device and fabrication method thereof
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
JP2008277405A (en) * 2007-04-26 2008-11-13 Rohm Co Ltd Semiconductor module
JP2010165951A (en) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd Reactor and molded coil body
JP2021068779A (en) * 2019-10-21 2021-04-30 三菱電機株式会社 Non-isolated power module
JP2021121042A (en) * 2020-03-13 2021-08-19 ローム株式会社 Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0432546U (en) * 1990-07-12 1992-03-17
JPH04164361A (en) * 1990-10-29 1992-06-10 Nec Corp Resin-sealed semiconductor device
USRE36097E (en) * 1991-11-14 1999-02-16 Lg Semicon, Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
USRE37413E1 (en) 1991-11-14 2001-10-16 Hyundai Electronics Industries Co., Ltd. Semiconductor package for a semiconductor chip having centrally located bottom bond pads
US6175150B1 (en) 1997-04-17 2001-01-16 Nec Corporation Plastic-encapsulated semiconductor device and fabrication method thereof
EP0999586A2 (en) * 1998-11-05 2000-05-10 Sony Corporation Semiconductor device and method of producing same
EP0999586A3 (en) * 1998-11-05 2002-06-05 Sony Corporation Semiconductor device and method of producing same
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
JP2008277405A (en) * 2007-04-26 2008-11-13 Rohm Co Ltd Semiconductor module
JP2010165951A (en) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd Reactor and molded coil body
JP2021068779A (en) * 2019-10-21 2021-04-30 三菱電機株式会社 Non-isolated power module
JP2021121042A (en) * 2020-03-13 2021-08-19 ローム株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
JP3332516B2 (en) Thermally enhanced semiconductor device having exposed back surface and method of manufacturing the same
US5262927A (en) Partially-molded, PCB chip carrier package
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
US6552428B1 (en) Semiconductor package having an exposed heat spreader
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR930020649A (en) Lead frame, semiconductor integrated circuit device using same, and manufacturing method thereof
JPH0263142A (en) Molded package and its manufacture
JPH05267555A (en) Semiconductor device and its manufacture, and lead frame used for it and its manufacture
JPH07169883A (en) Base acting as heat sink in plastic package
JP2770947B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP3226244B2 (en) Resin-sealed semiconductor device
JP3655338B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH0846100A (en) Semiconductor integrated circuit device
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
JPH10112519A (en) Integrated circuit device with heat dissipation means and its manufacture
KR100321149B1 (en) chip size package
JPH02146751A (en) Semiconductor device
JPS62117351A (en) Plastic-package type semiconductor device
US6509637B1 (en) Low profile mounting of thick integrated circuit packages within low-profile circuit modules
KR0163214B1 (en) Integrated circuit package using ceramic substrate and manufacturing method thereof
JPS6169162A (en) Semiconductor device
JPH05275570A (en) Semiconductor device
JPH03250657A (en) Resin-sealed semiconductor device with both surfaces packaged
JPS6365660A (en) Semiconductor integrated circuit device
JPH01209751A (en) Lead frame