JPH0229880A - Separation of video rate area - Google Patents

Separation of video rate area

Info

Publication number
JPH0229880A
JPH0229880A JP63180971A JP18097188A JPH0229880A JP H0229880 A JPH0229880 A JP H0229880A JP 63180971 A JP63180971 A JP 63180971A JP 18097188 A JP18097188 A JP 18097188A JP H0229880 A JPH0229880 A JP H0229880A
Authority
JP
Japan
Prior art keywords
provisional
labeling
window
pixel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63180971A
Other languages
Japanese (ja)
Inventor
Noboru Ozaki
暢 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63180971A priority Critical patent/JPH0229880A/en
Publication of JPH0229880A publication Critical patent/JPH0229880A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Analysis (AREA)

Abstract

PURPOSE:To economically speed up labeling processing by reading out a table memory expressing the connecting relation of temporary label values allocated to respective picture elements at the initial cycle and writing data in the memory at the succeeding cycle so that temporary labeling can be executed by one access at maximum in each cycle inputting each picture element. CONSTITUTION:A video rate area separating circuit is provided with a temporary labeling circuit 1, a frame memory 4 for storing one frame of temporary labeled images, a connecting relation integrating circuit 3 for integrating the connecting relation of temporary label values on the basis of a connecting relation table 2, and a density converting circuit 5 for converting the density of respective picture elements in accordance with the temporary label values stored in the memory 4. The area of an image is separated, and at the time of a window pattern requiring reading out/writing data from/in the table 2 in one cycle inputting one picture element in the circuit 1, reading operation is executed in the initial cycle and writing operation is executed in the succeeding cycle. Consequently, temporary labeling can be executed by accessing the table 2 once at maximum in each cycle inputting each picture element.

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 ビデオレートで入力される各画面内に、それぞれ独立し
て複数個存在する画像を明確に識別する為に、各画像の
領域毎に一意なラベルを付すビデオレート領域分離方式
に関し、 ビデオレートで連続に画像処理をする高速ラベリングプ
ロセッサにおいて、1画素が入力される毎に、接続関係
テーブルメモリが1回のリードと。
[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Prior Art and Problems to be Solved by the Invention Means for Solving the Problems Actions Examples Effects of the Invention [Summary] Input at video rate Regarding the video rate area separation method, which attaches a unique label to each area of each image in order to clearly identify multiple images that exist independently within each screen, it is a high-speed image processing method that performs continuous image processing at the video rate. In the labeling processor, the connection relationship table memory is read once every time one pixel is input.

2回のライトが必要で、該接続関係テーブルメモリに、
超高速のメモリ素子を必要とする問題を解消することを
目的とし、 1画面内に、それぞれ、独立して存在する複数個の画像
を有する画面を、((lX3)+(lX2))の5画素
からなるウィンドウで走査し、複数個の場合分けされた
ウィンドウパターン(1)〜(4)、 (6)〜Q[I
)に基づいて暫定ラベル値を付与する暫定ラベル付け回
路と、該暫定ラベル付けされた画像を1フレーム分格納
するフレームメモリと、1フレームの暫定ラベル付け処
理の終了後に、暫定ラベル値の接続関係を上記接続関係
テーブルに基づいて統合する接続関係統合テーブルと、
該接続関係が統合された結果により、フレームメモリに
格納された暫定ラベル値に対応して、各画素の濃度を変
換する濃度変換回路とを備えたビデオレート領域分離回
路で、画像の領域を分離すると共に、上記暫定ラベル付
け回路に1画素が入力される1サイクルに、上記接続関
係テーブルに対するリード、ライトが必要なウィンドウ
パターン(αQ〜α傷)の時には、最初のサイクルでリ
ードを行い、次のサイクルでライトを行うようにして、
各1画素が入力されるlサイクルに最多1回の上記接続
関係テーブルアクセスで暫定ラベル付けを行うように構
成する。
Two writes are required, and the connection relationship table memory is
With the aim of solving the problem of requiring ultra-high-speed memory elements, we created a screen with multiple images that exist independently within one screen. Window patterns (1) to (4), (6) to Q[I
), a frame memory that stores one frame of the provisionally labeled image, and a connection relationship between the provisional label values after the provisional labeling process for one frame is completed. a connection relationship integration table that integrates based on the above connection relationship table,
Based on the result of integrating the connection relationships, image regions are separated by a video rate region separation circuit equipped with a density conversion circuit that converts the density of each pixel in accordance with the provisional label value stored in the frame memory. At the same time, in the case of a window pattern (αQ to α scratch) that requires reading and writing to the connection relationship table in one cycle in which one pixel is input to the temporary labeling circuit, the read is performed in the first cycle, and then the next Write the light in cycles of
The configuration is such that provisional labeling is performed by accessing the connection relationship table once at most every l cycle in which each pixel is input.

〔産業上の利用分野〕[Industrial application field]

本発明は、ビデオレートで入力される各画面内に、それ
ぞれ独立して複数個存在する画像を明確に識別する為に
、各画像の領域毎に一意なラベルを付すビデオレー) 
pff域分離方式に関する。
In order to clearly identify multiple images that exist independently within each screen that is input at the video rate, the present invention attaches a unique label to each area of each image.
This relates to the pff area separation method.

最近の計算機システムの処理能力の向上と、画像処理技
術の進歩に伴い、工場における部品検査や、医療分野に
おける血球の検査、細胞診等において、該画像処理技術
を利用して、検査対象の画像中の部品の数や、血球、細
胞の数を計数することが行われるようになってきた。
With the recent improvement in the processing power of computer systems and advances in image processing technology, image processing technology is being used to image the inspection target in parts inspection in factories, blood cell tests in the medical field, cytodiagnosis, etc. Counting the number of internal parts, blood cells, and cells has come to be done.

この場合、該対象画像中に存在する複数個の物体のそれ
ぞれを識別する必要があり、該物体を特定する領域の各
々に対して、所謂ラベル付けが行われる。
In this case, it is necessary to identify each of the plurality of objects present in the target image, and so-called labeling is performed for each area that specifies the object.

この画像中の特定の領域に対するラベル付け処理は、画
像中の複数個の物体を分離する為に必須な技術であり、
そのラベル付け処理の高速化が必要とされる。
This labeling process for specific areas in an image is an essential technique for separating multiple objects in an image.
There is a need to speed up the labeling process.

然し、ビデオレートの画像処理を行う場合、該ラベル付
け処理において、ラベルの統合処理で必要となる接続関
係テーブルに使用されるメモリ素子に高速性が要求され
ることから、実用的な速度範囲のメモリ素子で該ビデオ
レートのラベル付け処理ができることが要求される。
However, when video-rate image processing is performed, the labeling process requires high-speed memory elements used for the connection relationship table required in the label integration process. It is required that the memory device is capable of labeling the video rate.

〔従来の技術と発明が解決しようとする課題〕第4図は
従来のビデオレート領域分離方式を説明する図であって
、(a)は論理マスク、即ち、ウィンドウの構成を示し
、(b)は連続画像を処理する場合の走査の概念を示し
、(c)はハードウェアブロック図を示している。
[Prior art and problems to be solved by the invention] FIG. 4 is a diagram explaining a conventional video rate area separation method, in which (a) shows the configuration of a logical mask, that is, a window, and (b) 1 shows the concept of scanning when processing continuous images, and FIG. 10(c) shows a hardware block diagram.

上記第4図に示した、従来のビデオレートによる領域分
離技術としては、例えば、「“ビデオ・レートで連続画
像処理する高速ラベリング・プロセッサ”1服部哲朗、
野々村剣頭、東芝エンジニアリング株式会社、情報処理
学会第35回(昭和62年後期)全国大会」に報告され
ているので、詳細については省略するが、概念的に述べ
ると以下の通りとなる。
As shown in FIG. 4 above, examples of the conventional region separation technology based on video rate include "High-speed labeling processor that performs continuous image processing at video rate" 1 by Tetsuro Hattori.
Kento Nonomura, Toshiba Engineering Corporation, Information Processing Society of Japan 35th National Conference (late 1988), so we will omit the details, but the conceptual explanation is as follows.

即ち、(a)図に示した((1x3)+(l×2)}の
5画素からなるウィンドウ(本図では論理マスクといっ
ている)で、(b)図に示した連続画像を走査したとき
、該ウィンドウのP点をその点の画素値(0/1)とし
、連結は8連結の意味としたときの連結情報を一次元配
列のテーブルメモリ(LRAM) Aに記憶しながら、
8通りの場合分けをしたウィンドウパターンに基づいて
1次ラベリングを行う。
That is, the continuous image shown in (b) was scanned with a window (referred to as a logical mask in this figure) consisting of 5 pixels ((1 x 3) + (l x 2)) shown in (a) figure. Then, while storing the connection information in the one-dimensional array table memory (LRAM) A when the point P of the window is the pixel value (0/1) of that point and the connection is 8 connections,
Primary labeling is performed based on window patterns divided into eight cases.

このとき、各行の走査を終了する毎に、上記−次元配列
のテーブルメモリ(LRAM) Aをアクセスして、ラ
ベル情報の統合を行う。
At this time, each time scanning of each row is completed, the above-mentioned -dimensional array table memory (LRAM) A is accessed to integrate the label information.

次に、上記−次元配列のテーブルメモリ(LRAM)へ
のコピーを別のメモリ(LRAM)Bにとり、該コピー
したテーブルメモリ(LRAM) B上の暫定ラベル値
の連結関係に基づいて、1フレームの画像にMする暫定
ラベル値の統合(2次ラベリングという)を行うもので
ある。
Next, a copy of the -dimensional array to the table memory (LRAM) is made to another memory (LRAM) B, and based on the connection relationship of the provisional label values on the copied table memory (LRAM) B, one frame is This is to integrate M provisional label values into an image (referred to as secondary labeling).

この従来技術で上げた高速ラベリング・プロセッサでは
、各−画素が入力されると、1回のテーブルメモリ(L
RAM) Aのリードと、2回のテーブルメモリ(LR
AM) Aのライトが必要な場合が生じ、図示されてい
るような512 X 512画素からなる画像に対して
ビデオレートで処理する為には、該テーブルメモリに超
高速アクセスができるメモリ素子を必要とする問題があ
る。
In the high-speed labeling processor developed in this prior art, when each pixel is input, one table memory (L
RAM) A read and table memory (LR) twice.
AM) There may be cases where it is necessary to write A, and in order to process an image consisting of 512 x 512 pixels as shown in the figure at video rate, a memory element that can access the table memory at extremely high speed is required. There is a problem with this.

又、このプロセッサでは、前述のように、各ラインの走
査終了後にテーブルメ、そり(LRAM)A内のラベル
統合が必要である。
Further, in this processor, as described above, it is necessary to integrate the labels in the table memory (LRAM) A after scanning each line.

本発明は上記従来の欠点に鑑み、ビデオレートで入力さ
れる各画面内に、それぞれ独立して複数個存在する画像
を明確に識別する為に、各画像の領域毎にラベルを付す
ビデオレート領域分離方式において、1画素が入力され
る毎に、接続関係テーブルメモリに対して1回のリード
と、2回のライトが必要で、該接続関係テーブルメモリ
に、超高速のメモリ素子を必要とする問題を解消するビ
デオレート領域分離方式を提供することを目的とするも
のである。
In view of the above-mentioned conventional drawbacks, the present invention provides a video rate area in which a label is attached to each area of each image in order to clearly identify a plurality of images that exist independently within each screen input at the video rate. In the separation method, each time one pixel is input, it is necessary to read once and write twice to the connection relationship table memory, and the connection relationship table memory requires an ultra-high-speed memory element. The purpose is to provide a video rate region separation scheme that solves the problem.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明のビデオレート領域分離方式の原理構成
図である。
FIG. 1 is a diagram showing the principle structure of the video rate area separation method of the present invention.

上記の問題点は下記の如くに構成された暫定ラベリング
方式によって解決される。
The above problems are solved by a temporary labeling method configured as follows.

1画面内に、それぞれ、独立して存在する複数個の画像
を有する画面を、((1x3) + (I X2))の
5画素からなるウィンドウで走査し、複数個の場合分け
されたウィンドウパターンに従って、接続関係テーブル
2をアクセスしながら、8連結により連結して暫定ラベ
ル付けを行うラベル付け処理において、 上記ウィンドウの(I X 3) 、又は(I X2)
のウィンドウの先頭画素(Z、又は、P)が、未だ暫定
ラベル付けされていないか、又は該ウィンドウ内の他の
画素とは異なる暫定ラベルが付されている場合、走査方
向、又は垂直方向、又は斜め方向に対して延長して暫定
ラベル値を付与するウィンドウパターンl 〜(41,
(7) 〜(91)  (第3図(cl)参照)と、上
記((1x3)+(1×2)}の5画素からなるウィン
ドウの(1×2)のウィンドウの先頭画素(P)のみが
°l゛であるときは、新たな暫定ラベル値を付与するウ
ィンドウパターン((61)  (第3図(cl)参照
)と。
A screen with multiple images that exist independently within one screen is scanned with a window consisting of 5 pixels ((1 x 3) + (I x 2)), and a window pattern is divided into multiple cases. According to the above window, (I
If the first pixel (Z or P) of the window has not been provisionally labeled yet or has a provisional label different from other pixels in the window, the first pixel (Z or P) in the scanning direction or vertical direction, Or window pattern l ~ (41,
(7) to (91) (see Figure 3 (cl)) and the first pixel (P) of the (1x2) window of the window consisting of 5 pixels ((1x3) + (1x2)}) When only is °l, a window pattern ((61) (see FIG. 3 (cl))) that assigns a new temporary label value is used.

少なくとも、(I X 2)のウィンドウの先頭画素(
P)が“1′であって、他の2画素以上に2つの暫定ラ
ベル値が付与されている場合は、該2つの暫定ラベル値
同士を比較して、小さい方の暫定ラベル値を、上記’1
’の画素を含んだ上記暫定ラベル付け済み画素の暫定ラ
ベル値とするウィンドウパターン((1(1)〜Qつ)
 (第3図(C2)参照)とに基づいて暫定ラベル値を
付与する暫定ラベル付け回路1と、 該暫定ラベル付けされた画像を1フレーム分格納するフ
レームメモリ4と、 1フレームの暫定ラベル付け処理を終了後に、暫定ラベ
ル値の接続関係を上記接続関係テーブル2に基づいて統
合する接続関係統合回路3と、該接続関係が統合された
結果により、フレームメモリ 4に格納された暫定ラベ
ル値に対応して、各画素の濃度を変換する濃度変換回路
5とを備えたビデオレート領域分離回路で、画像の領域
を分離すると共に、 上記暫定ラベル付け回路1に1画素が入力される1サイ
クルに、上記接続関係テーブル2に対するリード、ライ
トが必要なウィンドウパターン(Q[ll−Q91)の
時には、最初のサイクルでリードを行い、次のサイクル
で6ライトを行うようにして、各1画素が人力される1
サイクルに最多1回の上記接続関係テーブル2アクセス
で暫定ラベル付けを行うように構成する。
At least, the first pixel (I
P) is "1'" and two or more provisional label values are assigned to two or more other pixels, the two provisional label values are compared and the smaller provisional label value is set as above. '1
Window pattern ((1(1) to Q) to be the provisional label value of the above provisionally labeled pixels including the pixels '
(see FIG. 3 (C2)); a frame memory 4 that stores one frame of the provisionally labeled image; and provisional labeling of one frame. After completing the processing, a connection relationship integration circuit 3 integrates the connection relationships of the provisional label values based on the connection relationship table 2, and a connection relationship integration circuit 3 integrates the connection relationships of the provisional label values based on the connection relationship table 2. Correspondingly, a video rate area separation circuit comprising a density conversion circuit 5 for converting the density of each pixel separates the image area, and also separates the image area in one cycle in which one pixel is input to the provisional labeling circuit 1. , When the window pattern (Q[ll-Q91) requires reading and writing to the above connection relationship table 2, the read is performed in the first cycle, and 6 writes are performed in the next cycle, so that each pixel is manually processed. to be done1
The configuration is such that provisional labeling is performed by accessing the connection relationship table 2 at most once per cycle.

〔作用〕 即ち、本発明によれば、ビデオレートで入力される各画
面内に、それぞれ独立して複数個存在する画像を明確に
識別する為に、各画像の領域毎にラベルを付すビデオレ
ート領域分離方式において、各画素に付与される暫定ラ
ベル値の接続関係を表すテーブルメモリに対するアクセ
スを各画素が入力される1サイクルに最多1回に制限す
るように機能させる。
[Operation] That is, according to the present invention, in order to clearly identify a plurality of images that exist independently within each screen input at the video rate, a label is attached to each region of each image. In the area separation method, access to a table memory representing the connection relationship of provisional label values given to each pixel is limited to at most once per cycle in which each pixel is input.

第3図は本発明によるラベル付け論理を示した図であり
、(a)は接続関係テーブルの構成例を示し、(b)は
ウィンドウの構成例を示し、(cl) 、 (C2)は
場合分けされたウィンドウパターンを示し、(d)は接
続関係テーブルに対するアクセス方法を示しており、本
発明によって暫定ラベリングを行う場合、上記(cl)
 、 (C2)図に示した場合分けされたウィンドウパ
ターンに基づいて暫定ラベリングを行う。
FIG. 3 is a diagram showing the labeling logic according to the present invention, in which (a) shows an example of the structure of a connection relationship table, (b) shows an example of the structure of a window, and (cl) and (C2) show the case. (d) shows a method of accessing the connection relation table, and when performing temporary labeling according to the present invention, the above (cl)
, (C2) Provisional labeling is performed based on the case-divided window patterns shown in the figure.

本図において、L7はラベルを表し、R7は上記接続関
係テーブルでのアドレスL、のデータを示している。
In this figure, L7 represents a label, and R7 represents data at address L in the connection relationship table.

先ず、(b)図に示したウィンドウは、従来方式で示し
た、((1×3)+(1×2))の5画素からなるウィ
ンドウと同じものであり、本例では図示されている如く
に表現する。
First, the window shown in figure (b) is the same as the window consisting of 5 pixels ((1 x 3) + (1 x 2)) shown in the conventional method, and is shown in this example. Express like.

そして、本発明においては、(cl) 、 (C2)図
に示したように18個に場合分けされたウィンドウパタ
ーンによって暫定ラベリングを行う。
In the present invention, provisional labeling is performed using window patterns divided into 18 cases as shown in FIGS. (cl) and (C2).

例えば、画像を該ウィンドウで走査して、Tl)で示し
たウィンドウパターンが得られたときには、何もしない
が、(2)に示したウィンドウパターンが得られたとき
には、第1図に示した接続関係テーブル2を、アドレス
L、でアクセスして得られたデータR8を、該画素り、
の新規な暫定ラベル値とする。(一般に、接続関係テー
ブル2においては、アドレスLn(ラベル値)と、デー
タ値R,。
For example, when the window pattern shown in (2) is obtained by scanning the image with the window, nothing is done, but when the window pattern shown in (2) is obtained, the connection shown in FIG. The data R8 obtained by accessing the relation table 2 at the address L is input to the pixel,
be the new temporary label value. (Generally, in the connection relationship table 2, the address Ln (label value) and the data value R,.

(ラベル値)との間にはL1≧R7の関係があることに
よる) 同様に、ウィンドウパターン(3)の場合には、走査方
向に暫定ラベル値を延長するラベリング処理を行い、ウ
ィンドウパターン(4)の場合には、垂直方向に暫定ラ
ベル値を延長するラベリング処理を行う。ウィンドウパ
ターン(7)〜(9)についても同様の論理で暫定ラベ
リングを行う。
Similarly, in the case of window pattern (3), labeling processing is performed to extend the provisional label value in the scanning direction, and window pattern (4 ), labeling processing is performed to extend the temporary label value in the vertical direction. Temporary labeling is also performed for window patterns (7) to (9) using the same logic.

そして、ウィンドウパターン(6)が得られたときには
、新規な独立領域と認識して、N=N+1とした新規な
暫定ラベル値を当該画素に付与する。
When window pattern (6) is obtained, it is recognized as a new independent area and a new temporary label value of N=N+1 is given to the pixel.

次に、(C2)図に示したウィンドウパターンα■〜(
ロ)が得られたときには、暫定ラベル値り、をアドレス
として、接続関係テーブルをリードし、データR5との
間に、R1>L3なる関係が得られたとき、暫定ラベル
値し7.及び、画素値゛1°の画素の暫定ラベル値をり
、として設定し、上記接続関係テブル2に対しては、ア
ドレスR8のデータをL3にライトして、その連結関係
を記憶する。
Next, the window pattern α■~(
7) When the temporary label value is obtained, the connection relationship table is read using the provisional label value as the address, and when the relationship R1>L3 is obtained with the data R5, the provisional label value is read.7. Then, the provisional label value of the pixel with the pixel value "1" is set as RI, and the data at address R8 is written to L3 of the connection relationship table 2 to store the connection relationship.

ウィンドウパターンQ3)〜05)が得られたときにも
、同様して、暫定ラベル値の大小比較を行い、小さい方
のラベル値を設定し、接続関係テーブル2に対して、そ
の連結関係を記憶する。
When window patterns Q3) to Q05) are obtained, the temporary label values are compared in size, the smaller label value is set, and the connection relationship is stored in the connection relationship table 2. do.

上記の暫定ラベリング処理では接続関係テーブル2に対
して1回のリードアクセスと、1回のライトアクセスを
必要とする。
The above provisional labeling process requires one read access and one write access to the connection relationship table 2.

又、ウィンドウパターンQ[9〜G樽が得られたときに
は、暫定ラベル値り、をアドレスとして、接続関係テー
ブルをリードし、得られたデータR1との間に、RI=
L3なる関係が得られたとき、暫定ラベル値L1.及び
、画素値°1”の画素の暫定ラベルをL3として設定す
る。
Also, when the window pattern Q [9 to G barrel is obtained, the connection relationship table is read using the temporary label value as the address, and RI=
When the relationship L3 is obtained, the provisional label value L1. Then, the provisional label of the pixel with the pixel value °1'' is set as L3.

最後のウィンドウパターン09)が得られたときには、
暫定ラベル値L1をアドレスとして、接続関係テーブル
をリードし、データR,を得たとき、一般に、R,≦L
1であるので、暫定ラベル値L1.及び、画素値゛1°
の画素の暫定ラベル値をR8とするようにする。
When the final window pattern 09) is obtained,
When reading the connection relationship table using the temporary label value L1 as an address and obtaining data R, generally, R,≦L
1, the provisional label value L1. And pixel value ゛1°
The provisional label value of the pixel is set to R8.

上記のウィンドウパターンの内、(2)、又はaω〜Q
91のパターンが現れると、次のウィンドウパタンは(
1)、又は(3)、又は(4)となる。
Among the above window patterns, (2) or aω~Q
When pattern 91 appears, the next window pattern is (
1), or (3), or (4).

そして、(11,(3)、 (4)、 (61〜(9)
のパターンでは接続関係テーブル2をアクセスする必要
はないが、(2)のパターンでは1回の接続関係テーブ
ル2のリードが必要であり、αφ〜α匂のパターンでは
、前述のように1回のリードと、1回のライトが必要と
なる。
And (11, (3), (4), (61~(9)
In the pattern (2), it is not necessary to access the connection relationship table 2, but in the pattern (2), it is necessary to read the connection relationship table 2 once, and in the pattern αφ~α, it is necessary to read the connection relationship table 2 once as described above. A read and one write are required.

そこで、本発明においては、該aΦ〜へ犠のパターンが
現れたときには、次のウィンドウパターンは前述のよう
に、(1)、又は(3)、又は(4)であり、該ウィン
ドウパターンでは接続関係テーブル2に対するアクセス
が必要でないことに着目して、(d)図に示すように、
(101〜(1mのパターンのサイクルではリードを行
い、次に現れる(1)、又は(3)、又は(4)のパタ
ーンの時に、該0Φ〜α場のパターンで必要なライトを
行うようにする。
Therefore, in the present invention, when a sacrificial pattern appears in the aΦ~, the next window pattern is (1), (3), or (4) as described above, and in this window pattern, the connection Focusing on the fact that there is no need to access relational table 2, as shown in figure (d),
(In the cycle of 101 to (1 m pattern, read is performed, and when the pattern (1), (3), or (4) appears next, the necessary write is performed in the pattern of the 0Φ to α field. do.

このように制御することにより、いかなるウィンドウパ
ターンのときでも、接続関係テーブル2に対するアクセ
スは高々1回で済み、該接続関係テーブル2は実用的な
メモリ素′子で構成することができるようになる効果が
得られる。
By controlling in this manner, the connection relationship table 2 only needs to be accessed once at most for any window pattern, and the connection relationship table 2 can be constructed using practical memory elements. Effects can be obtained.

〔実施例〕〔Example〕

以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.

前述の第1図は本発明のビデオレート領域分離方式の原
理構成図であり、第2図は本発明の一実施例を示した図
であり、(a)はウィンドウの構成例を示し、(b)は
暫定ラベル付け回路の概略構成の例を示しており、第3
図は本発明によるラベル付け論理を示した図であり、第
1図の暫定ラベル付け回路1での暫定ラベル付け論理(
第3図参照)、及びフレーム単位で接続関係の統合を行
う接続関係統合回路3が本発明を実施するのに必要な手
段である。尚、全図を通して同じ符号は同じ対象物を示
している。
The above-mentioned FIG. 1 is a diagram showing the principle configuration of the video rate area separation method of the present invention, and FIG. 2 is a diagram showing an embodiment of the present invention, where (a) shows an example of the window configuration; b) shows an example of the schematic configuration of the temporary labeling circuit;
The figure shows the labeling logic according to the present invention, and the temporary labeling logic (
(see FIG. 3), and a connection relationship integration circuit 3 that integrates connection relationships on a frame-by-frame basis are necessary means for implementing the present invention. Note that the same reference numerals indicate the same objects throughout the figures.

以下、第1図、第3図を参照しながら、第2図によって
本発明のビデオレート領域分離方式を説明する。
Hereinafter, the video rate region separation method of the present invention will be explained with reference to FIG. 2 while referring to FIGS. 1 and 3.

第2図においては、((1×3)+(1×2)lの5画
素からなるウィンドウを(a)図の如くに表現している
In FIG. 2, a window consisting of five pixels ((1×3)+(1×2)l is expressed as shown in FIG. 2(a).

先ず、2値化された画像入力が5画像ウィンドウ生成回
路11に入力されると、後述の■画素値変更回路15.
及び■画素値変更回路16からの暫定ラベル値とからな
るウィンドウパターンがウィンドウパターン(1)〜α
啼決定回路12に送出され、前述の第3図に示したウィ
ンドウパターンに場合分けされる。
First, when a binarized image input is input to the 5-image window generation circuit 11, the pixel value change circuit 15.
The window pattern consisting of the temporary label value from the pixel value changing circuit 16 is window pattern (1) to α.
The signal is sent to the sound determination circuit 12 and divided into the window patterns shown in FIG. 3 mentioned above.

第3図に示した(1)〜(41,(61〜α9のウィン
ドウパターンから明らかな如く、((1x3)+(1×
2)}の5画素からなるウィンドウの■の画素(第3図
(b)で示したウィンドウの“Ll″対応)が示す暫定
ラベル値に基づいて、関係材はメモリアドレス生成部1
3で接続関係テーブル2に対するアドレスが生成され、
そのアドレスにより接続関係テーブル2がアクセスされ
、そのデータ(R,等)が読み出され、上記ウィンドウ
パターン(1)〜α9決定回路12に帰還されて、次の
ウィンドウパターンの生成が行われる。
As is clear from the window pattern of (1) to (41, (61 to α9) shown in Fig. 3, ((1x3) + (1x
2) Based on the provisional label value indicated by the pixel marked ■ in the window consisting of five pixels (corresponding to “Ll” in the window shown in FIG. 3(b)), the related material is generated by the memory address generation unit 1.
3, an address for connection relationship table 2 is generated,
The connection relationship table 2 is accessed by the address, the data (R, etc.) is read out, and fed back to the window pattern (1) to α9 determination circuit 12 to generate the next window pattern.

該生成されたウィンドウパターンに基づいて・第3図に
示したラベル付け論理に従い、■画素値変更回路15.
及び■画素値変更回路16において・■、■画素(第3
図(cl) 、 (c2)でラベル値が更新されている
画素)の暫定ラベル値が決定される。
Based on the generated window pattern and according to the labeling logic shown in FIG. 3, the pixel value changing circuit 15.
and ■ In the pixel value changing circuit 16, ■, ■ pixel (third
The provisional label value of the pixel whose label value has been updated in Figures (cl) and (c2) is determined.

該決定された暫定ラベル値は、フレームメモリ4に格納
され、1フレーム分の暫定ラベル値が格納された時点に
おいて、接続関係統合回路3が、該フレームメモリ4を
リードし、その接続関係を認識して、互いに連結されて
いる領域の画素に対して、−意なラベル値を決定して、
濃度変換部5で該ラベル値に対応した当該画素の濃度変
換を行うことで、最終的な領域分離処理が完了する。
The determined provisional label value is stored in the frame memory 4, and at the time when the provisional label value for one frame is stored, the connection relationship integration circuit 3 reads the frame memory 4 and recognizes the connection relationship. Then, determine an arbitrary label value for the pixels in the mutually connected regions,
The density conversion unit 5 performs density conversion of the pixel corresponding to the label value, thereby completing the final region separation process.

このように、本発明は、ビデオレートで入力される各画
面内に、それぞれ独立して複数個存在する画像を明確に
識別する為に、各画像の領域毎にラベルを付すビデオレ
ート領域分離方式において、((1×3)+(1×2)
)の5画素からなるウィンドウで走査して現れる、例え
ば、18個のウィンドウパターンに基づいて、予め、定
められた暫定ラベリング処理を行い、1回の暫定ラベリ
ング処理で必要となる接続関係テーブルに対するアクセ
スがリード、ライトの2回のパターンの場合、次に現れ
るパターンは該接続関係テーブルに対するアクセスが無
いことに着目して、該2回のメモリアクセスを2回のサ
イクルに分けてアクセスするようにすることにより、一
画素が入力される1サイクルにつき最多1回のメモリア
クセスで暫定ラベル付けを行えるようにした所に特徴が
ある。
As described above, the present invention uses a video rate area separation method that labels each area of each image in order to clearly identify a plurality of images that exist independently within each screen that is input at the video rate. In, ((1×3)+(1×2)
) A predetermined provisional labeling process is performed based on, for example, 18 window patterns that appear by scanning with a 5-pixel window, and access to the connection relationship table required for one provisional labeling process is performed. If is a two-time pattern of read and write, the next pattern that appears will focus on the fact that there is no access to the connection relationship table, and divide the two memory accesses into two cycles. The feature is that provisional labeling can be performed with a maximum of one memory access per cycle in which one pixel is input.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように、本発明のビデオレート領
域分離回路は、ビデオレートで入力される各画面内に、
それぞれ独立して複数個存在する画像を明確に識別する
為に、各画像の領域毎に一意なラベルを付すビデオレー
ト領域分離方式において、1画面内に、それぞれ、独立
して存在する複数個の画像を有する画面を、((1×3
)+(1×2))の5画素からなるウィンドウで走査し
て、複数個の場合分けされたウィンドウパターン(1)
〜(4)。
As described above in detail, the video rate area separation circuit of the present invention has the following functions:
In order to clearly identify multiple independent images, the video rate area separation method attaches a unique label to each area of each image. The screen with the image ((1×3
)+(1×2)) Window pattern divided into multiple cases by scanning with a window consisting of 5 pixels (1)
~(4).

(6)〜α傷に基づいて暫定ラベル値を付与する暫定ラ
ベル付け回路と、該暫定ラベル付けされた画像を1フレ
ーム分格納するフレームメモリと、1フレームの暫定ラ
ベル付け処理の終了後に、暫定ラベル値の接続関係を上
記接続関係テーブルに基づいて統合する接続関係統合テ
ーブルと、該接続関係が統合された結果により、フレー
ムメモリに格納された暫定ラベル値に対して、各画素の
濃度を変換する濃度変換回路とを備えたビデオレート領
域分離回路で、画像の領域を分離するのに、上記暫定ラ
ベル付け回路に1画素が入力される1サイクルに、上記
接続関係テーブルに対するリード、ライトが必要なウィ
ンドウパターン(Ql〜Q9))の時には、最初のサイ
クルでリードを行い、次のサイクルでライトを行うよう
にして、各1画素が入力される1サイクルに最多1回の
上記接続関係テーブルアクセスで暫定ラベル付けを行う
ようにしたものであるので、いかなるウィンドウパター
ンのときでも、接続関係テーブル2に対するアクセスは
高々1回で済み、該接続関係テーブル2は実用的なメモ
リ素子で構成することができるようになり、経済的にラ
ベリング処理の高速化が図れる効果が得られる。
(6) ~A provisional labeling circuit that assigns a provisional label value based on α flaws, a frame memory that stores one frame of the provisionally labeled image, and a provisional A connection relationship integration table that integrates the connection relationships of label values based on the above connection relationship table, and the density of each pixel is converted for the provisional label value stored in the frame memory using the result of integrating the connection relationships. In order to separate image regions in a video rate region separation circuit equipped with a density conversion circuit that performs image processing, it is necessary to read and write the connection relationship table in one cycle in which one pixel is input to the temporary labeling circuit. When using a window pattern (Ql to Q9), reading is performed in the first cycle and writing is performed in the next cycle, and the above connection table is accessed at most once per cycle in which each pixel is input. Since provisional labeling is performed in the following manner, the connection relationship table 2 only needs to be accessed once at most for any window pattern, and the connection relationship table 2 can be constructed using a practical memory element. This makes it possible to economically speed up the labeling process.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のビデオレート領域分離方式の原理構成
図。 第2図は本発明の一実施例を示した図。 第3図は本発明によるラベル付け論理を示した図。 第4図は従来のビデオレート領域分離方式を説明する図
。 である。 図面において、 1は暫定ラベル付け回路。 11は5画素ウィンドウ生成回路。 12はウィンドウパターン(11〜α匂決定回路。 13は関係付けメモリアドレス生成部。 15は■画素値変更回路、16は■画素値変更回路。 2は接続関係テーブル。 3は接続関係統合回路、4はフレームメモリ5は濃度変
換部。 Ll、 Lz、  −、R+、−は暫定ラベル値。 X、Y、Z、U、I’、又は、■〜■、又は、L:l+
 L2. Llはランドウの画素。 をそれぞれ示す。 イ 本杢明のビ汗7し一ト瀬戚今1泉方ぺの源理謔1氏図7
1 図 リ 図(ヤ/)1) 廿 θ 介 合 合 も 勺 にン \D θ0
FIG. 1 is a diagram showing the principle configuration of the video rate area separation method of the present invention. FIG. 2 is a diagram showing an embodiment of the present invention. FIG. 3 is a diagram illustrating labeling logic according to the present invention. FIG. 4 is a diagram illustrating a conventional video rate area separation method. It is. In the drawing, 1 is a temporary labeling circuit. 11 is a 5-pixel window generation circuit. 12 is a window pattern (11 to α odor determination circuit; 13 is a relational memory address generation unit; 15 is ■pixel value changing circuit; 16 is ■pixel value changing circuit; 2 is a connection relationship table; 3 is a connection relationship integration circuit; 4 is a frame memory 5 is a density conversion unit. Ll, Lz, -, R+, - are provisional label values. X, Y, Z, U, I', or ■~■, or L:l+
L2. Ll is a Landau pixel. are shown respectively. Imoto Mokuaki's bisweat 7 and Ittose Rikima 1 Izumi Kata's source Riyo 1 Mr. figure 7
1 Figure ri (Y/) 1) 廿θ The intervention is also \D θ0

Claims (1)

【特許請求の範囲】 1画面内に、それぞれ、独立して存在する複数個の画像
を有する画面を、{(1×3)+(1×2)}の5画素
からなるウィンドウで走査し、複数個の場合分けされた
ウィンドウパターンに従って、接続関係テーブル(2)
をアクセスしながら、8連結により連結して暫定ラベル
付けを行うラベル付け処理において、 上記ウィンドウの(1×3)、又は(1×2)のウィン
ドウの先頭画素(Z、又は、P)が、未だ暫定ラベル付
けされていないか、又は該ウィンドウ内の他の画素とは
異なる暫定ラベルが付されている場合、走査方向、又は
垂直方向、又は斜め方向に対して延長して暫定ラベル値
を付与するウィンドウパターン{(1)〜(4)、(7
)〜(9)}と、上記{(1×3)+(1×2)}の5
画素からなるウィンドウの(1×2)のウィンドウの先
頭画素(P)のみが’1’であるときは、新たな暫定ラ
ベル値を付与するウィンドウパターン{(6)}と、 少なくとも、(1×2)のウィンドウの先頭画素(P)
が’1’であって、他の2画素以上に2つの暫定ラベル
値が付与されている場合は、該2つの暫定ラベル値同士
を比較して、小さい方の暫定ラベル値を、上記’1’の
画素を含んだ上記暫定ラベル付け済み画素の暫定ラベル
値とするウィンドウパターン{(10)〜(19)}と
に基づいて暫定ラベル値を付与する暫定ラベル付け回路
(1)と、 該暫定ラベル付けされた画像を1フレーム分格納するフ
レームメモリ(4)と、 1フレームの暫定ラベル付け処理を終了後に、暫定ラベ
ル値の接続関係を上記接続関係テーブル(2)に基づい
て統合する接続関係統合回路(3)と、該接続関係が統
合された結果により、フレームメモリ(4)に格納され
た暫定ラベル値に対応して、各画素の濃度を変換する濃
度変換回路(5)とを備えたビデオレート領域分離回路
で、画像の領域を分離すると共に、 上記暫定ラベル付け回路(1)に1画素が入力される1
サイクルに、上記接続関係テーブル(2)に対するリー
ド、ライトが必要なウィンドウパターン{(10)〜(
19)}の時には、最初のサイクルでリードを行い、次
のサイクルでライトを行うようにして、各1画素が入力
される1サイクルに最多1回の上記接続関係テーブル(
2)アクセスで暫定ラベル付けを行うことを特徴とする
ビデオレート領域分離方式。
[Claims] A screen having a plurality of images each existing independently within one screen is scanned with a window consisting of 5 pixels of {(1×3)+(1×2)}, Connection relation table (2) according to the window pattern divided into multiple cases
In the labeling process that performs provisional labeling by concatenating with 8 connections while accessing the If the pixel has not been provisionally labeled yet or has a provisional label different from other pixels in the window, the provisional label value is given by extending in the scanning direction, vertical direction, or diagonal direction. Window pattern {(1) to (4), (7
) to (9)} and 5 of the above {(1×3)+(1×2)}
When only the first pixel (P) of a (1×2) window consisting of pixels is '1', the window pattern {(6)} that gives a new temporary label value and at least (1× 2) First pixel (P) of window
is '1' and two or more provisional label values are assigned to two or more other pixels, the two provisional label values are compared and the smaller provisional label value is set to '1' above. a temporary labeling circuit (1) that assigns a temporary label value based on a window pattern {(10) to (19)} that is set as a temporary label value of the provisionally labeled pixel including the pixel '; A frame memory (4) that stores labeled images for one frame, and a connection relationship that integrates the connection relationship of provisional label values based on the above connection relationship table (2) after completing the provisional labeling process for one frame. An integration circuit (3) and a density conversion circuit (5) that converts the density of each pixel according to the provisional label value stored in the frame memory (4) based on the result of integrating the connection relationships. The video rate region separation circuit separates the image regions, and one pixel is input to the provisional labeling circuit (1).
Window pattern that requires reading and writing to the above connection relation table (2) in a cycle {(10) to (
19)}, reading is performed in the first cycle and writing is performed in the next cycle, and the above connection relation table (
2) A video rate region separation method characterized by provisional labeling upon access.
JP63180971A 1988-07-20 1988-07-20 Separation of video rate area Pending JPH0229880A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63180971A JPH0229880A (en) 1988-07-20 1988-07-20 Separation of video rate area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63180971A JPH0229880A (en) 1988-07-20 1988-07-20 Separation of video rate area

Publications (1)

Publication Number Publication Date
JPH0229880A true JPH0229880A (en) 1990-01-31

Family

ID=16092480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63180971A Pending JPH0229880A (en) 1988-07-20 1988-07-20 Separation of video rate area

Country Status (1)

Country Link
JP (1) JPH0229880A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281212B2 (en) 1991-11-12 2007-10-09 Apple Inc. Object selection using hit test tracks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281212B2 (en) 1991-11-12 2007-10-09 Apple Inc. Object selection using hit test tracks

Similar Documents

Publication Publication Date Title
JPH0229880A (en) Separation of video rate area
JPS59173863A (en) Mask memory system
JPS59208667A (en) Labelling device
RU168781U1 (en) STEREO IMAGE PROCESSING DEVICE
JP3011344B2 (en) Image processing device
JPS60136878A (en) Picture propagating device
JPS60173678A (en) Conversational type picture converting system
JPH0229834A (en) Image processor
JPH0433073A (en) Method and circuit for calculating end point of linked area
JPH01302475A (en) Labeling system for image data
SU1332346A1 (en) Data input device
JPS61184967A (en) Image processor
JPH0571990B2 (en)
JPS5899835A (en) Picture processor
JPH02191078A (en) Labeling circuit for linked area
JPH01166241A (en) Information processor
JPH06208614A (en) Image processor
JPH09251545A (en) Picture processor
JPH03122776A (en) Projection circuit in each video rate density
JPH0233672A (en) Memory circuit and picture processor
JPH02285885A (en) Frame memory
JPS5969865A (en) High speed processor of three-dimensional picture data
JP2000048188A (en) Device for converting image data
JPH0233637A (en) Picture processor
JPS6227868A (en) Picture information processor