JPH02241066A

JPH02241066A - 半導体光検出素子

Info

Publication number: JPH02241066A
Application number: JP1063216A
Authority: JP
Inventors: Mayumi Nomiyama; 野見山　真弓; Akihiro Murata; 明弘村田
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1989-03-15
Filing date: 1989-03-15
Publication date: 1990-09-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、光を電気信号に変換して検出する素子として
用いられる半導体光検出素子（半導体フォトセンサ）に
関するものである。

〈従来の技術〉光を電気信号に変換して検出する半導体光検出素子とし
ては、例えば光通信における光損失の測定や、光デイス
クシステム等に使用され半導体レーザーの特性評価等に
用いられているＳＬフォトダイオードが知られている。

このＳｊフォトダイオードにはＰＮ型及びＰＩＮ型があ
り、ＰＩＮ型としては第３図のようなものが従来知られ
ている。

これは高速応答を特徴としている。

第３図は従来のＰＩＮ型のＳｊフォトダイオードの構造
図である。

第３図において各部の符号と名称は以下のとおりである
。

符号１は、高不純物濃度から成るＮ型Ｓｉ基板（ｎ”）
を示す、符号２は、１層を示す、符号３は、高濃度の２
層（Ｐ＋）を示す、符号４及び７は、電極層（Ａｌｔ極
）を示す、符号５は、を極層４上から取出された高バイ
アス電圧が印加される正電極（ＡＩｔ極）を示す、符号
６は、酸化膜から成る反射防止膜を示す、符号８は、負
電極を示す、符号９は、表面リークを防止するために設
けられたガードリング（ｎ＋）を示す。

ここで、この種のＰＩＮ型のＳｉフォトダイオードは下
記のようにして製造される。

■：まず、Ｎ型Ｓｉ基板１の表面上に、エピタキシャル
成長により必要な厚さだけ低不純物濃度Ｓ、エピタキシ
ャル層（いわゆる絶縁Ｓ９層）の１層２を形成する。

■二次に、この１層２に、熱拡散又はイオン注入により
１層３．及び、ｎ＋層であるガードリング９を形成する
。

■：Ｉ層２の表面は鏡面に仕上がっているために、光の
反射が大きい、このために、受光部表面でこの反射を小
さくして感度を高めるために、適当な膜厚の反射層を形
成する必要がある。即ち、１層２を形成したその後に、
受光部となる表面上に、感度を高くするための例えば酸
化膜等の反射防止膜６を形成する。

■：次に、表面（Ｐ層／Ｉ層）上、及び、裏面（Ｎ基板
）上に電極層＜ＡＩ電極）４．７を形成する。

■：電極層４．７上からワイヤーボンディングにより正
端子５及び負端子８を取出す、この時、基本的にＰ層３
面内が空間ビーム光用としての受光部となる。

〈発明が解決しようとする課題〉ところで、この様なＰＩＮ型のＳ、フォトダイオードは
、Ｎ基板１の表面上に不純物をほとんど含まない結晶性
の良い、即ち、前記暗電流の原因となる欠陥や再結合中
心密度の小さい、低不純物濃度８４層をエピタキシャル
成長で形成するのは鉗しく、又これを解決しようとする
ために製造装置の保守も大変であり、結果的にコストア
ップの一因となっていた、いう問題点があった。

本発明は、従来の技術の有するこのような問題点に鑑み
てなされたものであり、その目的とするところは、暗電
流が小さく、且つ高速応答可能でローコストタイプの、
Ｓ、ＰＩＮ型フォトダイオードとして動作させることが
できる半導体検出素子を提供するものである。

く課題を解決するための手段〉上記目的を達成するために、本発明の半導体光検出素子
は、各種の発光素子から出射される光を電気信号に変換
する半導体光検出素子において、結晶性の良い低濃度Ｓ
、基板の表・裏面の必要部分にエツチングにより形成さ
れる■層厚と、前記裏面の少なくとも前記１層厚部分に
形成されるｎ＋層又はＰ中層と、受光面となる前記表面
の少なくとも前記Ｉ層厚部分に形成されるＰ中層又はｎ
＋層と、これ等形成した層の上に形成される電極及び反
射防止膜と、からなることを特徴とするものである。

く作用〉結晶性の良い低不純物濃度Ｎ型（又はＰ型）Ｓ基板の表
・裏面の必要部分にエツチング用マスクを施し、その後
に設計上最適な厚さの１層（■層厚）を形成するために
エツチングを施し、裏面の少なくともエツチングした前
記■層厚の部分にｎ中層（低不純物濃度Ｐ型の時はＰ中
層）を形成し、受光面となる表面の少なくともエツチン
グした前記■層厚の部分にＰ中層（低不純物濃度Ｐ型の
時はｎ＋層）を形成し、これ等形成した層の上に反射防
止膜及び電極を形成する。尚、ここでは低不純物濃度Ｎ
型Ｓｉ基板で以下説明する。

〈実施例〉実施例について図面を参照して説明する。尚、以下の図
面において、第３図と重複する部分は同一の符号を付し
てその詳細な説明は省略する。

第１図は本発明の半導体光検出素子の説明に供する図で
ある。

第１図（１）に示す符号１０は、不純物をほとんど含ま
ない結晶性の良い１０”ｃｍ″３程度の低不純物濃度Ｓ
ｉ基板、即ち、欠陥や再結合中心密度の小さいＳ、基板
である。

■二同図（１１）において、符号１１はエツチング用マ
スクである。このエツチング用マスク１１を同図（＋）
で示す８１基板１０の表・裏面の必要部分に施す。

■：その上で、設計上最適な、例えばτ＝Ｒ１０μｍ程
度のＩ層厚となるように異方性エツチングする。

■：その後に、エツチング用マスク１１を取除く。

■二次に、同図（ｌｉｆ）に示すように、裏面にｎ中層
１２を、又、受光面となる表面にＰ中層１３及びガード
リンク９を、例えばイオン注入で形成する。尚、ｎ４″
層１２やＰ中層１３は、例えば選択エピタキシャル成長
や熱拡散で形成させることもできる。

■：次に、同図（転）に示すように、ｎ＋Ｎ１２上に反
射防止膜６を形成し、その上でＡｌ電＆４　、７を形成
する。

■：最後に１．’１８１＃１４　、７上から正・負端子
５゜８を取出す。

この様な製造方法により得られた半導体検出素子を５ｉ
ＰＩＮ型フオトダイオードとして動作させれば、暗電流
が小さく、且つ高速応答可能でローコストタイプのもの
が製作できたことととなる。

ところで、第１図の半導体検出装置の構造はこれに限定
されるものではない。

例えば第２図のような構造とすることも可能である。

第２図は第１図の応用実施例を示す図である。

第２図は、同−Ｓｉ基板内にアンプ等の回路１４も搭載
したものである。尚、ｎ＋十層２ａは例えばイオン注入
で形成される。この時、ガードリング９があることで、
受光素子と完全に分離して同−Ｓ、基板１０内にトラン
ジスタ等のアンプ等の回路１４を形成できる。

このような構成とすることにより、アンプＷ！載槽造の
半導体光検出素子が実現で“き、配線容量等の影響を受
けない小型＃Ｉ造が可能となる。

尚、反射防止膜は１層でも良いが、更に感度を高めるた
めに、２層構造とすること（特に受光面ＩＩＩ）もでき
る。この場合、例えば、界面準位等を考慮して熱酸化膜
が使用されるが、この熱酸化膜の上に保護用樹脂を塗付
すると屈折率がほとんど同じために反射防止条件が崩れ
て感度低下が起こるので、例えば、屈折率が熱酸化膜よ
り高い窒化膜を採用することでこのことを防止すると共
に感度の向上を計ることができる。但し、Ｓ１表面の安
定性から熱酸化膜をバッファー層として形成し、その上
に窒化膜を形成するように構成することができる。

〈発明の効果〉本発明は、以上説明したように構成されているので、次
に記載するような効果を奏する。

不純物をほとんど含まない結晶性の良いＳｉ基板を用い
て製作することで、エピタキシャル成長で１層を形成し
たものよりも暗電流が少なく、高速応答でローコストな
半導体光検出素子を安定して製造することができる。

又、反射防止膜の構造を複数層構造とすることで、上記
効果に加えて高感度化がはかれる。

【図面の簡単な説明】

第１図は本発明の半導体光検出素子の説明に供する図、
第２図は第１図の応用実施例を示す図、第３図は従来の
ＰＩＮ型のＳｉフォトダイオードの構造図である。１・・・Ｓｉ基板、４，７・・・電極層、５・・・正端
子、６・・・反射防止膜、８・・・負端子、９・・・ガ
ードリング、１０・・・低不純物濃度Ｓｌ基板。（ｉ）第１図「１７丁１０第Ｊ図

Claims

【特許請求の範囲】

各種の発光素子から出射される光を電気信号に変換する
半導体光検出素子において、結晶性の良い低濃度Ｓｉ基
板の表・裏面の必要部分にエッチングにより形成される
Ｉ層厚と、前記裏面の少なくとも前記Ｉ層厚部分に形成
されるｎ＾＋層又はｐ＾＋層と、受光面となる前記表面
の少なくとも前記Ｉ層厚部分に形成されるｐ＾＋層又は
ｎ＾＋層と、これ等形成した層の上に形成される電極及
び反射防止膜と、からなることを特徴とする半導体光検
出素子。