JPH02237220A - Output circuit - Google Patents
Output circuitInfo
- Publication number
- JPH02237220A JPH02237220A JP1056942A JP5694289A JPH02237220A JP H02237220 A JPH02237220 A JP H02237220A JP 1056942 A JP1056942 A JP 1056942A JP 5694289 A JP5694289 A JP 5694289A JP H02237220 A JPH02237220 A JP H02237220A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level
- base current
- potential
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 6
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101150090280 MOS1 gene Proteins 0.000 description 1
- 101100401568 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MIC10 gene Proteins 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要］
出力回路、特に、Ｂｉ−ＣＭＯＳ型の出力回路に関し、
出力フォール波形のリンギングの発生を回避するごとを
目的とし、
入力回路の出力が第１の電位状態にあるときに出力端子
をＩ−１レベルに駆動する｝１レベル駆動手段と、ベー
ス電流が供給されると該出力端子をＬレベルに駆動する
ハイボーラＩ・ランジスタからなるＬレベル駆動手段と
を備えた出力回路において、前記入力回路の出力が第２
の電位状態にあるとき第１のベース電流を生成して前記
Ｌレベル駆動手段に供給する第１のベース電流供給手段
と、前記出力端子の電位がＩ１→Ｌ変化時に■］レベル
よりも小ざくかつＬレベルよりも大きい所定電位になる
ときに起動信号を出力する起動手段と、前記入力回路の
出力が第２の電位状態にあるとき導通ずるスイソヂ手段
と、該スイソチ手段が導通し、かつ前記起動手段から起
動信号が出力されると第２のベース電？ヌεを生成して
前記Ｉ５レベル駆動手段に供給する第２のー・−ス電流
供給手段と、を備えて構成し、また、前記起動手段、ス
イソチ手段および第２のベース電流供給手段を複数組備
えるとともに、各組の起動手段の所定電位を各々異なら
せて構成している。[Detailed Description of the Invention] [Summary] With respect to an output circuit, particularly a Bi-CMOS type output circuit, the output of an input circuit is set to a first potential state in order to avoid ringing of an output fall waveform. }1 level driving means that drives the output terminal to the I-1 level at a certain time, and L level driving means consisting of a high voltage I transistor that drives the output terminal to the L level when a base current is supplied. In the output circuit, the output of the input circuit is a second
a first base current supply means that generates a first base current and supplies it to the L level drive means when the potential state is in the state, and when the potential of the output terminal changes from I1 to L level, and a starting means for outputting a starting signal when a predetermined potential is higher than the L level; a switching means for conducting when the output of the input circuit is in a second potential state; When the starting signal is output from the starting means, the second base voltage? a second base current supply means that generates a signal ε and supplies it to the I5 level drive means; In addition, each set of activation means is configured to have a different predetermined potential.
（産業上の利用分野］
本発明は、出力回路に関し、特に、Ｂｉ−ＣＭＯＳ型の
出力回路に関する。(Industrial Application Field) The present invention relates to an output circuit, and particularly to a Bi-CMOS type output circuit.
ＣＭＯＳ＋−ランジスタとハイボーラ１・ランシスタと
を混載したＢｉ−ＣＭＯＳ出力回路は、ＣＭＯＳの特長
である高速性とハイボーラの特長である負荷駆動能力と
を兼ね備えたもので、高速動作と高ファンアウＩ・を要
求される各種半導体集積回路に使用される。The Bi-CMOS output circuit, which incorporates a CMOS+- transistor and a High Vola 1 transistor, combines the high speed characteristic of CMOS with the load driving capability of High Vola, and achieves high-speed operation and high fan-out I. Used in various required semiconductor integrated circuits.
第５図は従来のＢ ｉ −ＣＭＯＳ出力回路の一例を示
す図である。この図において、１はＰチャネルＭＯＳ＋
−ランジスタＰ，およびＮチャネルＭＯＳ１−ランジス
タＮ１よりなる第１のＣＭＯＳ回路、２はＰチャネルＭ
ＯＳ＋−ランジスタＰ２およびＮチ．１・ネルＭＯＳト
ランジスタＮ２よりなる第２のＣＭＯＳ回路、３はＮＰ
Ｎハイボーラ１・ランジスタＴ， Ｔ．ダイオードＤ
１および抵抗Ｒ１よりなるＨレベル駆動回路、４はＮＰ
ＮハイボーラＩ・ランシスタＴ３よりなるＬレベル駆動
回路、５ばＴ−１レベル駆動回路３およびＬレベル駆動
回路４によってＩ１レ・＼ル若しくはＬレベルに駆動さ
れる出力端子、６は人力端子である。なお、■１は入力
信号、Ｖ．は出力信号である。FIG. 5 is a diagram showing an example of a conventional B i -CMOS output circuit. In this figure, 1 is P channel MOS+
- transistor P, and N-channel MOS1 - first CMOS circuit consisting of transistor N1, 2 is P-channel M
OS+- transistor P2 and Nch. 1. Second CMOS circuit consisting of channel MOS transistor N2, 3 is NP
N High Vola 1/Langister T, T. Diode D
1 and resistor R1, 4 is NP
An L level drive circuit consisting of an N high voltage I run sister T3, an output terminal 5 which is driven to an I1 level or an L level by a T-1 level drive circuit 3 and an L level drive circuit 4, and 6 a human power terminal. . Note that ■1 is an input signal, V. is the output signal.
このような構成において、今、■１をＬレベルにすると
、第１のＣＭＯＳ回路１の出力はＩ１レベル（第１の電
位状態）となり、したがって、出力端了５は１１レベル
駆動回路３によって駆動ざれてＶ．＝Ｔ｛レベルとなる
。なお、このとき、第２のＣＭＯＳ回路２の出力はＩ，
レベルであり、Ｌレベル駆動回路４にはベース電流Ｉ［
ｌが供給されない。In such a configuration, if 1 is set to the L level, the output of the first CMOS circuit 1 becomes the I1 level (first potential state), and therefore the output terminal 5 is driven by the 11 level drive circuit 3. Zare V. =T{level. Note that at this time, the output of the second CMOS circuit 2 is I,
level, and the base current I[
l is not supplied.
−・方、■１をＬレベルからＨレベルへと変化させると
、第１のＣＭＯＳ回路１の出力が第１の電位状態から第
２の電位状態（Ｌレベル）へと変化し、これにより、第
２のＣＭＯＳ回路２の出力がＨレベルに変化してＩ，レ
ベル駆動回路４にベース電流■８が供給され、出力端子
５はＬレベルに駆動される。- On the other hand, when ■1 is changed from L level to H level, the output of the first CMOS circuit 1 changes from the first potential state to the second potential state (L level), and as a result, The output of the second CMOS circuit 2 changes to H level, base current 8 is supplied to level drive circuit 4, and output terminal 5 is driven to L level.
しかしながら、このような従来の出力回路にあっては、
Ｌレベル駆動回路４に供給するベース電流■８が比較的
に大きくしかもその大きさが常に一定であったため、ベ
ース電流■，の供給直後に出力信号■。がＩ］レベルか
らＬレベルへと急激に立ち下がる結果、その出力フォー
ル波形にリンギングを発生させるといった問題点があっ
た。However, in such conventional output circuits,
Since the base current ■8 supplied to the L level drive circuit 4 is relatively large and always constant in magnitude, the output signal ■ is generated immediately after the supply of the base current ■. As a result of the sudden fall from the I level to the L level, there is a problem in that ringing occurs in the output fall waveform.
そこで、本発明は、ベース電流ＩＥを段階的に増大させ
ることにより、出力信号Ｖ。の立ち下がり変化を緩徐な
ものにして、出力フォール波形のリンギングの発生を回
避することを目的としている。Therefore, the present invention increases the output signal V by increasing the base current IE in stages. The purpose of this is to make the falling change of the output slow to avoid ringing in the output fall waveform.
本発明に係る出力回路は、」二記目的を達成するため、
その原理ブロソクを第１図に示すように、入力回路の出
力が第１の電位状態にあるときに出力端子をＨレベルに
駆動する■Ｉレ・゛＼ル駆動手段と、ベース電流が供給
されると該出力端子をＬレベルに駆動するハイボーラｌ
−ランジスタからなるＬレベル駆動手段とを備えた出力
回路において、前記人力回路の出力が第２の電位状態に
あるとき第１のベース電流を生成して前記Ｌレベル駆動
手段に供給する第１のベース電流供給手段と、前記出力
端子の電位がｌ−Ｉ−＋Ｌ変化時にＨレベルよりも小さ
くかつＬレー・ルよりも大きい所定電位になるときに起
動信号を出力する起動手段と、前記入力回路の出力が第
２の電位状態にあるとき導通ずるスイノチ手段と、該ス
イッヂ手段が導通し、かつ前記起動手段から起動信彊が
出力されると第２のベース電流を生成して前記Ｌレベル
駆動手段に供給する第２のベース電流供給手段と、を備
えて構成し、また、前記起動手段、スイッチ手段および
第２のベース電流供給手段を複数組備えるとともに、各
組の起動手段の所定電位を各々異ならせて構成している
。The output circuit according to the present invention has the following advantages:
As shown in Fig. 1, the principle block is as follows: ■ I level drive means that drives the output terminal to H level when the output of the input circuit is in the first potential state, and a base current is supplied. Then, a high voltage l that drives the output terminal to L level
- an output circuit comprising L-level driving means consisting of a transistor, wherein a first base current is generated and supplied to the L-level driving means when the output of the human-powered circuit is in a second potential state; a base current supply means, a starting means for outputting a starting signal when the potential of the output terminal reaches a predetermined potential smaller than the H level and larger than the L rail when changing from l-I-+L; and the input circuit. when the output of the switch is in a second potential state, the switch means is conductive, and when a start signal is output from the start means, a second base current is generated to drive the L level. and a second base current supply means for supplying the starting means to the starting means, and a plurality of sets of the starting means, the switching means, and the second base current supplying means, and a predetermined potential of the starting means of each set. Each is configured differently.
（作用〕
本発明では、入力回路の出力か第１の電位状態から第２
の電位状態・＼と変化すると、まず、第１のベース電流
を生成し、この第１のベース電流によってＩ，レ・＼ル
駆動手段を動作させて、出力！ｊ；！．ｉ子の電位をＨ
レベルからしレベルへと変化させ、次いて、出力端子の
電位が所定電位に到達すると、第２のベース電流を生成
し、先の第１のー・−ス電流に加算している。第２図は
出力信−号■。の立ち下がり変化とそのときのベース電
流１．の変化を示す図で、ベース電流を時間の経過と共
に加算増大することにより、出力信号■。の立下がり変
化を緩徐なものとしてリンギングを回避している。(Function) In the present invention, the output of the input circuit changes from the first potential state to the second potential state.
When the potential state changes to ＼, first, a first base current is generated, and this first base current operates the I, level and ＼ driving means, and outputs! j;! ．． The potential of i child is H
When the potential of the output terminal reaches a predetermined potential, a second base current is generated and added to the first base current. Figure 2 shows the output signal ■. Falling change of and the base current at that time 1. This figure shows the change in the output signal ■ by adding and increasing the base current over time. Ringing is avoided by making the fall change slow.
以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be explained based on the drawings.
第３、４図は本発明に係る出力回路の一実施例を示す図
である。3 and 4 are diagrams showing an embodiment of the output circuit according to the present invention.
第３図において、１０は出力回路であり、出力回路１０
は、入力回路１１、Ｉ｛レベル駆動手段１２、Ｌレベル
駆動手段１３、第１のベース電流供給千段１４、起動千
段１５、スイソチ手段１Ｇおよび第２のベース電流供給
千段１７を侃えている。In FIG. 3, 10 is an output circuit, and the output circuit 10
includes an input circuit 11, an I level drive means 12, an L level drive means 13, a first base current supply stage 14, a startup stage 15, a switch means 1G, and a second base current supply stage 17. There is.
人力回路１１はＰヂャ不ルＭｏｓ＋・ランジスタＰとＮ
チャ不ルＭＯＳ＋・ランジスタＮ１１とを有し、人力信
号■１の反転論理の信号（ＣＭＯＳ出力Ｓ。）を出力す
る。Ｈレベル駆動手段１２はＮＰＮハイボーラ１一ラン
ジスタＴ．，，Ｔ，２およびダイオードＤ Ｉ＋を有し
、ＣＭＯＳ出力Ｓ。が第１の電位状態（Ｈレベル）にあ
るときに出力端子１８をＨレベル電源線■。，に接続し
、出力信号■。をＨレベルに駆動する。■−レベル駆動
手段１３はＮＰＮハイボラ１〜ランジスタＴ＋３を有し
、ベース電流■８の供給により出力端子１８をＬレベル
電源線ＣＮＤに接続し、出力信号■。をＬレベルに駆動
する。第１のー・−ス電流供給千段１４ばＰチャネルＭ
ＯＳトランジノ、タＰｌ２とＮチャネルＭＯＳ＋−ラン
ジスクＮ ＋ ｚとを有し、ＣＭＯＳ出力Ｓ。が第２の
電位状ｊＪ（Ｌレベル）にあるとき第１のベース電流ｉ
ａを生成してＬレベル駆動千段１３に供給する。起動千
段１５はＰヂャネルＭＯＳ＋−ランジスタＰ１ｓ，Ｐ１
６およびＮチャネルＭＯＳ＋一ランジスタＮＩ３，Ｎ？
４からなる２段のインハータ１５ａ，１５ｂを有し、出
力端子１８の電位（出力信７ Ｖ。の電位）がＩ−１→
Ｌ変化時にＩＩレー、ルよりも小さくかつＬレ・＼ルよ
りも大きい所定電位■８にあるときに起動信号Ｓを出力
する。スイソチ手段１６はＰチャネルＭＯＳトランジス
タＰ １３を有し、ＣＭＯＳ出力Ｓ。が第２の電位状態
にあるときに導通ずる。第２のヘス電流供給千段１７は
ＰチャネルＭＯＳＩ−ランシスタＰｌ４を有し、スイッ
チ手段１Ｇが導通しかつ起動千段１５からＳｌが出力さ
れているときに第２のベース電流１１を生成してＩ，レ
ベル駆動手段１３に供給する。The human power circuit 11 is P-diameter Mos+, transistor P and N.
It has a channel MOS+ transistor N11, and outputs a signal (CMOS output S) of the inverted logic of the human input signal 1. The H level driving means 12 includes an NPN high voltage transistor 1 and a transistor T. ,,T,2 and a diode DI+, and a CMOS output S. is in the first potential state (H level), the output terminal 18 is connected to the H level power supply line ■. , Connect to and output signal■. is driven to H level. (2) - Level drive means 13 has NPN high voltage 1 to transistor T+3, and connects output terminal 18 to L level power supply line CND by supplying base current (2) 8, and outputs signal (2). is driven to L level. 1st current supply 14 stages P channel M
The OS transistor has a data Pl2 and an N-channel MOS + - Ranjisc N + z, and a CMOS output S. is at the second potential state jJ (L level), the first base current i
a is generated and supplied to the L level drive stage 13. The starting stage 15 is a P channel MOS+- transistor P1s, P1
6 and N channel MOS+1 transistor NI3,N?
The potential of the output terminal 18 (the potential of the output signal 7 V) is I-1→
At the time of L change, the activation signal S is outputted when the predetermined potential (8) is smaller than II level and higher than L level. The switching means 16 has a P-channel MOS transistor P13 and a CMOS output S. conducts when is in the second potential state. The second Hess current supply stage 17 has a P-channel MOSI-run transistor Pl4, and generates the second base current 11 when the switching means 1G is conductive and the starting stage 15 outputs Sl. I, which is supplied to the level driving means 13.
次に、作用を説明する。Next, the effect will be explained.
ＣＭＯＳ出力Ｓ。は、■１の反転論理であり、例えばＶ
１がＬレベルてあればＳ。はＩ−１レベルである。この
場合、出力信号■。はＩＩレベル駆動千段１２によって
［Ｉレベルに駆動される。CMOS output S. is the inverted logic of ■1, for example, V
If 1 is L level, S. is at the I-1 level. In this case, the output signal ■. is driven to the [I level by the II level drive stage 12.
今、■１がＬ→１ｌレベルへど変化した場合、ずなわち
、Ｓｏが■１→Ｌへと変化すると、まず、第１のベース
電流供給千段１４のＰ１■とスイッチ手段ｑ
？ＧのＰ＋：＋点か導通し、これにより、Ｐ１■を介し
てｉａが流される。このｌａばＬレベル駆動手段１３の
’Ｉ”＋３に供給され、Ｔ１１はこのときのＩＥ （
ずなわらｉ，，）に対応した大きさのコレクク電流を流
す。その結果、出力信号Ｖ。がＨレベルがらＬレベルへ
と低下しはしめ．その低下速度は’Ｉ”＋３のベース電
流の大きさに対応している。すなわち、１ａを比較的に
小さなものに設定しておけば、このときのＶ。の低下速
度を緩徐なものとすることができる。Now, when ■1 changes from L to 1l level, that is, when So changes from ■1 to L, first, P1■ of the first base current supply stage 14 and switch means q? The P+:+ point of G is conductive, and as a result, ia flows through P1■. This la is supplied to 'I'+3 of the L level driving means 13, and T11 is IE (
A collector current of a magnitude corresponding to zunawara i,, ) is applied. As a result, the output signal V. The level gradually decreases from the H level to the L level. The rate of decrease corresponds to the magnitude of the base current of 'I''+3.In other words, if 1a is set to a relatively small value, the rate of decrease of V at this time will be slow. be able to.
■ｏが低下してＶｌ （起動手段１５のＶＴＩ｛に相
当する）６こ到達すると、起動千段１５がらＳ，が出力
される。第２のベース電流供給手段１７のＰｌ４はこの
Ｓ１を受りて導通し、このＰＩ４と先に導通していたス
イソチ手段ｌ６のＰＩ３とを介して第２のベース電流１
１が流され、この１１ば既に流されていた１ａに加算さ
れる。したがって、Ｌレベル駆動手段１ＧのＴ１３ば、
Ｉ）１ ＋ｉ’ｌ に増大ざれたベース電流ＩＢの供給
を受けてそのコレクタ電流を増大ざせ、これにより、Ｖ
ｏはその電位を急速に■，レベル・＼と低下さ氾ていく
。(2) When o decreases and reaches Vl (corresponding to VTI of the starting means 15) 6, S, is output from the starting stage 15. PI4 of the second base current supply means 17 receives this S1 and becomes conductive, and the second base current 1
1 is flushed, and this 11 is added to 1a, which had already been flushed. Therefore, T13 of the L level driving means 1G,
I) Increase the collector current by receiving the base current IB increased to 1 +i'l, so that V
The potential of o rapidly decreases to ■ and level ＼.
このように、本実施例では、ＳｏがＩＴ→Ｌ−、と変化
すると、まず、第１の・・・−ス電流１４をｒ７レ・＼
ル駈動手段１３に供給し、次いで、■ｏが■１まで低下
するとｉ４に加えて第２のベース電流１を供給するよう
にしている。したがって、Ｔ，レベル駆動千段１３に供
給されるベース電？Ｍｊ Ｉ ｓを第４図に示すように
段階的に増大ざせることができ、出力信号■。の立ち下
がりを、はしめ緩徐に、その後急速にと変化させること
ができる。その結果、出力信号■。の急激な立ち下がり
変化を避けることができ、出力フォール波形のリンギン
グの発生を回避することができる。In this way, in this embodiment, when So changes from IT to L-, the first...- current 14 is first changed to r7
Then, when (i) decreases to (i)1, a second base current (1) is supplied in addition to i4. Therefore, the base voltage supplied to the T level drive stage 13? Mj Is can be increased stepwise as shown in FIG. 4, resulting in an output signal ■. The fall of the signal can be changed from first slowly to then quickly. As a result, the output signal■. It is possible to avoid a sudden falling change in the output voltage, and it is possible to avoid ringing in the output fall waveform.
なお、上記実施例では起動千段１５、スイソヂ手段１６
および第２のベース電流供給手段１７を１組とした例を
示したが、これに限るものではない。例えば起動千段１
５、スインヂ手段１６および第２のベース電流供給千段
１７を複数組にして、各組の起動千段１５の所定電位（
すなわち■１）を各々異ならせるようにしてもよい。In the above embodiment, the starting stage 15 and the switching means 16 are used.
Although an example has been shown in which the base current supply means 17 and the second base current supply means 17 are set as one set, the present invention is not limited to this. For example, start 1,000 steps
5. A plurality of sets of the swing means 16 and the second base current supply stage 17 are set, and a predetermined potential (
That is, (1) may be made different for each.
［発明の効果］
本発明によれば、Ｌレー・ル駆動手段に供給する・＼−
ス電？！ｌｍを段階的に増大させるようにしたので、出
力信号Ｖ。の立ち下がり変化を緩徐なものとすることが
でき、出力フォールの波形のリンギングを回避すること
ができる。[Effects of the Invention] According to the present invention, the L rail is supplied to the L rail drive means.
Suden? ! Since lm is increased in stages, the output signal V. It is possible to make the fall change gradual, and it is possible to avoid ringing in the output fall waveform.
第１、２図は本発明の原理を示す図であり、第１図はそ
の原理ブロノク図、
第２図はその出力信号とベース電流の変化を示す図、
第３、４図は本発明に係る出力回路の一実施例を示す図
であり、
第３図はその構成図、
第４図はその出力信号とベース電流の変化を示す図、
第５、６図は従来の出力回路を示す図であり、第５図は
その構成図、
第６同ほぞの出力信号の変化を示す図である。
１１・・・・・一人ノノ＠路、
１２・・・・・・Ｈレベル駆動手段、
１３・・・・・■，レベル駆動手段、
１４・・・・・・第１のベース電流供給手段、］５・・
・・・・起動手段、
１Ｇ・・・・・・スイッチ手段、
１７・・・・・・第２のベース電流供給手段、１８・・
・・・・出力端子、
Ｓｏ・・・・・・ＣＭＯＳ出力、
Ｓ１・・・・・・起動信号、
■１・・・・・・入力信号、
■。・・・−・・出力信号、
Ｉｌｌ・・・・・・ベース電流、
ｉａ・・・・・・第１のー・−ス電流、ｉＩ・・・・・
・第２のベースｌｉ。
代 理 人 弁理士 井 桁 貞
ｌ３Figures 1 and 2 are diagrams showing the principle of the present invention. Figure 1 is a Bronnock diagram of the principle, Figure 2 is a diagram showing changes in the output signal and base current, and Figures 3 and 4 are diagrams showing the principle of the present invention. FIG. 3 is a diagram showing the configuration of such an output circuit, FIG. 4 is a diagram showing changes in the output signal and base current, and FIGS. 5 and 6 are diagrams showing conventional output circuits. FIG. 5 is a diagram showing its configuration, and a diagram showing changes in the output signal of the sixth tenon. 11...Hitorinono@ro, 12...H level drive means, 13...■, level drive means, 14...First base current supply means, ]5...
...Starting means, 1G... Switch means, 17... Second base current supply means, 18...
...Output terminal, So...CMOS output, S1...Start signal, ■1...Input signal, ■. ......output signal, Ill...base current, ia...first base current, iI...
-Second base li. Agent Patent Attorney Sada Igata 13
Claims (2)
力端子をＨレベルに駆動するＨレベル駆動手段と、 ベース電流が供給されると該出力端子をＬ レベルに駆動するバイポーラトランジスタからなるＬレ
ベル駆動手段とを備えた出力回路において、 前記入力回路の出力が第２の電位状態にあ るとき第１のベース電流を生成して前記Ｌレベル駆動手
段に供給する第１のベース電流供給手段と、 前記出力端子の電位がＨ→Ｌ変化時にＨレ ベルよりも小さくかつＬレベルよりも大きい所定電位に
なるときに起動信号を出力する起動手段と、 前記入力回路の出力が第２の電位状態にあ るとき導通するスイッチ手段と、 該スイッチ手段が導通し、かつ前記起動手 段から起動信号が出力されると第２のベース電流を生成
して前記Ｌレベル駆動手段に供給する第２のベース電流
供給手段と、 を備えたことを特徴とする出力回路。(1) H level driving means that drives the output terminal to H level when the output of the input circuit is in the first potential state, and a bipolar transistor that drives the output terminal to L level when the base current is supplied. an output circuit comprising: an L level driving means; a first base current supply that generates a first base current and supplies it to the L level driving means when the output of the input circuit is in a second potential state; means for outputting a starting signal when the potential of the output terminal reaches a predetermined potential that is smaller than the H level and larger than the L level when changing from H to L; and the output of the input circuit is set to a second potential. a second base that generates a second base current and supplies it to the L level drive means when the switch means is conductive and a start signal is output from the start means; An output circuit comprising: a current supply means;
電流供給手段を複数組備えるとともに、各組の起動手段
の所定電位を各々異ならせ たことを特徴とする請求項１記載の出力回路。(2) The output circuit according to claim 1, further comprising a plurality of sets of the starting means, the switching means, and the second base current supply means, and each set of starting means has a different predetermined potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056942A JPH02237220A (en) | 1989-03-09 | 1989-03-09 | Output circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1056942A JPH02237220A (en) | 1989-03-09 | 1989-03-09 | Output circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02237220A true JPH02237220A (en) | 1990-09-19 |
Family
ID=13041598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1056942A Pending JPH02237220A (en) | 1989-03-09 | 1989-03-09 | Output circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02237220A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH066195A (en) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | Output driver circuit |
| JPH09167956A (en) * | 1992-03-06 | 1997-06-24 | Samsung Electron Co Ltd | Bi cmos driving circuit |
| JP2006314197A (en) * | 2002-10-25 | 2006-11-16 | Marvell World Trade Ltd | Low loss dc/dc converter |
-
1989
- 1989-03-09 JP JP1056942A patent/JPH02237220A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09167956A (en) * | 1992-03-06 | 1997-06-24 | Samsung Electron Co Ltd | Bi cmos driving circuit |
| JPH066195A (en) * | 1992-06-18 | 1994-01-14 | Mitsubishi Electric Corp | Output driver circuit |
| JP2006314197A (en) * | 2002-10-25 | 2006-11-16 | Marvell World Trade Ltd | Low loss dc/dc converter |
| US7148673B2 (en) | 2002-10-25 | 2006-12-12 | Marvell World Trade Ltd. | Method and apparatus including low loss DC/DC converter |
| US7161342B2 (en) | 2002-10-25 | 2007-01-09 | Marvell World Trade Ltd. | Low loss DC/DC converter |
| US7271573B2 (en) | 2002-10-25 | 2007-09-18 | Marvell World Trade Ltd. | Low loss DC/DC converter including a multi-level controller that applies a monotonic sequence of voltage levels |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008802B1 (en) | Bimos logic circuitry | |
| JPS62132424A (en) | Logic gate circuit | |
| JP2647014B2 (en) | BiCMOS logic circuit | |
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| EP0196113A2 (en) | Tri-state buffer circuit | |
| JP3818546B2 (en) | Current mode analog signal multiplexer | |
| JP3765641B2 (en) | ECL D latch circuit and ECL D flip-flop using the same | |
| KR100220440B1 (en) | Input buffer regenerative latch for ecl levels | |
| EP0417786A2 (en) | A level shift circuit for achieving a high-speed processing and an improved output current capability | |
| JP3436400B2 (en) | Semiconductor integrated circuit device | |
| JPH10163855A (en) | Level conversion circuit | |
| JP2865256B2 (en) | Bipolar / MOS logic circuit | |
| JPH02237220A (en) | Output circuit | |
| JP2013520133A (en) | Low power high speed differential driver with accurate current steering | |
| JP2011044780A (en) | Driver circuit and test device using the same | |
| KR890016769A (en) | Logic circuit formed by combining bipolar transistor and MOSFET | |
| JPH05122049A (en) | Output buffer circuit | |
| JP2864494B2 (en) | Semiconductor integrated circuit | |
| JP3193218B2 (en) | Semiconductor logic circuit | |
| US5122681A (en) | Synchronous BiCMOS logic gate | |
| JP2546398B2 (en) | Level conversion circuit | |
| TWI257752B (en) | Drive circuit with parallel drive architecture | |
| JP2001153925A (en) | Input buffer circuit | |
| JPH0774594A (en) | Latch circuit | |
| JP2981496B2 (en) | Semiconductor output circuit |