JPH02231708A - 半導体装置の位置合わせマーク検出方法及び装置 - Google Patents
半導体装置の位置合わせマーク検出方法及び装置Info
- Publication number
- JPH02231708A JPH02231708A JP1052136A JP5213689A JPH02231708A JP H02231708 A JPH02231708 A JP H02231708A JP 1052136 A JP1052136 A JP 1052136A JP 5213689 A JP5213689 A JP 5213689A JP H02231708 A JPH02231708 A JP H02231708A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- alignment mark
- metal layer
- detector
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000002245 particle Substances 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 28
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000010894 electron beam technology Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001572 beryllium Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- IBIKHMZPHNKTHM-RDTXWAMCSA-N merck compound 25 Chemical compound C1C[C@@H](C(O)=O)[C@H](O)CN1C(C1=C(F)C=CC=C11)=NN1C(=O)C1=C(Cl)C=CC=C1C1CC1 IBIKHMZPHNKTHM-RDTXWAMCSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
電子ビーム露光装置等における平坦化金゛属層を含む半
導体装置の位置合わせマーク検出方法及び装置に関し、 平坦化を行った層でも余分な工程を経ずに位置合わせを
行うことを目的とし、 位置合わせマークの上部が金属層で平坦化された半導体
装置の位置合わせマーク検出方法において、段差によっ
て生じた厚さの異なる金属層部分をマーク領域とし、そ
こに荷電粒子−を走査し、金属層の厚さの違いによって
生じる情報、例えばＸ線強度等を検出して位置合わせマ
ークを検出するように構成し、検出手段は半導体装置の
各層のパターン形成の際のマーク形状に応じて適宜切り
替えられるように構成する。又、検出手段として反射電
子を遮断する電子遮断手段と、該電子しゃ断手段を通過
したＸ線を検出する手段（ＰＩＮダイオードとを具備す
るように構成し、電子しゃ断手段は軽金属（たとえばＢ
ｅ ）を使用し、電子を阻止する電界を印加するように
構成する。
導体装置の位置合わせマーク検出方法及び装置に関し、 平坦化を行った層でも余分な工程を経ずに位置合わせを
行うことを目的とし、 位置合わせマークの上部が金属層で平坦化された半導体
装置の位置合わせマーク検出方法において、段差によっ
て生じた厚さの異なる金属層部分をマーク領域とし、そ
こに荷電粒子−を走査し、金属層の厚さの違いによって
生じる情報、例えばＸ線強度等を検出して位置合わせマ
ークを検出するように構成し、検出手段は半導体装置の
各層のパターン形成の際のマーク形状に応じて適宜切り
替えられるように構成する。又、検出手段として反射電
子を遮断する電子遮断手段と、該電子しゃ断手段を通過
したＸ線を検出する手段（ＰＩＮダイオードとを具備す
るように構成し、電子しゃ断手段は軽金属（たとえばＢ
ｅ ）を使用し、電子を阻止する電界を印加するように
構成する。
本発明は電子ビーム露光装置等における平坦化金属層を
含む半導体装置の位置合わせマーク検出方法及び装置に
関する。
含む半導体装置の位置合わせマーク検出方法及び装置に
関する。
近年、電子ビーム露光装置を用いた半導体装置の製造に
は、高集積化に伴い、パターンの超微細化が要求されて
いる。このため、より正確な位置にパターンを形成なけ
れば成らず、位置合わせは重要であり、その精度も向上
させる必要がある。
は、高集積化に伴い、パターンの超微細化が要求されて
いる。このため、より正確な位置にパターンを形成なけ
れば成らず、位置合わせは重要であり、その精度も向上
させる必要がある。
従来の電子ビーム露光装置を用いたパターン形成時の位
置合わせにおいては、位置合わせマークを形成し、その
マークを用いて位置情報を検出し、位董合わせを行って
いる。すなわち、位置合わせマークは、第７Ａ図に示す
ように、通常、基板１にＲＩＥ方法等により段差（凹凸
）を設け、したがって、その後、基板１上に形成された
絶縁層１２等にも段差を設けている。いずれの製造段階
でも、電子ビームを形成した段差を横切るように走査し
、その時の二次電子又は反射電子を検出することによっ
てマーク中心を求め、そのずれ量を求めて補正係数を検
出することによって高精度の位置合わせを行っていたく
参照：特開昭５４−８１７８２号公報》。
置合わせにおいては、位置合わせマークを形成し、その
マークを用いて位置情報を検出し、位董合わせを行って
いる。すなわち、位置合わせマークは、第７Ａ図に示す
ように、通常、基板１にＲＩＥ方法等により段差（凹凸
）を設け、したがって、その後、基板１上に形成された
絶縁層１２等にも段差を設けている。いずれの製造段階
でも、電子ビームを形成した段差を横切るように走査し
、その時の二次電子又は反射電子を検出することによっ
てマーク中心を求め、そのずれ量を求めて補正係数を検
出することによって高精度の位置合わせを行っていたく
参照：特開昭５４−８１７８２号公報》。
ところが、半導体装置の製造工程において半導体装置の
信頼性の向上及びその後の層形成を容易にするために、
形成した層を平坦化させることを行うように成ってきた
。すなわち、第７Ｂ図に示すように、金属層３を平坦化
を行うことによってマークの段差部分も埋まってしまい
、段差によって行っていた上述の位置合わせマークの検
出が不可能となってしまうので、マーク部分及びその周
辺部を処理し埋まっていたマーク段差を出すことを行っ
ていた。このようにすると、マーク検出が容易にできず
、埋まっていたマーク段差を出す工程を追加しなければ
ならないという課題点を生じていた。
信頼性の向上及びその後の層形成を容易にするために、
形成した層を平坦化させることを行うように成ってきた
。すなわち、第７Ｂ図に示すように、金属層３を平坦化
を行うことによってマークの段差部分も埋まってしまい
、段差によって行っていた上述の位置合わせマークの検
出が不可能となってしまうので、マーク部分及びその周
辺部を処理し埋まっていたマーク段差を出すことを行っ
ていた。このようにすると、マーク検出が容易にできず
、埋まっていたマーク段差を出す工程を追加しなければ
ならないという課題点を生じていた。
したがって、本発明の目的は、平坦化を行った層でも余
分な工程を経ずに位置合わせを行うことにある。
分な工程を経ずに位置合わせを行うことにある。
〔課題を解決するための手段及び作用〕上述の課題を解
決するための手段は第１図に示される。すなわち、平坦
化金属層を有する半導体装置において、金属層の厚さの
相違によって形成されている位置合わせマークに荷電粒
子たとえば電子ビームを走査し、金属層の厚さによって
生じる情報たとえばＸ線強度を検出する。これよって位
置合わせマークを検出する。この検出方法による電子ビ
ームのマーク領域走査の際には、金属層からＸ線と共に
反射電子も発生する。従って、検出器としては、反射電
子を遮断する（吸収も含む）する手段と、該手段を通過
したＸ線を検出するＰＩＮダイオードを具備するように
構成する。これにより、位置合わせマークを効率よく検
出できる。
決するための手段は第１図に示される。すなわち、平坦
化金属層を有する半導体装置において、金属層の厚さの
相違によって形成されている位置合わせマークに荷電粒
子たとえば電子ビームを走査し、金属層の厚さによって
生じる情報たとえばＸ線強度を検出する。これよって位
置合わせマークを検出する。この検出方法による電子ビ
ームのマーク領域走査の際には、金属層からＸ線と共に
反射電子も発生する。従って、検出器としては、反射電
子を遮断する（吸収も含む）する手段と、該手段を通過
したＸ線を検出するＰＩＮダイオードを具備するように
構成する。これにより、位置合わせマークを効率よく検
出できる。
第２図は一般的な平坦化金属層を含む半導体装？の一例
の断面図である。第２図において、１１はたとえばシリ
コン単結晶基板であって、ＲＩＥ法により位置合わせマ
ークＭ１を形成してある。
の断面図である。第２図において、１１はたとえばシリ
コン単結晶基板であって、ＲＩＥ法により位置合わせマ
ークＭ１を形成してある。
また、基板１１上に絶縁層（たとえばＳｉＯ■）１２を
熱酸化により形成し、さらに、その上に配線層（たとえ
ばポリシリコン）１３を形成する。さらに、その上に絶
縁層（たとえばＳｌＯ■）１４をＣＶＤ法により形成し
、その上１と平坦化金属層１５をスパッタリング等によ
り形成する。これにより、コンタクト部分ＣＯＮＴ及び
位置合わせマークＭ２上は平坦化される。なお、ｌ６は
レジストである。
熱酸化により形成し、さらに、その上に配線層（たとえ
ばポリシリコン）１３を形成する。さらに、その上に絶
縁層（たとえばＳｌＯ■）１４をＣＶＤ法により形成し
、その上１と平坦化金属層１５をスパッタリング等によ
り形成する。これにより、コンタクト部分ＣＯＮＴ及び
位置合わせマークＭ２上は平坦化される。なお、ｌ６は
レジストである。
第２図の装置においては、平坦化金属層１５を形成する
前の段階では、電子ビーム露光装置においては、位置合
わせマーク（Ｍｌ，Ｍ２）は、反射電子の検出により可
能であるが、平坦化金属１５の形成後には反射電子検出
では不可能であり、この場合には、Ｘ線の検出により行
う。
前の段階では、電子ビーム露光装置においては、位置合
わせマーク（Ｍｌ，Ｍ２）は、反射電子の検出により可
能であるが、平坦化金属１５の形成後には反射電子検出
では不可能であり、この場合には、Ｘ線の検出により行
う。
第３図は本発明に係る半導体装置の位置合わせマーク検
出装置の第１の実施例を示す図である。
出装置の第１の実施例を示す図である。
第３図において、電子ビームが露光走査された際に、検
出器４は平坦化金属層１５より発生する反射電子及びＸ
線のうち、Ｘ線のみを検出する。この検出器４の出力は
増幅器５により増幅され、゜さらに、検出回路６におい
てフィルタリングされた制御系７に供給され、これによ
り、制御系７において、平坦化金属層１５の厚さの相違
によるＸ線強度により位置合わせマークＭ２１２を正確
に検出する。またこれに基づいて、ＣＰＵ８は種々の制
御を行うことになる。
出器４は平坦化金属層１５より発生する反射電子及びＸ
線のうち、Ｘ線のみを検出する。この検出器４の出力は
増幅器５により増幅され、゜さらに、検出回路６におい
てフィルタリングされた制御系７に供給され、これによ
り、制御系７において、平坦化金属層１５の厚さの相違
によるＸ線強度により位置合わせマークＭ２１２を正確
に検出する。またこれに基づいて、ＣＰＵ８は種々の制
御を行うことになる。
第４図は本発明に係る半導体装置の位置合わせ検出装置
の第２の実施例を示す図である。第４図においては、平
坦化金属層１５の形成される前段階及び後段階でも、同
一の電子ビーム露光装置を用いるのが好ましいことを考
慮したものである。
の第２の実施例を示す図である。第４図においては、平
坦化金属層１５の形成される前段階及び後段階でも、同
一の電子ビーム露光装置を用いるのが好ましいことを考
慮したものである。
たとえば、平坦化金属層１５の形成前では、第２図の基
板１１の凹凸である位置合わせマークＭ１の検出により
位置合わせを行う。したがって、この場合には、第４図
においては、検出器４′によりマークＭ１からの反射電
子を検出することにより行う。このため、検出器４一増
幅器５一検出回路６の系統と検出器４′ 一増幅器５′
検出回路６′の系統とを切替えるためのスイッチＳＷを
設けてある。
板１１の凹凸である位置合わせマークＭ１の検出により
位置合わせを行う。したがって、この場合には、第４図
においては、検出器４′によりマークＭ１からの反射電
子を検出することにより行う。このため、検出器４一増
幅器５一検出回路６の系統と検出器４′ 一増幅器５′
検出回路６′の系統とを切替えるためのスイッチＳＷを
設けてある。
Ｘ線検出用検出器４及び電子検出用検出器４′は、第５
Ａ図のごとく配置することもでき、また、Ｘ線検出用検
出器４の検出感度を大きくするために、第５Ｂ図に示す
ごとく、電子検出用検出器４′より大きくすることもで
きる。
Ａ図のごとく配置することもでき、また、Ｘ線検出用検
出器４の検出感度を大きくするために、第５Ｂ図に示す
ごとく、電子検出用検出器４′より大きくすることもで
きる。
上述の検出器４ （４’ ）は第６Ａ図、第６Ｂ図のご
と＜ＰＩＮダイオードにより構成できる。すなわち、第
６Ａ図においては、２つの電極板よりなる電子しゃ断部
６０を設け、これに図示のごとく電圧を印加し、電子を
阻止する。したがって、Ｘ線は、基板６１、Ｐ層６２、
Ｉ層６３、Ｎ層６４よりなるＰＩＮダイオードに侵入す
る。なお、ＰＩＮダイオードに侵入したＸ線は、Ｉ層６
３において、電子一正孔対を生成し、これがＰ層６２及
びＮ層６３に印加された電圧により検出電流として送出
されることになる。なお、第６Ａ図においては、電子し
ゃ断部６０にスイッチ（図示せず）を設けて電子しゃ断
部６０を無効化すると、第６Ａ図の検出器は電子検出用
検出器４′としても作用する。したがって、この場合、
第４図（第５Ａ図、第５Ｂ図）における検出器全部をＸ
線検出用にすることもでき、また電子検出用にすること
もできる。
と＜ＰＩＮダイオードにより構成できる。すなわち、第
６Ａ図においては、２つの電極板よりなる電子しゃ断部
６０を設け、これに図示のごとく電圧を印加し、電子を
阻止する。したがって、Ｘ線は、基板６１、Ｐ層６２、
Ｉ層６３、Ｎ層６４よりなるＰＩＮダイオードに侵入す
る。なお、ＰＩＮダイオードに侵入したＸ線は、Ｉ層６
３において、電子一正孔対を生成し、これがＰ層６２及
びＮ層６３に印加された電圧により検出電流として送出
されることになる。なお、第６Ａ図においては、電子し
ゃ断部６０にスイッチ（図示せず）を設けて電子しゃ断
部６０を無効化すると、第６Ａ図の検出器は電子検出用
検出器４′としても作用する。したがって、この場合、
第４図（第５Ａ図、第５Ｂ図）における検出器全部をＸ
線検出用にすることもでき、また電子検出用にすること
もできる。
第６Ｂ図においては、第６Ａ図の電子しゃ断部６０の代
りにＰＩＮダイオードの表面に軽金属層たとえば厚さ１
０−のべリリウム層６４を設ける。
りにＰＩＮダイオードの表面に軽金属層たとえば厚さ１
０−のべリリウム層６４を設ける。
このベリリウム層６４はその面で電子を阻止する作用す
る。したがって、第６Ｂ図の検出器はＸ線検出用として
のみ作用する。
る。したがって、第６Ｂ図の検出器はＸ線検出用として
のみ作用する。
以上説明したように本発明によれば、平坦化金属層によ
り位置合わせマークの段差が埋まってしまっても、その
金属層の厚さの差によってマーク検出ができ、余分な製
造工程を増やすことなく位置合わせができるようになり
、これにより、製造時間の短縮もできる。
り位置合わせマークの段差が埋まってしまっても、その
金属層の厚さの差によってマーク検出ができ、余分な製
造工程を増やすことなく位置合わせができるようになり
、これにより、製造時間の短縮もできる。
第１図は本発明の基本構成を説明する図、第２図は一般
的な平坦化金属層を含む半導体装置を示す断面図、 第３図、第４図は本発明に係る半導体装置の位置合わせ
マーク検出装置の第１、第２の実施例を示す図、 第５Ａ図、第５Ｂ図は第４図の検出器の配置例を示す図
、 第６Ａ図、第６Ｂ図は第４図の検出器の構成を示す図、 第７Ａ図、第７Ｂ図は位置合わせマークを説明する断面
図である。 １・・・基板、 ２・・・絶縁層、３．１５・
・・平坦化金属層、 ４・・・Ｘ線検出用検出器。 １１ｉ１の実施例 第３回 第２の実施例 第６Ｂ回 口 口 口 第５Ａ回 非平担化マーク 第７Ａ＠ 電子ビーム 平担化マーク 第７８回 ３・・・平Ｉｌｌじ倉属層
的な平坦化金属層を含む半導体装置を示す断面図、 第３図、第４図は本発明に係る半導体装置の位置合わせ
マーク検出装置の第１、第２の実施例を示す図、 第５Ａ図、第５Ｂ図は第４図の検出器の配置例を示す図
、 第６Ａ図、第６Ｂ図は第４図の検出器の構成を示す図、 第７Ａ図、第７Ｂ図は位置合わせマークを説明する断面
図である。 １・・・基板、 ２・・・絶縁層、３．１５・
・・平坦化金属層、 ４・・・Ｘ線検出用検出器。 １１ｉ１の実施例 第３回 第２の実施例 第６Ｂ回 口 口 口 第５Ａ回 非平担化マーク 第７Ａ＠ 電子ビーム 平担化マーク 第７８回 ３・・・平Ｉｌｌじ倉属層
Claims (1)
- 【特許請求の範囲】 １、段差によって形成された位置合わせマークの上部が
金属層で平坦化された半導体装置の位置合わせマーク検
出方法において、 前記段差によってできる前記金属層の厚さが異なる部分
を位置合わせマークとし、 前記半導体装置の該位置合わせマークの領域に荷電粒子
を露光走査し、 前記半導体装置の該位置合わせマークの領域から発生す
る前記金属層の厚さに応じた情報を検出し、 これにより、前記位置合わせマークを検出するようにし
たことを特徴とする半導体装置の位置合わせマーク検出
方法 ２、請求項１記載の方法を実行するための装置であって
、 前記半導体装置の前記位置合わせマークの領域から発生
する前記金属層の厚さに応じた情報のみを検出する検出
器（４）を具備する半導体装置の位置合わせマーク検出
装置。 ３、請求項１に記載の方法を実行するための装置であっ
て、 前記半導装置体の前記位置合わせマークの領域から発生
する前記金属層の厚さに応じた情報のみを検出する検出
器（４）と、 前記半導体装置の各層の表面形状に応じて発生する情報
を検出する検出器（４’）と を具備し、前記各検出器を切替動作させることにより前
記半導体装置の各種の位置合わせマークを検出するよう
にした半導体装置の位置合わせマーク検出装置。 ４、前記金属層の厚さに応じた情報のみを検出する検出
器（４）が、 前記半導体装置からの反射電子しゃ断する電子をしゃ断
手段（６０、６５）と、 該電子しゃ断手段を通過したＸ線を検出するＰＩＮダイ
オード（６１〜６４）と を具備する請求項２または３に記載の半導体装置の位置
合わせマーク検出装置。 ５、前記電子しゃ断手段が電圧印加手段（６０）を具備
し、 該電圧印加手段をオン動作させることにより前記半導体
装置からの反射電子を阻止し、他方、該電圧印加手段を
オフ動作させることにより前記半導体装置からの反射電
子を通過させることにより前記検出器（４）を前記各層
の表面形状に応じて発生する情報を検出する検出器（４
’）としても作用させる請求項４に記載の半導体装置の
位置合わせマーク検出装置。 ６、前記電子しゃ断手段が軽金属層（６４）を具備する
請求項４に記載の半導体装置の位置合わせマーク検出装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052136A JPH02231708A (ja) | 1989-03-06 | 1989-03-06 | 半導体装置の位置合わせマーク検出方法及び装置 |
| EP90104175A EP0386666B1 (en) | 1989-03-06 | 1990-03-03 | Method and apparatus for detecting alignment mark of semiconductor device |
| DE69033123T DE69033123T2 (de) | 1989-03-06 | 1990-03-03 | Verfahren und Gerät zur Wahrnehmung einer Ausrichtungsmarke auf einer Halbleiter-Vorrichtung |
| US07/489,224 US5004925A (en) | 1989-03-06 | 1990-03-06 | Method and apparatus for detecting alignment mark of semiconductor device |
| KR1019900002926A KR930010723B1 (ko) | 1989-03-06 | 1990-03-06 | 반도체 장치의 일치표지 검출방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1052136A JPH02231708A (ja) | 1989-03-06 | 1989-03-06 | 半導体装置の位置合わせマーク検出方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02231708A true JPH02231708A (ja) | 1990-09-13 |
Family
ID=12906453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1052136A Pending JPH02231708A (ja) | 1989-03-06 | 1989-03-06 | 半導体装置の位置合わせマーク検出方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5004925A (ja) |
| EP (1) | EP0386666B1 (ja) |
| JP (1) | JPH02231708A (ja) |
| KR (1) | KR930010723B1 (ja) |
| DE (1) | DE69033123T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0927529A (ja) * | 1995-07-12 | 1997-01-28 | Sony Corp | 位置合わせ検出用半導体装置 |
| JP3666951B2 (ja) * | 1995-10-06 | 2005-06-29 | キヤノン株式会社 | マーク検出方法、これを用いた位置合わせ方法、露光方法及び装置、ならびにデバイス生産方法 |
| US6576529B1 (en) * | 1999-12-07 | 2003-06-10 | Agere Systems Inc. | Method of forming an alignment feature in or on a multilayered semiconductor structure |
| DE60124336T2 (de) * | 2000-04-28 | 2007-06-06 | Asml Netherlands B.V. | Bestimmung der Position einer Substrat-Ausrichtungsmarke |
| MXPA04011227A (es) * | 2002-05-17 | 2005-01-25 | Esperion Therapeutics Inc | Metodos y composiciones para el tratamiento de la reperfusion isquemica. |
| JP4777731B2 (ja) * | 2005-03-31 | 2011-09-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US10495982B2 (en) * | 2013-10-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and method for real-time overlay error reduction |
| US10121660B2 (en) * | 2016-08-18 | 2018-11-06 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2146106B1 (ja) * | 1971-07-16 | 1977-08-05 | Thomson Csf | |
| US4008402A (en) * | 1974-07-18 | 1977-02-15 | Westinghouse Electric Corporation | Method and apparatus for electron beam alignment with a member by detecting X-rays |
| JPS5481782A (en) * | 1977-12-13 | 1979-06-29 | Fujitsu Ltd | Position mark detecting method of electron beam exposure unit |
| NL8100449A (nl) * | 1981-01-30 | 1982-08-16 | Philips Nv | Elektronenmikroskoop met roentgendetektor. |
| GB2109538A (en) * | 1981-11-02 | 1983-06-02 | Philips Electronic Associated | Electron beam alignment |
| JPS58207637A (ja) * | 1982-05-28 | 1983-12-03 | Sanyo Electric Co Ltd | 電子ビ−ム露光における位置合せ方法 |
| JPS59220922A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 位置合わせ方法 |
| JPS63269445A (ja) * | 1987-04-28 | 1988-11-07 | Canon Inc | 電子ビーム発生素子 |
| US4885472A (en) * | 1988-03-14 | 1989-12-05 | The Perkin-Elmer Corporation | Silicon grid as a reference and calibration standard in a particle beam lithography system |
| US4871919A (en) * | 1988-05-20 | 1989-10-03 | International Business Machines Corporation | Electron beam lithography alignment using electric field changes to achieve registration |
-
1989
- 1989-03-06 JP JP1052136A patent/JPH02231708A/ja active Pending
-
1990
- 1990-03-03 EP EP90104175A patent/EP0386666B1/en not_active Expired - Lifetime
- 1990-03-03 DE DE69033123T patent/DE69033123T2/de not_active Expired - Fee Related
- 1990-03-06 US US07/489,224 patent/US5004925A/en not_active Expired - Lifetime
- 1990-03-06 KR KR1019900002926A patent/KR930010723B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900015283A (ko) | 1990-10-26 |
| KR930010723B1 (ko) | 1993-11-08 |
| DE69033123D1 (de) | 1999-07-01 |
| EP0386666B1 (en) | 1999-05-26 |
| EP0386666A3 (en) | 1991-11-27 |
| US5004925A (en) | 1991-04-02 |
| DE69033123T2 (de) | 1999-09-23 |
| EP0386666A2 (en) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020263A (en) | Method of recovering alignment marks after chemical mechanical polishing of tungsten | |
| JP3393862B2 (ja) | 位置合わせマークを形成するための方法 | |
| EP0370834A2 (en) | Semiconductor device, and method of manufacture | |
| US6255189B1 (en) | Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern | |
| US7642101B2 (en) | Semiconductor device having in-chip critical dimension and focus patterns | |
| TW200845119A (en) | Trench structure and method for co-alignment of mixed optical and electron beam lithographic fabrication levels | |
| JPH02231708A (ja) | 半導体装置の位置合わせマーク検出方法及び装置 | |
| JP2001274063A (ja) | 半導体装置の製造方法 | |
| KR20090035766A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN111192889A (zh) | 光检测模块及其制备方法、光检测基板 | |
| KR100689709B1 (ko) | 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법 | |
| JP2001189263A (ja) | 合わせずれ検査方法及び荷電ビーム露光方法 | |
| JP2650182B2 (ja) | 位置合せマーク並びに該マークを有する電子装置及びその製造方法 | |
| JP4680424B2 (ja) | 重ね合わせ位置検出マークの製造方法 | |
| JPH0719743B2 (ja) | 電子ビームを用いて位置合わせマークの位置を検出する方法及び装置 | |
| JP3814384B2 (ja) | 面位置検出方法及び面位置検出装置 | |
| WO1999008314A1 (fr) | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant | |
| US20050260510A1 (en) | Method for determining the relative positional accuracy of two structure elements on a wafer | |
| US6118128A (en) | Alignment mark for electron beam lithography | |
| JPH0513372B2 (ja) | ||
| US20060109464A1 (en) | Method for detecting alignment accuracy | |
| US7488669B2 (en) | Method to make markers for double gate SOI processing | |
| JP3625338B2 (ja) | ウェハのアライメント方法 | |
| JPH10144746A (ja) | 重ね合わせ精度測定用パターン | |
| KR100868634B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 |