JPH02146732A - 研摩液及び研摩方法 - Google Patents

研摩液及び研摩方法

Info

Publication number
JPH02146732A
JPH02146732A JP63188905A JP18890588A JPH02146732A JP H02146732 A JPH02146732 A JP H02146732A JP 63188905 A JP63188905 A JP 63188905A JP 18890588 A JP18890588 A JP 18890588A JP H02146732 A JPH02146732 A JP H02146732A
Authority
JP
Japan
Prior art keywords
polishing
silicon
colloidal silica
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63188905A
Other languages
English (en)
Inventor
Motomori Miyajima
基守 宮嶋
Akihiro Tanaka
明広 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63188905A priority Critical patent/JPH02146732A/ja
Priority to EP89307378A priority patent/EP0357205A1/en
Priority to KR1019890010690A priority patent/KR930004114B1/ko
Publication of JPH02146732A publication Critical patent/JPH02146732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 一実施例の工程断面図 (第1図) 加工速度と研摩加重の関係図 (第2図)オーバポリッ
シング量と溝内シリコンの研摩量の関係図 (第3図) StとSiO□との研摩レート比の図(第4図)エチレ
ンジアミン濃度と加工速度の関係を示す図(第5図) コロイダルシリカの含有比率とSi基板の研摩速度の関
係図(第6図) 他の実施例の工程断面図 (第7図) 発明の効果 (概 要〕 半導体基板、特に素子分離溝内に多結晶シリコンを残す
多結晶シリコンの研摩及び誘電体分離基板の研摩を行う
際の研摩液及び研摩方法に関し、ストッパ用絶縁膜の研
削による損耗を減少させ、はつエツチング反応による溝
部内のシリコンの消耗を防止し得る研摩液及び研摩方法
の提供を目的とし、 半導体基板の研摩に用いる研摩液であって、エチレンジ
アミン若しくはヒドラジンの水溶液にコロイダルシリカ
を添加してなる研摩液、エチレンジアミン若しくはヒド
ラジンの水溶液にシリコンを溶かし込んでシリコンの水
酸化物を析出せしめてなる研摩液、及び半導体基板の研
摩に際して、上記前れかの研摩液を用い、絶縁膜をスト
ッパとして平面研摩手段により研摩を行う研摩方法によ
って構成される。
〔産業上の利用分野〕
本発明は半導体基板、特に素子分離溝内に多結晶シリコ
ンを残す多結晶シ1ノコンの研摩、及び誘電体分離基板
の研摩を行う際の研摩液及び研摩方法に関する。
絶縁物分離構造を有する半導体装置の分離溝内には通常
多結晶シリコンが埋込まれるが、この多結晶シリコンを
分離溝内へ残す際の多結晶シリコン層の研摩、及び誘電
体分離基板を形成する際の半導体基板の研摩は、平面研
摩手段を用い絶縁膜をストッパにしてにして行われるの
で、研rt精度を向上するために、シリコンの研摩レー
トに対して絶縁膜の研摩レートが極度に小さい研摩液が
要望される。
〔従来の技術〕
従来上記研摩に使用する研摩液の代表的なものとして、
例えば水溶性のアルキルアミン等のアミン系物質の水溶
液にコロイダルシリカを加えた研摩液がコロイダルシリ
カ・スラリーとして市販されている。
また別に半導体材料の研摩には、従来から水酸化カリウ
ム(KOH)の水溶液にアルミナ(A1203)を混合
してなる研摩液もよく用いられる。
一方、多結晶シリコンが埋込まれた素子分離溝の形成は
、以下に第8図(al〜(C1に断面図で示す工程によ
ってなされる。
即ち第8図(a)に示すように、半導体例えばシリコン
基板1面に通常のりソグラフィ手段により分離溝2を形
成し、次いで例えは熱酸化法により分離溝2の内部で分
離絶縁膜3Aとして機能し、基板1の上面でス1〜ソバ
膜3Bとして機能する二酸化シリコン(SiO□)膜3
を形成する。
次いで第8図(blに示すように上記基板上に、CVD
法により、前記分離′a2内を完全に埋め、且つ上面が
ほぼ平坦化される厚さに多結晶シリコン層4を形成する
そして上記多結晶シリコン層4を、所定の研摩液を用い
平面研摩手段により、第8図FC+に示すよ・うに基板
1上面のストッパ膜3Bとして機能するSiO□絶縁膜
3が表出するまで研摩し、上記分離a2内に多結晶シリ
コン4を残す方法で形成される。
なお上記ストッパ膜には、CVD法による窒化シリコン
(SiJ4) 、SiO□等他の無機絶縁膜も用いられ
る。
従来上記多結晶シリコンの研摩工程に、水溶性のアルキ
ルアミン等のアミン系物質の水溶液にコロイダルシリカ
を加えてなる前記コロイダルシリカ・スラリーと称する
研摩液(A)、或いは水酸化カリウムの水溶液にアルミ
ナを混合してなる研摩液(B)が用いられていた。
〔発明が解決しようとする課題〕
しかし従来の研摩液(八)を用いた場合、該研摩液(A
)が主として、インゴットから切り出し、ラッピングし
た後のシリコン基板を研摩するためのもので、数%のコ
ロイダルシリカを含んでいて機械的な研摩除去作用が強
く、且つ化学的にシリコンをエツチングする作用が少な
いことにより、シリコンと絶縁膜との間の研摩速度の差
が充分に得られず、そのために上記絶縁膜3Bがストッ
パ機能を充分に果たさずに多結晶シリコン層4と共に研
摩除去されて、第9図(alに示すように、シリコン基
板1面に研摩によるダメージ5が形成され、且つ絶縁分
離溝2の深さd2が浅く形成される等によって、該基板
を用いて形成される半導体装置の性能が損なわれるとい
う問題があった。
また従来の研摩液(B)を用いた場合、該研摩剤(B)
が通常10〜20%程度の水酸化カリウムの水溶液に粒
径1μm以下のアルミナ粉末を数%程度混合した組成を
有するために、前記研摩液(A)と異なって水酸化カリ
ウムによって化学的にシリコンをエツチングする作用が
強く、機械的研摩除去作用は比較的少ない。そのためス
1−ソバとして用いられる絶縁膜3Bは研摩されにくい
が、基板全面を一様に研摩するためにオーハポリソシン
グ(研摩)を行った際、第9図(b)に示すように分離
溝2内に残った多結晶シリコン層4の上部かエツチング
されて該分離溝2部上に段差Sが形成され、該基板を用
いて形成される半導体装置に断線等による歩留りの低下
を饗すという問題があった。
更にまた研摩液(B)においては、砥粒として硬度の高
いアルミナが添加されているので、長時間のオーハポリ
ソシングを行った際には、ストッパとして用いられる絶
縁膜3Bも除去されて前記研摩液(A)と同様な障害も
発生する。
そこで本発明は、ストッパ用絶縁膜の研削による損耗を
減少させ、且つエツチング反応のみによる溝部内のシリ
コンの消耗を防止し得る研摩液及び研摩方法の提供を目
的とする。
〔課題を解決するための手段〕
上記課題は、半導体基板の研摩に用いる研摩液であって
、エチレンジアミン(NlhCH2CH□NH2)若し
くはヒドラジン(N2114.)の水溶液にコロイダル
シリカを添加してなる本発明による研摩液、及びエチレ
ンジアミン(N112CH2CH2NH2)若しくはヒ
ドラジン(N211t)の水溶液にシリコンを溶かし込
んでシリコンの水酸化物を析出せしめてなる本発明によ
る研摩液、及び上記何れかの研摩液を用い絶縁膜をスト
ッパとして平面研摩手段により研摩を行う本発明による
研摩方法によって解決される。
〔作 用〕
Il!llち本発明に係る研摩液はエチレンジアミン若
しくはヒドラジンの水溶液に微量のコロイダルシリカ或
いはシリコン水酸化物が添加されてなっている。
エチレンジアミン若しくはヒドラジンの水溶液中にコロ
イダルシリカ或いはシリコン水化物を含む研摩液による
シリコンの研摩は、エチレンジアミン若しくはヒドラジ
ンによるシリコン表面の酸化によるシリコン水和物膜の
形成と、コロイダルシリカ或いはシリコン水酸化物によ
る該シリコン永和膜の摩擦除去作用によって進行する。
この機構は市販のコロイダルシリカ・スラリー即ち前記
研摩液(八)と同様であるが、本発明の研摩液において
は上記シリコンの酸化剤にアミン系物質より酸化力の強
いエチレンジアミン若しくはヒドラジンを用いることに
よってシリコン面に形成されるシリコン水和物膜の膜厚
を厚くしている。
そしてこの厚いシリコン水和物膜は少ない機械的外力に
よって剥離するので本発明に係る研摩液においてはコロ
イダルシリカの含有量を従来より1桁程度減少させて、
なお且つ従来の数倍以上のシリコンの研摩レートが得ら
れる。
一方、研摩ストッパに用いられる絶縁膜に対してはエチ
レンジアミン若しくはヒドラジンの化学作用は働かず、
その研摩レートはコロイダルシリカの含有量で決まるの
で、本発明に係る研摩液においては上記のようにその含
有量が極めて少ないことにより、該絶縁膜の研摩レート
は著しく低くなる。
また、前記酸化により形成されるシリコン水和物膜の厚
さは数100人に制限されてそれ以上酸化が進行せず、
且つコロイダルシリカの含有量が極めて微量であること
からストッパ用絶縁膜の上面より下位に位置するシリコ
ン水和物膜は除去されない。そのため溝内にシリコンを
埋込む際、溝の上部に段差が形成されることがなくなる
以上のことは、該研摩液にコロイダルシリカの代わりに
シリコンの水酸化物を含有せしめた際にも同様である。
かくて絶縁膜をストッパとしてシリコンの研摩を行うに
際して、本発明に係る研摩液及び研摩方法を用いること
によって、研摩ストッパである絶縁膜にダメージを与え
ずにシリコンの研摩レートを大幅に向上させることが可
能になり、且つストッパ膜から表出しているシリコン面
が深く研摩されることがなくなって研摩精度が向上する
〔実施例〕
以下本発明を、図を参照し実施例により具体的に説明す
る。
第1図(al〜(dlは本発明の研摩方法の一実施例の
工程断面図、第2図は多結晶シリコンの研摩における加
工(研摩)速度と研摩加重の関係図、第3図はオーバポ
リッシング量と溝内シリコン研摩量の関係図、第4図は
本発明に係る研摩液と従来の研摩液のSiとSiO□と
の研摩レート比を示す図、第5図はエチレンジアミンの
濃度と加工速度との関係図、第6図はコロイダルシリカ
の含有率とシリコン基板の研摩速度との関係図、第7図
は本発明の他の実施例の工程断面図である。
全図を通し同一対象物は同一符合で示す。
また配合比率の%は全て重量%である。
第1図(a)参照 本発明の方法により半導体装置における素子間の絶縁分
離領域を形成するに際しては、所要の導電型及び不純物
濃度を有するシリコン基板Iに、通常のフォトリソグラ
フィ手段により例えば幅2μm、深さ2μm程度の分離
溝2を形成し、次いで例えば熱酸化法により分離溝2の
内面を含むシリコン基板1の表面に厚さ0.1〜0.2
μm程度の5iOz膜3を形成する。この5iO7膜3
は分離溝2内で分離絶縁膜3八として機能し、シリコン
基板工の上面で研摩ストッパ膜3Bとして機能する。
第1図(bl参照 次いでこのシリコン基板1上に、CVD法によって、分
離溝2内を充分に埋め且つ上面がほぼ平坦になる例えば
1.5μm程度の厚さにノンドープの多結晶シリコン層
4を形成する。
第1図(C)参照 次いで通常の硬質の研摩布が貼付された平面研摩盤を用
い、本発明に係る例えばエチレンジアミンの3%水溶液
に0.4%程度のコロイダルシリカを添加してなる研摩
液を注下しながら上記基板の上面即ち多結晶シリコン層
4の上面を化学的且つ機械的に研摩する。(メカノケミ
カル・ポリッシング) この研摩により前述のように多結晶シリコン層4の表面
にはエチレンジアミンの強い酸化作用によりSt (O
H)Xの組成を有する厚さ数100人程度のシリコン永
和物膜6が形成され、このシリコン永和物膜6がコロイ
ダルシリカによる摩擦によって剥離されて研摩が進行す
る。この図は研摩途中の状態を示している。
第2図はこの多結晶シリコンの研摩における加工(研摩
)速度と研摩加重との関係を示した図で、曲線(C)は
本発明に係る上記エチレンジアミン3%水溶液に0.4
%のコロイダルシリカを添加してなる研摩液(C)を用
いた時の加工速度を表し、曲線(A)は前記水溶性のア
ルキルアミンに数%のコロイダルシリカを含んだコロイ
ダルシリカ・スラリーと称する市販の研摩液(A)を用
いた従来方法の加工速度を表している。
なお上記データは40011φの定盤(研摩盤)を用い
た片面真空吸着方式の研摩装置によるものであるが、こ
の図かられかるように、上記本発明に係る研摩液(C)
においては、コロイダルシリカの含有率が市販のコロイ
ダルシリカ・スラリー(A)より1桁程度低いのに係わ
らず、各加工圧で2倍以上の研摩速度が得られる。これ
はシリコンの酸化で形成される水和物膜の厚さが従来よ
り厚く形成できることによる。
第1図(dl参照 更に上記研摩を継続し、ストッパ膜3Bとして機能する
SiO□膜3が表出した後、基板面全面における研摩を
完全に行うために、時間的に+100%程度のオーバポ
リッシングを行い、多結晶シリコン層4が絶縁膜として
機能する5iOz膜3を介して分離溝2内にほぼ上面ま
で埋込まれてなる素子間箱縁分離領域7が完成する。
第3図は時間的なオーバポリッシング量(単位%)と前
記分離溝2内多結晶シリコンの研摩量(単位μm)との
関係を示した図で、上記実施例で用いられた本発明に係
る研摩液(C)を用いた際には、曲線(C)に示される
ように、上記100%のオーバポリッシングにおいて分
離溝内の多結晶シリコンの研摩量は0.1〜0.12μ
m程度であり、500%程度のオーバポリッシングを行
っても研摩量は 0.2μm以下であって、製造歩留り
に対して前筒支障を生じない。なおこれに対して水酸化
カリウム溶液にアルミナを添加してなる従来の研摩液(
B)による曲線は(B)に示されるようになり、該従来
の研摩液(B)において研摩マージンは精々30%以下
であった。このように本発明の研摩液(C)によって得
られる研摩マージンの大幅な増大は、研摩品質の安定化
に大きく寄与する。
第4図は上記実施例の研摩液(C)と従来のコロイダル
シリカ・スラリー(A)及び(XOH+Al□03)研
摩液(B)におけるシリコンの研摩レートと研摩ストッ
パ用5iO7膜の研摩レートの比(R−5i/R−3i
O7)を示した図である。図示のように本発明に係る研
摩液(C)の研摩レート比の値は従来の研摩剤(A)、
(B)に比べて1桁〜2桁大きいので、上記オーバポリ
ッシングにおいて研摩ストッパ用の5iOJid3は殆
どダメージを受けることがない。
また第5図はコロイダルシリカの含有量を0.4%に固
定した際の、エチレンジアミンの濃度と加工速度との関
係を示した図で、曲線αに表されるようにニジ−レンジ
アミンの濃度は比較的速い加工速度が得られ実用的に有
利な0.1〜10%の範囲が適切と思われる。
また上記研摩液を循環使用した際には、除去されたシリ
コンの水和物が液中に分散し、コロイダルシリカと同様
の働きをする。この分散したシリコンの水和物のス1〜
ソバ用5i(h膜に対する研摩レートは、コロイダルシ
リカの1710以下(シリコン換算で同重量の場合)で
あるのでストッパ用SiO□膜にダメージを与えずに更
にシリコンの研摩レートを高めることができ、先に述べ
た研摩の際の有利性は更に向上する。
第6図は循環方式で前記研摩液を使用した場合における
、エチレンジアミンの濃度を3%に維持した際のコロイ
ダルシリカの含有率とシリコン基板の研摩速度との関係
を示す図で、曲線βからコロイダルシリカの含有率が0
.04%付近で研摩速度が急激に上昇して非常に高い研
摩速度が得られ、以後その含有比率を増しでも余り研摩
速度が増さないことが分る。この点から高研摩速度を有
し、且つストッパ膜のダメージを少なくして研摩精度を
あげるために、コロイダルシリカの含有率は0.1〜0
.5%程度が適切と思われる。
なおコロイダルシリカの含有率及びエチレンジアミンの
濃度は研摩布の種類研摩条件等によって変化し、例えば
軟質の研摩布を使用した場合、コロイダルシリカの含有
率を成る程度多くしないと高い研摩速度が得られないが
、ストッパ用絶縁膜のダメージを抑えるために3%を上
回らないことが望ましい。
またエチレンジアミンの濃度は種々の研摩条件において
10%以下で好結果が得られ、より高濃度になった場合
には加工速度の低下を雪す。
なおまた、エチレンジアミンの代わりにヒドラジン(N
2H4,)を用いた際にも、上記実施例と同様のヒドラ
ジンの濃度及びコロイダルシリカの含有率で、上記実施
例と全く同様の結果が得られる。
また、エチレンジアミン若しくはヒドラジン溶液中にシ
リコンを溶かし込んで5i(ON)Xを前記コロイダル
シリカとほぼ等しい比率(Si換算)に析出させてなる
本発明に係る研摩液においても、前記実施例同様の効果
が得られる。
更にまた、研摩面に突起が発生するのを防止するために
、水酸化カリウム(KOI+)等により水素イオン濃度
(pH)の調節を行ってもよい。
本発明は前記実施例に示された絶縁分離溝内に多結晶シ
リコンを埋込む際のほか、誘電体分離基板を形成する際
にも有効に適用される。
この場合、第7図に示すようにシリコン基板1に深さ4
0〜50μm程度のV字型溝8を形成し、該基板1面に
熱酸化等により厚さ2μm程度のSiO□誘電体膜9を
形成し、該■字型a8内を含む基板1上に基体となる厚
さ500μm程度の多結晶シリコン層10を形成し、該
シリコン基板1をその裏面から前記V字型a8先端部の
SiO□iO□膜9が表出するまで平面研摩し、多結晶
シリコン基体10上に前記誘電体膜9を有する7字型溝
8を介して島状に分離画定された単結晶シリコン基体1
1A、11B等が配設された誘電体分離基板が形成され
る。
この際の基板1側の研摩に本発明に係る研摩液を使用し
た場合、■字型溝8頂部のSiO□iO□膜9が研摩の
ストッパ膜の役割を果たし、SiO□iO□膜9が表出
していない部分に比へ、該5iO7誘電体膜9の表出す
る部分の研摩速度IJ約1/250程度になった。そし
てこれにより、単結晶シリコン島状領域11八、11B
等の深さd、の研摩精度は、4インチ基板を用いた際に
、±3μm以下にすることができた。これは従来の±7
μmに比べて大幅に向上した値である。
なお研摩ストッパ用の絶縁膜には、上記SiO□膜以外
膜室外シリコン(Si:+Nn)膜も用いられる。
〔発明の効果〕
以上説明のように本発明によれば、基板若しくは成長層
よりなる半導体基体の研摩、特にSiO□膜、Si3N
4膜等の絶縁膜を研摩のストッパとして行われる半導体
基体の研摩に際して、研摩速度の向上、研摩精度の向上
、及びオーバポリッシングに際しての精度及び品質維持
の余裕が増大する。
従って本発明は、絶縁分離溝溝構造成いは誘電体分離構
造の半導体装置の製造歩留り向上に有効である。。
【図面の簡単な説明】
第1図(a)〜Fdlは本発明の研摩方法の−・実施例
の工程断面図、 第2図は多結晶シリコンの研摩における加工(研摩)速
度と研摩加重の関係図、 第3図はオーバポリッシング量と溝内シリコン研摩量の
関係図、 第4図は本発明に係る研摩液と従来の研摩液のSiと5
i02との研摩レート比を示す図、第5図はエチレンジ
アミンの濃度と加工速度との関係図、 第6図はコロイダルシリカの含有比率とシリコン基板の
研摩速度との関係図、 第7図は本発明の他の実施例の工程断面図、第8図は従
来方法の工程断面図、 第9図(a)及び(blは従来方法の問題点を示す図で
ある。 9は5iOz誘電体膜、 10は多結晶シリコン基体 11A 、IIBは島状単結晶シリコン基体を示す。 図において、 1はシリコン基板、 2は分離溝、 3ば5iO7膜、 3Aは分離絶縁膜、 3Bは研摩ストッパ膜、 4は多結晶シリコン層、 7ば素子間絶縁分離領域、 8はV字型溝、 8司帽剣− 一吋に箆頃ハ覧・\−n\聾−一 (d) (お) 令を東方3六n間顆戸逐示す図 第 ワ 図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板の研摩に用いる研摩液であって、エチ
    レンジアミン若しくはヒドラジンの水溶液にコロイダル
    シリカを添加してなることを特徴とする研摩液。
  2. (2)半導体基板の研摩に用いる研摩液であって、エチ
    レンジアミン若しくはヒドラジンの水溶液にシリコンを
    溶かし込んでシリコンの水酸化物を析出せしめてなるこ
    とを特徴とする研摩液。
  3. (3)半導体基板の研摩に際して、 請求項1若しくは請求項2記載の研摩液を用い、絶縁膜
    をストッパとして平面研摩手段により研摩を行うことを
    特徴とする研摩方法。
JP63188905A 1988-07-28 1988-07-28 研摩液及び研摩方法 Pending JPH02146732A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63188905A JPH02146732A (ja) 1988-07-28 1988-07-28 研摩液及び研摩方法
EP89307378A EP0357205A1 (en) 1988-07-28 1989-07-20 Polishing liquid for polishing semiconductor substrate and polishing process
KR1019890010690A KR930004114B1 (ko) 1988-07-28 1989-07-28 반도체기판 연마용 연마액과 연마방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63188905A JPH02146732A (ja) 1988-07-28 1988-07-28 研摩液及び研摩方法

Publications (1)

Publication Number Publication Date
JPH02146732A true JPH02146732A (ja) 1990-06-05

Family

ID=16231936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63188905A Pending JPH02146732A (ja) 1988-07-28 1988-07-28 研摩液及び研摩方法

Country Status (3)

Country Link
EP (1) EP0357205A1 (ja)
JP (1) JPH02146732A (ja)
KR (1) KR930004114B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653434A (ja) * 1992-04-16 1994-02-25 Micron Technol Inc 絶縁ポリシリコン・ラインド・キャビィティを製造する半導体加工法、及びキャパシタを作る方法
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
JP2002201462A (ja) * 2000-10-23 2002-07-19 Kao Corp 研磨液組成物
JP2003321700A (ja) * 2002-04-30 2003-11-14 Catalysts & Chem Ind Co Ltd 基板洗浄用粒子および該基板洗浄用粒子を含む洗浄材、基材の洗浄方法
KR100412996B1 (ko) * 1999-12-22 2003-12-31 인터내셔널 비지네스 머신즈 코포레이션 무-슬러리 화학-기계적 폴리싱
JP2005175498A (ja) * 2003-12-12 2005-06-30 Samsung Electronics Co Ltd スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
US7247082B2 (en) 2000-10-23 2007-07-24 Kao Corporation Polishing composition
US8114178B2 (en) 2007-04-23 2012-02-14 Nippon Chemical Industrial Co., Ltd. Polishing composition for semiconductor wafer and polishing method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992135A (en) * 1990-07-24 1991-02-12 Micron Technology, Inc. Method of etching back of tungsten layers on semiconductor wafers, and solution therefore
US5607718A (en) * 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
KR0166404B1 (ko) * 1993-03-26 1999-02-01 사토 후미오 연마방법 및 연마장치
FR2728102A1 (fr) * 1994-12-08 1996-06-14 Sgs Thomson Microelectronics Procede de fabrication de transistors mos de circuit integre
JPH09232593A (ja) * 1996-02-22 1997-09-05 S I I R D Center:Kk 半導体装置
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
US6217416B1 (en) 1998-06-26 2001-04-17 Cabot Microelectronics Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrates
US20240096636A1 (en) * 2022-09-21 2024-03-21 Qorvo Us, Inc. Methods for polishing bulk silicon devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2248719A1 (de) * 1972-10-04 1974-04-11 Alexandr Serafimowits Artjomow Poliermittel fuer oberflaechen von festen koerpern
DE2305188A1 (de) * 1973-02-02 1974-08-08 Wacker Chemitronic Verfahren zur herstellung von polierten halbleiteroberflaechen
DD125140B1 (de) * 1976-03-25 1980-01-30 Veb Kombinat Mikroelektronik Verfahren zur herstellung von polierten halbleiteroberflachen
US4169337A (en) * 1978-03-30 1979-10-02 Nalco Chemical Company Process for polishing semi-conductor materials
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
NL8700033A (nl) * 1987-01-09 1988-08-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting van het type halfgeleider op isolator.

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376222A (en) * 1991-09-04 1994-12-27 Fujitsu Limited Polishing method for polycrystalline silicon
JPH0653434A (ja) * 1992-04-16 1994-02-25 Micron Technol Inc 絶縁ポリシリコン・ラインド・キャビィティを製造する半導体加工法、及びキャパシタを作る方法
KR100412996B1 (ko) * 1999-12-22 2003-12-31 인터내셔널 비지네스 머신즈 코포레이션 무-슬러리 화학-기계적 폴리싱
JP2002201462A (ja) * 2000-10-23 2002-07-19 Kao Corp 研磨液組成物
US7247082B2 (en) 2000-10-23 2007-07-24 Kao Corporation Polishing composition
JP2003321700A (ja) * 2002-04-30 2003-11-14 Catalysts & Chem Ind Co Ltd 基板洗浄用粒子および該基板洗浄用粒子を含む洗浄材、基材の洗浄方法
JP4554142B2 (ja) * 2002-04-30 2010-09-29 日揮触媒化成株式会社 基板洗浄用粒子および該基板洗浄用粒子を含む洗浄材、基材の洗浄方法
JP2005175498A (ja) * 2003-12-12 2005-06-30 Samsung Electronics Co Ltd スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
US8114178B2 (en) 2007-04-23 2012-02-14 Nippon Chemical Industrial Co., Ltd. Polishing composition for semiconductor wafer and polishing method

Also Published As

Publication number Publication date
KR910003763A (ko) 1991-02-28
KR930004114B1 (ko) 1993-05-20
EP0357205A1 (en) 1990-03-07

Similar Documents

Publication Publication Date Title
JPH02146732A (ja) 研摩液及び研摩方法
KR100828752B1 (ko) 반도체 장치의 제조 방법
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
US6019806A (en) High selectivity slurry for shallow trench isolation processing
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6964600B2 (en) High selectivity colloidal silica slurry
TW201021112A (en) Method for polishing a semiconductor wafer provided with a strain-relaxed layer of Si1-xGex
JP2003086548A (ja) 半導体装置の製造方法及びその研磨液
JP2003031529A (ja) Cmp用スラリー、およびこれを用いた半導体装置の製造方法
JP3446616B2 (ja) シリコンウエーハのエッチング方法およびシリコンウエーハ用エッチング液
Heydemann et al. Chemi-mechanical polishing of on-axis semi-insulating SiC substrates
CN113789126B (zh) 一种硅片化学机械抛光液及其应用
JP3668647B2 (ja) 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
JP4756814B2 (ja) ルテニウムcmp用溶液及びこれらを利用するルテニウムパターン形成方法
TW200409808A (en) Polishing compound composition, method for producing same and polishing method
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
JP2003051469A (ja) Cmp用スラリー組成物、パターニング方法及び半導体素子
US9620412B2 (en) Method for modifying the crystalline structure of a copper element
WO2012167607A1 (zh) 一种化学机械抛光液
CN103831706A (zh) 一种化学机械抛光工艺
EP0853110B1 (en) CMP slurry with high selectivity
JPH07193034A (ja) 研磨方法
KR19980024187A (ko) 반도체 기판상의 금속막을 연마하기 위한 연마용 조성물 및 이의 용도
JPS59136943A (ja) 半導体装置の素子分離方法
JP3181634B2 (ja) 研磨液及び半導体装置の製造方法