JPH01296700A - Semiconductor packaging device - Google Patents
Semiconductor packaging deviceInfo
- Publication number
- JPH01296700A JPH01296700A JP63127377A JP12737788A JPH01296700A JP H01296700 A JPH01296700 A JP H01296700A JP 63127377 A JP63127377 A JP 63127377A JP 12737788 A JP12737788 A JP 12737788A JP H01296700 A JPH01296700 A JP H01296700A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- chip
- pattern
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 126
- 238000004806 packaging method and process Methods 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000012546 transfer Methods 0.000 claims abstract description 16
- 238000012937 correction Methods 0.000 claims description 19
- 210000000078 claw Anatomy 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000003909 pattern recognition Methods 0.000 description 1
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
[産業上の利用分野1
本発明は、ダイオード、トランジスタ、■Cなどの半導
体チップを配線基板に実装する半導体チップ実装装e+
i間するものである。
[従来の技@]
従来、ダイオード、トランジスタ、■Cなどの半導体チ
ップを配線基板に実装するこの種の半導体チップ実装装
置は、ウェハから切り出された半導体チップの外形を基
準として位置決めして配線基板に実装してボンディング
していた。
[発明が解決しようとする課題]
しかしながら、上述の従来例にあっては、ウェハから半
導体チップを切り出す工程の精度が悪い場合、半導体チ
ップの外形に対する半導体チップのパターンの相対位置
がずれてしまい、半導体チップの外形を基準として位置
決めを行って配線基板に実装すると、配線基板をケース
の所定位置に配置したときに、半導体チップのパターン
が所定位置に位置決めされないことがあるので、半導体
チップが実装された配線基板の取付位置のll!整が必
要となって生産性が悪くなり、コストが高くなるという
間′題があった。すなわち、半導体チップを配線基板に
ボンディングし、この配線基板をケースの所定位置に配
設する場合において、半導体チップを配線基板に接合し
た後、配線基板のケースへの取付位置をa整して半導体
チップのパターンの位置が所定位置になるようにする取
付位置調整工程が必要になって、生産性が悪くなり、調
整コストが高くなってしまうという問題があった。
本発明は上記の点に鑑みて為されたものであり、その目
的とするところは、半導体チップを実装した配線基板の
取付位置の調整を必要とせず、生産性を向上させること
ができるとともに、rR整ココスト削減することができ
る半導体チップ実装装置を提供することにある。
[課題を解決するための手段]
本発明の請求項1の半導体チップ実装装置は、配線基板
を保持するXYテーブルへ半導体チップを移載し、該半
導体チップを配線基板に接合して成る半導体チップ実装
装置において、半導体チップの外形を位置決めするチッ
プ位置決め手段と、半導体チップ内の所定パターンを認
識してXYテーブルの位置を補正するテーブル補正手段
とを半導体チップ移載工程に設けたものである。
また、請求項2の半導体チップ実装装置は、配線基板を
保持するXYテーブルへ半導体チップを移載し、該半導
体チップを配線基板の所定位置に接合して成る半導体チ
ップ実装装置において、半導体チップの外形を位置決め
するチップ位置決め手段と、配線基板に実装された第1
の半導体チップ内の所定パターンを認識するとともにチ
ップ位置決め手段にて位置決めされた第2の半導体チッ
プ内の所定パターンを認識して両パターンの相対位置が
所定の関係になるようにXYテーブルの位置を補正する
テーブル補正手段とを半導体チップ移載工程に設けたも
のである。
[作 用1
本発明は上述のように構成されており、請求項1のもの
にあっては、配線基板を保持するXYテーブルへ半導体
チップを移載する半導体チップ移載工程において、半導
体チップの外形を位置決めするチップ位置決め手段に加
えて、半導体チップ内の所定パターンを認識してXYテ
ーブルの位置を補正するテーブル補正手段を設けており
、チップ位置決め手段にて外形の位置決めを行い、テー
ブル補正手段にてパターンの位置決めを行うようになっ
ているので、配線基板に対して半導体チップ内のパター
ンが正確に位置決めされ、半導体チップを実装した配線
基板の取付位置のii!!整を必要とせず、生産性を向
上させることができるとともに、sl!整コストを安く
することができるようになっている。
また、請求項2のものにあっては、配線基板に実装され
た第1の半導体チップ内の所定パターンと、チップ位置
決め手段にて位置決めされた第2の半導体チップ内の所
定パターンとをそれぞれ認識し、両パターンの相対位置
が所定の関係になるようにXYテーブルの位置を補正す
るテーブル補正手段を半導体チップ移載工程に設けてお
り、複数の半導体チップ内のパターンの相対位置を正確
に位置決めして配線基板に実装できるようになっている
。[Industrial Application Field 1] The present invention relates to a semiconductor chip mounting device e+ for mounting semiconductor chips such as diodes, transistors, etc. on a wiring board.
It is something that will last for a long time. [Conventional Techniques] Conventionally, this type of semiconductor chip mounting equipment, which mounts semiconductor chips such as diodes, transistors, and ■C, on wiring boards, positions the semiconductor chips cut out from the wafer based on the outer shape of the semiconductor chips and then mounts them on the wiring board. was implemented and bonded. [Problems to be Solved by the Invention] However, in the above-mentioned conventional example, if the process of cutting out semiconductor chips from a wafer has poor precision, the relative position of the pattern of the semiconductor chip with respect to the external shape of the semiconductor chip may shift. If the semiconductor chip is positioned based on the external shape of the semiconductor chip and mounted on the wiring board, the pattern of the semiconductor chip may not be positioned in the designated position when the wiring board is placed in the case, so the semiconductor chip may not be mounted properly. The mounting position of the wiring board! There was a problem in that productivity decreased and costs increased due to the need for adjustments. That is, when a semiconductor chip is bonded to a wiring board and this wiring board is placed in a predetermined position in a case, after bonding the semiconductor chip to the wiring board, the mounting position of the wiring board to the case is adjusted and the semiconductor This necessitates a mounting position adjustment step for aligning the chip pattern to a predetermined position, resulting in problems such as poor productivity and high adjustment costs. The present invention has been made in view of the above points, and its purpose is to improve productivity without requiring adjustment of the mounting position of a wiring board on which a semiconductor chip is mounted, and to improve productivity. An object of the present invention is to provide a semiconductor chip mounting apparatus that can reduce rR cost. [Means for Solving the Problems] A semiconductor chip mounting apparatus according to claim 1 of the present invention transfers a semiconductor chip to an XY table that holds a wiring board, and bonds the semiconductor chip to the wiring board. In the mounting apparatus, chip positioning means for positioning the outer shape of the semiconductor chip and table correction means for correcting the position of the XY table by recognizing a predetermined pattern within the semiconductor chip are provided in the semiconductor chip transfer process. Further, a semiconductor chip mounting apparatus according to claim 2 is a semiconductor chip mounting apparatus in which a semiconductor chip is transferred to an XY table that holds a wiring board, and the semiconductor chip is bonded to a predetermined position on the wiring board. A chip positioning means for positioning the outer shape, and a first chip positioning means mounted on the wiring board.
recognizes a predetermined pattern in the second semiconductor chip, and also recognizes a predetermined pattern in the second semiconductor chip positioned by the chip positioning means, and positions the XY table so that the relative positions of both patterns are in a predetermined relationship. A table correction means for correction is provided in the semiconductor chip transfer process. [Function 1] The present invention is configured as described above, and in the first aspect, in the semiconductor chip transfer step of transferring the semiconductor chip to the XY table that holds the wiring board, In addition to the chip positioning means for positioning the outer shape, table correction means is provided for recognizing a predetermined pattern within the semiconductor chip and correcting the position of the XY table.The chip positioning means positions the outer shape, and the table correction means Since the pattern is positioned at the position, the pattern inside the semiconductor chip is accurately positioned with respect to the wiring board, and the mounting position of the wiring board on which the semiconductor chip is mounted is determined. ! Productivity can be improved without the need for maintenance, and sl! It is now possible to reduce the cost of maintenance. Further, in the second aspect, the predetermined pattern in the first semiconductor chip mounted on the wiring board and the predetermined pattern in the second semiconductor chip positioned by the chip positioning means are respectively recognized. However, a table correction means for correcting the position of the XY table so that the relative positions of both patterns have a predetermined relationship is provided in the semiconductor chip transfer process, and the relative positions of patterns in multiple semiconductor chips can be accurately positioned. It can then be mounted on a wiring board.
【実施例1
第1図乃至第6図は本発明一実施例を示すもので、配線
基板1を保持するXYテーブル2へ半導体チップ3を移
載し、該半導体チップ3を配線基板1の所定位置にボン
ディング装fi4にて接合して成る半導体チップ実装装
置において、半導体チップ3の外形を位置決めするチッ
プ位置決め手段5と、半導体チップ3内のパターンPの
識別し易い所定パターンPxを認識して該パターンが配
線基板1の所定位置にくるようにXYテーブル2の位置
を補正するテーブル補正手段6とを半導体チップ移載工
程に設けたものである。実施例にあっては、XYテーブ
ル2は、配線基板1を保持(例えば、吸着保持)して[
横に移動自在になっている。
ボンディング装置4は、真空チャック方式で半導体チッ
プ3を保持し、位置決め位置上方とボンディング位置上
方との間を水平方向に往復動自在で、且つ上下動自在に
なっており、ボンディング位置(ボンディングヘッド4
aの下限位!!りで半導体チップ3の吸着を解除すると
ともに、ボンディングヘッド4aに超音波あるいは熱を
与えて半導体チップ3を配線基板1に接合するようにな
っている。また、半導体チップ3を保持するボンディン
グヘッド4aは、角錐形の凹所を有する所謂コレットタ
イプの吸着保持部が形成されており、半導体チップ3の
外形を精度良く保持できるようになっている。チップ位
置決め手段5は、駆動装置(図示せず)にてrI!4閉
駆動される対向した2対の位置決め爪5aと、載置され
た半導体チップ3を真空装置!!(図示せず)による比
較的弱い吸引によって吸着保持する吸着保持台5bとで
形成されでおり、位置決め爪5&を中心に向けて駆動し
て半導体チップ3を移動(吸着保持力に抗して移動)さ
せて外形を所定位置に位置決めするようになっている。
テーブル補正手段6は、半導体チップ3の所定パターン
Pxを撮影する撮像装f!16 mと、撮像された所定
パターンの基準位置からのずれを検出するずれ計測手段
(図示せず)と、ずれ計測手段出力に基−いてXYテー
ブル2を駆動してXYテーブル2の位置を補正するテー
ブル駆動手段(図示せず)とで形r&されている。なお
、ボンディング装置4は、外形に対して所定パターンP
xが正規の位置に形成された基準半導体チップ3をチッ
プ位置決め手段5にで位置決めしたとき、この基準半導
体チップ3をXYテーブル2上に載置された配線基板1
の所定位置に正確に接合できるように動作が制御されて
いる。
以下、実施例の動作について説明する。いま、ウェハW
から切り出された半導体チップ3は、適当な移送手段に
て位置決め手段5の吸着保持台5bに載置され、位置決
め爪5aの閉動作によってその外形が所定位置に位置決
めされる。なお、位置決め爪5&は、位置決め完了後に
閉動作を行うが、半導体チップ3は吸着保持台5bに吸
着保持されているので、−旦位置決めされた半導体チッ
プ3はその位置が保持される。この状態で撮像装置!!
6aによって半導体チップ3の所定パターンP×の読み
取りが行なわれ、基準位置(基準となる半導体チップ3
を位置決めした場合における所定パターンP×の位fa
)とのずれが検出される。ここに、実施例では、所定パ
ターンPxをチップ電極とし、第6図(a)の(イ)に
示すように、基準半導体チップ3のチップ電極像Px’
が画面の中心にくるように撮像装置!!6 aがセット
されているので、外形が位置決め手段5によって位置決
めされた半導体チップ3の外形に対する所定パターンP
xのずれは、第6図(b)の(イ)に示すように、チッ
プ電極像Px°の画面中心からのずれ量(AX、Ay)
となって検出されることになる。このずれfi(ax、
Ay)がずれ計測手段で検出されると、テーブル駆動手
段では、ずれ量を補正するようにXYテーブル2を駆動
する。この状態で、位置決めされた半導体チップ3がボ
ンディング装置4によってピックアップされてXYテー
ブル2上に移送され、ボンディングヘッド4aが下降し
て配線基板1に半導体チップ3が接合される。このとき
、配線基板1を載置しているXYテーブル2の座標は、
所定パターンPxのずれfi(ax、Jy)に基いて補
正されでいるので、配線基板1に接合された半導体チッ
プ3は、所定パターンPxが配線基板1の所定位置に正
確に位置決めされで実装されることになる。第6図(a
)(b)の(1−)は、外形に対してパターンがずれた
(図示例では、右上方にずれた)−船釣な半導体チップ
3を、配線基板1に実装した状態を示すもので、Llx
’−一に= L 、×+、L+3”+ΔF=L2F”と
なるようにXYテーブル2の座標が補正され、パターン
ずれがある半導体チップ3を実装した場合であっても、
L +x=L 2X、L +F= L 231になって
配線基板1の所定位置に所定パターンPxが位置決めさ
れた状態で半導体チップ3が実装されることになる。
したがって、この配線基板1をケースの所定位置に組み
込めば、半導体チップ3のp(ターンの紬心が常にケー
スに対して同一位置に位置決めされることになるので、
配線基板】の取付位置のW!4整作業は不要となる。
第7図乃至zio図は他の実施例を示すもので、前記実
施例と同様の半導体チップ実装装置において、配線基板
1に実装された第1の半導体チップ3a内の所定パター
ンPxを認識するとともにチップ位置決め手段5にて位
置決めされた第2の半導体チップ3b内の所定パターン
Pxを認識して両パターンP×の相対位置が所定の関係
になるようにXYテーブル2の位置を補正するテーブル
補正手段6を半導体チップ移載工程に設けたらのであり
、他のh1成および動作は直配実施例と略同−である。
以下、実施例の動作について説明する。第9図および第
10図は本実施例の動作を示す工程図および70−チャ
ートであり、いま、先に配線基板1に実装される第1の
半導体チップ3aは、位置決め手段5によって位置決め
され、ボンディング装置4によって配線基板1の所定位
置に接合される。この第1の半導体チップ3aの所定パ
ターンPにが撮像装置6aによって読み取られ、基準半
導体チップ3を配線基板1に実装した場合とのずれ量A
(I!IXa% 11Iya)がずれ計測手段によって
検出される。一方、第2の半導体チップ3bは、チップ
位置決め手段5によって位置決めされ、この位置決めさ
れた状態で、所定パターンPにのずれjlB(Δにす、
ayb)が検出される。上述のようにして検出され
た両生導体チップ3 a、 3 bの所定パターンPx
のずれ量A、Bに基いてXYテーブル2の座標の補正量
の計算が行なわれ、XYテーブル2の座標が補正されて
ボンディング装置4によって半導体チップ3bが所定位
置にボンディングされる。ここに、本実施例にあっては
、配線基板1に実装された第1の半導体チップ3a内の
所定パターンPxと、チップ位置決め手段5にて位置決
めされた第2の半導体チップ3b内の所定パターンPx
とをそれぞれ認識し、両パターンPx+Pxの相対位置
が所定の関係になるようにXYテーブル2の位置を補正
するテーブル補正手段6を半導体チップ移載工程に設け
ており、複数の半導体チップ3 a、 3 b内のパタ
ーンの相対位置を正確に位置決めして配線基板1に実装
できることになる0図中、Qax。
Q、ayは半導体チップ3aのボンディング位置、αp
xe(Lpyは半導体チップ3aの所定パターン認識位
置、L x、 L yは半導体チップ3 at 3 b
間の寸法、αbx*QbFは基準半導体チップ3bのボ
ンディング位(!!(パターンずれ補正面)、Qbx’
wQbV’はパターンずれのある半導体チップ3bのボ
ンディング位fi(パターンずれ補正後)である、なお
、3個以上の半導体チップ3 a、 3 b・・・・・
・を順次実装する場合も、上述の動作の繰り返しで各半
導体チップ3a。
3b・・・・・・の相対位置を順次正確に位置決めでき
ることは言うまでもない。
[発明の効果]
本発明は上述のように構成されており、配線基板を保持
するXYテーブルへ半導体チップを移載する半導体チッ
プ移載工程において、半導体チップの外形を位置決めす
るチップ位置決め手段に加えて、半導体チップ内の所定
パターンを認識してXYテーブルの位置を補正するテー
ブル補正手段を設けており、チップ位置決め手段にて粗
調整を行い、テーブル補正手段にて微調整を行うように
なっているので、配線基板に対して半導体チップ内のパ
ターンが正確に位置決めされ、半導体チップを実装した
配線基板の取付位置の調整を必要とせず、生産性を向上
させることができるとともに、調整コストを安くするこ
とができるという効果がある。
また、請求項2のものにあっては、配線基板に実装され
た第1の半導体チップ内の所定パターンと、チップ位置
決め手段にて位置決めされた第2の半導体チップ内の所
定パターンとをそれぞれ認識し、両パターンの相対位置
が所定の関係になるようにXYテーブルの位置を補正す
るテーブル補正手段を半導体チップ移載工程に設けてお
り、複数の半導体チップ内のパターンの相対位置を正・
確に位置決めして配線基板に実装できるという効果があ
る。[Embodiment 1] Figures 1 to 6 show an embodiment of the present invention, in which a semiconductor chip 3 is transferred to an XY table 2 that holds a wiring board 1, and the semiconductor chip 3 is placed in a predetermined position on the wiring board 1. In a semiconductor chip mounting apparatus in which the semiconductor chip 3 is bonded to a position using a bonding device fi4, a chip positioning means 5 for positioning the outer shape of the semiconductor chip 3 and a predetermined pattern Px that is easy to identify in the pattern P in the semiconductor chip 3 are recognized and placed. A table correction means 6 for correcting the position of the XY table 2 so that the pattern is placed at a predetermined position on the wiring board 1 is provided in the semiconductor chip transfer process. In the embodiment, the XY table 2 holds the wiring board 1 (for example, holds it by suction) and [
It can be moved laterally. The bonding device 4 holds the semiconductor chip 3 using a vacuum chuck method, and is capable of reciprocating horizontally between the upper positioning position and the upper bonding position, and is also vertically movable, and is capable of moving vertically between the bonding position (bonding head 4
Lower limit of a! ! At the same time, the semiconductor chip 3 is bonded to the wiring board 1 by applying ultrasonic waves or heat to the bonding head 4a. Further, the bonding head 4a that holds the semiconductor chip 3 is formed with a so-called collet-type suction holding part having a pyramid-shaped recess, so that the outer shape of the semiconductor chip 3 can be held with high precision. The chip positioning means 5 is operated by a drive device (not shown). 4. The two pairs of opposing positioning claws 5a that are driven closed and the mounted semiconductor chip 3 are connected to a vacuum device! ! (not shown), and the semiconductor chip 3 is moved by driving the positioning claws 5 & towards the center (moves against the suction and holding force). ) to position the outer shape at a predetermined position. The table correction means 6 includes an imaging device f! for photographing a predetermined pattern Px of the semiconductor chip 3. 16 m, a deviation measuring means (not shown) for detecting the deviation of the imaged predetermined pattern from the reference position, and driving the XY table 2 based on the output of the deviation measuring means to correct the position of the XY table 2. A table driving means (not shown) is provided for driving the table. Note that the bonding device 4 has a predetermined pattern P for the outer shape.
When the reference semiconductor chip 3 with x formed at the regular position is positioned by the chip positioning means 5, the reference semiconductor chip 3 is placed on the wiring board 1 placed on the XY table 2.
The operation is controlled so that it can be joined accurately at a predetermined position. The operation of the embodiment will be described below. Now, wafer W
The semiconductor chip 3 cut out from the semiconductor chip 3 is placed on the suction holding table 5b of the positioning means 5 by an appropriate transfer means, and its outer shape is positioned at a predetermined position by the closing operation of the positioning claw 5a. Although the positioning claws 5& perform a closing operation after the completion of positioning, since the semiconductor chip 3 is suction-held by the suction-holding table 5b, the position of the semiconductor chip 3 once positioned is maintained. Imaging device in this state! !
6a reads the predetermined pattern Px of the semiconductor chip 3, and the reference position (semiconductor chip 3 serving as a reference) is read.
The position fa of the predetermined pattern P× when positioning is
) is detected. In this embodiment, the predetermined pattern Px is used as a chip electrode, and as shown in FIG.
Imaging device so that it is in the center of the screen! ! 6a is set, the external shape is the predetermined pattern P for the external shape of the semiconductor chip 3 positioned by the positioning means 5.
The deviation of x is the deviation amount (AX, Ay) of the chip electrode image Px° from the center of the screen, as shown in (a) of FIG. 6(b).
It will be detected as follows. This deviation fi(ax,
When Ay) is detected by the deviation measuring means, the table driving means drives the XY table 2 so as to correct the amount of deviation. In this state, the positioned semiconductor chip 3 is picked up by the bonding device 4 and transferred onto the XY table 2, and the bonding head 4a is lowered to bond the semiconductor chip 3 to the wiring board 1. At this time, the coordinates of the XY table 2 on which the wiring board 1 is placed are:
Since the deviation of the predetermined pattern Px is corrected based on the deviation fi (ax, Jy), the semiconductor chip 3 bonded to the wiring board 1 is mounted with the predetermined pattern Px accurately positioned at the predetermined position of the wiring board 1. That will happen. Figure 6 (a
) (b) (1-) shows a state in which a semiconductor chip 3 whose pattern is shifted from the outer shape (in the illustrated example, shifted to the upper right) is mounted on the wiring board 1. , Llx
Even if the coordinates of the XY table 2 are corrected so that '-1=L, x+, L+3''+ΔF=L2F'' and the semiconductor chip 3 with pattern deviation is mounted,
L+x=L2X, L+F=L231, and the semiconductor chip 3 is mounted with the predetermined pattern Px positioned at a predetermined position on the wiring board 1. Therefore, if this wiring board 1 is installed in a predetermined position of the case, the center of the p (turn) of the semiconductor chip 3 will always be positioned at the same position with respect to the case.
Wiring board] mounting position W! 4-alignment work becomes unnecessary. FIGS. 7 to 7 show other embodiments, in which a semiconductor chip mounting apparatus similar to the above embodiment recognizes a predetermined pattern Px in a first semiconductor chip 3a mounted on a wiring board 1, and Table correction means that recognizes a predetermined pattern Px in the second semiconductor chip 3b positioned by the chip positioning means 5 and corrects the position of the XY table 2 so that the relative positions of both patterns Px have a predetermined relationship. 6 is provided in the semiconductor chip transfer process, and the other h1 configurations and operations are substantially the same as in the direct mounting embodiment. The operation of the embodiment will be described below. 9 and 10 are process diagrams and 70-charts showing the operation of this embodiment. Now, the first semiconductor chip 3a to be mounted on the wiring board 1 first is positioned by the positioning means 5, It is bonded to a predetermined position on the wiring board 1 by the bonding device 4 . The predetermined pattern P of this first semiconductor chip 3a is read by the imaging device 6a, and the deviation amount A from the case where the reference semiconductor chip 3 is mounted on the wiring board 1
(I!IXa% 11Iya) is detected by the deviation measuring means. On the other hand, the second semiconductor chip 3b is positioned by the chip positioning means 5, and in this positioned state, a deviation jlB (Δ
ayb) is detected. The predetermined pattern Px of the amphiphilic conductor chips 3 a and 3 b detected as described above
The amount of correction of the coordinates of the XY table 2 is calculated based on the deviation amounts A and B, the coordinates of the XY table 2 are corrected, and the semiconductor chip 3b is bonded to a predetermined position by the bonding device 4. Here, in this embodiment, a predetermined pattern Px in the first semiconductor chip 3a mounted on the wiring board 1 and a predetermined pattern in the second semiconductor chip 3b positioned by the chip positioning means 5 are used. Px
A table correction means 6 is provided in the semiconductor chip transfer process to recognize the respective patterns Px+Px and correct the position of the XY table 2 so that the relative positions of both patterns Px+Px have a predetermined relationship. Qax in Figure 0, which allows the relative position of the pattern in 3b to be accurately positioned and mounted on the wiring board 1. Q, ay are the bonding positions of the semiconductor chip 3a, αp
xe (Lpy is the predetermined pattern recognition position of the semiconductor chip 3a, L x, L y are the semiconductor chip 3 at 3 b
The dimension between αbx*QbF is the bonding position of the reference semiconductor chip 3b (!! (pattern deviation correction surface), Qbx'
wQbV' is the bonding position fi (after pattern deviation correction) of the semiconductor chip 3b with pattern deviation, and three or more semiconductor chips 3a, 3b...
. When mounting the semiconductor chips 3a one after another, the above-described operations are repeated to mount each semiconductor chip 3a. It goes without saying that the relative positions of 3b... can be sequentially and accurately determined. [Effects of the Invention] The present invention is configured as described above, and in addition to chip positioning means for positioning the external shape of the semiconductor chip in the semiconductor chip transfer process of transferring the semiconductor chip to the XY table that holds the wiring board. A table correction means is provided to recognize a predetermined pattern within the semiconductor chip and correct the position of the XY table.The chip positioning means performs coarse adjustment, and the table correction means performs fine adjustment. As a result, the pattern inside the semiconductor chip is accurately positioned with respect to the wiring board, and there is no need to adjust the mounting position of the wiring board on which the semiconductor chip is mounted, improving productivity and reducing adjustment costs. The effect is that it can be done. Further, in the second aspect, the predetermined pattern in the first semiconductor chip mounted on the wiring board and the predetermined pattern in the second semiconductor chip positioned by the chip positioning means are respectively recognized. However, table correction means for correcting the position of the XY table so that the relative positions of both patterns have a predetermined relationship is provided in the semiconductor chip transfer process.
This has the advantage that it can be mounted on a wiring board with precise positioning.
第1図は本発明一実施例の概略構成を示す斜視図、第2
図は同上の要部断面図、第3図は同上の要部斜視図、第
4図は同上の要部斜視図、第5図 、(a)は同上の要
部断面図、第52図(b)は同上の要部上面図、!@6
図(a)(b)は同上の動作説明図、第7図は他の実施
例の概略構成を示す斜視図、第8図および第9図は同上
の動作説明図、第10図は同上の70−チャートである
。
1は配線基板、2はXYテーブル、3.3a、3bは半
導体チップ、4はボンディング装置、5は位置決め手段
、6はテーブル補正手段である。
代理人 弁理士 石 1)艮 七
12図 第3図
\
第4図
一!へ:7
瀉6図Fig. 1 is a perspective view showing the schematic configuration of one embodiment of the present invention;
The figure is a sectional view of the main part of the same as the above, FIG. 3 is a perspective view of the main part of the same as the above, FIG. 4 is a perspective view of the main part of the same as the above, FIG. b) is a top view of the main parts of the same as above, ! @6
Figures (a) and (b) are explanatory views of the same operation as above, Figure 7 is a perspective view showing a schematic configuration of another embodiment, Figures 8 and 9 are explanatory views of the same operation as above, and Figure 10 is an explanatory view of the same as above. 70 - Chart. 1 is a wiring board, 2 is an XY table, 3.3a and 3b are semiconductor chips, 4 is a bonding device, 5 is a positioning means, and 6 is a table correction means. Agent Patent Attorney Ishi 1) 艮 712 Figure 3 \ Figure 4 1! To: 7 Diagram 6
Claims (2)
を移載し、該半導体チップを配線基板の所定位置に接合
して成る半導体チップ実装装置において、半導体チップ
の外形を位置決めするチップ位置決め手段と、半導体チ
ップ内の所定パターンを認識して該パターンが配線基板
の所定位置にくるようにXYテーブルの位置を補正する
テーブル補正手段とを半導体チップ移載工程に設けたこ
とを特徴とする半導体チップ実装装置。(1) In a semiconductor chip mounting apparatus that transfers a semiconductor chip to an XY table that holds a wiring board and joins the semiconductor chip to a predetermined position on the wiring board, a chip positioning means that positions the outer shape of the semiconductor chip; Semiconductor chip mounting characterized in that a semiconductor chip transfer process is provided with table correction means for recognizing a predetermined pattern within the semiconductor chip and correcting the position of the XY table so that the pattern is placed at a predetermined position on the wiring board. Device.
を移載し、該半導体チップを配線基板の所定位置に接合
して成る半導体チップ実装装置において、半導体チップ
の外形を位置決めするチップ位置決め手段と、配線基板
に実装された第1の半導体チップ内の所定パターンを認
識するとともにチップ位置決め手段にて位置決めされた
第2の半導体チップ内の所定パターンを認識しで両パタ
ーンの相対位置が所定の関係になるようにXYテーブル
の位置を補正するテーブル補正手段とを半導体チップ移
載工程に設けたことを特徴とする半導体チップ実装装置
。(2) in a semiconductor chip mounting device that transfers a semiconductor chip to an XY table that holds a wiring board and joins the semiconductor chip to a predetermined position on the wiring board, chip positioning means that positions the outer shape of the semiconductor chip; Recognizing a predetermined pattern in a first semiconductor chip mounted on a wiring board and also recognizing a predetermined pattern in a second semiconductor chip positioned by a chip positioning means, so that the relative positions of both patterns are brought into a predetermined relationship. A semiconductor chip mounting apparatus characterized in that a table correction means for correcting the position of an XY table so that the position of the XY table is corrected is provided in a semiconductor chip transfer process.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63127377A JPH01296700A (en) | 1988-05-25 | 1988-05-25 | Semiconductor packaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63127377A JPH01296700A (en) | 1988-05-25 | 1988-05-25 | Semiconductor packaging device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01296700A true JPH01296700A (en) | 1989-11-30 |
Family
ID=14958482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63127377A Pending JPH01296700A (en) | 1988-05-25 | 1988-05-25 | Semiconductor packaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01296700A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6409642B2 (en) * | 1998-05-25 | 2002-06-25 | Sony Corporation | Assembling device |
-
1988
- 1988-05-25 JP JP63127377A patent/JPH01296700A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6409642B2 (en) * | 1998-05-25 | 2002-06-25 | Sony Corporation | Assembling device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109906029B (en) | Electronic component mounting device and electronic component mounting method | |
KR20190042419A (en) | Semiconductor manufacturing device and manufacturing method of semiconductor device | |
KR20040071590A (en) | Die bonding method and apparatus | |
JPH01296700A (en) | Semiconductor packaging device | |
TWI750242B (en) | Bond head assemblies including reflective optical elements, related bonding machines, and related methods | |
CN114688974B (en) | Post-chip inspection method and system for semiconductor die in panel-level package | |
JP3747054B2 (en) | Bonding apparatus and bonding method | |
CN210489582U (en) | Chip double-side alignment bonding machine | |
JP3397127B2 (en) | Electronic component mounting apparatus and mounting method | |
JPH0837209A (en) | Method of mounting electronic part with bump | |
JP4571460B2 (en) | Electronic component mounting method and mounting apparatus | |
JP4517533B2 (en) | Component mounting method and component mounting apparatus | |
TW201916242A (en) | Electronic component encapsulation device and encapsulation method encapsulating electronic components on a substrate with high precision | |
JP2001345353A (en) | Method and apparatus for bonding | |
Shah et al. | Advances in wire bonding technology for high lead count, high-density devices | |
JP2701174B2 (en) | Bumping method | |
JPH0831849A (en) | Bonding method for chip | |
JPH06310569A (en) | Face-down bonding method of semiconductor element | |
US4762267A (en) | Wire bonding method | |
JP2002057168A (en) | Bonding device | |
JP2751536B2 (en) | Die bonding apparatus and die bonding method | |
JPH11135543A (en) | Semiconductor manufacturing apparatus | |
JPH06244245A (en) | Semiconductor device bonding device | |
JP2000299598A (en) | Apparatus and method for mounting component | |
JPS6386528A (en) | Die-bonding device |