JP7232676B2 - ceramic substrate - Google Patents
ceramic substrate Download PDFInfo
- Publication number
- JP7232676B2 JP7232676B2 JP2019046315A JP2019046315A JP7232676B2 JP 7232676 B2 JP7232676 B2 JP 7232676B2 JP 2019046315 A JP2019046315 A JP 2019046315A JP 2019046315 A JP2019046315 A JP 2019046315A JP 7232676 B2 JP7232676 B2 JP 7232676B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- mounting region
- grain size
- crystal grain
- average crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、セラミック基板に関し、具体的には、回路の少なくとも一部を構成する回路素子が搭載されるセラミック基板に関する。
BACKGROUND OF THE
このようなセラミック基板を用いた電子部品として、セラミック基板に電極や抵抗などの上記回路素子が搭載されたチップ抵抗器が知られている。下記特許文献1に記載されているように、このようなチップ抵抗器などの電子部品は、セラミック基板の主面上に電極や抵抗などの回路素子を印刷し、当該セラミック基板を焼成した後、所定の大きさに個片化することによって製造される。
As an electronic component using such a ceramic substrate, there is known a chip resistor in which the above circuit elements such as electrodes and resistors are mounted on a ceramic substrate. As described in
しかし、上記特許文献1に記載されている電子部品の製造工程では、セラミック基板に電子部品を印刷する際、セラミック基板を焼成炉に配置する際、あるいは、セラミック基板を個片化する際などに、セラミック基板に様々な外力が作用する。この場合、セラミック基板を形成する結晶粒の結晶粒界に沿ってクラックが生じて、このクラックに起因する割れなどの破損がセラミック基板に発生し、良好な電子部品が得られない懸念がある。近年、電子部品の小型化の要請に伴って、電子部品を構成するセラミック基板も小型化及び薄型化する傾向にある。このため、セラミック基板に破損が生じる上記懸念がより大きくなっている。
However, in the electronic component manufacturing process described in
そこで、本発明は、破損し難いセラミック基板を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a ceramic substrate that is difficult to break.
上記目的の達成のため、本発明のセラミック基板は、回路の少なくとも一部を構成する回路素子が実装される実装領域と、前記実装領域を囲み、前記回路素子が実装されない非実装領域と、を備え、前記非実装領域における結晶粒の平均結晶粒径は、前記実装領域における結晶粒の平均結晶粒径よりも大きいことを特徴とするものである。 In order to achieve the above objects, the ceramic substrate of the present invention comprises a mounting area on which circuit elements constituting at least a part of a circuit are mounted, and a non-mounting area surrounding the mounting area and on which the circuit elements are not mounted. An average crystal grain size of crystal grains in the non-mounting region is larger than an average crystal grain size of crystal grains in the mounting region.
このように、本発明のセラミック基板では、非実装領域における結晶粒の平均結晶粒径が実装領域における結晶粒の平均結晶粒径よりも大きいため、非実装領域において結晶粒界が実装領域に比べて少なくなる。このように結晶粒界が少なくなることで、非実装領域の破壊起点が減少して破壊確率が減少し得るため、非実装領域における抗折強度が実装領域における抗折強度よりも大きくなり得る。したがって、非実装領域に外力が付与されても、当該非実装領域に生じるクラックが低減され得る。また、このように、非実装領域に生じるクラックが低減され得るため、非実装領域から実装領域に伝わるクラックが低減され得る。よって、本発明のセラミック基板によれば、このようなクラックに起因する割れなどの破損を抑制することができる。 As described above, in the ceramic substrate of the present invention, the average crystal grain size of the crystal grains in the non-mounting region is larger than the average crystal grain size of the crystal grains in the mounting region. less. Since the number of crystal grain boundaries is reduced in this way, the number of fracture starting points in the non-mounting region is reduced, and the probability of fracture can be reduced. Therefore, even if an external force is applied to the non-mounting area, cracks generated in the non-mounting area can be reduced. Moreover, since cracks generated in the non-mounting region can be reduced in this way, cracks propagating from the non-mounting region to the mounting region can be reduced. Therefore, according to the ceramic substrate of the present invention, breakage such as cracking caused by such cracks can be suppressed.
なお、前記非実装領域の少なくとも外縁において、前記非実装領域における結晶粒の平均結晶粒径が、前記実装領域における結晶粒の平均結晶粒径の1.4倍以上であることが好ましい。 It is preferable that the average crystal grain size of the crystal grains in the non-mounting region is 1.4 times or more the average crystal grain size of the crystal grains in the mounting region at least at the outer edge of the non-mounting region.
非実装領域における結晶粒が上記のような大きさであれば、上記結晶粒の結晶粒界がより少なくなり得る。したがって、セラミック基板の破損をより効果的に抑制することができる。 If the crystal grains in the non-mounting region have the above size, the grain boundaries of the crystal grains can be further reduced. Therefore, breakage of the ceramic substrate can be more effectively suppressed.
また、前記非実装領域における結晶粒の平均結晶粒径が、前記実装領域における結晶粒の平均結晶粒径の1.6倍以下とされてもよい。 Further, an average crystal grain size of crystal grains in the non-mounting region may be 1.6 times or less as large as an average crystal grain size of crystal grains in the mounting region.
この場合、実装領域内において結晶粒界の多寡が生じることを効果的に抑制することができる。 In this case, it is possible to effectively suppress the occurrence of grain boundaries in the mounting region.
また、前記非実装領域の抗折強度は、前記実装領域の抗折強度の1.09倍以上であることが好ましい。 Moreover, it is preferable that the non-mounting region has a bending strength that is 1.09 times or more the bending strength of the mounting region.
非実装領域の抗折強度がこのような大きさであれば、非実装領域にクラックが生じることが効果的に抑制され、その結果、実装領域にクラックが生じることがより効果的に抑制され得る。 If the bending strength of the non-mounting region is such a magnitude, the occurrence of cracks in the non-mounting region can be effectively suppressed, and as a result, the occurrence of cracks in the mounting region can be more effectively suppressed. .
また、前記セラミック基板は、酸化アルミニウムと酸化マグネシウムとから形成されてもよく、この場合、前記酸化アルミニウムの含有量は98%以上であることが好ましい。 Also, the ceramic substrate may be made of aluminum oxide and magnesium oxide, and in this case, the aluminum oxide content is preferably 98% or more.
また、上記セラミック基板の厚みが0.1mm以下であってもよい。 Moreover, the thickness of the ceramic substrate may be 0.1 mm or less.
厚みが0.1mm以下のこのようなセラミック基板は、例えばチップ抵抗器に使用される一般的なセラミック基板に比べて概ね薄い。しかし、上述のように、本発明のセラミック基板は、非実装領域の平均結晶粒径が実装領域の平均結晶粒径に比べて大きくなっている。したがって、このようにセラミック基板が薄い場合でも、セラミック基板の破損を抑制することができる。 Such ceramic substrates with a thickness of 0.1 mm or less are generally thinner than typical ceramic substrates used for chip resistors, for example. However, as described above, in the ceramic substrate of the present invention, the average crystal grain size in the non-mounting region is larger than the average crystal grain size in the mounting region. Therefore, even if the ceramic substrate is thin as described above, damage to the ceramic substrate can be suppressed.
以上のように、本発明によれば、破損し難いセラミック基板が提供される。 As described above, according to the present invention, a ceramic substrate that is difficult to break is provided.
以下、本発明に係るセラミック基板を実施するための形態が添付図面とともに例示される。以下に例示する実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、以下の実施形態から変更、改良することができる。なお、以下に参照する図面では、理解を容易にするために、各部材の寸法を変えて示す場合がある。 Hereinafter, embodiments for carrying out the ceramic substrate according to the present invention will be exemplified with accompanying drawings. The embodiments illustrated below are intended to facilitate understanding of the present invention, and are not intended to limit and interpret the present invention. The present invention can be modified and improved from the following embodiments without departing from its gist. Note that in the drawings referred to below, the dimensions of each member may be changed to facilitate understanding.
図1は本発明のセラミック基板1を概略的に示す斜視図あり、図2はセラミック基板1の平面図である。図1及び図2に示すように、セラミック基板1は、薄い略直方体の外形を有している。例えば、セラミック基板1の主面の長手方向の長さWを70mmとしてもよく、当該主面の長手方向に垂直な垂直方向の長さLを60mmとしてもよく、セラミック基板1の厚みHを0.1mm以下としてもよい。
FIG. 1 is a perspective view schematically showing a
このセラミック基板1は、酸化マグネシウムと、主成分としての酸化アルミニウムとを含んでいる。なお、主成分として、窒化アルミニウム、あるいはムライトなどを用いてもよい。また、この主成分の含有量は、適宜変更することができるが、例えば、90wt%以上が好ましく、98wt%以上がより好ましく、99.9wt%以上であればさら好ましい。
This
このようなセラミック基板1は、例えば、主成分が酸化アルミニウムからなる場合には、例えば後述する製造方法により作製された薄い直方体状のセラミックグリーンシートを、酸化アルミニウムが焼結し得る温度で焼成することにより作製することができる。当該温度は、例えば1400℃から1800℃とされ、1500℃から1600℃であればセラミック基板1の抗折強度を高める点からより好ましく、1525℃又は1550℃であれば上記抗折強度がより高まる点からさらに好ましい。なお、セラミックグリーンシートは、焼成することによりセラミック焼結体となる生シートである。
For example, when the main component of such a
セラミック基板1は、実装領域2と、非実装領域3とを含んでいる。
A
実装領域2は、回路の少なくとも一部を構成する回路素子としての電極や抵抗などが実装される領域である。この実装領域2は、境界11を境にして碁盤目状に区分けされている。つまり、区分けされた実装領域2の1区画が1つの基板個片10とされ、これら基板個片10のそれぞれの主面に電子部品が実装される。なお、境界11は、複数の基板個片10を画定するために仮想的に設定されたものであり、図1において破線で示されている。この境界11に沿って実装領域2を個片化することで、1つのセラミック基板1から、チップ抵抗器などの電子部品を複数得ることができる。
The
上記のような個片化は、例えば、レーザやダイシングソーを用いた切断により行ってもよく、境界11に分割溝を形成して実装領域2を分割することによって行ってもよい。本実施形態のセラミック基板1は、上述のように厚さが0.1mmであり、例えばチップ抵抗器を形成するための一般的なセラミック基板に比べて薄く形成されている。したがって、本実施形態のセラミック基板1の個片化は、レーザを用いた切断により行うことが好ましい。
The singulation as described above may be performed, for example, by cutting using a laser or a dicing saw, or may be performed by forming dividing grooves in the
非実装領域3は、実装領域2を囲む領域であり、セラミック基板1の外縁3Aと、当該外縁3Aから距離Dだけ内側に位置する実装領域2の外縁2Aとの間の領域である。したがって、セラミック基板1の外縁3Aが、非実装領域3の外縁とされる。この非実装領域3は、電子部品が実装されない領域であり、実装領域2に電子部品が実装される際などに、実装領域2に直接外力が付与されることを抑制する。なお、非実装領域3は、実装領域2に電子部品が実装された後、実装領域2から切断される。非実装領域3の幅となる上記距離Dは、特に限定されないが、実装領域2の範囲を十分に確保できる程度の長さとされることが好ましい。例えば、セラミック基板1の長手方向の長さWが概ね70mm、垂直方向の長さLが概ね60mm、厚みが概ね0.1mmの場合、距離Dは、概ね5mm以下であることが好ましく、2.4mm以下であれば、実装領域2の範囲を十分に確保できる点からより好ましい。
The
本発明のセラミック基板1は、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きい構成とされる。
The
図3は、セラミック基板1の結晶粒の平均結晶粒径と、図2におけるセラミック基板1の位置との関係を示すグラフである。図3におけるポイントP1~P4は、それぞれ図2におけるポイントP1~P4に対応するものである。ここで、図2におけるポイントP1は、セラミック基板1の上記垂直方向の中央を上記長手方向に延びる中心線Kと、セラミック基板1の外縁3Aとが交わる領域であり、非実装領域3に位置している。ポイントP2~P4は、実装領域2における中心線K上の領域であり、具体的には、ポイントP2は、長さWの概ね1/8の長さだけ外縁3Aから内側に位置し、ポイントP3は、長さWの概ね1/4の長さだけ外縁3Aから内側に位置し、ポイントP4は、長さWの概ね1/2の長さだけ外縁3Aから内側に位置する。したがって、例えば、長さWが70mmの場合、ポイントP2~P4のそれぞれは、外縁3Aよりも内側に概ね、9mm、18mm、及び35mmにおける中心線K上の領域とされる。
FIG. 3 is a graph showing the relationship between the average crystal grain size of the crystal grains of the
図3において実線で示すグラフは、例えば後述する製造方法により作製されたセラミックグリーンシートを1550℃で焼成してなる、長さWが概ね70mm、長さLが概ね60mm、厚みHが概ね0.1mmの寸法を有するセラミック基板1のポイントP1~P4における平均結晶粒径を示している。また、図3において破線で示すグラフは、例えば後述する製造方法により作製されたセラミックグリーンシートを1525℃で焼成してなる、長さWが概ね70mm、長さLが概ね60mm、厚みHが概ね0.1mmのセラミック基板1のポイントP1~P4における平均結晶粒径を示している。図3に示すように、セラミック基板1では、非実装領域3に属するポイントP1における平均結晶粒径が実装領域2に属するポイントP2~P4における平均結晶粒径よりも大きい。本実施形態におけるセラミック基板1では、具体的には、非実装領域3に属するポイントP1の平均結晶粒径は、実装領域2に属するポイントP2~P4の平均結晶粒径の概ね1.4倍以上1.6倍以下とされる。
The graph shown by the solid line in FIG. 3 shows a ceramic green sheet produced by, for example, a manufacturing method described later and fired at 1550° C., with a length W of approximately 70 mm, a length L of approximately 60 mm, and a thickness H of approximately 0.5 mm. It shows the average crystal grain size at points P1 to P4 of the
このような平均結晶粒径は、例えば、以下のようにして測定することができる。まず、ポイントP1~P4のそれぞれを電解放出型走査電子顕微鏡で観察して観察画像を取得する。その後、当該観察画像に映された結晶粒の結晶粒界に沿って線を引いて、画像処理ソフトウェア「Image-J」を用いて観察画像を二値化する。こうして二値化処理された画像に基づいて、各結晶粒の粒径をフェレー径として算出して、算出されたフェレー径の平均値を求める。このようにして、各ポイントP1~P4における結晶粒の平均結晶粒径を求めることができる。 Such an average crystal grain size can be measured, for example, as follows. First, each of the points P1 to P4 is observed with a field emission scanning electron microscope to obtain an observed image. After that, lines are drawn along the grain boundaries of the crystal grains shown in the observed image, and the observed image is binarized using image processing software “Image-J”. Based on the binarized image, the grain size of each crystal grain is calculated as the Feret diameter, and the average value of the calculated Feret diameters is obtained. In this manner, the average crystal grain size of the crystal grains at each of the points P1 to P4 can be obtained.
また、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きい構成を有するセラミック基板1は、例えば以下のようにして調整されたセラミックグリーンシートを焼成することによって作製し得る。
Further, the
まず、図4に示すように、金型90を準備する。この金型90は、上面視において略長方形の形状を有しており、内壁91と、外壁92とを含んでいる。内壁91に囲まれた領域が第1空間93であり、内壁91と外壁92との間の空間が第2空間94である。次に、酸化アルミニウム粉末、酸化マグネシウム粉末、焼結助剤、有機バインダ、溶剤、可塑剤等を適宜混合してスラリーS1を調製し、このスラリーS1を金型90の第1空間93に充填する。次に、スラリーS1における酸化アルミニウム粉末よりも結晶粒の大きな酸化アルミニウム粉末、及び、スラリーS1と同様の酸化マグネシウム粉末、焼結助剤、有機バインダ、溶剤、可塑剤等を適宜混合してスラリーS2を調整し、このスラリーS2を金型90の第2空間94に充填する。その後、金型90を取り外し、スラリーS1,S2を加温しながら加圧する。例えば、このようにして、上記セラミック基板1を製造し得るセラミックグリーンシートを調整し得る。
First, as shown in FIG. 4, a
以上のように、本実施形態のセラミック基板1は、回路の少なくとも一部を構成する回路素子が実装される実装領域2と、実装領域2を囲み、回路素子が実装されない非実装領域3と、を備えており、非実装領域3における結晶粒の平均結晶粒径は、実装領域2における結晶粒の平均結晶粒径よりも大きい。
As described above, the
このような構成により、本実施形態におけるセラミック基板1では、非実装領域3において結晶粒界が実装領域2に比べて少なくなる。このように結晶粒界が少なくなることで、非実装領域3の破壊起点が減少して破壊確率が減少するため、非実装領域3における抗折強度が実装領域2における抗折強度よりも大きくなる。例えば、後述するように、上記セラミックグリーンシートを1525℃で焼成してなるセラミック基板1では、非実装領域3の抗折強度が実装領域2の抗折強度よりも概ね1.09倍以上大きくなり得、上記セラミックグリーンシートを1550℃で焼成してなるセラミック基板1では、非実装領域3の抗折強度が実装領域2の抗折強度よりも概ね1.11倍以上大きくなり得る。したがって、非実装領域3に外力が付与されても、非実装領域3に生じるクラックが低減され得る。また、このように、非実装領域3に生じるクラックが低減され得るため、非実装領域3から実装領域2に伝わるクラックが低減され得る。よって、本発明のセラミック基板1によれば、このようなクラックに起因する割れなどの破損を抑制することができる。
With such a configuration, the number of crystal grain boundaries in the
また、本実施形態のセラミック基板1によれば、上述のように、非実装領域3の少なくとも外縁において、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径の1.4倍以上とされる。非実装領域3における結晶粒がこのような大きさであれば、上記結晶粒界がより少なくなる。したがって、セラミック基板の破損をより効果的に抑制し得る。
Further, according to the
また、本実施形態のセラミック基板1では、上述のように、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径の1.6倍以下とされる。
Further, in the
図3に示すように、セラミック基板1の結晶粒の平均結晶粒径は、セラミック基板1の外縁3Aから実装領域2における非実装領域3との境界部近傍までの領域において次第に小さくなるのに対し、平均結晶粒径が最も小さくなる実装領域2の例えばポイントP2から中心のポイントP4までの領域では、概ね同じとなる傾向にある。このため、非実装領域3における結晶粒の平均結晶粒径が実装領域2における結晶粒の平均結晶粒径に比べて大きすぎると、平均結晶粒径が次第に小さくなる領域における平均結晶粒径の変化の傾きが急峻になり得る。例えば、図3におけるポイントP1からポイントP2までの平均結晶粒径の変化の傾きが急峻になり得る。この場合、例えば、実装領域2におけるポイントP2よりも非実装領域3側に位置する領域の平均結晶粒径と、ポイントP2よりも内側の領域である例えばポイントP3、P4における平均結晶粒径との間に差が生じ得る。このように、実装領域2において平均結晶粒径に差が生じると、実装領域2内において結晶粒界の多寡が生じ得る。
As shown in FIG. 3, the average crystal grain size of the crystal grains of the
これに対し、非実装領域3における結晶粒の平均結晶粒径の上限を実装領域2における結晶粒の平均結晶粒径の1.6倍とすることで、平均結晶粒径が次第に小さくなる領域において平均結晶粒径の変化の傾きが急峻になることが抑制され、実装領域2内において結晶粒界の多寡が生じることが効果的に抑制され得る。したがって、例えば、実装領域2を個片化する際に、個片化される上記基板個片10の品質にばらつきが生じることをより効果的に抑制することができる。
On the other hand, by setting the upper limit of the average crystal grain size of the crystal grains in the
また、本実施形態のセラミック基板1は、上述のように、厚みが0.1mm以下であり、例えば、チップ抵抗器に使用される一般的なセラミック基板に比べて概ね薄い。しかし、上述のように、本発明のセラミック基板1は、非実装領域3の平均結晶粒径が実装領域2の平均結晶粒径に比べて大きいため、セラミック基板がこのように薄い場合でも、上記クラックなどに起因するセラミック基板の破損を抑制することができる。
In addition, the
以上、本発明に係るセラミック基板1について上記実施形態を例に説明したが、本発明はこれに限定されるものではない。
As described above, the
例えば、上記実施形態では、非実装領域3の外縁における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径の1.4倍以上である例を説明した。しかし、非実装領域3の外縁における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径の1倍よりも大きく1.4倍よりも小さくてもよい。この場合でも、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きければ、上記クラックなどに起因するセラミック基板の破損を抑制することができる。
For example, in the above embodiment, the average crystal grain size of the crystal grains in the outer edge of the
また、上記実施形態では、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径の1.6倍以下とされる例を説明した。しかし、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きいのであれば、非実装領域3における結晶粒の平均結晶粒径の大きさの上限が実装領域2における結晶粒の平均結晶粒径の1.6倍である必要はなく、1.6倍以上であってもよい。この場合でも、非実装領域3における抗折強度を実装領域2における抗折強度よりも大きくすることができ、非実装領域3から実装領域2に伝わるクラックを低減し得る。
Further, in the above embodiment, an example has been described in which the average crystal grain size of the crystal grains in the
また、上記実施形態では、セラミック基板の厚みが0.1mm以下である例を説明したが、セラミック基板の厚みが0.1mmよりも大きくてもよい。この場合でも、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きければ、上記クラックなどに起因するセラミック基板の破損を抑制することができる。
Also, in the above embodiment, an example in which the thickness of the ceramic substrate is 0.1 mm or less has been described, but the thickness of the ceramic substrate may be greater than 0.1 mm. Even in this case, if the average crystal grain size of the crystal grains in the
以下、実施例を挙げて本発明の内容をより具体的に説明するが、本発明はこれに限定されるものではない。 EXAMPLES The present invention will be described in more detail with reference to Examples, but the present invention is not limited thereto.
(実施例1)
発明者らは、本発明のセラミック基板1の効果を検証するために、以下の実験を行った。
(Example 1)
The inventors conducted the following experiments in order to verify the effects of the
まず、発明者らは、非実装領域3における結晶粒の平均結晶粒径が、実装領域2における結晶粒の平均結晶粒径よりも大きい構成を有する、1550℃で焼成されたセラミック基板1を4枚準備した。これらセラミック基板1の平均結晶粒径は、上述の方法により算出された。すなわち、各セラミック基板1のポイントP1~P4のそれぞれを電解放出型走査電子顕微鏡で観察して得られた観察画像を、画像処理ソフトウェア「Image-J」で二値化処理し、算出された各結晶粒のフェレー径の平均値として求めた。このセラミック基板1は、長さWが70mm、長さLが60mm、厚みHが0.1mmの寸法となるように作製された。本実施例において、電解放出型走査電子顕微鏡で観察されたポイントP2~P4は、図2に示すセラミック基板1の外縁3Aからそれぞれ9mm内側、18mm内側、35mm内側の領域である。
First, the inventors prepared four
次に、以下の方法により、抗折強度を測定するための4種類の測定用小片Fr1、Fr2、Fr3、Fr4を、それぞれ20枚準備した。 Next, 20 sheets each of four types of measuring pieces Fr1, Fr2, Fr3, and Fr4 for measuring bending strength were prepared by the following method.
まず、図5に示すように、上記4枚のセラミック基板1のうち1枚をピックアップして、このセラミック基板1の上記垂直方向における一方の外縁3Ab1から垂直方向に5mm内側の部分を上記長手方向に沿って切断した。同様に、垂直方向における他方の外縁3Ab2から5mm内側の部分を長手方向に沿って切断した。これら切断された2つの切断部UNはハッチングで示されている。
First, as shown in FIG. 5, one of the four
次に、セラミック基板1Aの長手方向における外縁3Aaから2.4mm内側の部分を垂直方向に沿って切断して、短冊片St1を作製した。すなわち、短冊片St1はセラミック基板1の外縁3Aaを含む短冊片であり、上記ポイントP1を含んでいる。次に、短冊片St1を5等分に切断して、5つの測定用小片Fr1を作製した。すなわち、各測定用小片Fr1は、0.1mmの厚みを有し、2.4mm×10mmの寸法の主面を有する。
Next, a strip St1 was produced by cutting a portion 2.4 mm inside from the outer edge 3Aa in the longitudinal direction of the
次に、外縁3Aaから7.8mm内側の部分と、外縁3Aaから10.2mm内側の部分とを垂直方向に沿って切断して、短冊片St2を作製した。つまり、この短冊片St2は、セラミック基板1の外縁3Aaから長手方向に9mm内側の部分を含んでおり、上記ポイントP2を含んでいる。次に、短冊片St2を5等分に切断して、5つの測定用小片Fr2を作製した。したがって、各測定用小片Fr2は、0.1mmの厚みを有し、2.4mm×10mmの寸法の主面を有する。
Next, a strip St2 was produced by vertically cutting a portion 7.8 mm inward from the outer edge 3Aa and a portion 10.2 mm inward from the outer edge 3Aa. That is, the strip St2 includes a portion 9 mm inward from the outer edge 3Aa of the
同様に、短冊片St3、St4を作製した。短冊片St3は、セラミック基板1の外縁3Aa長手方向に18mm内側の部分を含んでおり、上記ポイントP3を含んでいる。また、短冊片St4は、セラミック基板1の外縁3Aaから長手方向に35mm内側の部分を含んでおり、上記ポイントP4を含んでいる。その後、短冊片St3,St4をそれぞれ5等分して、測定用小片Fr3,Fr4を作製した。短冊片St3,St4は、それぞれ、0.1mmの厚みを有し、2.4mm×10mmの寸法の主面を有する。
Similarly, strips St3 and St4 were produced. The strip St3 includes a portion 18 mm inside the outer edge 3Aa of the
残りの3枚のセラミック基板1に対しても、上記と同様の工程を行い、3枚のセラミック基板1のそれぞれから、それぞれ5つの測定用小片Fr1~Fr4を作製した。こうして、それぞれ20個の測定用小片Fr1~Fr4を作製した。
The remaining three
次に、各20個の測定用小片Fr1~Fr4のそれぞれの抗折強度を測定した。本実施例では、テンシロン万能材料試験機RTG-1225(株式会社エー・アンド・デイ製)を使用して測定用小片Fr1~Fr4の抗折強度を測定した。具体的には、各測定用小片Fr1~Fr4を当該試験機内に入れて、試験速度0.5mm/分、エッジスパン幅6mmの条件下で、各測定用小片Fr1~Fr4の抗折強度(MPa)を測定した。そして、測定されたデータのうち異常値を示したデータを削除した後、抗折強度のデータを測定用小片Fr1~Fr4ごとにワイブルグラフにプロットして、測定用小片Fr1~Fr4のそれぞれのワイブル分布の尺度母数(MPa)を求め、これら尺度母数を測定用小片Fr1~Fr4の各抗折強度として用いた。この結果を、図6において実線で示す。 Next, the bending strength of each of the 20 measurement pieces Fr1 to Fr4 was measured. In this example, a Tensilon universal material testing machine RTG-1225 (manufactured by A&D Co., Ltd.) was used to measure the bending strength of the measuring pieces Fr1 to Fr4. Specifically, each measurement piece Fr1 to Fr4 is put in the tester, and the bending strength (MPa ) was measured. Then, after deleting the data showing abnormal values among the measured data, the bending strength data is plotted on a Weibull graph for each of the measurement pieces Fr1 to Fr4, and the Weibull of each of the measurement pieces Fr1 to Fr4 is plotted. Scale parameters (MPa) of the distribution were obtained, and these scale parameters were used as the bending strengths of the measuring pieces Fr1 to Fr4. This result is indicated by a solid line in FIG.
上述のように、測定用小片Fr1は、セラミック基板1の外縁3Aaを含んでいるため、測定用小片Fr1の抗折強度は、上記ポイントP1における抗折強度と考えることができる。また、測定用小片Fr2~Fr4は、セラミック基板1Aの外縁3Aからそれぞれ内側に9mm、18mm、35mmに位置する部分を含む測定用小片である。このため、測定用小片Fr2の抗折強度は上記ポイントP2における抗折強度と、測定用小片Fr3の抗折強度は上記ポイントP3における抗折強度と、測定用小片Fr4の抗折強度は上記ポイントP4における抗折強度と、それぞれ考えることができる。
As described above, since the measuring piece Fr1 includes the outer edge 3Aa of the
図6において実線で示すように、上述のセラミックグリーンシートを1550℃で焼成した本実施例では、セラミック基板1のポイントP1における抗折強度がポイントP2~P4における抗折強度よりも大きいことがわかる。具体的には、ポイントP1における抗折強度は455.0MPaであり、ポイントP2~P4のうち最大の抗折強度を示すポイントP4における抗折強度は417.3MPaであった。すなわち、上述のセラミックグリーンシートを1550℃で焼成した場合、セラミック基板1の外縁3Aから2.4mm内側の部分までの外縁領域における抗折強度が、当該外縁領域よりも内側に位置する内側領域の抗折強度よりも1.09倍以上大きくなることがわかった。
As shown by the solid line in FIG. 6, in this example in which the ceramic green sheet was fired at 1550° C., the bending strength at point P1 of the
(実施例2)
また、発明者らは、セラミック基板1の焼成温度を1525℃にした点を除いて同様の方法によって、セラミック基板1の抗折強度を測定した。その結果を図6において破線で示す。
(Example 2)
The inventors also measured the bending strength of the
図6に示すように、1525℃で焼成されたセラミック基板1においても、1550℃で焼成された上記実施例1のセラミック基板1と同様に、セラミック基板1のポイントP1における抗折強度がポイントP2~P4における抗折強度よりも大きいことがわかる。具体的には、ポイントP1における抗折強度は477.1MPaであり、ポイントP2~P4のうち最大の抗折強度を示すポイントP3における抗折強度は428.9MPaであった。すなわち、1525℃で焼成されたセラミック基板1では、セラミック基板1の外縁3Aから2.4mm内側の部分までの外縁領域における抗折強度が、当該外縁領域よりも内側に位置する内側領域の抗折強度よりも1.11倍以上大きくなることがわかった。
As shown in FIG. 6, in the
以上説明したように、本発明のセラミック基板1では、セラミック基板1の外縁領域の抗折強度が内側領域の抗折強度に比べて大きいことが分かった。
As described above, in the
したがって、本発明のセラミック基板によれば、セラミック基板1の外縁から2.4mm内側の部分までを非実装領域3とし、非実装領域3よりも内側の領域を実装領域2とすることで、非実装領域3の抗折強度を実装領域2の抗折強度よりも1.09倍以上大きくし得る。このため、非実装領域に外力が付与されても、非実装領域に生じるクラックが低減され得るとともに、非実装領域から実装領域に伝わるクラックが低減される得るため、このようなクラックに起因する割れなどの破損を抑制することができる。
Therefore, according to the ceramic substrate of the present invention, the area 2.4 mm inside from the outer edge of the
本発明によれば、破損し難いセラミック基板が提供され、例えば、チップ抵抗器など電子部品の分野において利用可能である。 INDUSTRIAL APPLICABILITY According to the present invention, a ceramic substrate that is difficult to break is provided, and can be used in the field of electronic components such as chip resistors.
1・・・セラミック基板
2・・・実装領域
3・・・非実装領域
3A・・・外縁
Claims (7)
前記実装領域を囲み、前記回路素子が実装されない非実装領域と、
を備え、
前記非実装領域における結晶粒の平均結晶粒径は、前記実装領域における結晶粒の平均結晶粒径よりも大きい
ことを特徴とするセラミック基板。 a mounting area in which circuit elements constituting at least part of a circuit are mounted;
a non-mounting region that surrounds the mounting region and in which the circuit element is not mounted;
with
A ceramic substrate, wherein an average crystal grain size of crystal grains in the non-mounting region is larger than an average crystal grain size of crystal grains in the mounting region.
ことを特徴とする請求項1に記載のセラミック基板。 4. An average crystal grain size of crystal grains in the non-mounting region is 1.4 times or more as large as an average crystal grain size of the crystal grains in the mounting region, at least at an outer edge of the non-mounting region. 2. The ceramic substrate according to 1.
ことを特徴とする請求項1又は2に記載のセラミック基板。 3. The ceramic substrate according to claim 1, wherein an average crystal grain size of crystal grains in said non-mounting region is 1.6 times or less as large as an average crystal grain size of crystal grains in said mounting region.
ことを特徴とする請求項1から3のいずれか1項に記載のセラミック基板。 4. The ceramic substrate according to claim 1, wherein the bending strength of the non-mounting area is 1.09 times or more the bending strength of the mounting area.
ことを特徴とする請求項1から4のいずれか1項に記載のセラミック基板。 5. The ceramic substrate according to claim 1, wherein the ceramic substrate is made of aluminum oxide and magnesium oxide.
ことを特徴とする請求項5に記載のセラミック基板。 6. The ceramic substrate according to claim 5, wherein the aluminum oxide content is 98% or more.
ことを特徴とする請求項1から6のいずれか1項に記載のセラミック基板。
7. The ceramic substrate according to any one of claims 1 to 6, having a thickness of 0.1 mm or less.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046315A JP7232676B2 (en) | 2019-03-13 | 2019-03-13 | ceramic substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019046315A JP7232676B2 (en) | 2019-03-13 | 2019-03-13 | ceramic substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020150130A JP2020150130A (en) | 2020-09-17 |
JP7232676B2 true JP7232676B2 (en) | 2023-03-03 |
Family
ID=72430895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019046315A Active JP7232676B2 (en) | 2019-03-13 | 2019-03-13 | ceramic substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7232676B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218240A (en) | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | Multiple-patterning board |
JP2010171354A (en) | 2008-12-22 | 2010-08-05 | Kyocera Corp | Multiple wiring board |
JP2012248710A (en) | 2011-05-28 | 2012-12-13 | Kyocera Corp | Multi wiring board, wiring board and manufacturing method of wiring board |
-
2019
- 2019-03-13 JP JP2019046315A patent/JP7232676B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218240A (en) | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | Multiple-patterning board |
JP2010171354A (en) | 2008-12-22 | 2010-08-05 | Kyocera Corp | Multiple wiring board |
JP2012248710A (en) | 2011-05-28 | 2012-12-13 | Kyocera Corp | Multi wiring board, wiring board and manufacturing method of wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP2020150130A (en) | 2020-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102505460B1 (en) | Sockets for inspecting ceramics, probe guide elements, probe cards and packages | |
JP6843809B2 (en) | Spark plug | |
EP3439027A1 (en) | Suction member | |
JP7232676B2 (en) | ceramic substrate | |
US11473858B2 (en) | Heat-dissipating member and electronic device using same | |
JP2011069759A (en) | Substrate for probe card, probe card, and semiconductor wafer inspection device using the same | |
JP2007318035A (en) | Multiple-formed wiring substrate, package for holding electronic component, and electronic device | |
KR102176900B1 (en) | Probe card substrate, probe card and inspection device | |
JP2010197193A (en) | Substrate for probe card, laminate for probe card, and probe card using the laminate for probe card | |
EP3680919B1 (en) | Core component, method of manufacturing same, and inductor | |
US20160297177A1 (en) | Low temperature co-fired ceramic substrate and method of manufacturing the same | |
JP2009196285A (en) | Slitting blade for shaping pressing groove | |
JP4967628B2 (en) | Manufacturing method of ceramic multilayer substrate | |
WO2023243542A1 (en) | Sintered body | |
JP2005159070A (en) | Bonding capillary | |
JP3847210B2 (en) | Ceramic substrate having divided grooves and manufacturing method thereof | |
JP2021155244A (en) | Method for producing ceramic substrate and ceramic substrate | |
US20180019224A1 (en) | Wedge bonding component | |
JP2004146766A (en) | Multiple patterning multilayer wiring board | |
WO2023189957A1 (en) | Placement member | |
US20240258080A1 (en) | Focus ring and plasma treatment device | |
JP5371372B2 (en) | Alumina sintered body, semiconductor manufacturing apparatus member, liquid crystal panel manufacturing apparatus member, and dielectric resonator member | |
JP6912188B2 (en) | Ceramic porcelain, wiring boards and electronic components | |
JP2003046206A (en) | Ceramic substrate having dividing groove and its dividing method | |
JP4760253B2 (en) | Manufacturing method of ceramic electronic component and fired ceramic mother substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230131 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7232676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |