JP6658677B2 - 発光装置の製造方法 - Google Patents

発光装置の製造方法 Download PDF

Info

Publication number
JP6658677B2
JP6658677B2 JP2017116476A JP2017116476A JP6658677B2 JP 6658677 B2 JP6658677 B2 JP 6658677B2 JP 2017116476 A JP2017116476 A JP 2017116476A JP 2017116476 A JP2017116476 A JP 2017116476A JP 6658677 B2 JP6658677 B2 JP 6658677B2
Authority
JP
Japan
Prior art keywords
light emitting
layer
emitting device
island
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017116476A
Other languages
English (en)
Other versions
JP2018142687A (ja
Inventor
真一 大黒
真一 大黒
浩史 西山
浩史 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to US15/906,912 priority Critical patent/US10381400B2/en
Publication of JP2018142687A publication Critical patent/JP2018142687A/ja
Priority to US16/455,549 priority patent/US10658423B2/en
Application granted granted Critical
Publication of JP6658677B2 publication Critical patent/JP6658677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、発光素子の製造方法に関する。
基板と、基板上の半導体積層構造とを有する半導体発光素子が知られている。半導体発光素子中の半導体積層構造は、一般に、透明基板上に成長させたn型半導体層と、p型半導体層と、これらの間の活性層とを含む。n型半導体層上およびp型半導体層上には、給電のための電極等が設けられる。n型半導体層上およびp型半導体層上の電極は、一般に、ともに基板とは反対側に位置する。
半導体積層構造を同一基板上の複数箇所に配置した構造が提案されている。例えば下記の特許文献1は、マトリクス状に配置された複数の青色発光ダイオード単体セルを含む青色発光ダイオードアレイを開示している。
特開2015−026731号公報
同一基板上に複数の半導体積層構造のアレイを形成しようとすると、n型半導体層に接続される配線と、p型半導体層に接続される配線とを交差させる必要が生じ、製造工程が複雑化しやすい。上述の特許文献1に記載の技術では、互いに交差するストライプ状の電極層で半導体発光素子を挟むことにより、半導体発光素子の同一面側における、ストライプ状の電極層の交差を回避している。しかしながら、ストライプ状の電極層の一方の上に半導体層を成長させなければならず、材料に制約が多く、結果として製造工程が複雑になり得る。
本発明は、工程の複雑化が抑制された、2次元に配置された複数の発光構造を含む発光装置の製造方法を提供する。
本発明の一態様に係る発光装置の製造方法は、支持基板と、前記支持基板の一方の主面上に第1方向および前記第1方向とは異なる第2方向に沿って2次元に配置された複数の発光構造であって、それぞれが、第1領域および第2領域を含む第1導電型の第1半導体層と、前記第1半導体層の前記第2領域を覆う第2導電型の第2半導体層とを含む複数の発光構造と、を有するウエハを準備する工程(a)と、前記複数の発光構造を覆う第1絶縁層であって、各発光構造の前記第1半導体層の前記第1領域上に第1スルーホールが設けられ、各発光構造の前記第2半導体層上に第2スルーホールが設けられた第1絶縁層を形成する工程(b)と、前記第1スルーホール毎に設けられ、前記第1半導体層にそれぞれ電気的に接続された複数の第1導電構造と、前記複数の第1導電構造から電気的に分離された複数の第1配線であって、それぞれが、前記複数の発光構造の前記第2半導体層のうち前記第2方向に並ぶ複数の前記第2半導体層に前記第2スルーホールの位置で電気的に接続された複数の第1配線とを形成する工程(c)と、複数の第1配線を覆い、上面視において前記複数の第1導電構造に重なる位置に第3スルーホールが設けられた第2絶縁層を形成する工程(d)と、それぞれが、前記複数の第1導電構造のうち前記第1方向に並ぶ複数の第1導電構造に前記第3スルーホールの位置で電気的に接続された複数の第2配線を形成する工程(e)とを含む。
本発明の一実施形態によれば、工程の複雑化が抑制された、複数の発光構造を含む発光装置の製造方法が提供される。
図1は、本発明のある実施形態による製造方法によって得られる例示的な発光装置の模式的な上面図である。 図2は、図1に示す発光装置100の模式的な底面図である。 図3は、発光装置100における発光のパターンの例を示す上面図である。 図4は、発光装置100における発光のパターンの他の例を示す上面図である。 図5は、発光装置100における発光のパターンのさらに他の例を示す上面図である。 図6Aは、図2のA−A’断面の一例を模式的に示す図である。 図6Bは、図2のB−B’断面の一例を模式的に示す図である。 図7は、本発明のある実施形態による発光装置の製造方法の概略を示すフローチャートである。 図8Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図8Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図9Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図9Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図10Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図10Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図11Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図11Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図12Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図12Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図13Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図13Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図14Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図14Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図14Cは、スルーホールThaおよびThbの形成後の、発光構造120のアレイの一部を拡大して示す模式的な底面図である。 図15Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図15Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図15Cは、p側配線層160を形成した後の、発光構造120のアレイの一部を拡大して示す模式的な底面図である。 図16Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図16Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図16Cは、第2絶縁層170を形成した後の、発光構造120のアレイの一部を拡大して示す模式的な底面図である。 図17Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図17Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図17Cは、n側配線層180を形成した後の、発光構造120のアレイの一部を拡大して示す模式的な底面図である。 図18Aは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図18Bは、本発明のある実施形態による発光装置の製造方法を説明するための模式的な断面図である。 図19Aは、第1島状部126sおよび第2島状部126tを有しない発光装置を、図2に示すA−A’線の位置で切断したときの模式的な断面図である。 図19Bは、第1島状部126sおよび第2島状部126tを有しない発光装置を、図2に示すB−B’線の位置で切断したときの模式的な断面図である。 図20Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図であり、図2のA−A’線断面図に相当する。 図20Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図であり、図2のB−B’線断面図に相当する。 図21Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図21Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図22Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図22Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図23Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図23Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図24Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図24Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図25Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図25Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図26Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図26Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図27Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図27Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図28Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図28Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図29Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図29Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図30Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図30Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図31Aは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。 図31Bは、本発明の他のある実施形態による製造方法によって得られる他の例示的な発光装置の模式的な断面図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。以下の実施形態は、例示であり、本発明は、以下の実施形態に限られない。例えば、以下の実施形態で示される数値、形状、材料、ステップ、そのステップの順序などは、あくまでも一例であり、技術的に矛盾が生じない限りにおいて種々の改変が可能である。
以下の説明では、特定の方向または位置を示す用語(例えば、「上」、「下」、「右」、「左」およびそれらの用語を含む別の用語)を用いる場合がある。しかしながら、それらの用語は、参照した図面における相対的な方向または位置を分かり易さのために用いているに過ぎない。参照した図面における「上」、「下」等の用語による相対的な方向または位置の関係が同一であれば、本開示以外の図面、実際の製品等において、参照した図面と同一の配置でなくてもよい。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。また、図面が過度に複雑になることを避けるために、一部の要素の図示を省略することがある。図面が示す構成要素の大きさ、位置関係等は、分かり易さのために誇張されている場合があり、実際の発光装置における大きさ、あるいは、実際の発光装置における構成要素間の大小関係を反映していない場合がある。本明細書において「平行」および「垂直」(または「直交」)とは、特に他の言及がない限り、2つの直線、辺あるいは面等がそれぞれ0°から±5°程度および90°から±5°程度の範囲にある場合を含む。
(発光装置の例示的な構成)
以下、図1〜図5、図6Aおよび図6Bを参照して、本発明のある実施形態による製造方法によって得られる発光装置100の構成を説明する。参考のために、図1〜図5、図6Aおよび図6Bには、互いに直交するx軸、y軸およびz軸が示されている。その他の図面においても、x軸、y軸およびz軸を示すことがある。
まず、図1を参照する。図1は、発光装置100に関する模式的な上面図である。発光装置100は、複数の発光部100eが2次元に配置されたアレイ100aを有する。発光部100eは、複数の行および列を含むマトリクス状に配置されている。アレイ100a中における発光部100eの配置は、マトリクス状に限定されず、ハニカム状の配置等、任意であってよい。アレイ100a中の発光部100eは、例えば、それらの中心が、三角格子パターン、正方格子パターン、矩形格子パターン、斜方格子パターン等の格子パターンの格子点上に位置するような配置を有し得る。
図1に示す例において、アレイ100aは、行方向および列方向に沿って発光部100eがそれぞれ8個ずつ配置された、合計64個の発光部100eを含む。なお、本明細書において、「行方向」は、複数の発光部100eの行が延びる方向(図1では紙面の左右方向)を指し、「列方向」は、複数の発光部100eの列が延びる方向(図1では紙面の上下方向)を指す。
この例では、発光部100eのそれぞれは、正方形状を有している。正方形状の一辺の長さは、例えば、15μm以上600μm以下程度の範囲であり得る。なお、この例では、発光装置100の外形も正方形状である。正方形状の発光装置100の一辺のサイズは、例えば4.2mm程度であり得る。もちろん、アレイ100a中の発光部100eの数および形状は、任意に設定可能であり、発光装置100の形状も任意に設定してよい。
図1に模式的に示すように、発光装置100は、それぞれが1つの発光部100eを含む複数の単位発光領域100Rを有する。発光装置100のアレイ100aを、単位発光領域100Rの繰り返し構造として定義できる。後に詳しく説明するように、発光装置100は、それぞれが、第1の半導体層であるn型半導体層および第2の半導体層であるp型半導体層を有する複数の発光構造の2次元配列を含む。発光部100eは、各発光構造のうち、発光装置100の表面に現れた部分に相当する。つまり、各単位発光領域100Rは、複数の発光構造のうちの1つを含む。なお、アレイ100a中の単位発光領域の形状およびサイズは、これらの全てに共通であってもよいし、異なる形状および/またはサイズの単位発光領域がアレイ100a中に混在していてもよい。
図1に例示する構成において、互いに隣接する2つの発光部100eは、互いに分離されており、互いに隣接する2つの発光部100eの間に、後述の反射層130の一部が介在している。ここでは、発光部100eのマトリクス状の配置に対応して、互いに隣接する2つの発光部100e間に反射層130の一部がグリッド状に現れている。反射層130のうち、互いに隣接する2つの発光部100eの間に現れた部分の幅Wは、例えば10μm以上1200μm以下程度の範囲に適宜設定され得る。
互いに隣接する2つの発光部100eが反射層130によって分離されることにより、例えば、互いに隣接する2つの単位発光領域100Rの一方が点灯され、他方が消灯されている場合に、反射層130を跨ぐ光の漏れ込みを抑制し得る。これにより、点灯された単位発光領域100Rによって描かれる図形、文字等のパターンを認識しやすくなるので有益である。以下、発光装置100中、単位発光領域100Rの繰り返し構造(アレイ100aといってもよい。)が位置する領域を表示領域Rrと呼ぶことがある。表示領域Rr中の単位発光領域100Rを例えば全て点灯させることによって、発光装置100を面光源として利用することも可能である。
発光装置100は、複数の単位発光領域100Rから構成される表示領域Rrの外側に周辺領域Rpを有し得る。図1に例示する構成において、周辺領域Rpには、給電用の複数の端子部100sおよび100tが設けられている。この例では、表示領域Rrの上側に、マトリクス状に配置された複数の発光部100eの行方向に沿って8個の端子部100sが直線状に並んでおり、表示領域Rrの右側に、複数の発光部100eの列方向に沿って8個の端子部100tが直線状に並んでいる。言うまでもないが、端子部100sの配置および端子部100tの配置は、直線状に限定されない。
図2を参照する。図2は、発光装置100の模式的な底面図である。後述するように、発光装置100は、底面側に光反射性樹脂層を有する。図2では、説明の便宜のために、この光反射性樹脂層を除いて発光装置100の構造を図示している。
図2に模式的に示すように、ここでは、単位発光領域100Rが8行8列のマトリクス状の配置を有することに対応して、複数の発光構造120が、表示領域Rr中において8行8列のマトリクス状に配置されている。発光装置100は、複数の発光構造120の列毎に配置された複数の第1配線160wと、複数の発光構造120の行毎に配置された複数の第2配線180wとを有する。ここでは、各第1配線160wは、発光構造120のマトリクス状の配置の列方向に延び、列方向に配置された8個の発光構造120を互いに電気的に接続している。後に詳しく説明するように、各第1配線160wは、列方向に沿って並ぶ発光構造120のp型半導体層に電気的に接続される。第1配線160wをp側配線と呼んでもよい。一方、各第2配線180wは、発光構造120のマトリクス状の配置の行方向に延び、行方向に並ぶ発光構造120のn型半導体層を互いに電気的に接続する。第2配線180wをn側配線と呼んでもよい。
この例では、各第1配線160wの一端は、周辺領域Rpに配置された端子部100sの位置(図1参照)まで延びている。端子部100sの位置には、第1島状部126sが設けられており、各第1配線160wの一端は、これらの第1島状部126sのうちの対応する1つに重なっている。同様に、この例では、各第2配線180wの一端は、周辺領域Rpに配置された端子部100tの位置(図1参照)まで延び、各第2配線180wの一端は、対応する端子部100tの位置に設けられた第2島状部126tに重なっている。
後述するように、各第1配線160wおよび各第2配線180wは、これらの間に絶縁層が介在されることによって互いに電気的に分離される。すなわち、図2は、いわゆるパッシブマトリクス駆動が可能な配線の構成を例示しており、このような配線の構成によれば、アレイ100a中の発光構造120のうちの一部の発光構造120を選択して電流を供給することができる。したがって、表示領域Rr中の一部の発光部100eから選択的に光を出射させることができる。
図3および図4は、発光装置100における発光のパターンの例を示す。図3および図4中、発光部100eを示す矩形の内部に付された網掛けは、その発光部100eが消灯状態にあることを表している。なお、発光しないダミーの発光構造をアレイ100a中に混在させることにより、例えば図5に示すような発光パターンを実現することも可能である。
発光装置100における配線の方式は、図2に示すような、パッシブマトリクス駆動に適合した構成に限定されず、その他の配線パターンも採用し得る。なお、図2を参照して説明した例では、第1配線160wおよび第2配線180wは、直線状である。しかしながら、これらの形状は、直線状に限定されず、例えば、第1配線160wおよび第2配線180wの一方および両方が、屈曲、分岐等を含んでいてもよい。
次に、図6Aおよび図6Bを参照して、発光装置100の構成をより詳細に説明する。図6Aおよび図6Bに示す発光装置100Aは、上述の発光装置100の一例である。図6Aは、図2のA−A’線の位置で発光装置100Aを切断したときの断面を模式的に示し、図6Bは、図2のB−B’線の位置で発光装置100Aを切断したときの断面を模式的に示す。図6Aおよび図6Bに示すように、発光装置100Aは、光反射性樹脂層190と、光反射性樹脂層190に支持された複数の発光構造120と、発光構造120の側部および底部を覆う反射層130とを有する。
まず、表示領域Rrに注目する。図6Aに示すように、発光構造120のそれぞれは、n型半導体層122nと、p型半導体層122pと、n型半導体層122nおよびp型半導体層122pに挟まれた活性層122aと、p型半導体層122pの上面の略全面を覆うように設けられた全面電極層124eとを含む。n型半導体層122nには、n側電極136nが接続されており、p型半導体層122pには、全面電極層124eを介してp側電極136pが接続されている。n側電極136nおよびp側電極136pは、反射層130を貫通している。なお、この例では、互いに隣接する2つの発光構造120の間に、樹脂層140の一部が介在している。
発光構造120としては、任意の波長の光を出射する構造を選択することができる。例えば窒化物系半導体(InxAlyGa1-x-yN、0≦X、0≦Y、X+Y≦1)を用いてn型半導体層122n、p型半導体層122pおよび活性層122aを形成することにより、青色、緑色の光を出射する発光構造が得られる。GaAlAs、AlInGaP、GaAsP、GaP等の半導体を含む発光構造を形成すれば、赤色の光が得られる。以下では、全ての発光構造120が青色光を出射する場合について説明するが、異なる色の光を出射する複数種の発光構造が含まれていてもよいことは言うまでもない。例えば、発光装置が、赤、青、緑の光をそれぞれ出射する3種の発光構造120を含んでいてもかまわない。
あるいは、アレイ100a中の複数の発光部100eと重なるように波長変換層を形成してもよい。波長変換層は、例えば、樹脂中に蛍光体の粒子が分散された層である。例えば、アレイ100aに含まれる発光構造120の全てを、青色光を出射する発光構造とし、一部の発光部100e上に、青色光を緑色光に変換する蛍光体を含む波長変換層を配置し、他の一部の発光部100e上に、青色光を赤色光に変換する蛍光体を含む波長変換層を配置してもよい。このような構成によっても、RGBのカラー表示が可能である。蛍光体には、公知の材料を適用することができる。青色光を緑色光に変換可能な蛍光体として、例えばβサイアロン蛍光体を挙げることができ、青色光を赤色光に変換可能な蛍光体として、KSF系蛍光体、CASN等が挙げられる。波長変換部材としての蛍光体は、量子ドット蛍光体であってもよい。
反射層130は、発光構造120の側部および底部を実質的に覆い、発光構造120から出射された光のうち、発光構造120の側部または底部に向かう光を、底部とは反対の方向(ここではzの正方向)に向けて反射させる。反射層130は、例えば、単層もしくは複層の金属膜、または、2種以上の誘電体膜が積層された誘電体多層膜を含む。光の利用効率の観点からは、金属膜と比較して吸収を低減し得るので、反射層130として誘電体多層膜を用いると有益である。反射層130としての誘電体多層膜は、例えば、SiO2膜、TiO2膜およびNb25膜からなる群から選択された2種以上を含む。反射層130は、Al23を含んでいてもよい。反射層130として金属膜を適用する場合、反射層130の材料として、例えばTi、Al、Ag等を用いることができる。
図6Aおよび図6Bに例示する構成において、発光構造120の底部側(発光装置100Aの底面側といってもよい。)には、さらに光反射性樹脂層190が配置されている。光反射性樹脂層190は、例えば、光反射性のフィラーが分散された樹脂層であり、反射層130と同様に、下方に向かう光を底部とは反対の方向に向けて反射させる機能を有する。光反射性樹脂層190の、発光構造120からの光に対する反射率は、例えば60%以上である。発光構造120からの光に対する反射率は、70%以上、80%または90%以上であってもよく、適宜に設定され得る。
樹脂層140と、光反射性樹脂層190との間には、第1絶縁層150A、p側配線層160、第2絶縁層170およびn側配線層180が配置されている。第1絶縁層150Aは、樹脂層140およびp側配線層160の間に位置する。他方、第2絶縁層170は、p側配線層160およびn側配線層180の間に位置し、これらを電気的に分離する。
p側配線層160は、上述の第1配線160wと、一端が第1配線160wに接続された複数のビア160vとを有する。ビア160vは、発光構造120のp型半導体層122p毎に設けられ、その他端は、p型半導体層122pに電気的に接続されたp側電極136pに接続されている。図6Bを参照すればわかるように、第1配線160wは、ビア160vを介して、列方向に並ぶ複数の発光構造120のp型半導体層122pを互いに電気的に接続している。
ここでは、第1配線160wは、同一列の端子部100sの位置まで延びている。図6Bの右側に示すように、この例では、端子部100sの位置に、第1島状部126sが配置されている。図示するように、ここでは、第1島状部126s上に全面電極層125eおよび電極138sが形成されている。図6Bに例示する構成では、第1島状部126sおよび電極138sの間に全面電極層125eが配置されているが、全面電極層125eの形成は必須ではない。
上述の第1配線160wは、その少なくとも一部が第1島状部126sに重なる位置まで延びている。図6Bに例示する構成において、p側配線層160は、第1配線160wと電極138sとを互いに電気的に接続するビア164vをさらに有する。後述するように、第1島状部126sは、半導体材料の堆積によって形成された構造である。第1島状部126sは、第1配線160wによって、同一列に属する複数の発光構造120のp型半導体層122pに電気的に接続され得る。
再び図6Aを参照する。n側配線層180は、上述の第2配線180wと、一端が第2配線180wに接続された複数のビア180vとを有する。ビア180vは、発光構造120のn型半導体層122n毎に設けられる。図6Aに模式的に示すように、ビア180vと、n型半導体層122n上のn側電極136nとの間には、第1導電構造161nが配置されており、第1導電構造161nは、ビア180vおよびn側電極136nを互いに電気的に接続する。後に図面を参照して詳しく説明するように、第1導電構造161nは、p側配線層160の形成の工程において第1配線160w、ビア160vおよびビア164vとともに形成される。したがって、第1導電構造161nは、p側配線層160の一部であるということができる。第2配線180wは、ビア180v、第1導電構造161nおよびn側電極136nを介して、行方向に並ぶ複数の発光構造120のn型半導体層122nを互いに電気的に接続する。
ここで、周辺領域Rpに注目すると、第2配線180wは、同一行の端子部100tの位置まで延び、その少なくとも一部が、端子部100tに配置された第2島状部126tに重なっている。第2島状部126tは、第1島状部126sと同様に、例えば、半導体材料の堆積によって形成された構造である。
図6Aに例示する構成において、第2島状部126t上には、電極138tが設けられており、電極138t上に、第2導電構造162nが接続されている。第2導電構造162nは、第1導電構造161nと同様に、p側配線層160の形成の工程において第1配線160w、ビア160vおよびビア164vとともに形成され得る。
図6Aに示すように、n側配線層180は、第2配線180wと第2導電構造162nとを互いに電気的に接続するビア184vをさらに有する。第2島状部126tは、第2配線180wによって、同一行に属する複数の発光構造120のn型半導体層122nに電気的に接続され得る。
p側配線層160およびn側配線層180は、金属材料の堆積後、堆積によって得られる金属膜をパターニングすることによって形成することができる。p側配線層160中の第1配線160wおよびn側配線層180中の第2配線180wは、複数の金属層を含む積層構造(例えばTi/Rh/Au/Tiの積層構造)を有し得る。もちろん、第1配線160wおよび第2配線180wの構成が共通である必要はない。
第1島状部126sおよび第2島状部126tの間に電圧を印加することにより、複数の第1配線160wのうち、電圧の印加された第1島状部126sに電気的に接続された第1配線160wと、複数の第2配線180wのうち、電圧の印加された第2島状部126tに電気的に接続された第2配線180wとが交差する位置の発光構造120に選択的に電流を供給することができる。すなわち、アレイ100a中の所望の発光構造120に選択的に電流を供給して、発光構造120から光を出射させることが可能である。
(発光装置の製造方法の第1の例)
以下、発光装置100Aの例示的な製造方法を説明する。
図7は、本発明のある実施形態による発光装置の製造方法の概略を示す。図7に示す発光装置の製造方法は、概略的には、支持基板と支持基板上の複数の発光構造とを有するウエハを準備する工程(ステップS1)と、複数の発光構造を覆う第1絶縁層を形成する工程(ステップS2)と、複数の第1導電構造と第1導電構造から電気的に分離された複数の第1配線とを形成する工程(ステップS3)と、複数の第1配線を覆う第2絶縁層を形成する工程(ステップS4)と、複数の第2配線を形成する工程(ステップS5)とを含む。支持基板を除去する工程(ステップS6)をさらに含んでいてもよい。以下、図8A〜図18Bを参照しながら、各ステップの詳細を説明する。なお、図8A〜図18Bのうち、図8A、図9A、図10A、図11A、図12A、図13A、図14A、図15A、図16A、図17Aおよび図18Aは、図2のA−A’線の位置での断面を模式的に示し、図8B、図9B、図10B、図11B、図12B、図13B、図14B、図15B、図16B、図17Bおよび図18Bは、図2のB−B’線の位置での断面を模式的に示す。
まず、図8Aおよび図8Bに示すように、複数の発光構造120を有するウエハを準備する(図7のステップS1)。図8Aおよび図8Bに示すウエハ200Wは、支持基板200を含み、支持基板200の一方の表面200a上に複数の発光構造120を有する。複数の発光構造120は、表面200a上に、第1の方向および第1の方向とは異なる第2の方向に沿って2次元に配置される。ここでは、第1の方向および第2の方向として、互いに直交する方向が選択された例を説明する。すなわち、ここでは、複数の発光構造120は、表面200a上においてマトリクス状に配置されている。第1の方向は、例えば、マトリクス状の配置の行方向であり、第2の方向は、マトリクス状の配置の列方向である。
図6Aおよび図6Bを参照して説明したように、各発光構造120は、n型半導体層122nと、p型半導体層122pとを含む。n型半導体層122nおよびp型半導体層122pは、支持基板200の主面上に半導体層をエピタキシャル成長させることによって形成することができる。支持基板200は、半導体層を成長可能、かつ、最終的に発光構造120の分離が可能な基板であればよく、例えば、Si基板、サファイア基板、GaN基板、SiC基板およびGaAs基板を用いることができる。ここでは、Si基板を例示する。
支持基板200の表面200aへの半導体材料(ここでは窒化物系半導体)の堆積により、n型半導体層、活性層およびp型半導体層を有する半導体積層構造を表面200a上に形成する。さらに、p型半導体層上に電極材料(ITO、Ag等)を堆積する。次に、エッチングにより半導体積層構造および電極材料の膜のパターニングを実行し、支持基板200の表面200aに島状の複数の発光構造120を形成する。このとき、n型半導体層122nの一部を露出させるように、活性層、p型半導体層および電極材料の膜のパターニングを行う。図8Aに示すように、n型半導体層122nは、p型半導体層122pに覆われていない第1領域R1と、p型半導体層122pに覆われた第2領域R2とを含む。
ここでは、支持基板200の表面200aに、合計64個の発光構造120をマトリクス状に残すようにパターニングを実行する。このとき、発光構造120の形成とともに、周辺領域Rpの、端子部を配置すべき領域に、複数の第1島状部126sおよび複数の第2島状部126tを形成してもよい。すなわち、支持基板200の表面200aの全面に半導体層を成長させた後、発光構造120ならびに第1島状部126sおよび第2島状部126tを配置すべき領域以外の領域上から半導体層を除去する。これにより、例えば、発光構造120が形成される領域の外側に、第1の方向(ここでは発光構造120のマトリクス状の配置の行方向)に沿って複数の第1島状部126sを形成し、第2の方向(ここでは発光構造120のマトリクス状の配置の列方向)に沿って複数の第2島状部126tを形成することができる。なお、ここで説明する例では、第1島状部126s上に電極材料を残すようにパターニングを行い、第1島状部126s上に全面電極層125eを形成している。
第1島状部126sおよび第2島状部126tを形成するための材料と、発光構造120のn型半導体層122n、活性層122aおよびp型半導体層122pを形成するための材料を共通とすることにより、発光構造120の形成時に第1島状部126sおよび/または第2島状部126tを形成することができる。第1島状部126sおよび第2島状部126tの導電型は、n型であってもよいし、p型であってもよい。第1島状部126sおよび第2島状部126tの導電型が一致している必要もない。
次に、図9Aおよび図9Bに示すように、n型半導体層122nのうちコンタクトを形成すべき領域上およびp型半導体層122pのうちコンタクトを形成すべき領域上にバリア層137nおよび137pをそれぞれ形成する。ここでは、第1島状部126s上の全面電極層125e上および第2島状部126t上にもバリア層137sおよび137tをそれぞれ形成する。バリア層137n、137p、137sおよび137tは、後の工程においてエッチングストップとして機能する材料を選択することができる。このようなバリア層137n、137p、137sおよび137tは、例えばTiおよびRhを順次に堆積してパターニングを行うことによって形成できる。
次に、支持基板200のうち、発光構造120、第1島状部126sまたは第2島状部126tによって覆われていない部分を例えばエッチングによって部分的に除去する。表面200a側からの支持基板200のエッチングにより、図10Aおよび図10Bに示すように、支持基板200に凹部200cが形成される。
次に、支持基板200の全面を覆う反射膜を形成する。例えば、SiO2膜およびNb25膜の積層膜の形成を3回繰り返し、図11Aおよび図11Bに示すように、各発光構造120を覆う反射膜130fを形成する。その後、反射膜130f上の領域のうち、支持基板200の凹部200cの位置する部分を未硬化の樹脂組成物で充填して樹脂組成物を硬化させることにより、樹脂層140を形成する(図12Aおよび図12B参照)。
樹脂層140は、例えば、光反射性のフィラーが分散された光反射性樹脂層である。樹脂層140の、発光構造120からの光に対する反射率は、例えば60%以上である。光反射性のフィラーが分散された樹脂組成物を用い、樹脂層140として光反射性樹脂層を形成することにより、発光構造120から出射された光の側方への漏れを抑制し得る。発光構造120からの光に対する反射率は、70%以上、80%または90%以上であってもよく、適宜に設定され得る。
光反射性のフィラーを分散させる樹脂材料としては、例えば、シリコーン樹脂、エポキシ樹脂等を用いることができる。光反射性のフィラーとしては、金属の粒子、または、光反射性のフィラーを分散させる樹脂材料よりも高い屈折率を有する無機材料もしくは有機材料の粒子を用いることができる。
次に、例えば反応性イオンエッチング(RIE)により、反射膜130fのうち、下層にバリア層137n、137p、137sおよび137tが位置する部分にスルーホールを形成する。スルーホールの形成により、各バリア層137n、137p、137sおよび137tの一部を反射膜130fから露出させ、各バリア層137n、137p、137sおよび137tの位置にスルーホールを有する反射層130を形成する。バリア層137n、137p、137sおよび137tがエッチストップとして機能するので、n型半導体層122n、全面電極層124e、全面電極層125eおよび第2島状部126tへのエッチング時のダメージを抑制し得る。さらに、反射層130上に例えばAu膜を形成し、バリア層137n、137p、137sおよび137tの位置にAu膜の一部を残すようにAu膜のパターニングを実行する。Au膜のパターニングにより、図13Aおよび図13Bに示すように、n側電極136nおよびp側電極136pと、電極138sおよび138tとが形成される。
次に、支持基板200の全面を覆う絶縁膜(第1絶縁膜)を形成する。その後、絶縁膜のパターニングにより、支持基板200上の発光構造120を覆い、かつ、発光構造120毎にスルーホール(第1スルーホール)Thaおよびスルーホール(第2スルーホール)Thbが設けられた第1絶縁層150Aを形成する(図7のステップS2)。第1絶縁層150Aの材料としては、例えばエポキシ系、シリコーン系等の感光性材料を用いることができる。感光性材料の付与後、フォトリソグラフィの適用により、スルーホール以外の部分に絶縁膜の材料を残すことができる。図14Aに示すように、スルーホールThaは、各発光構造120の第1領域R1のうち、n側電極136nの位置に設けられ、スルーホールThbは、各発光構造120の第2領域R2のうち、p側電極136pの位置に設けられる。図14Cは、底面側から見た発光構造120のアレイの一部を拡大して模式的に示す。スルーホールThaおよびThbの位置において、n側電極136nの一部およびp側電極136pの一部がそれぞれ露出されている。
ここでは、発光構造120だけでなく、第1島状部126sおよび第2島状部126tをも覆うように絶縁膜を形成する。さらに、絶縁膜のパターニングの際に、スルーホールThaおよびThbを形成するとともに、第1島状部126s上の電極138sの位置および第2島状部126t上の電極138tの位置にスルーホール(第4スルーホール)Thdおよびスルーホール(第5スルーホール)Theをそれぞれ形成する。
次に、複数の第1導電構造と、複数の第1配線とを形成する(図7のステップS3)。まず支持基板200の全面に導電膜を形成する。例えば、Ti、Rh、AuおよびTiを第1絶縁層150A上に順次に堆積することにより、多層膜の形で導電膜を形成することができる。その後、導電膜のパターニングにより、第1配線160w、ビア160vおよびビア164vを含むp側配線層160を形成する。
このとき、導電膜のうち各スルーホールThaの位置にある部分を残すことにより、図15Aに示すように、一端がn側電極136nに接続された第1導電構造161nをスルーホールTha毎に形成することができる。第1導電構造161nは、n側電極136nを介してn型半導体層122nに電気的に接続されている。また、このとき、導電膜のうち各スルーホールTheの位置にある部分を残すことにより、一端が電極138tに接続された第2導電構造162nをスルーホールThe毎に形成することができる。第2導電構造162nは、電極138tを介して第2島状部126tに電気的に接続されている。
図15Aに示すように、p側配線層160のビア160vは、スルーホールThb内に位置し、p側電極136pおよび第1配線160wを互いに電気的に接続する。図15Bに示すように、第1配線160wは、第2の方向(ここでは列方向)に延び、ビア160v、p側電極136pおよび全面電極層124eを介して、第2の方向に並ぶ発光構造120のp型半導体層122p同士を電気的に接続する。
この例では、第1配線160wは、第1島状部126sの位置まで延び、一端が電極138sに接続されたビア164vを介して第1島状部126sに電気的に接続されている。図2を参照して説明したように、第1配線160wは、例えば複数の発光構造120の列毎に設けられる。導電膜のパターニングにおいて、導電膜のうちスルーホールThdの位置にある部分と、スルーホールThdおよびスルーホールThbを結ぶ領域上にある部分とを残すことにより、各第1配線160wを、複数の第1島状部126sのうちの対応する1つにスルーホールThdの位置で電気的に接続することができる。第1島状部126sに電圧を印加することにより、第1配線160wを介して、第2の方向に並び、かつ、その第1配線160wに接続された複数の発光構造120のp型半導体層122pに一括して電圧を印加することができる。
図15Cは、p側配線層160を形成した後の、発光構造120のアレイの一部を拡大して模式的に示す。図15Cに示すように、第1導電構造161nがスルーホールTha毎にスルーホールThaの位置に形成されている。図15Cから分かるように、いずれの第1導電構造161nも、列方向に延びる第1配線160wからは空間的に分離されており、したがって、いずれの第1導電構造161nも、第1配線160wから電気的に分離されている。
次に、支持基板200の全面を覆う第2の絶縁膜を形成する。上述の第1絶縁膜と同様に、第2の絶縁膜は、発光構造120だけでなく、第1島状部126sおよび第2島状部126tをも覆うように形成され得る。第2の絶縁膜の形成後、第2の絶縁膜のパターニングによって、複数の第1配線160wを覆い、かつ、上面視において第1導電構造161nに重なる位置にスルーホール(第3スルーホール)Thcが設けられた第2絶縁層170を形成する(図7のステップS4)。第2絶縁層170の材料としては、感光性材料等、第1絶縁層150Aの材料と同様の材料を用い得る。感光性材料の付与後、フォトリソグラフィの適用により、スルーホール以外の部分に絶縁膜の材料を残すことができる。
図16Cは、第2絶縁層170を形成した後の、発光構造120のアレイの一部を拡大して模式的に示す。図16Cに示すように、スルーホールThcは、第1導電構造161nに重なる位置に設けられ、スルーホールThcの位置において第1導電構造161nの一部が露出されている。
再び図16Aを参照する。ここでは、絶縁膜のパターニングにおいて、スルーホールThcだけでなく、上面視において第2導電構造162nに重なる位置にスルーホール(第6スルーホール)Thfを形成する。第2導電構造162nは、スルーホールThfの位置においてその一部が露出される。
次に、複数の第2配線を形成する(図7のステップS5)。p側配線層160の形成の工程と同様に、例えば、Ti、Rh、AuおよびTiを第2絶縁層170上に順次に堆積することにより、支持基板200の全面に多層膜の形で導電膜を形成する。その後、導電膜のパターニングにより、図17Aに示すように、第2配線180wおよびビア180vを含むn側配線層180を形成することができる。導電膜のパターニングにおいて、導電膜のうち各スルーホールThcの位置にある部分を残すことにより、ビア180vをスルーホールThc毎に形成することができる。ビア180vの一端および他端は、それぞれ、第1導電構造161nおよび第2配線180wに接続され、したがって、第2配線180wは、ビア180v、第1導電構造161nおよびn側電極136nを介して、発光構造120のn型半導体層122nに電気的に接続される。図17Cは、n側配線層180を形成した後の、発光構造120のアレイの一部を拡大して模式的に示す。図17Cに示すように、第2配線180wは、例えば複数の発光構造120の行毎に設けられる。
また、導電膜のパターニングにおいて、導電膜のうちスルーホールThfおよびスルーホールThcを結ぶ領域上にある部分を残すことにより、第2配線180wを第2島状部126tの上方にまで拡張することができる。導電膜のうち各スルーホールThfの位置にある部分を残すことにより、図17Aの左側に示すように、ビア184vをスルーホールThf毎に形成することができる。ビア184vの一端および他端は、それぞれ、第2導電構造162nおよび第2配線180wに接続され、第2配線180wは、ビア184v、第2導電構造162nおよび電極138tを介して、第2島状部126tに電気的に接続される。
第2配線180wは、第1の方向(ここでは行方向)に延び、ビア180vを介して、第1の方向に並ぶ第1導電構造161nにスルーホールThcの位置で電気的に接続される。その結果、第2配線180wは、ビア180vおよび第1導電構造161nを介して、第1の方向に並ぶ発光構造120のn型半導体層122n同士を電気的に接続する。さらに、この例では、第2配線180wは、第2島状部126tの位置まで延び、ビア184vを介して、一端が第2島状部126t上の電極138tに接続された第2導電構造162nの他端に接続されている。このように、n側配線層180の形成の工程において、各第2配線180wを、複数の第2島状部126tのうちの対応する1つにスルーホールThfの位置で電気的に接続することができる。第2島状部126tに電圧を印加することにより、第2配線180wを介して、第1の方向に並び、かつ、その第2配線180wに接続された複数の発光構造120のn型半導体層122nに一括して電圧を印加することができる。
その後、図18Aおよび図18Bに示すように、n側配線層180を覆うように、第2絶縁層170上に光反射性樹脂層190を形成してもよい。光反射性樹脂層190の材料としては、上述の樹脂層140と同様の材料、例えば光反射性のフィラーが分散された樹脂組成物を用いることができる。光反射性樹脂層190の形成には、例えばトランスファー成形等の圧縮成形法を適用可能である。光反射性のフィラーが分散された未硬化の樹脂組成物を第2絶縁層170上に付与し、樹脂組成物を硬化させることによって光反射性樹脂層190が形成される。光反射性樹脂層190の、発光構造120からの光に対する反射率は、例えば60%以上である。光反射性樹脂層190の厚さ(発光構造120が配置された面に垂直な方向における、最も低い部分から上面までの距離)は、0.2mm以上2mm以下程度であり得る。これにより、発光装置100Aが得られる。
その後、発光装置100Aから必要に応じて支持基板200を除去してもよい(図7のステップS6)。ここでは支持基板200としてSi基板を用いているので、例えばエッチングによって支持基板200を除去することが可能である。支持基板200としてサファイア基板を用いる場合には、レーザリフトオフを適用して発光構造120からサファイア基板を分離し得る。これにより、図6Aおよび図6Bに示す構造を有する発光装置100Aが得られる。
上述した実施形態によれば、第1絶縁層150Aの、n型半導体層122nの第1領域R1および第2領域R2に重なる位置にそれぞれスルーホールThaおよびThbが設けられるので、第1配線160wの形成時に、スルーホールThaの位置に第1導電構造161nを形成することができる。上述した実施形態では、n型半導体層122nに電気的に接続された第1導電構造161nを予め形成してから、第1導電構造161nに達するスルーホールThcが設けられた第2絶縁層170を第1絶縁層150A上に形成している。第2絶縁層170上に第2配線180wを形成することにより、第1導電構造161nを介して複数の発光構造120のn型半導体層122nを第2配線180wによって互いに電気的に接続することができる。したがって、発光構造120のアレイの例えば列方向に延びる第1の配線群の下層にある第1の絶縁層と、第1の配線群および第1の配線群に交差する第2の配線群の間に位置する第2の絶縁層との両方を貫通するスルーホールを単一の工程で形成する必要がない。本実施形態によれば、2つの絶縁層を貫通するスルーホールを形成することなく、複数の発光構造120のn型半導体層122nを互いに電気的に接続することができる。したがって、予め第1導電構造161nを形成しない場合、換言すれば、2つの絶縁層を貫通するスルーホールを一括して形成する場合と比較して工程の複雑化を回避することができる。
また、発光構造120は、支持基板200上に例えばマトリクス状に配置されるように形成される。複数の発光構造120をマトリクス状に配置することにより、発光構造120のアレイを有する発光装置を提供することができる。本発明の実施形態によれば、第1配線160wと第2配線180wとが交差するような配線レイアウトを比較的容易に実現可能であるので、発光構造120間の配置ピッチを低減することが比較的容易であり、複数の発光構造120を密に配置した構造を実現し得る。
支持基板200上に半導体材料を堆積して、堆積された半導体材料のパターニングによって複数の発光構造120を形成する手法によれば、発光構造120の形成時に複数の第1島状部126sおよび/または複数の第2島状部126tをあわせて支持基板200上に形成することができる。発光構造120のアレイの外側の周辺領域Rpに第1島状部126sを形成し、第1配線160wを第1島状部126sに接続することにより、第1島状部126sを、発光構造120のp型半導体層122pへの給電用の端子として利用し得る。同様に、周辺領域Rpに第2島状部126tを形成し、第2配線180wを第2島状部126tに接続することにより、第2島状部126tを、発光構造120のn型半導体層122nへの給電用の端子として利用し得る。第1島状部126sおよび/または第2島状部126tの、反射層130とは反対側の表面(電極138sおよび/または電極138tが形成された面とは反対側の表面)に電極をさらに形成してもよい。
なお、上述の例では、第1島状部126sの底部の位置および第2島状部126tの底部の位置は、それぞれ、p型半導体層122pの底部の位置およびn型半導体層122nの底部の位置にほぼ一致している。しかしながら、第1島状部126sの底部の位置および第2島状部126tの底部の位置を、p型半導体層122pの底部の位置およびn型半導体層122nの底部の位置にそれぞれ一致させる必要はない。例えば、第1島状部126sの底部の位置がn型半導体層122nの底部の位置に揃えられていてもよい。第1島状部126sを高く形成すると第1配線160wに比較的大きな段差が生じ得る。このように比較的大きな段差が生じると、第1配線160wのうち第1島状部126sの側部に沿って傾斜している部分が薄くなりやすく、断線が発生する可能性がある。第1島状部126sの高さを低くすることにより、第1島状部126sの高さによって生じる第1配線160wの段差の大きさを縮小し得る。したがって、段差に起因する第1配線160wの断線の発生が抑制され、発光装置の歩留まりおよび信頼性を向上させ得る。第2島状部126tを形成し、第2島状部126tを端子として利用する場合も同様のことがいえる。すなわち、第2配線180wに生じる段差を低減することができ、段差に起因する、n型半導体層122nと第2島状部126tとの間の断線の発生を抑制し得る。
上述の例では、ウエハ200Wの準備後、第1絶縁層150Aの形成の前に、各発光構造120を覆う反射層130を形成している。図6Aおよび図6Bに例示する構造において、発光構造120からの光は、紙面における上方に向けて取り出される。反射層130によって各発光構造120の底部および側部を覆うことにより、発光装置の底面側からの光の出射を抑制して、光の利用効率を向上させ得る。また、互いに隣接する発光構造120間に反射層130を配置し得るので、複数の発光構造120のうちの一部の発光構造120を選択的に発光させた場合に、発光領域からの非発光領域への光の漏れを抑制し得る。上述した製造工程のように、第2配線180wの形成後に、第2絶縁層170上に光反射性樹脂層190を形成することによって、発光装置の底面側からの光の出射をより効果的に抑制し得る。
図19Aおよび図19Bは、本発明の他のある実施形態による製造方法によって得られる発光装置の断面の一例を模式的に示す。図19Aおよび図19Bは、それぞれ、図2のA−A’断面および図2のB−B’断面に相当する。図19Aおよび図19Bに示す発光装置100Cと、図6Aおよび図6Bを参照して説明した発光装置100Aとの間の相違点は、第1島状部126sと第2島状部126tとを有しない点である。
図19Aに示す発光装置100Cでは、端子部100tに、反射層130を貫通する電極139tが設けられ、ビア184vを介して電極139tが第2配線180wに接続されている。また、図19Bに示す発光装置100Cでは、端子部100sに、反射層130を貫通する電極139sが設けられ、ビア164vを介して電極139sが第1配線160wに接続されている。このような構造にすることで、周辺領域Rpの寸法を小さくすることができる分、表示領域Rrを大きく設けることができる。
(発光装置の製造方法の第2の例)
図20Aおよび図20Bは、本発明の他のある実施形態による製造方法によって得られる発光装置の断面の一例を模式的に示す。図20Aおよび図20Bは、それぞれ、図2のA−A’断面および図2のB−B’断面に相当する。図20Aおよび図20Bに示す発光装置100Bと、図6Aおよび図6Bを参照して説明した発光装置100Aとの間の相違点は、発光装置100Bでは樹脂層140が形成されておらず、互いに隣接する2つの発光構造120の間に第1絶縁層150Bの一部が介在している点である。このような構成によれば、複数の発光構造120をより密に配置し得る。
以下、図21A〜図31Bを参照しながら、発光装置100Bの例示的な製造方法を説明する。なお、図21A〜図31Bのうち、図21A、図22A、図23A、図24A、図25A、図26A、図27A、図28A、図29A、図30Aおよび図31Aは、図2のA−A’線の位置での断面を模式的に示し、図21B、図22B、図23B、図24B、図25B、図26B、図27B、図28B、図29B、図30Bおよび図31Bは、図2のB−B’線の位置での断面を模式的に示す。以下では、第1の例と異なる点を説明し、第1の例と同じ工程については説明を省略する。
まず、複数の発光構造を有するウエハを準備する。図21Aおよび図21Bに示す例において、ウエハ201Wの支持基板200上に配置された各発光構造121中のn型半導体層123nは、支持基板200に対向する底部に犠牲層123sの一部を含む。この犠牲層123sは、支持基板200の全面を覆い、複数のn型半導体層123nの間で共有されている。
次に、支持基板200の全面を覆う反射膜を形成し、反射膜のうち、各発光構造121のn型半導体層123nのうちコンタクトを形成すべき領域上およびp型半導体層122pのうちコンタクトを形成すべき領域上の部分を反応性イオンエッチング等によって除去し、反射膜にコンタクトホールを形成する(図22Aおよび図22B)。第1の例と同様に、反射膜の形成前にバリア層を形成しておいてもよい。さらに、図23Aおよび図23Bに示すように、コンタクトホールの位置にn側電極136n、p側電極136p等を形成する。
次に、反射層130上の領域のうち、互いに隣接する2つの発光構造121の間、発光構造121と第1島状部126sとの間、および、発光構造121と第2島状部126tとの間を未硬化の樹脂組成物で充填する。樹脂組成物を硬化させることにより、図24Aおよび図24Bに示すように、樹脂層151を形成する。樹脂層151の材料としては、例えばエポキシ系、シリコーン系の感光性材料を用いることができる。光反射性のフィラーが分散された樹脂組成物を用い、樹脂層151として光反射性樹脂層を形成してもよい。
図25Aおよび図25Bに示すように、支持基板200の全面を覆う絶縁膜152fを形成し、絶縁膜152fのパターニングにより、図26Aおよび図26Bに示すように、支持基板200上の発光構造121を覆い、かつ、発光構造121毎にスルーホールThaおよびスルーホールThbが設けられた第1絶縁層150Bを形成する。第1絶縁層150Bを形成した後の、発光構造121のアレイの底面側からの外観は、図14Cに示す外観とほぼ同様であるので図示を省略する。
次に、支持基板200の全面に導電膜を形成し、導電膜をパターニングすることによって、図27Aおよび図27Bに示すように、第1配線160w、ビア160vおよびビア164vを含むp側配線層160を形成する。
図28Aおよび図28Bに示すように、第2絶縁層170を形成後、図29Aおよび図29Bに示すように、第2配線180wおよびビア180vを含むn側配線層180を形成する。
その後、図30Aおよび図30Bに示すように、n側配線層180を覆うように、第2絶縁層170上に光反射性樹脂層190を形成してもよい。光反射性樹脂層190の形成には、例えばトランスファー成形等の圧縮成形法を適用可能である。また、光反射性樹脂層190を形成する代わりに、n側配線層180を覆うように、第2絶縁層170上に接着部材等を介して第2支持基板を貼り付けてもよい。このような第2支持基板としては、複数の発光構造を支持することができるものであればよく、シリコン、サファイア、窒化アルミニウム、酸化アルミニウムや、プリント配線基板等を用いることができる。
次に、エッチング等により支持基板200を除去する(図31Aおよび図31B参照)。その後、例えばCMP等を利用した研削によって犠牲層123sを除去する。犠牲層123sの除去により、複数の発光構造121が空間的に分離され、第1の例における発光構造120と同様の構造が形成される。すなわち、独立した複数の発光部100eを含むアレイを形成することができる。n型半導体層123nの底部に犠牲層123sを設けておくことにより、支持基板200の分離がより容易となり、また、発光面であるアレイの上面が平坦な構造を得ることが可能になる。
以上の工程により、図20Aおよび図20Bを参照して説明した構造を有する発光装置100Bが得られる。発光装置100Bの上面視における外観は、図1に示す外観と同様であり得、互いに隣接する2つの発光部100e間に反射層130の一部がグリッド状に現れる。例えば、反射層130のうち発光装置100の表面に現れた部分の上に、グリッド状に壁部を形成してもよい。壁部を設けることにより、発光領域からの非発光領域への光の漏れを効果的に抑制し得る。
本発明の実施形態によれば、製造工程の複雑化を回避しながら、2次元に配置された複数の発光構造を含む発光装置を提供することが可能である。本発明の発光装置は、照明または表示装置のバックライト等としての面光源、車載用表示装置、標識、看板、広告等に利用可能である。本発明の発光装置は、光を利用した装飾にも応用可能である。
100、100A〜100C 発光装置
100R 単位発光領域
100a アレイ
100e 発光部
100s、100t 端子部
120、121 発光構造
122a 活性層
122n、123n n型半導体層
122p p型半導体層
123s 犠牲層
124e、125e 全面電極層
126s 第1島状部
126t 第2島状部
130 反射層
136n n側電極
136p p側電極
138s、138t、139s、139t 電極
140 樹脂層
150A、150B 第1絶縁層
160 p側配線層
160v、164v ビア
160w 第1配線
161n 第1導電構造
162n 第2導電構造
170 第2絶縁層
180 n側配線層
180v、184v ビア
180w 第2配線
190 光反射性樹脂層
200 支持基板
200W、201W ウエハ
Tha〜Thf スルーホール

Claims (10)

  1. 支持基板と、前記支持基板の一方の主面上に第1方向および前記第1方向とは異なる第2方向に沿って2次元に配置された複数の発光構造であって、それぞれが、第1領域および第2領域を含む第1導電型の第1半導体層と、前記第1半導体層の前記第2領域を選択的に覆う第2導電型の第2半導体層とを含む複数の発光構造と、を有するウエハを準備する工程(a)と、
    前記複数の発光構造を覆う第1絶縁層であって、各発光構造の前記第1半導体層の前記第1領域上に第1スルーホールが設けられ、各発光構造の前記第2半導体層上に第2スルーホールが設けられた第1絶縁層を形成する工程(b)と、
    前記第1スルーホール毎に設けられ、前記第1半導体層にそれぞれ電気的に接続された複数の第1導電構造と、前記複数の第1導電構造から電気的に分離された複数の第1配線であって、それぞれが、前記複数の発光構造の前記第2半導体層のうち前記第2方向に並ぶ複数の前記第2半導体層に前記第2スルーホールの位置で電気的に接続された複数の第1配線とを一括して形成する工程(c)と、
    複数の第1配線を覆い、上面視において前記複数の第1導電構造に重なる位置に第3スルーホールが設けられた第2絶縁層を形成する工程(d)と、
    それぞれが、前記複数の第1導電構造のうち前記第1方向に並ぶ複数の第1導電構造に前記第3スルーホールの位置で電気的に接続された複数の第2配線であって、平面視において前記複数の第1配線と交差する複数の第2配線を形成する工程(e)と、を含む、発光装置の製造方法。
  2. 前記工程(c)は、
    前記第1絶縁層上に導電膜を形成する工程(c1)と、
    前記導電膜をパターニングすることにより、前記第1絶縁層上に前記複数の第1導電構造および複数の第1配線を一括して形成する工程(c2)と
    を含む、請求項1に記載の発光装置の製造方法。
  3. 前記工程(a)および前記工程(b)の間に、各発光構造を覆う反射層を形成する工程(g)をさらに含む、請求項1または2に記載の発光装置の製造方法。
  4. 前記工程(e)の後に前記第2絶縁層上に光反射性樹脂層を形成する工程(h)をさらに含む、請求項1から3のいずれかに記載の発光装置の製造方法。
  5. 前記工程(e)の後に前記支持基板を除去する工程(f)をさらに含み、
    前記工程(f)は、前記複数の発光構造を空間的に分離する工程を含む、請求項1からのいずれかに記載の発光装置の製造方法。
  6. 前記工程(a)において、前記複数の発光構造の前記第1半導体層は、前記支持基板に対向する底部に、前記支持基板の全体を覆う犠牲層を有し、
    前記工程(f)は、前記犠牲層を除去する工程を含む、請求項に記載の発光装置の製造方法。
  7. 前記工程(a)は、
    前記支持基板上に半導体材料を堆積する工程(a1)と、
    前記支持基板上に堆積された半導体材料をパターニングすることにより、前記支持基板上に前記複数の発光構造および複数の第1島状部を形成する工程(a2)と
    を含む、請求項1からのいずれかに記載の発光装置の製造方法。
  8. 前記工程(b)は、
    前記複数の発光構造および前記複数の第1島状部を覆う第1絶縁膜を形成する工程(b1)と、
    前記第1絶縁膜に前記第1スルーホールおよび前記第2スルーホールを形成し、前記第1絶縁膜のうち各第1島状部上の部分に第4スルーホールを形成する工程(b2)と
    を含み、
    前記工程(c)は、各第1配線を、前記複数の第1島状部のうちの対応する1つに前記第4スルーホールの位置で電気的に接続する工程を含む、請求項に記載の発光装置の製造方法。
  9. 前記工程(a2)は、前記支持基板上に堆積された半導体材料をパターニングすることにより、前記支持基板上に複数の第2島状部をさらに形成する工程を含み、
    前記工程(b1)は、前記第1絶縁膜で前記複数の第2島状部を覆う工程を含み、
    前記工程(b2)は、前記第1絶縁膜のうち各第2島状部上の部分に第5スルーホールをさらに形成する工程を含み、
    前記工程(c)は、前記第5スルーホール毎に設けられ、前記複数の第2島状部にそれぞれ電気的に接続された複数の第2導電構造を形成する工程を含み、
    前記工程(d)は、上面視において前記複数の第2導電構造に重なる位置に第6スルーホールを形成する工程を含み、
    前記工程(e)は、各第2配線を、前記複数の第2島状部のうちの対応する1つに前記第6スルーホールの位置で電気的に接続する工程を含む、請求項に記載の発光装置の製造方法。
  10. 前記工程(a2)において、
    前記複数の発光構造は、前記支持基板上にマトリクス状に配置され、
    前記複数の第1島状部および前記複数の第2島状部は、前記複数の発光構造が配置された領域の外側に、前記第1方向および前記第2方向に沿ってそれぞれ配置される、請求項に記載の発光装置の製造方法。
JP2017116476A 2017-02-28 2017-06-14 発光装置の製造方法 Active JP6658677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/906,912 US10381400B2 (en) 2017-02-28 2018-02-27 Method of manufacturing light emitting device
US16/455,549 US10658423B2 (en) 2017-02-28 2019-06-27 Method of manufacturing light emitting device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017037240 2017-02-28
JP2017037240 2017-02-28

Publications (2)

Publication Number Publication Date
JP2018142687A JP2018142687A (ja) 2018-09-13
JP6658677B2 true JP6658677B2 (ja) 2020-03-04

Family

ID=63526836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017116476A Active JP6658677B2 (ja) 2017-02-28 2017-06-14 発光装置の製造方法

Country Status (2)

Country Link
US (1) US10658423B2 (ja)
JP (1) JP6658677B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7054031B2 (ja) * 2020-01-31 2022-04-13 日亜化学工業株式会社 発光モジュールの製造方法
KR20210145553A (ko) * 2020-05-25 2021-12-02 삼성전자주식회사 발광 소자, 광원 모듈 및 발광 소자 제조 방법
JP7344937B2 (ja) * 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) * 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7345524B2 (ja) * 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2024202662A1 (ja) * 2023-03-24 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 発光装置および発光装置の製造方法ならびに画像表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312875A (ja) * 1988-06-09 1989-12-18 Sharp Corp 化合物半導体発光素子
JP4254141B2 (ja) * 2001-07-30 2009-04-15 日亜化学工業株式会社 発光装置
TW583778B (en) * 2003-03-10 2004-04-11 Au Optronics Corp Organic light emitting diode display panel
JP4020838B2 (ja) 2003-07-14 2007-12-12 三洋電機株式会社 発光素子アレイ及び光プリントヘッド
US7623560B2 (en) * 2007-09-27 2009-11-24 Ostendo Technologies, Inc. Quantum photonic imagers and methods of fabrication thereof
US7838878B2 (en) * 2009-03-24 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
WO2010151600A1 (en) * 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
JP2014073551A (ja) * 2012-10-04 2014-04-24 Seiko Epson Corp 電子装置および電子装置の製造方法
JP6174931B2 (ja) 2013-07-26 2017-08-02 学校法人 名城大学 半導体光素子アレイ及びその作製方法と、半導体光素子アレイを用いた表示装置
JP6351520B2 (ja) 2014-08-07 2018-07-04 株式会社東芝 半導体発光素子
CN113991003A (zh) * 2015-12-01 2022-01-28 夏普株式会社 图像形成元件及其制造方法
US10529696B2 (en) * 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN106531767B (zh) * 2016-11-30 2019-07-12 上海天马有机发光显示技术有限公司 一种显示面板、驱动方法以及电子设备
US10381400B2 (en) * 2017-02-28 2019-08-13 Nichia Corporation Method of manufacturing light emitting device

Also Published As

Publication number Publication date
US20190319065A1 (en) 2019-10-17
JP2018142687A (ja) 2018-09-13
US10658423B2 (en) 2020-05-19

Similar Documents

Publication Publication Date Title
JP6658677B2 (ja) 発光装置の製造方法
EP3093834B1 (en) Display device using semiconductor light emitting device and manufacturing method thereof
US9666765B2 (en) Display device using semiconductor light emitting device and method of manufacturing the same
US10368417B2 (en) Display device having semiconductor light-emitting device with inclined portion
US9093629B2 (en) Display device using semiconductor light emitting device and method of fabricating the same
KR102617563B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN109691231B (zh) 使用半导体发光元件的显示器件
US11949047B2 (en) Display device using semiconductor light emitting element
US10381400B2 (en) Method of manufacturing light emitting device
US9257482B2 (en) Display device using semiconductor light emitting device
KR102014258B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
JP6879042B2 (ja) 発光装置の製造方法
KR20220048467A (ko) 디스플레이용 발광 소자 및 그것을 가지는 디스플레이 장치
WO2022118634A1 (ja) 発光デバイスおよび画像表示装置
WO2022014216A1 (ja) 発光装置および表示装置
CN211654819U (zh) 显示器用发光元件以及具有该发光元件的显示装置
WO2023176539A1 (ja) 発光装置および発光装置の製造方法ならびに画像表示装置
KR102546499B1 (ko) 반도체 발광 소자를 이용한 디스플레이 장치
JP2024515638A (ja) Ledディスプレイ用ユニットピクセルおよびそれを有するディスプレイ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200120

R150 Certificate of patent or registration of utility model

Ref document number: 6658677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250