JP6232129B2 - Wafer prober system capable of wafer surface inspection - Google Patents
Wafer prober system capable of wafer surface inspection Download PDFInfo
- Publication number
- JP6232129B2 JP6232129B2 JP2016519926A JP2016519926A JP6232129B2 JP 6232129 B2 JP6232129 B2 JP 6232129B2 JP 2016519926 A JP2016519926 A JP 2016519926A JP 2016519926 A JP2016519926 A JP 2016519926A JP 6232129 B2 JP6232129 B2 JP 6232129B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- surface inspection
- probing
- unit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007689 inspection Methods 0.000 title claims description 141
- 238000000034 method Methods 0.000 claims description 30
- 238000003384 imaging method Methods 0.000 claims description 18
- 238000005286 illumination Methods 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 339
- 230000008569 process Effects 0.000 description 29
- 230000007547 defect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Description
本発明は、ウェハプローバシステムに関し、より詳細には、ウェハに形成された複数個のダイに対するプロービング工程の前後にウェハ表面検査を行うようにすることで、ウェハ表面検査のための別途の時間所要なしもプロービング工程を行うことができ、プロービング工程の前後の状態を正確に把握するようにすることで、より正確なウェハプロービングを行うことができ、またプロービングの状態も把握することができるウェハプローバシステムに関する。 The present invention relates to a wafer prober system, and more particularly, requires a separate time for wafer surface inspection by performing wafer surface inspection before and after the probing process for a plurality of dies formed on the wafer. None can perform the probing process, and by accurately grasping the state before and after the probing process, the wafer prober can perform more accurate wafer probing and can also grasp the probing state About the system.
半導体製造工程において、ウェハに半導体素子を備えている多数のチップを形成した後、各チップの電気的特性を検査し、切断装置を利用して各チップを分離させた後に、各チップをいろいろな形態で使用している。 In a semiconductor manufacturing process, after forming a large number of chips having semiconductor elements on a wafer, the electrical characteristics of each chip are inspected, and each chip is separated using a cutting device. It is used in the form.
ウェハプローバシステムは、ウェハをステージに固定し、ウェハの各チップの電極パッドとテスター装備のプローブを接触させ、ウェハ上の各チップの電気的特性を検査して各チップの不良を判定する半導体製造工程における検査装備の一つである。このウェハプローバシステムは、このウェハに形成された各ダイのパッドを直接接触してテストし、不良のダイを早期に除去するようにすることで、後続するパッケージング工程とパッケージングのテスト工程に使用される原資材及び時間、その他の損失を低減するための工程装備である。 Wafer prober system is a semiconductor manufacturing system that fixes a wafer to a stage, makes contact with the electrode pads of each chip on the wafer and a probe equipped with a tester, and inspects the electrical characteristics of each chip on the wafer to determine the defect of each chip. It is one of the inspection equipment in the process. In this wafer prober system, the pads of each die formed on this wafer are directly contacted and tested, and defective dies are removed at an early stage so that the subsequent packaging process and packaging test process can be performed. Process equipment to reduce raw materials used, time, and other losses.
上述した従来のウェハプローバシステムは、検査するウェハをチャック上に移動固定させるステージ部(Stage Unit)と、プローバカードを利用してウェハの電気的特性を検査するテスターと、ウェハハンドリングロボットアームを利用してウェハを移動させるローダー部(Loader Unit)と、ウェハの中心と方向を調整するプリアライメント部(Pre−Alignment Unit)と、全体の動作を制御する制御部(Control Unit)と、を備えている。 The conventional wafer prober system described above uses a stage unit (Stage Unit) for moving and fixing a wafer to be inspected on a chuck, a tester for inspecting the electrical characteristics of the wafer using a prober card, and a wafer handling robot arm. And a loader unit (Loader Unit) for moving the wafer, a pre-alignment unit (Pre-Alignment Unit) for adjusting the center and direction of the wafer, and a control unit (Control Unit) for controlling the overall operation. Yes.
上記のステージ部は、チャックと、4個の軸とで構成された器具部であり、上記の4個の軸は、それぞれ平面で動くX、Y軸と、上記のX、Y軸の上に設置されて上下で動くZ軸と、Z軸上で回転する回転軸と、で構成され、回転軸の上に上記のチャックが設置されている。したがって、上記の4個の軸上に設置されたチャックは、平面、上下、及び回転の4個の自由度を持って移動することができるし、テスト対象のウェハが上記のチャック上に固定されるようになる。 The stage part is an instrument part composed of a chuck and four axes, and the four axes are on the X and Y axes moving on a plane and the X and Y axes, respectively. The chuck includes a Z-axis that is installed and moves up and down, and a rotary shaft that rotates on the Z-axis. The chuck is installed on the rotary shaft. Therefore, the chucks installed on the above four axes can move with four degrees of freedom of plane, top and bottom, and rotation, and the wafer to be tested is fixed on the above chucks. Become so.
上記のローダー部は、上記のロボットアームを利用してカセットからテスト対象のウェハを搬出し、上記のプリアライメント部のソブチォック(Sub−chuck)に提供するとか、プリアライメントされたウェハをプロボのチャックに提供するとか、ステージ部のチャックからテスト完了したウェハを上記のカセットでまた搬入する動作を行う。 The loader unit unloads the wafer to be tested from the cassette using the robot arm and supplies it to the sub-chuck of the pre-alignment unit, or the pre-aligned wafer is chucked on the provo. Or a test-completed wafer from the stage chuck is carried in the cassette.
上記のプローバカードは、ウェハを検査するためにウェハとの電気的連結を提供して電気的信号を送受信するカードであり、上記のテスターは、上記のプローバカードから送受信された電気的信号を検査して各種ウェハが所望のように製造されたか否かを検査するためのプログラムを作って装着することで、それぞれのウェハに合った検査ができるようにする。上記のプローバカードは、上記のステージ部のチャック上に載置されたウェハとテスターとの間の電気的連結を担当することで、ステージ部の上部版に固定されているし、プローバカードの複数個のピンがチャックを向けるように設置されている。この時、テスターとチャック上のウェハとの間の正確な電気的連結をするためにプローバカードのすべてのピンは、ウェハのダイのパッドと一致するように設計されている。 The prober card is a card that transmits and receives electrical signals by providing an electrical connection with the wafer in order to inspect the wafer, and the tester inspects electrical signals transmitted and received from the prober card. Then, by creating and mounting a program for inspecting whether or not various wafers are manufactured as desired, inspection suitable for each wafer can be performed. The above prober card is fixed to the upper plate of the stage unit by taking charge of electrical connection between the wafer and the tester mounted on the chuck of the above stage unit. A single pin is placed to point the chuck. At this time, all pins of the prober card are designed to coincide with the pads on the die of the wafer in order to make an accurate electrical connection between the tester and the wafer on the chuck.
上記のプリアライメント部は、カセット内にあるウェハをプロボのチャック上に搬送する前に、テスト対象のウェハをソブチャック上にあげてウェハの中心と方向に対するアライメントをあらかじめ行う。 The pre-alignment unit performs the alignment in advance with respect to the center and direction of the wafer by raising the wafer to be tested on the slab chuck before the wafer in the cassette is transferred onto the chuck of the provo.
上述した構成を持つウェハプローバシステムは、ステージ部のチャック上にテスト対象のウェハを固定させた後に、上記のウェハ上のテストしようとする地点であるパッド部分をプローバカードのピン(Probe)と接触させる。次に、上記のテスターはチャック上に載置されたウェハ内部のチップの状態をテストするための電気的信号をプローバカードで伝達て、上記のプローバカードで伝達した電気的信号は、プローバカードのプロボピンを通じてウェハ内部のパッドに伝達する。この時、上記のプリアライメント部は、カセット内にいるウェハをステージ部のチャック上に搬送する前にソブチャック上に搬送し、ウェハの中心を捜し出した後に、ウェハをソブチォックの中心に移動させ、ウェハの中心とソブチォックの回転の中心と一致させる。ウェハをソブチャック上でプリアライメントした後に、上記のウェハをステージ部のチャック上に搬送させる。 In the wafer prober system having the above-described configuration, after the wafer to be tested is fixed on the chuck of the stage unit, the pad portion which is the point to be tested on the wafer is brought into contact with the prober probe pin. Let Next, the tester transmits an electrical signal for testing the state of the chip inside the wafer placed on the chuck by the prober card, and the electrical signal transmitted by the prober card is transmitted to the prober card. It is transmitted to the pad inside the wafer through the provo pin. At this time, the pre-alignment unit transports the wafer in the cassette onto the sob chuck before transporting the wafer on the stage chuck, and after searching for the center of the wafer, moves the wafer to the center of the sobchock. And the center of rotation of Sovtic. After pre-aligning the wafer on the sob chuck, the wafer is transferred onto the stage chuck.
一方、従来は、ウェハプローバシステムとは別にウェハ表面検査装備(Inspection Device)を具備し、上記のウェハ表面検査装備を利用して各カセット内にいるウェハの表面状態を検査し、検査された結果情報は上記のウェハプローバシステムに提供されることができる。このように、従来は、ウェハプローバシステムとウェハ表面検査装備が分離していたため、上記のウェハ表面検査装備を設置するための別途の空間が用意されなければならなかったし、ウェハ表面検査のための別途の時間が必要だった。また、従来は、カセット内のすべてのウェハに対してプロービングが完了した後表面検査ができたため、プロービングする間に問題が発生する場合に直ちに問題を確認することができなかったし、その結果、当該ロット(Lot)のすべてのウェハにおいて不良が発生される問題点があった。 On the other hand, conventionally, a wafer surface inspection device (Inspection Device) is provided separately from the wafer prober system, and the surface condition of the wafer in each cassette is inspected by using the wafer surface inspection device described above. Information can be provided to the wafer prober system described above. Thus, conventionally, since the wafer prober system and the wafer surface inspection equipment were separated, a separate space for installing the wafer surface inspection equipment had to be prepared, and for the wafer surface inspection. Needed extra time. In addition, conventionally, since the surface inspection was completed after the probing was completed for all the wafers in the cassette, the problem could not be immediately confirmed when a problem occurred during the probing. There is a problem that defects are generated in all the wafers of the lot.
また、一つのウェハに対して数個のプローバカードを利用して多数回プロービングする場合に、従来は各プローバカードを利用したプロービング工程によってウェハに生じたプロービングマークを分離して確認することができなかった。その結果、プロービングによる問題が発生しても、どのプローバカードによるプロービング工程で生じた問題なのかを確認するのがほとんど不可能だった。 Also, when probing multiple times using several prober cards for a single wafer, the probing marks generated on the wafer by the probing process using each prober card can be separated and confirmed. There wasn't. As a result, even if a probing problem occurred, it was almost impossible to confirm which prober card caused the probing process.
上述した問題点を解決するための本発明の目的は、ウェハプローバシステムにウェハ表面検査装備をさらに備え、第1のウェハをプロービングする間に、次ウェハプロービングのために待機する第2のウェハに対してウェハ表面検査を行うようにして、ウェハ表面検査のための別途の時間が必要とならないウェハプローバシステムを提供することである。 An object of the present invention to solve the above-described problems is to provide a wafer prober system further equipped with a wafer surface inspection device, and while waiting for the next wafer probing while probing the first wafer. Another object of the present invention is to provide a wafer prober system that does not require additional time for wafer surface inspection by performing wafer surface inspection.
本発明の他の目的は、ウェハに対するプロービング工程の前/後にそれぞれウェハ表面検査し、ウェハ表面検査の結果を比較及び分析することで、ウェハプロービングが正確になったか否かを判断することができるウェハプローバシステムを提供することである。 Another object of the present invention is to perform wafer surface inspection before / after the wafer probing process, and compare and analyze the results of the wafer surface inspection to determine whether or not the wafer probing is accurate. It is to provide a wafer prober system.
上述した技術的課題を果たすための本発明によるウェハプローバシステムの特徴は、テスト対象のウェハをチャック上に載置させてチャックを所望の位置に移動させるステージ部と、ウェハハンドリングロボットを利用してウェハを搬送させるローダーと、プローバカードを利用して上記のチャック上のウェハの電気的特性を検査してウェハをプロービングするテスターと、制御部と、を備えるウェハプローバシステムにおいて、ウェハをプロービングする前にまたは後にウェハ表面検査を行うウェハ表面検査部をさらに備え、 The feature of the wafer prober system according to the present invention for achieving the technical problem described above is that a wafer is handled by using a stage unit for placing a wafer to be tested on a chuck and moving the chuck to a desired position, and a wafer handling robot. Before probing a wafer in a wafer prober system comprising a loader for transporting the wafer, a tester for probing the wafer by inspecting the electrical characteristics of the wafer on the chuck using a prober card, and a controller. A wafer surface inspection unit for performing wafer surface inspection at or after,
上記のウェハ表面検査部は、ウェハが載置されているウェハ載置台と、上記のウェハ載置台に載置されたウェハの表面を撮像する撮像手段と、上記の撮像手段の撮像のために上記のウェハ載置台に照明を提供する照明部と、上記の撮像手段を移動させることができるスキャニング部と、を備えることを特徴とし、 The wafer surface inspection unit includes a wafer mounting table on which a wafer is mounted, an imaging unit that images the surface of the wafer mounted on the wafer mounting table, and the imaging unit for imaging An illumination unit that provides illumination to the wafer mounting table, and a scanning unit that can move the imaging means.
上記の制御部はローダーを利用して上記の表面が検査されるウェハをウェハ載置台に移動させ、ウェハ表面検査部の撮像手段及びスキャニング部を駆動して上記のウェハ載置台に載置されたウェハの表面を撮像してウェハ表面の映像を取得し、この取得されたウェハ表面の映像を分析してウェハ表面検査情報を生成し、上記生成されたウェハ表面検査情報をウェハのプロービング工程に使用することが望ましい。 The control unit uses a loader to move the wafer whose surface is to be inspected to the wafer mounting table, and drives the imaging means and the scanning unit of the wafer surface inspection unit to be mounted on the wafer mounting table. The wafer surface is imaged to acquire an image of the wafer surface, the acquired image of the wafer surface is analyzed to generate wafer surface inspection information, and the generated wafer surface inspection information is used in the wafer probing process. It is desirable to do.
上述した特徴によるウェハプローバシステムにおいて、上記の制御部は、第1のウェハがステージ部でプロービングする間に、次プロービングする第2のウェハを上記のウェハ表面検査部に移動させ、ウェハ表面検査を進行してウェハ表面検査情報を生成し、上記の第1のウェハのプロービングが完了すれば、上記の第2のウェハをステージ部のチャックに載置させ、上記の第2のウェハに対するウェハ表面検査情報を利用してプロービングするのが望ましく、 In the wafer prober system according to the above-described features, the control unit moves the second wafer to be probed to the wafer surface inspection unit while the first wafer is probing on the stage unit, and performs wafer surface inspection. Proceed to generate wafer surface inspection information, and when the probing of the first wafer is completed, place the second wafer on the chuck of the stage unit and perform wafer surface inspection on the second wafer. Probing with information is desirable,
上述した特徴によるウェハプローバシステムにおいて、上記のウェハ表面検査情報は、各チップのバンプの状態及び位置に対する情報、各チップに対するPMI(Probing Mark Inspection)情報、各チップに対するパッド状態情報の中の少なくとも一つ以上を含むのが望ましい。 In the wafer prober system according to the above-described features, the wafer surface inspection information includes at least one of information on the bump state and position of each chip, PMI (Probing Mark Inspection) information on each chip, and pad state information on each chip. It is desirable to include more than one.
上述した特徴によるウェハプローバシステムにおいて、上記の制御部は、第1のウェハがステージ部でプロービングする間に、次プロービングする第2のウェハを上記のウェハ表面検査部に移動させ、第1の表面検査を進行して第2のウェハに対する第1の表面検査情報を生成し、 In the wafer prober system according to the above-described feature, the control unit moves the second wafer to be probed next to the wafer surface inspection unit while the first wafer is probing on the stage unit, and the first surface Proceeding the inspection to generate first surface inspection information for the second wafer,
第1のウェハに対するプロービングが完了すれば、上記の第2のウェハをステージ部のチャックに載置させ、上記の第2のウェハに対する第1の表面検査情報を利用してプロービングし、 When the probing for the first wafer is completed, the second wafer is placed on the chuck of the stage unit, and probing is performed using the first surface inspection information for the second wafer,
第2のウェハに対するプロービングが完了すれば、第2のウェハをウェハ表面検査部に移動させ、第2の表面検査を進行して第2のウェハに対する第2の表面検査情報を生成することを特徴とし、 When the probing for the second wafer is completed, the second wafer is moved to the wafer surface inspection unit, and the second surface inspection proceeds to generate second surface inspection information for the second wafer. age,
上記の第1の及び第2の表面検査情報は、それぞれプロービングの前と後の各チップのバンプの状態及び位置に対する情報、プロービングの前と後の各チップに対するパッド状態情報、プロービングの前と後の各チップに対するPMI情報中の一つ以上を含むのが望ましい。 The first and second surface inspection information includes information on the bump state and position of each chip before and after probing, pad state information on each chip before and after probing, and before and after probing, respectively. It is desirable to include one or more of the PMI information for each chip.
本発明によるウェハプローバシステムは、ウェハプロービングのための待機時間の間にウェハ表面検査を行うようにすることで、ウェハ表面検査のための別途の時間が必要とならない。 The wafer prober system according to the present invention performs the wafer surface inspection during the standby time for wafer probing, so that no additional time is required for the wafer surface inspection.
本発明によるウェハプローバシステムは、ウェハ表面検査部を利用して、ウェハプロービングする前にウェハの各ダイに形成されたバンプの位置及び不良可否を検査することができる。 The wafer prober system according to the present invention can use the wafer surface inspection unit to inspect the position of bumps formed on each die of the wafer and the possibility of defects before wafer probing.
本発明によるウェハプローバシステムは、ウェハ表面検査部を利用して、ウェハのプロービング工程の前/後にウェハ表面に対する映像を取得することで、各ダイのPMIに対する情報を取得することができる。 The wafer prober system according to the present invention can acquire information on the PMI of each die by acquiring an image of the wafer surface before / after the wafer probing process using the wafer surface inspection unit.
また、従来には、ウェハ表面検査装備とウェハプローバシステムが分離していたので、一つのカセット内のすべてのウェハに対するプロービングが完了した後、ウェハ表面検査を行ったので、プロービング工程中にウェハプローバシステムに問題が発生しても直ちに確認することが難しく、カセット内のすべてのウェハに対するプロービングが完了した後問題の発生の可否を確認することができるようになるし、その結果当該ロット(Lot)のすべてのウェハにおいて不良が発生される。 Conventionally, since the wafer surface inspection equipment and the wafer prober system were separated, the wafer surface inspection was performed after the completion of probing for all the wafers in one cassette, so that the wafer prober was used during the probing process. Even if a problem occurs in the system, it is difficult to confirm immediately. After probing has been completed for all the wafers in the cassette, it is possible to confirm whether or not the problem has occurred. Defects are generated in all the wafers.
これとは違い、本発明によるウェハプローバシステムは、一つのウェハに対するプロービングが完了すればウェハ表面検査をリアルタイムで行うことができ、問題の発生をリアルタイムで確認することができる。したがって、生産效率(Throughput)を向上することができる。 On the other hand, the wafer prober system according to the present invention can perform wafer surface inspection in real time when probing for one wafer is completed, and can confirm the occurrence of a problem in real time. Therefore, the production efficiency can be improved.
また、本発明によるウェハプローバシステムは、プロービングの前と後の両方にウェハ表面検査を行うことができるし、プロービングの前と後のウェハ表面検査の結果を比較及び分析することで、プロービングが正確に行われたか否かを判断することができる。また、プロービングの後のウェハの各チップの状態を検査することができるし、プロービングによって生じたプロービングマークを直接確認することができる。 In addition, the wafer prober system according to the present invention can perform wafer surface inspection both before and after probing, and by comparing and analyzing the results of wafer surface inspection before and after probing, the probing can be accurately performed. It can be determined whether or not it has been performed. Further, the state of each chip of the wafer after probing can be inspected, and the probing mark generated by probing can be directly confirmed.
実際に一つのウェハに対して互いに異なるプローバカードによって多数回のプロービングが進行されることができるのに、従来のウェハプローバシステムでは、各プロービングが正確に行われたか否かを判断することが困難である。しかし、本発明によるウェハプローバシステムは、各プロービングの前と後の両方にウェハ表面検査を行い、プロービングの前と後のプロービングマークの状態を比較及び分析することで、それぞれのプローバカードによるプロービング結果を管理することができる。したがって、本発明によって、ウェハに形成されたプロービングマークがそれぞれどのプローバカードによって生成されたか否か、及び各プロービングマークの位置及び深さなどを管理することができる。 In fact, it is difficult to determine whether each probing has been performed accurately in the conventional wafer prober system, although a single wafer can be probed many times with different prober cards. It is. However, the wafer prober system according to the present invention performs the wafer surface inspection both before and after each probing, and compares and analyzes the state of the probing mark before and after the probing, thereby probing the results of each prober card. Can be managed. Therefore, according to the present invention, it is possible to manage by which prober card each probing mark formed on the wafer is generated, and the position and depth of each probing mark.
本発明によるウェハプローバシステムは、各ダイにダイシングされている状態の枠付きウェハをプロービングする場合に、ウェハ表面検査部を利用してウェハの各ダイに対するアライメント情報を生成することができる。その結果、待機時間の間にアライメント情報を生成することができるようになるので、枠付きウェハに対するプロービング工程の所要時間を低減することができる。 The wafer prober system according to the present invention can generate alignment information for each die of a wafer using a wafer surface inspection unit when probing a wafer with a frame diced to each die. As a result, the alignment information can be generated during the standby time, so that the time required for the probing process for the framed wafer can be reduced.
本発明によるウェハプローバシステムは、ウェハプロービングの前後にプロービング待機時間の間にウェハ表面検査を行うようにすることで、ウェハ表面検査のための所要時間を除去することができるし、プロービング工程の前後のダイの状態を検査するようにすることで、より正確なプロービングを行うことができる。また、本発明によるウェハプローバシステムは、各チップにダイシングされている状態の枠付きウェハをプロービングする場合に、プロービングの前に待機時間の間に正確なアライメントを行うことができるようになるので、プロービング工程の所要時間を低減することができる。 The wafer prober system according to the present invention can eliminate the time required for the wafer surface inspection by performing the wafer surface inspection during the probing standby time before and after the wafer probing, and before and after the probing process. By checking the state of the die, more accurate probing can be performed. Also, the wafer prober system according to the present invention can perform accurate alignment during the waiting time before probing when probing a wafer with a frame that is diced into each chip. The time required for the probing process can be reduced.
以下、添付された図面を参照して本発明の望ましい実施形態によるウェハプローバシステムの構造及び動作を具体的に説明する。 Hereinafter, the structure and operation of a wafer prober system according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.
図1及び図2は、本発明の望ましい実施形態によるウェハプローバシステムを概略的に図示したブロック図及び概略的な斜視図である。図1及び図2を参照すれば、本発明によるウェハプローバシステム1は、テスト対象のウェハをチャック上に載置させてチャックを所望の位置に移動させるステージ部100と、ウェハハンドリングロボットを利用してウェハを搬送させるローダー110と、プローバカードを利用して上記のチャック上のウェハの電気的特性を検査してウェハをプロービングするテスター120と、全体の動作を制御する制御部130と、ウェハをプロービングする前にまたは後にウェハ表面検査を行うウェハ表面検査部140と、プロービングするウェハの中心と方向(orientation)を調整してウェハをプリアライメントするプリアライメント部150と、を備える。上述したウェハプローバシステムにおいて、ステージ部、ローダー、及びテスターは、従来の機能と等しいので、これに対する説明は省略する。
1 and 2 are a block diagram and a schematic perspective view schematically illustrating a wafer prober system according to an exemplary embodiment of the present invention. 1 and 2, a
図3は、本発明の望ましい実施形態によるウェハプローバシステム1において、ウェハ表面検査部140の一つの実試例を概略的に図示した斜視図である。
FIG. 3 is a perspective view schematically illustrating one actual example of the wafer
図3を参照すれば、上記のウェハ表面検査部140は、ウェハが載置されているウェハ載置台142と、上記のウェハ載置台に載置されたウェハの表面を撮像する撮像手段144と、上記の撮像手段の撮像のために上記のウェハ載置台に照明を提供する照明部146と、上記の撮像手段を垂直及び水平方向に移動させることができるスキャニング部148と、を備える。
Referring to FIG. 3, the wafer
上記の制御部130は、ローダーを利用して上記の表面が検査されるウェハをウェハ載置台に移動させ、ウェハ表面検査部の撮像手段及びスキャニング部を駆動して上記のウェハ載置台に載置されたウェハの表面を撮像してウェハ表面の映像を取得し、この取得されたウェハ表面の映像を分析してウェハ表面検査情報を生成し、上記生成されたウェハ表面検査情報を利用してウェハをプロービングする。
The
以下、本発明の望ましい実施形態によるウェハプローバシステムの動作のいろいろな実試例を具体的に説明する。 Hereinafter, various practical examples of the operation of the wafer prober system according to the preferred embodiment of the present invention will be described in detail.
図4は、本発明の望ましい実施形態によるウェハプローバシステムにおいて、制御部の動作の第1の実試例によって、一枚のウェハをプロービングする工程を図示したフローチャートである。図4を参照すれば、上記の制御部は、先にローダーのウェハハンドリングロボットを利用してカセットからウェハを搬出し、プリアライメント部に移動させ(段階400)、プリアライメント部でウェハの中心と方向を調整してプリアライメントした後に、ウェハ表面検査部に移動させ(段階410)、ウェハ表面検査部でウェハ表面の映像を取得してウェハ表面検査情報を生成した後、ステージ部に移動させ(段階420)、ステージ部でウェハをプロービングし(段階430)、カセットでまた搬入する(段階440)。
FIG. 4 is a flowchart illustrating a process of probing a single wafer according to a first example of the operation of the controller in the wafer prober system according to the preferred embodiment of the present invention. Referring to FIG. 4, the control unit first takes out the wafer from the cassette using the wafer handling robot of the loader and moves it to the pre-alignment unit (step 400). After adjusting the direction and pre-aligning, it is moved to the wafer surface inspection unit (step 410), the wafer surface inspection unit acquires the image of the wafer surface and generates the wafer surface inspection information, and then moved to the stage unit ( In
図5は、本発明の望ましい実施形態によるウェハプローバシステムにおいて、制御部の動作の第1の実試例によって、制御部によって複数個のウェハを順次にプロービングする工程を図示したフローチャートである。図5を参照すれば、第1のウェハがカセットから搬出され、プリアライメント部でプラオルラインされ(段階510)、ウェハ表面検査部に移動され、ウェハ表面検査され(段階512)、ステージ部に移動され、ウェハプロービングされ(段階514)、カセットに搬入される。 FIG. 5 is a flowchart illustrating a process of sequentially probing a plurality of wafers by the controller according to the first practical example of the operation of the controller in the wafer prober system according to the preferred embodiment of the present invention. Referring to FIG. 5, the first wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 510), moved to the wafer surface inspection unit, wafer surface inspection (step 512), and moved to the stage unit. The wafer is probed (step 514) and loaded into a cassette.
第1のウェハがプロービングされる間に(段階514)、第2のウェハがカセットから搬出され、プリアライメント部でプリアライメントされ(段階520)、ウェハ表面検査部に移動され、ウェハ表面検査され(段階522)、第1のウェハがプロービング完了するまで待機する。次に、第1のウェハのプロービングが完了してカセットに搬入されれば、第2のウェハがステージ部に移動され、ウェハプロービングされ(段階524)、カセットに搬入される。 While the first wafer is probed (step 514), the second wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 520), moved to the wafer surface inspection unit, and wafer surface inspection is performed ( Step 522) Wait until the first wafer has been probed. Next, when the probing of the first wafer is completed and loaded into the cassette, the second wafer is moved to the stage unit, wafer probing (step 524), and loaded into the cassette.
第2のウェハがプロービングされる間に(段階524)、第3のウェハがカセットから搬出され、プリアライメント部でプリアライメントされ(段階530)、ウェハ表面検査部に移動され、ウェハ表面検査され(段階532)、第2のウェハがプロービング完了するまで待機する。次に、第2のウェハのプロービングが完了してカセットに搬入されれば、第3のウェハがステージ部に移動され、ウェハプロービングされ(段階534)、カセットに搬入される。 While the second wafer is being probed (step 524), the third wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 530), moved to the wafer surface inspection unit, and wafer surface inspection is performed ( Step 532), waiting for the second wafer to complete probing. Next, when the probing of the second wafer is completed and loaded into the cassette, the third wafer is moved to the stage unit, wafer probing (step 534), and loaded into the cassette.
一つのカセット内に収納された多数個のウェハに対して上述した工程が繰り返して行われることで、カセット内のすべてのウェハに対して順次にウェハ表面検査及びウェハプロービングが行われる。この時、本発明によるウェハプローバシステムは、一つのウェハがプロービングされる間に、次プロービングするウェハが待機しながらウェハ表面検査が進行されるようにすることで、各ウェハに対してウェハ表面検査時間が必要とならない長所を持つようになる。 By repeatedly performing the above-described process on a large number of wafers stored in one cassette, wafer surface inspection and wafer probing are sequentially performed on all the wafers in the cassette. At this time, the wafer prober system according to the present invention allows the wafer surface inspection to proceed while waiting for the next probing wafer while one wafer is being probed. Has the advantage of not requiring time.
上記のウェハ表面検査部でのウェハ表面検査によって取得されたウェハ表面検査情報は、ウェハの各チップに対するバンプの状態及び位置に対する情報、ウェハの各チップに対するプロービングマーク検査(Probing Mark Inspection;以下”PMI”と言う)情報中の一つまたは二つ以上を含む。ここで、上記のPMI情報は各プロービングマークに対する位置及び深さなどの情報及び各プロービングマークを形成したプロービング工程に対する一連の情報などを含む。 The wafer surface inspection information obtained by the wafer surface inspection in the wafer surface inspection unit includes information on the state and position of bumps for each chip on the wafer, probing mark inspection (hereinafter referred to as “PMI” for each chip on the wafer). "Includes" one or more of the information. Here, the PMI information includes information such as a position and a depth for each probing mark and a series of information for a probing process in which each probing mark is formed.
上記の制御部はウェハ表面検査情報の中でバンプに対する情報または各ダイに対するアライメント情報を利用してウェハプロービングし、プロービングマークに対する情報を利用してプロービングが正確に行われたか否かを判断する。 The control unit performs wafer probing using information on bumps or alignment information on each die in the wafer surface inspection information, and determines whether probing has been performed accurately using information on probing marks.
図6は、本発明の望ましい実施形態によるウェハプローバシステムにおいて、制御部の動作の第2の実試例によって、一枚のウェハをプロービングする工程を図示したフローチャートである。図6を参照すれば、上記の制御部は先にローダーのウェハハンドリングロボットを利用してカセットからウェハを搬出し、プリアライメント部に移動させ(段階600)、プリアライメント部でウェハの中心と方向を調整してプリアライメントした後に、ウェハ表面検査部に移動させ(段階610)、ウェハ表面検査部でウェハ表面の映像を取得して第1の表面検査情報を生成した後、ステージ部に移動させ(段階620)、ステージ部でウェハをプロービングした後に、またウェハ表面検査部に移動させ(段階630)、ウェハ表面検査部でウェハ表面の映像をまた取得して第2の表面検査情報が生成され(段階640)、カセットでまた搬入する(段階650)。 FIG. 6 is a flowchart illustrating a process of probing a single wafer according to a second example of the operation of the controller in the wafer prober system according to the preferred embodiment of the present invention. Referring to FIG. 6, the control unit first takes out the wafer from the cassette using the wafer handling robot of the loader, moves it to the pre-alignment unit (step 600), and the center and direction of the wafer in the pre-alignment unit. Is adjusted and pre-aligned, and then moved to the wafer surface inspection unit (step 610). After the wafer surface inspection unit acquires the image of the wafer surface and generates the first surface inspection information, it is moved to the stage unit. (Step 620) After probing the wafer at the stage unit, the wafer surface inspection unit is moved again (Step 630), and the wafer surface inspection unit also acquires the image of the wafer surface to generate second surface inspection information. (Step 640), the cassette is loaded again (Step 650).
上述した実施形態によって、上記の制御部はウェハプロービングの前と後に対する第1の及び第2の表面検査情報をそれぞれ取得するようになる。したがって、上記のウェハ表面検査部でのウェハ表面検査によって取得された第1の及び第2の表面検査情報は、ウェハの各チップに対するバンプの状態及び位置に対する情報、ウェハプロービングの前と後に対するウェハの各チップに対するPMI情報、すなわちプロービングマーク(Probing Mark)の位置及び状態に対する情報中の一つまたは二つ以上を含む。 According to the above-described embodiment, the control unit obtains first and second surface inspection information before and after wafer probing, respectively. Therefore, the first and second surface inspection information acquired by the wafer surface inspection in the wafer surface inspection unit includes information on the state and position of the bump for each chip of the wafer, and the wafer before and after the wafer probing. PMI information for each chip, that is, one or more of information on the position and state of the probing mark (Probing Mark).
上記の制御部はウェハの表面検査情報中、バンプに対する情報を利用してウェハプロービングし、プロービングが完了した後、PMI情報を利用してプロービングが正確に行われたか否かを判断することができるし、ウェハプロービングの前と後に対する第1の及び第2の表面検査情報を比較及び分析することで、ウェハプロービングが正確に行われたか否かを判断することができる。特に、ウェハプロービングの前と後のプロービングマークを比較することで、当該プロービング工程が正確な位置に正確な強度で行われたか否かを判断することができる。 The control unit can perform wafer probing using information on bumps in wafer surface inspection information, and can determine whether or not probing has been performed accurately using PMI information after probing is completed. Then, by comparing and analyzing the first and second surface inspection information before and after the wafer probing, it can be determined whether or not the wafer probing has been performed accurately. In particular, by comparing the probing marks before and after the wafer probing, it can be determined whether or not the probing process has been performed at the correct position and with the correct intensity.
図7は、本発明の望ましい実施形態によるウェハプローバシステムにおいて、制御部の動作の第2の実試例によって、制御部によって複数個のウェハを順次にプロービングする工程を図示したフローチャートである。図7を参照すれば、第1のウェハがカセットから搬出され、プリアライメント部でプラオルラインされ(段階710)、ウェハ表面検査部に移動され、1次ウェハ表面検査されて第1の表面検査情報が生成され(段階712)、ステージ部に移動され、ウェハプロービングされ(段階714)、またウェハ表面検査部に移動され、2次ウェハ表面検査されて第2の表面検査情報が生成され(段階716)、カセットに搬入される。 FIG. 7 is a flowchart illustrating a process of sequentially probing a plurality of wafers by the control unit according to the second example of the operation of the control unit in the wafer prober system according to the preferred embodiment of the present invention. Referring to FIG. 7, the first wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 710), moved to the wafer surface inspection unit, and the primary wafer surface inspection is performed to obtain the first surface inspection information. Is generated (step 712), moved to the stage unit, wafer probed (step 714), moved to the wafer surface inspection unit, and subjected to secondary wafer surface inspection to generate second surface inspection information (step 716). , Is loaded into the cassette.
第1のウェハがプロービングされる間に(段階714)、第2のウェハがカセットから搬出され、プリアライメント部でプリアライメントされ(段階720)、ウェハ表面検査部に移動され、1次ウェハ表面検査され(段階722)、第1のウェハがプロービング完了するまで待機する。次に、第1のウェハのプロービングが完了して2次ウェハ表面検査のためにウェハ表面検査部に移動すれば(段階712)、第2のウェハがステージ部に移動され、ウェハプロービングされ(段階724)、またウェハ表面検査部に移動され、2次ウェハ表面検査されて第2の表面検査情報が生成され(段階726)、カセットに搬入される。 While the first wafer is probing (step 714), the second wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 720), moved to the wafer surface inspection unit, and the primary wafer surface inspection is performed. (Step 722) and wait until the first wafer has been probed. Next, when the probing of the first wafer is completed and the wafer is moved to the wafer surface inspection portion for the secondary wafer surface inspection (step 712), the second wafer is moved to the stage portion and is subjected to wafer probing (step). 724), and is moved to the wafer surface inspection section, where the secondary wafer surface is inspected and second surface inspection information is generated (step 726), which is carried into the cassette.
第2のウェハがプロービングされる間に(段階724)、第3のウェハがカセットから搬出され、プリアライメント部でプリアライメントされ(段階730)、ウェハ表面検査部に移動され、1次ウェハ表面検査され(段階732)、第2のウェハがプロービング完了するまで待機する。次に、第2のウェハのプロービングが完了して2次ウェハ表面検査のためにウェハ表面検査部に移動すれば(段階722)、第3のウェハがステージ部に移動され、ウェハプロービングされ(段階734)、またウェハ表面検査部に移動され、2次ウェハ表面検査されて第2の表面検査情報が生成され(段階736)、カセットに搬入される。 While the second wafer is probing (step 724), the third wafer is unloaded from the cassette, pre-aligned by the pre-alignment unit (step 730), moved to the wafer surface inspection unit, and the primary wafer surface inspection is performed. (Step 732) and wait until the second wafer is probing complete. Next, when the probing of the second wafer is completed and the wafer is moved to the wafer surface inspection portion for the secondary wafer surface inspection (step 722), the third wafer is moved to the stage portion and is subjected to wafer probing (step). 734), the wafer surface inspection unit is moved to the secondary wafer surface inspection to generate second surface inspection information (step 736), which is carried into the cassette.
一つのカセット内に収納された多数個のウェハに対して上述した工程が繰り返して行われることで、カセット内のすべてのウェハに対して順次にウェハ表面検査及びウェハプロービングが行われる。この時、本発明によるウェハプローバシステムは、一つのウェハがプロービングされる間に、次プロービングするウェハが待機しながらウェハ表面検査が進行されるようにすることで、各ウェハに対してウェハ表面検査時間が必要とならない長所を持つようになる。 By repeatedly performing the above-described process on a large number of wafers stored in one cassette, wafer surface inspection and wafer probing are sequentially performed on all the wafers in the cassette. At this time, the wafer prober system according to the present invention allows the wafer surface inspection to proceed while waiting for the next probing wafer while one wafer is being probed. Has the advantage of not requiring time.
一方、本発明の望ましい実施形態によるウェハプローバシステムにおいて、ダイにダイシングされている状態の枠付きウェハをプロービングする場合に、ウェハ表面検査部を利用して枠付きウェハの各ダイのアライメント情報を生成し、アライメント情報を利用して枠付きウェハに対する正確なプロービングを行うことができる。特に、プロービング待機時間の間に、ウェハ表面検査部で枠付きウェハに対するアライメントを行うことで、枠付きウェハに対するプロービング工程の所要時間を幾何級数的に低減することができる。従来のウェハプローバシステムにおいて、枠付きウェハをプロービングする場合に、プロービングのためにチャックでアライメントを行いなければならないので、アライメントのための所要時間が追加でもっと必要となる問題点があったが、本発明によるウェハプローバシステムは、アライメントのための所要時間をまったく除去することができる。 On the other hand, in the wafer prober system according to a preferred embodiment of the present invention, when probing a framed wafer that is diced into dies, the wafer surface inspection unit is used to generate alignment information for each die of the framed wafer. Then, accurate probing can be performed on the framed wafer using the alignment information. In particular, the time required for the probing process for the framed wafer can be reduced geometrically by performing alignment on the framed wafer at the wafer surface inspection unit during the probing standby time. In the conventional wafer prober system, when probing a framed wafer, the alignment must be performed with a chuck for probing, so there was a problem that additional time required for alignment was required. The wafer prober system according to the present invention can completely eliminate the time required for alignment.
したがって、本発明によるウェハプローバシステムを使用して枠付きウェハをプロービングする場合に、枠付きウェハの各ダイに対するアライメント時間を除去することができるから、プロービング工程の全体の所要時間を非常に低減することができる。 Therefore, when probing a framed wafer using the wafer prober system according to the present invention, the alignment time for each die of the framed wafer can be eliminated, thus greatly reducing the overall time required for the probing process. be able to.
図8は、本発明の望ましい実施形態によるウェハプローバシステムにおいて、ウェハ表面検査部の他の実施形態を図示した斜視図である。図8を参照すれば、本実試例によるウェハ表面検査部240は撮像ブが二つのカメラ244、245で構成されることを特徴とする。第1のカメラ244は、低倍率映像を撮像する低倍率カメラで構成され、これはバンプに対する情報を取得することができる低倍率映像を撮像しようとする場合に使用することができる。この場合に、バンプの大きさが最小30ミクロンで最大300ミクロンまで可能な低倍率カメラを使用するのが望ましい。
FIG. 8 is a perspective view illustrating another embodiment of a wafer surface inspection unit in a wafer prober system according to a preferred embodiment of the present invention. Referring to FIG. 8, the wafer
第2のカメラ245は高配率映像を撮像する高配率カメラで構成され、これはPMI情報を取得するとかその外の高解像度映像を撮像しようとする場合に使用することができる。
The
以上で本発明に対してその望ましい実試例を中心に説明したが、これはただ例示であるだけで本発明を限定するのではなくて、本発明が属する分野の通常の知識を有する者なら本発明の本質的な特性を脱しない範囲で以上に例示されないいろいろな変形と応用が可能であることが分かるであろう。そして、このような変形と応用に係る差異は添付された請求範囲で規定する本発明の範囲に含まれることに解釈されなければならない。 Although the present invention has been described above mainly with reference to desirable practical examples, this is merely an example and is not intended to limit the present invention. It will be understood that various modifications and applications not exemplified above are possible without departing from the essential characteristics of the present invention. Such differences in modification and application should be construed as being included in the scope of the present invention as defined in the appended claims.
本発明によるウェハプローバシステムは、半導体製造工程に広く利用されことができる。 The wafer prober system according to the present invention can be widely used in semiconductor manufacturing processes.
Claims (8)
ウェハをプロービングする前にまたは後にウェハ表面検査を行うウェハ表面検査部をさらに備え、
前記ウェハ表面検査部は、
ウェハが載置されているウェハ載置台と、
前記ウェハ載置台に載置されたウェハの表面を撮像する撮像手段と、
前記撮像手段の撮像のために前記ウェハ載置台に照明を提供する照明部と、
前記撮像手段を移動させることができるスキャニング部と、を備えることを特徴とし、
前記制御部はローダーを利用して前記表面が検査されるウェハをウェハ載置台に移動させ、ウェハ表面検査部の撮像手段及びスキャニング部を駆動して前記ウェハ載置台に載置されたウェハの表面を撮像してウェハ表面の映像を取得し、この取得されたウェハ表面の映像を分析してウェハ表面検査情報を生成し、上記生成されたウェハ表面検査情報をウェハのプロービングに使用することを特徴とするウェハ表面検査を行うことができるウェハプローバシステムであって、
前記ウェハ表面検査情報は、ウェハ上の各チップのバンプの状態及び位置に対する情報と、ウェハ上の各チップに対するPMI情報とを含み、
前記制御部は、前記ウェハ表面検査部を駆動して前記ウェハのプロービングの前と後のウェハに対するPMI情報を取得することを特徴とする
ウェハ表面検査を行うことができるウェハプローバシステム。 A stage unit for placing the wafer to be tested on the chuck and moving the chuck to a desired position, a loader for transferring the wafer using a wafer handling robot, and a wafer on the chuck using a prober card. In a wafer prober system comprising a tester for inspecting electrical characteristics and probing a wafer, and a control unit,
A wafer surface inspection unit for performing wafer surface inspection before or after probing the wafer;
The wafer surface inspection unit is
A wafer mounting table on which the wafer is mounted;
Imaging means for imaging the surface of the wafer mounted on the wafer mounting table;
An illumination unit that provides illumination to the wafer mounting table for imaging by the imaging unit;
A scanning unit capable of moving the imaging means,
The controller uses a loader to move the wafer whose surface is to be inspected to the wafer mounting table, and drives the imaging means and scanning unit of the wafer surface inspecting unit to place the surface of the wafer placed on the wafer mounting table. To acquire a wafer surface image, analyze the acquired wafer surface image to generate wafer surface inspection information, and use the generated wafer surface inspection information for probing the wafer. A wafer prober system capable of performing wafer surface inspection ,
The wafer surface inspection information includes information on the bump state and position of each chip on the wafer, and PMI information on each chip on the wafer,
The control unit drives the wafer surface inspection unit to acquire PMI information for the wafer before and after probing the wafer.
Wafer prober system that can perform wafer surface inspection .
第1のウェハがステージ部でプロービングする間に、次にプロービングする第2のウェハを前記ウェハ表面検査部に移動させ、ウェハ表面検査を進行してウェハ表面検査情報を生成し、
前記第1のウェハのプロービングが完了すれば、前記第2のウェハをステージ部のチャックに載置させ、前記第2のウェハに対するウェハ表面検査情報を利用してプロービングするのを特徴とする請求項1の記載のウェハ表面検査を行うことができるウェハプローバシステム。 The controller is
While the first wafer is probing on the stage part, the second wafer to be probed next is moved to the wafer surface inspection part, and the wafer surface inspection proceeds to generate wafer surface inspection information,
2. The method according to claim 1, wherein when the probing of the first wafer is completed, the second wafer is placed on a chuck of a stage unit, and probing is performed using wafer surface inspection information for the second wafer. 1. A wafer prober system capable of performing the wafer surface inspection described in 1.
バンプ状態を検査する場合に低倍率カメラを駆動して低倍率映像を取得し、 PMI情報を取得しようとする場合に高配率カメラを駆動して高配率映像を撮像することを特徴とする請求項4の記載のウェハ表面検査を行うことができるウェハプローバシステム。 The controller is
The low-power camera is driven to acquire a low-magnification image when inspecting a bump state, and the high-rate camera is driven to capture a high-rate image when trying to acquire PMI information. 4. A wafer prober system capable of performing the wafer surface inspection described in 4 .
第1のウェハがステージ部でプロービングする間に、次プロービングする第2のウェハを前記ウェハ表面検査部に移動させ、第1の表面検査を進行して第2のウェハに対する第1の表面検査情報を生成し、
第1のウェハに対するプロービングが完了すれば、前記第2のウェハをステージ部のチャックに載置させ、前記第2のウェハに対する第1の表面検査情報を利用してプロービングし、
第2のウェハに対するプロービングが完了すれば、第2のウェハをウェハ表面検査部に移動させ、第2の表面検査を進行して第2のウェハに対する第2の表面検査情報を生成することを特徴とする請求項1記載のウェハ表面検査を行うことができるウェハプローバシステム。 The controller is
While the first wafer is probing at the stage portion, the second wafer to be probed next is moved to the wafer surface inspection portion, and the first surface inspection proceeds to provide first surface inspection information for the second wafer. Produces
When the probing for the first wafer is completed, the second wafer is placed on the chuck of the stage unit, and probing is performed using the first surface inspection information for the second wafer,
When the probing for the second wafer is completed, the second wafer is moved to the wafer surface inspection unit, and the second surface inspection proceeds to generate second surface inspection information for the second wafer. A wafer prober system capable of performing wafer surface inspection according to claim 1.
前記第2の表面検査情報はプロービングの後の各チップに対するPMI情報を含むことを特徴とする請求項6の記載のウェハ表面検査を行うことができるウェハプローバシステム。 The first surface inspection information includes PMI information for each chip before probing,
7. The wafer prober system according to claim 6 , wherein the second surface inspection information includes PMI information for each chip after probing.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2013-0119104 | 2013-10-07 | ||
KR1020130119104A KR101415276B1 (en) | 2013-10-07 | 2013-10-07 | Wafer prober system being capable of inspecting wafer surface |
PCT/KR2014/007971 WO2015053477A1 (en) | 2013-10-07 | 2014-08-27 | Wafer prober system capable of inspecting wafer surface |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016533638A JP2016533638A (en) | 2016-10-27 |
JP6232129B2 true JP6232129B2 (en) | 2017-11-15 |
Family
ID=51741165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016519926A Active JP6232129B2 (en) | 2013-10-07 | 2014-08-27 | Wafer prober system capable of wafer surface inspection |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6232129B2 (en) |
KR (1) | KR101415276B1 (en) |
DE (1) | DE112014004624T5 (en) |
WO (1) | WO2015053477A1 (en) |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH053230A (en) * | 1991-06-26 | 1993-01-08 | Nec Corp | Wafer prober |
JPH06167460A (en) * | 1992-05-29 | 1994-06-14 | Omron Corp | Inspecting apparatus |
KR20020068606A (en) * | 2001-02-21 | 2002-08-28 | 삼성전자 주식회사 | Wafer surface inspection system and inspection method using this system |
KR100515376B1 (en) * | 2003-01-30 | 2005-09-14 | 동부아남반도체 주식회사 | System and Method for inspecting wafer |
JP2005123393A (en) * | 2003-10-16 | 2005-05-12 | Seiko Epson Corp | Method and device for wafer testing |
JP5101060B2 (en) * | 2006-07-31 | 2012-12-19 | 日本発條株式会社 | Probe card parallelism adjustment mechanism |
KR20080013522A (en) * | 2006-08-09 | 2008-02-13 | 세크론 주식회사 | Method for adjusting levelness of chuck and probe tester using the same |
JP2008076218A (en) * | 2006-09-21 | 2008-04-03 | Olympus Corp | Visual inspection apparatus |
JP2008164292A (en) * | 2006-12-26 | 2008-07-17 | Tokyo Electron Ltd | Probe inspection apparatus, position displacement correction method, information processing apparatus and method, and program |
JP2008166306A (en) * | 2006-12-26 | 2008-07-17 | Stk Technology Co Ltd | Inspection apparatus for semiconductor device |
KR100878211B1 (en) * | 2006-12-29 | 2009-01-13 | 세크론 주식회사 | Probe station, and testing method of wafer using the same |
WO2008144437A1 (en) * | 2007-05-15 | 2008-11-27 | Seubert Ronald C | Wafer probe test and inspection system |
KR101028049B1 (en) * | 2009-03-31 | 2011-04-08 | 주식회사 에스디에이 | Contril method for probe card inspection apparatus having vision inspecting function |
-
2013
- 2013-10-07 KR KR1020130119104A patent/KR101415276B1/en active IP Right Grant
-
2014
- 2014-08-27 DE DE112014004624.8T patent/DE112014004624T5/en not_active Ceased
- 2014-08-27 WO PCT/KR2014/007971 patent/WO2015053477A1/en active Application Filing
- 2014-08-27 JP JP2016519926A patent/JP6232129B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
DE112014004624T5 (en) | 2016-09-29 |
JP2016533638A (en) | 2016-10-27 |
KR101415276B1 (en) | 2014-07-04 |
WO2015053477A1 (en) | 2015-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110037492A1 (en) | Wafer probe test and inspection system | |
US11346861B2 (en) | Contact accuracy assurance method, contact accuracy assurance mechanism, and inspection apparatus | |
JP4343546B2 (en) | Wafer backside inspection apparatus and inspection method | |
TWI428603B (en) | Probe devices, detection methods and memory media | |
KR101394362B1 (en) | Wafer inspection apparatus | |
JP4931617B2 (en) | Prober | |
KR101227812B1 (en) | Method of inspecting light-emitting devices | |
US20150219709A1 (en) | Remotely aligned wafer probe station for semiconductor optical analysis systems | |
TWI759545B (en) | Detection system and detection method | |
TWI772465B (en) | Inspection device, inspection method, and storage medium | |
JP2008117897A (en) | Prober and probing inspection method | |
US11385283B2 (en) | Chuck top, inspection apparatus, and chuck top recovery method | |
JP6232129B2 (en) | Wafer prober system capable of wafer surface inspection | |
US11933839B2 (en) | Inspection apparatus and inspection method | |
JP4156968B2 (en) | Probe apparatus and alignment method | |
JP2007115836A (en) | Testing method, testing device and testing system of semiconductor device | |
CN107490733B (en) | Method and apparatus for aligning probe pin with position of electronic device | |
KR20190106708A (en) | Position correction method, inspection apparatus, and probe card | |
KR101838805B1 (en) | Apparatus and method for testing semiconductor devices | |
KR20120063711A (en) | Probe apparatus and method for chip test | |
JPH0384945A (en) | Alignment and inspection apparatus using it | |
JP3202577B2 (en) | Probe method | |
TW201743389A (en) | Testing system for re-constructed wafer and the method thereof | |
KR101218507B1 (en) | Probe apparatus | |
JP2004200383A (en) | Aligning method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6232129 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |