JP6042046B1 - メモリ診断装置及びメモリ診断プログラム - Google Patents
メモリ診断装置及びメモリ診断プログラム Download PDFInfo
- Publication number
- JP6042046B1 JP6042046B1 JP2016554513A JP2016554513A JP6042046B1 JP 6042046 B1 JP6042046 B1 JP 6042046B1 JP 2016554513 A JP2016554513 A JP 2016554513A JP 2016554513 A JP2016554513 A JP 2016554513A JP 6042046 B1 JP6042046 B1 JP 6042046B1
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- areas
- base region
- execution unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 192
- 238000003745 diagnosis Methods 0.000 claims abstract description 147
- 238000012360 testing method Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/06—Acceleration testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
図1は、実施の形態1にかかるメモリ診断装置の機能構成を示す図である。メモリ診断装置10は、メモリの複数に分割された領域のいずれかに対してメモリ診断が完了したことの通知を、後述する診断実行部13から受け取り、分割された領域の各々に対してメモリ診断を実行済か否かを管理し、かつ診断実行部13から問い合わせをされた領域がメモリ診断を実行済かを診断実行部13に回答するベース領域診断管理部11を備える。また、メモリ診断装置10は、複数の領域に分割されたメモリの一部であり、メモリ診断を実行する基本単位となる領域であるベース領域を選択して診断実行部13に伝えるベース領域選択部12を備える。また、メモリ診断装置10は、ベース領域選択部12から伝えられたベース領域が診断済か否かをベース領域診断管理部11に問い合わせ、ベース領域選択部12から伝えられたベース領域に読み出しテスト及び書き込みテストを実行してメモリ診断を行う診断実行部13を備える。診断実行部13は、ベース領域内のセルごとに読み出しテスト及び書き込みテストを行う。
Claims (4)
- メモリに故障が発生しているか否かを診断するメモリ診断装置であって、
前記メモリを複数の領域に分割し、該分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を実行し、同じベース領域に対する2回目以降のメモリ診断時には前記書き込みテストのみを行う診断実行部を有することを特徴とするメモリ診断装置。 - 前記診断実行部から前記ベース領域に対しての前記メモリ診断が完了したことの通知を受け取り、前記メモリの分割された複数の領域の各々に対してメモリ診断が実行されたか否かを管理し、かつ、前記診断実行部から問い合わせをされた領域がメモリ診断を実行済みか否かを前記診断実行部に回答するベース領域診断管理部と、
前記メモリ診断を実行する領域であるベース領域を選択して前記診断実行部に伝えるベース領域選択部と、
を有し、
前記診断実行部は、前記ベース領域選択部から伝えられたベース領域に対してメモリ診断が実行されたか否かを前記ベース領域診断管理部に問い合わせ、該問い合わせに対する回答に基づいて、前記ベース領域選択部から伝えられたベース領域にメモリ診断を行うことを特徴とする請求項1に記載のメモリ診断装置。 - メモリに故障が発生しているか否かを診断する処理をプログラマブルロジックコントローラに実行させるメモリ診断プログラムであって、
前記プログラマブルロジックコントローラに、
前記メモリを複数の領域に分割する処理と、
前記分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を実行し、同じベース領域に対する2回目以降のメモリ診断時には前記書き込みテストのみを行う処理とを行わせることを特徴とするメモリ診断プログラム。 - 前記プログラマブルロジックコントローラを、
前記ベース領域に対して前記メモリ診断を行う診断実行部と、
前記診断実行部から前記ベース領域に対しての前記メモリ診断が完了したことの通知を受け取り、前記メモリの分割された複数の領域の各々に対してメモリ診断が実行されたか否かを管理し、かつ、前記診断実行部から問い合わせをされた領域がメモリ診断を実行済みか否かを前記診断実行部に回答するベース領域診断管理部と、
前記メモリ診断を実行する領域であるベース領域を選択して前記診断実行部に伝えるベース領域選択部と、
として機能させ、
前記診断実行部は、前記ベース領域選択部から伝えられたベース領域に対してメモリ診断が実行されたか否かを前記ベース領域診断管理部に問い合わせ、該問い合わせに対する回答に基づいて、前記ベース領域選択部から伝えられたベース領域にメモリ診断を行うことを特徴とする請求項3に記載のメモリ診断プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/057050 WO2016143077A1 (ja) | 2015-03-10 | 2015-03-10 | メモリ診断装置及びメモリ診断プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6042046B1 true JP6042046B1 (ja) | 2016-12-14 |
JPWO2016143077A1 JPWO2016143077A1 (ja) | 2017-04-27 |
Family
ID=56878663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016554513A Active JP6042046B1 (ja) | 2015-03-10 | 2015-03-10 | メモリ診断装置及びメモリ診断プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10438679B2 (ja) |
JP (1) | JP6042046B1 (ja) |
WO (1) | WO2016143077A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007055068A1 (ja) * | 2005-11-14 | 2007-05-18 | Mitsubishi Electric Corporation | メモリ診断装置 |
WO2012111135A1 (ja) * | 2011-02-18 | 2012-08-23 | 三菱電機株式会社 | メモリ診断装置及びメモリ診断方法及びプログラム |
JP2014071770A (ja) * | 2012-09-28 | 2014-04-21 | Toshiba Corp | メモリ故障診断装置、メモリ故障診断方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19647159A1 (de) | 1996-11-14 | 1998-06-04 | Siemens Ag | Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen |
JP5453984B2 (ja) | 2009-07-28 | 2014-03-26 | 富士電機株式会社 | Ram診断装置、そのプログラム |
-
2015
- 2015-03-10 JP JP2016554513A patent/JP6042046B1/ja active Active
- 2015-03-10 US US15/554,751 patent/US10438679B2/en active Active
- 2015-03-10 WO PCT/JP2015/057050 patent/WO2016143077A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007055068A1 (ja) * | 2005-11-14 | 2007-05-18 | Mitsubishi Electric Corporation | メモリ診断装置 |
WO2012111135A1 (ja) * | 2011-02-18 | 2012-08-23 | 三菱電機株式会社 | メモリ診断装置及びメモリ診断方法及びプログラム |
JP2014071770A (ja) * | 2012-09-28 | 2014-04-21 | Toshiba Corp | メモリ故障診断装置、メモリ故障診断方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180240532A1 (en) | 2018-08-23 |
WO2016143077A1 (ja) | 2016-09-15 |
JPWO2016143077A1 (ja) | 2017-04-27 |
US10438679B2 (en) | 2019-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8176365B2 (en) | Computer apparatus and processor diagnostic method | |
JP4312818B2 (ja) | メモリ診断装置 | |
US9009549B2 (en) | Memory diagnostic apparatus and memory diagnostic method and program | |
US20140195867A1 (en) | Memory testing with selective use of an error correction code decoder | |
JP2017097633A (ja) | 車両制御装置 | |
US8510611B2 (en) | Computer apparatus | |
US9009548B2 (en) | Memory testing of three dimensional (3D) stacked memory | |
KR102584651B1 (ko) | 데이터 처리 | |
WO2019184612A1 (zh) | 一种终端及电子设备 | |
US8762926B2 (en) | Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application | |
JP6042046B1 (ja) | メモリ診断装置及びメモリ診断プログラム | |
JP5849491B2 (ja) | ディスク制御装置、ディスク装置異常検出方法、及びプログラム | |
JP6654230B2 (ja) | 車両制御装置 | |
JP2015106594A (ja) | 診断装置、診断装置の制御方法、および診断装置の制御プログラム | |
JP2012027544A (ja) | ライトバックキャッシュを備える情報処理装置、及びその主メモリ診断方法 | |
TWI733964B (zh) | 記憶體整體測試之系統及其方法 | |
JP7332204B1 (ja) | 情報処理システム、情報処理システムが実行する処理方法、およびプログラム | |
JP6358122B2 (ja) | マイクロコンピュータ | |
JP2024041080A (ja) | メモリ故障データの保存方法、これを行う装置、およびコンピュータプログラム | |
WO2015147829A1 (en) | System and method of run-time continuous memory check for embedded systems | |
CN117632622A (zh) | 固态硬盘原子写功能的原子性测试方法、装置和计算机设备 | |
CN112433700A (zh) | 机器人应用的开发运行方法、装置、电子设备以及介质 | |
JP2018116472A (ja) | ディスク管理システム、ディスク管理方法、および、ディスク管理プログラム | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
JP2010026980A (ja) | メモリテスト回路及びメモリテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20161004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6042046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |