JP6042046B1 - メモリ診断装置及びメモリ診断プログラム - Google Patents

メモリ診断装置及びメモリ診断プログラム Download PDF

Info

Publication number
JP6042046B1
JP6042046B1 JP2016554513A JP2016554513A JP6042046B1 JP 6042046 B1 JP6042046 B1 JP 6042046B1 JP 2016554513 A JP2016554513 A JP 2016554513A JP 2016554513 A JP2016554513 A JP 2016554513A JP 6042046 B1 JP6042046 B1 JP 6042046B1
Authority
JP
Japan
Prior art keywords
memory
diagnosis
areas
base region
execution unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016554513A
Other languages
English (en)
Other versions
JPWO2016143077A1 (ja
Inventor
怜也 市岡
怜也 市岡
亮一 佐々木
亮一 佐々木
貴博 秋元
貴博 秋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6042046B1 publication Critical patent/JP6042046B1/ja
Publication of JPWO2016143077A1 publication Critical patent/JPWO2016143077A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38Response verification devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16Protection against loss of memory contents
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/06Acceleration testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • G11C29/16Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402Internal storage of test result, quality data, chip identification, repair information
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36Data generation devices, e.g. data inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

メモリに故障が発生しているか否かを診断するメモリ診断装置(10)であって、メモリを複数の領域に分割し、分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を実行し、同じベース領域に対する2回目以降のメモリ診断時には書き込みテストのみを行う診断実行部(13)を有する。診断実行部(13)は、記憶装置に記憶されたメモリ診断プログラムを実行する処理回路である演算装置により、実現される。

Description

本発明は、メモリの故障を検出するメモリ診断装置及びメモリ診断プログラムに関する。
従来、特許文献1に開示されるように、診断対象となるメモリを複数の領域に分割して、分割された領域の組合せに対して、公知の2種類のメモリ診断を組み合わせて実行することで、メモリの故障を検出する技術が知られている。
一般に、安全機器に適用されるメモリの診断では、カップリング故障及び退縮故障と呼ばれる二種類の故障を検出することが求められる。カップリング故障とは、メモリ中のあるセルの値によって、他のセルが勝手に変化する故障である。退縮故障は、メモリ中のあるセルの値が0又は1に固定されてしまい、変化しなくなる故障である。
カップリング故障及び退縮故障を検出するために必要な手順は、非特許文献1に開示されている。
特開平10−154105号公報
RAVINDRA NAIR, SATISH. M. THATTE, AND JACOB A. ABRAHAM: Efficient Algorithms for Testing Semiconductor Random−Access Memories. IEEE TRANSACTIONS ON COMPUTERS, VOL. c−27, No.6,JUNE 1978 pp.572−576
しかしながら、上記特許文献1に開示される発明は、メモリを複数の領域に分割し、分割した領域の組合せに対して同じ処理を行って故障を診断しているため、メモリの故障を検出する上で省略可能な手順が繰り返し行われ、処理時間が長くなってしまうという問題があった。
本発明は、上記に鑑みてなされたものであって、診断率を下げずにメモリ診断に要する処理時間を短縮するメモリ診断装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、メモリに故障が発生しているか否かを診断するメモリ診断装置であって、メモリを複数の領域に分割し、分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を全ての組に対して実行し、同じベース領域に対しての2回目以降のメモリ診断時には書き込みテストのみを行う診断実行部を有することを特徴とする。
本発明にかかるメモリ診断装置は、診断率を下げずにメモリ診断に要する処理時間を短縮できるという効果を奏する。
実施の形態1にかかるメモリ診断装置の機能構成を示す図 実施の形態1にかかるメモリ診断装置を実現するプログラマブルロジックコントローラのハードウェア構成を示す図 実施の形態1にかかるメモリ診断装置の構成を示す図 実施の形態1にかかるメモリ診断装置の動作の流れを示すフローチャート 実施の形態1にかかるメモリ診断装置の動作の一例を模式的に示す図 実施の形態1にかかるメモリ診断装置の動作の別の一例を模式的に示す図
以下に、本発明の実施の形態にかかるメモリ診断装置及びメモリ診断プログラムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、実施の形態1にかかるメモリ診断装置の機能構成を示す図である。メモリ診断装置10は、メモリの複数に分割された領域のいずれかに対してメモリ診断が完了したことの通知を、後述する診断実行部13から受け取り、分割された領域の各々に対してメモリ診断を実行済か否かを管理し、かつ診断実行部13から問い合わせをされた領域がメモリ診断を実行済かを診断実行部13に回答するベース領域診断管理部11を備える。また、メモリ診断装置10は、複数の領域に分割されたメモリの一部であり、メモリ診断を実行する基本単位となる領域であるベース領域を選択して診断実行部13に伝えるベース領域選択部12を備える。また、メモリ診断装置10は、ベース領域選択部12から伝えられたベース領域が診断済か否かをベース領域診断管理部11に問い合わせ、ベース領域選択部12から伝えられたベース領域に読み出しテスト及び書き込みテストを実行してメモリ診断を行う診断実行部13を備える。診断実行部13は、ベース領域内のセルごとに読み出しテスト及び書き込みテストを行う。
図2は、実施の形態1にかかるメモリ診断装置を実現するプログラマブルロジックコントローラのハードウェア構成を示す図である。以下、プログラマブルロジックコントローラをPLC(Programmable Logic Controller)と表記する。PLC50は、制御対象機器80を制御する装置である。PLC50は、メモリ診断プログラムを実行してソフトウェア処理を行う処理回路である演算装置51、演算装置51がワークエリアに用いるメモリ52、情報を記憶する記憶装置53及び制御対象機器80との通信用の通信装置54を備えている。演算装置51には、中央処理装置(Central Processing Unit: CPU)又はシステムLSI(Large Scale Integration)を用いることができる。メモリ52は、ランダムアクセスメモリ(Random access memory: RAM)を用いることができる。記憶装置53は、ハードディスクドライブ又はソリッドステートドライブを用いることができる。
図3は、実施の形態1にかかるメモリ診断装置の構成を示す図である。メモリ診断装置10は、PLC50がメモリ診断プログラムを実行してソフトウェア処理を行うことによって実現されている。すなわち、インストールされたメモリ診断プログラム60を演算装置51で実行中のPLCは、メモリ診断装置10となっている。ベース領域診断管理部11、ベース領域選択部12及び診断実行部13は、記憶装置53に記憶されたメモリ診断プログラム60を実行する処理回路である演算装置51により、実現される。また、複数の処理回路が連携して上記機能を実行してもよい。
メモリ診断プログラム60は、PLC50が制御対象機器80を制御するために実行する制御プログラム70のバックグラウンドで実行される。すなわち、演算装置51は、制御プログラム70を実行して制御対象機器の制御を行いつつ、メモリ診断プログラム60を実行してメモリ52のメモリ診断を行う。
実施の形態1にかかるメモリ診断装置10は、診断対象となるメモリ52を複数の領域に分割し、分割した領域の中から診断対象とする領域を二つ以上選び、公知のメモリ診断を実行する。なお、以下の説明では、メモリ52の分割された複数の領域のうち、診断対象とする領域を「ベース領域」と言う。メモリ診断装置10は、ベース領域にする領域の組合せを変えてメモリ診断を繰り返し行い、分割された領域の全ての組合せをベース領域とする。上記のようにして、メモリ診断装置10は、メモリ52の全てのセル間でのカップリング故障を検出する。
メモリ診断の際には、診断実行部13は、ベース領域に対してメモリ診断を実行したことがあれば、メモリ診断を実行したことのあるベース領域内に対する読み出しテストは省略する。退縮故障及びカップリング故障を検出できる診断手順は非特許文献1に開示されているように決まっており、メモリ診断を実行済の領域に対しての読み出しテストを省略しても、全てのセルを対象にして退縮故障及びカップリング故障を検出できる必要手順は満たされる。メモリ診断を実行済の領域に対しての読み出しテストを省略することにより、読み出しテストを省略しない場合と比較して短い時間でカップリング故障を検出可能なメモリ診断を完了できる。
なお、以下の動作の説明では、メモリの分割された領域から二つを選んでベース領域とする場合を例にするが、後述するように分割された領域の三つ以上を選んでベース領域にしても良い。
図4は、実施の形態1にかかるメモリ診断装置の動作の流れを示すフローチャートである。ステップS101において、メモリ診断装置10は、メモリの分割された領域の中から診断対象であるベース領域とする領域を二つ選択する。具体的には、診断実行部13は、ベース領域選択部12にメモリ診断の対象とするベース領域を問い合わせる。ベース領域選択部12は、診断対象とするベース領域を選択し、診断実行部13に伝える。なお、ベース領域の選択の順序は特定の順序に限定されることはなく、メモリ52の分割された領域の全ての組合せが最終的に選択されるのであればどのような順序であっても構わない。
ステップS102において、メモリ診断装置10は、選択したベース領域に対してメモリ診断を実行したことがあるかを判定する。具体的には、診断実行部13は、ベース領域選択部12から伝えられたベース領域がメモリ診断を実行済であるかをベース領域診断管理部11に問い合わせて、選択したベース領域が診断済であるかを確認する。
ベース領域選択部12が選択したベース領域に以前にメモリ診断を実行していなければ、ステップS102でNoとなり、ステップS103において、診断実行部13は、ベース領域診断管理部11からの回答に基づいて、ベース領域選択部12が選択したベース領域に対してメモリ診断を実行する。ここでのメモリ診断は、読み出し診断及び書き込み診断を行う一般的なメモリ診断である。ステップS103が終了したら、ステップS105に進む。
ベース領域選択部12が選択したベース領域に以前にメモリ診断を実行していれば、ステップS102でYesとなり、ステップS104において、診断実行部13は、ベース領域診断管理部11からの回答に基づいて、メモリ診断を実行したことのあるベース領域に対して書き込みテストのみを実行する。ステップS104が終了したら、ステップS105に進む。
ステップS105において、メモリ診断装置10は、メモリ診断を実行したベース領域を診断済みに設定する。具体的には、診断実行部13は、ベース領域に対してのメモリ診断の実行完了後、診断を終えたベース領域をベース領域診断管理部11に伝える。ベース領域診断管理部11は、診断実行部13から伝えられたベース領域が診断実行済であることを記憶する。
ステップS106において、メモリ診断装置10は、次に診断すべき領域があるか否かを判断する。具体的には、診断実行部13は、ベース領域診断管理部11に対してメモリ52の分割された領域の中で次に診断すべき領域を問い合わせる。ベース領域診断管理部11から次に診断するベース領域が返ってこなければ、診断実行部13は分割されたメモリ52の全ての領域の組合せに対してメモリ診断を実行しており、次に診断すべきベース領域は無いと判断し(ステップS106でNo)、メモリ診断を終了する。診断実行部13は、次に診断すべき領域がベース領域診断管理部11から返ってきた場合は、次に診断すべきベース領域はあると判断し(ステップS106でYes)、ステップS101に進む。
図5は、実施の形態1にかかるメモリ診断装置の動作の一例を模式的に示す図である。本例では、メモリ52を領域m、m及びmの三つの領域に分割している。図5において、破線で囲まれた領域がベース領域である。
メモリ診断装置10は、周期tでは、領域m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+1では、領域m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+2では、領域m及びmをベース領域にして公知のメモリ診断を行う。ここでの公知のメモリ診断とは、メモリ52のセルに対して読み出しテスト及び書き込みテストを実行し、期待値と一致するかを判定することによってメモリの故障を検出するメモリ診断である。公知のメモリ診断には、Abraham及びMarchを挙げることができ、これらの公知のメモリ診断とは、「メモリのセルに対して値を書き込み及び読み出しを実施し、読み出した値が書き込んだ値と一致するかどうか確認する」という処理を、診断の処理時間及び診断率にあわせて、処理を実施するセルの順序及びその組合せが異なる様々なアルゴリズムで実施する診断手法を示す。
周期tでは、メモリ診断を実行済の領域はないため、診断実行部13は、ベース領域である領域m及びmに対して読み出しテスト及び書き込みテストを行う。
周期t+1では、周期tにて領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域mを対象とした読み出しテストは省略し、書き込みテストのみを行う。一方、診断実行部13は、ベース領域である領域mに対して読み出しテスト及び書き込みテストを行う。
周期t+2では、周期tにて領域mに対して、周期t+1にて領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
図6は、実施の形態1にかかるメモリ診断装置の動作の別の一例を模式的に示す図である。本例では、メモリ52をmからmの五つの領域に分割している。また、本例では、メモリ診断装置10は、分割された領域のうちの三つを選択してベース領域とする。図6において、破線で囲まれた領域がベース領域である。
メモリ診断装置10は、周期tでは、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+1では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+2では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+3では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+4では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+5では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+6では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+7では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+8では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。メモリ診断装置10は、周期t+9では、領域m、m及びmをベース領域にして公知のメモリ診断を行う。
周期tでは、メモリ診断を実行済の領域はないため、診断実行部13は、ベース領域である領域m、m及びmに対して読み出しテスト及び書き込みテストを行う。
周期t+1では、周期tで領域m及びmに対してメモリ診断を実行済であるため、診断実行部13は、領域m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+2では、周期tで領域m及びmに対してメモリ診断を実行済であるため、診断実行部13は、領域m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+3では、周期tで領域m及びmに対して、周期t+1で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+4では、周期tで領域m及びmに対して、周期t+2で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+5では、周期tで領域mに対して、周期t+1で領域mに対して、周期t+2で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+6では、周期tで領域m及びmに対して、周期t+1で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+7では、周期tで領域m及びmに対して、周期t+2で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+8では、周期tで領域mに対して、周期t+1で領域mに対して、周期t+2で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
周期t+9では、周期tでmに対して、周期t+1で領域mに対して、周期t+2で領域mに対してメモリ診断を実行済であるため、診断実行部13は、領域m、m及びmを対象とした読み出しテストは省略し、書き込みテストのみを行う。
実施の形態1にかかるメモリ診断装置10は、読み出しテストを実行済の領域をベース領域とするメモリ診断時には、読み出しテストを実行済のベース領域に対しての読み出しテストを省略することにより冗長な処理を省く。これにより、実施の形態1にかかるメモリ診断装置10は、診断率を下げずに処理時間を短縮することができる。
上記の説明においては、PLC50の演算装置51が制御プログラム70のバックグラウンドでメモリ診断プログラム60を実行してメモリ52のメモリ診断を実行する場合を例に説明したが、PLC50の外部にコンピュータを接続し、コンピュータにメモリ診断プログラムを実行させてメモリ診断を行うこともできる。PLC50の外部に接続したコンピュータにメモリ診断プログラムを実行させてメモリ診断を行うことにより、PLC50の演算装置51の負荷を低減することができ、PLC50による制御対象機器80の制御動作を確実に行うことが可能となる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
10 メモリ診断装置、11 ベース領域診断管理部、12 ベース領域選択部、13 診断実行部、50 PLC、51 演算装置、52 メモリ、53 記憶装置、60 メモリ診断プログラム、70 制御プログラム、80 制御対象機器。

Claims (4)

  1. メモリに故障が発生しているか否かを診断するメモリ診断装置であって、
    前記メモリを複数の領域に分割し、該分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を実行し、同じベース領域に対する2回目以降のメモリ診断時には前記書き込みテストのみを行う診断実行部を有することを特徴とするメモリ診断装置。
  2. 前記診断実行部から前記ベース領域に対しての前記メモリ診断が完了したことの通知を受け取り、前記メモリの分割された複数の領域の各々に対してメモリ診断が実行されたか否かを管理し、かつ、前記診断実行部から問い合わせをされた領域がメモリ診断を実行済みか否かを前記診断実行部に回答するベース領域診断管理部と、
    前記メモリ診断を実行する領域であるベース領域を選択して前記診断実行部に伝えるベース領域選択部と、
    を有し、
    前記診断実行部は、前記ベース領域選択部から伝えられたベース領域に対してメモリ診断が実行されたか否かを前記ベース領域診断管理部に問い合わせ、該問い合わせに対する回答に基づいて、前記ベース領域選択部から伝えられたベース領域にメモリ診断を行うことを特徴とする請求項1に記載のメモリ診断装置。
  3. メモリに故障が発生しているか否かを診断する処理をプログラマブルロジックコントローラに実行させるメモリ診断プログラムであって、
    前記プログラマブルロジックコントローラに、
    前記メモリを複数の領域に分割する処理と、
    前記分割した複数の領域の中から診断対象とするベース領域を二つ以上選んで読み出しテスト及び書き込みテストを含むメモリ診断を実行し、同じベース領域に対する2回目以降のメモリ診断時には前記書き込みテストのみを行う処理とを行わせることを特徴とするメモリ診断プログラム。
  4. 前記プログラマブルロジックコントローラを、
    前記ベース領域に対して前記メモリ診断を行う診断実行部と、
    前記診断実行部から前記ベース領域に対しての前記メモリ診断が完了したことの通知を受け取り、前記メモリの分割された複数の領域の各々に対してメモリ診断が実行されたか否かを管理し、かつ、前記診断実行部から問い合わせをされた領域がメモリ診断を実行済みか否かを前記診断実行部に回答するベース領域診断管理部と、
    前記メモリ診断を実行する領域であるベース領域を選択して前記診断実行部に伝えるベース領域選択部と、
    として機能させ、
    前記診断実行部は、前記ベース領域選択部から伝えられたベース領域に対してメモリ診断が実行されたか否かを前記ベース領域診断管理部に問い合わせ、該問い合わせに対する回答に基づいて、前記ベース領域選択部から伝えられたベース領域にメモリ診断を行うことを特徴とする請求項3に記載のメモリ診断プログラム。
JP2016554513A 2015-03-10 2015-03-10 メモリ診断装置及びメモリ診断プログラム Active JP6042046B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/057050 WO2016143077A1 (ja) 2015-03-10 2015-03-10 メモリ診断装置及びメモリ診断プログラム

Publications (2)

Publication Number Publication Date
JP6042046B1 true JP6042046B1 (ja) 2016-12-14
JPWO2016143077A1 JPWO2016143077A1 (ja) 2017-04-27

Family

ID=56878663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016554513A Active JP6042046B1 (ja) 2015-03-10 2015-03-10 メモリ診断装置及びメモリ診断プログラム

Country Status (3)

Country Link
US (1) US10438679B2 (ja)
JP (1) JP6042046B1 (ja)
WO (1) WO2016143077A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055068A1 (ja) * 2005-11-14 2007-05-18 Mitsubishi Electric Corporation メモリ診断装置
WO2012111135A1 (ja) * 2011-02-18 2012-08-23 三菱電機株式会社 メモリ診断装置及びメモリ診断方法及びプログラム
JP2014071770A (ja) * 2012-09-28 2014-04-21 Toshiba Corp メモリ故障診断装置、メモリ故障診断方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647159A1 (de) 1996-11-14 1998-06-04 Siemens Ag Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
JP5453984B2 (ja) 2009-07-28 2014-03-26 富士電機株式会社 Ram診断装置、そのプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007055068A1 (ja) * 2005-11-14 2007-05-18 Mitsubishi Electric Corporation メモリ診断装置
WO2012111135A1 (ja) * 2011-02-18 2012-08-23 三菱電機株式会社 メモリ診断装置及びメモリ診断方法及びプログラム
JP2014071770A (ja) * 2012-09-28 2014-04-21 Toshiba Corp メモリ故障診断装置、メモリ故障診断方法

Also Published As

Publication number Publication date
US20180240532A1 (en) 2018-08-23
WO2016143077A1 (ja) 2016-09-15
JPWO2016143077A1 (ja) 2017-04-27
US10438679B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
US8176365B2 (en) Computer apparatus and processor diagnostic method
JP4312818B2 (ja) メモリ診断装置
US9009549B2 (en) Memory diagnostic apparatus and memory diagnostic method and program
US20140195867A1 (en) Memory testing with selective use of an error correction code decoder
JP2017097633A (ja) 車両制御装置
US8510611B2 (en) Computer apparatus
US9009548B2 (en) Memory testing of three dimensional (3D) stacked memory
KR102584651B1 (ko) 데이터 처리
WO2019184612A1 (zh) 一种终端及电子设备
US8762926B2 (en) Method and apparatus for diagnosing a fault of a memory using interim time after execution of an application
JP6042046B1 (ja) メモリ診断装置及びメモリ診断プログラム
JP5849491B2 (ja) ディスク制御装置、ディスク装置異常検出方法、及びプログラム
JP6654230B2 (ja) 車両制御装置
JP2015106594A (ja) 診断装置、診断装置の制御方法、および診断装置の制御プログラム
JP2012027544A (ja) ライトバックキャッシュを備える情報処理装置、及びその主メモリ診断方法
TWI733964B (zh) 記憶體整體測試之系統及其方法
JP7332204B1 (ja) 情報処理システム、情報処理システムが実行する処理方法、およびプログラム
JP6358122B2 (ja) マイクロコンピュータ
JP2024041080A (ja) メモリ故障データの保存方法、これを行う装置、およびコンピュータプログラム
WO2015147829A1 (en) System and method of run-time continuous memory check for embedded systems
CN117632622A (zh) 固态硬盘原子写功能的原子性测试方法、装置和计算机设备
CN112433700A (zh) 机器人应用的开发运行方法、装置、电子设备以及介质
JP2018116472A (ja) ディスク管理システム、ディスク管理方法、および、ディスク管理プログラム
JP2008242592A (ja) メモリ監視回路、情報処理装置、及びメモリ監視方法
JP2010026980A (ja) メモリテスト回路及びメモリテスト方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20161004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161108

R150 Certificate of patent or registration of utility model

Ref document number: 6042046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250