JP6015893B2 - Thin film transistor manufacturing method - Google Patents
Thin film transistor manufacturing method Download PDFInfo
- Publication number
- JP6015893B2 JP6015893B2 JP2012041371A JP2012041371A JP6015893B2 JP 6015893 B2 JP6015893 B2 JP 6015893B2 JP 2012041371 A JP2012041371 A JP 2012041371A JP 2012041371 A JP2012041371 A JP 2012041371A JP 6015893 B2 JP6015893 B2 JP 6015893B2
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- etching
- thin film
- conductive film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Photovoltaic Devices (AREA)
Description
本発明は、タッチパネル、電子ペーパー、ディスプレイ、イメージスキャナ、イメージセンサアレイ、太陽電池、透明アンテナ、フレキシブルデバイス等の透明導電膜を有する電子デバイスの製造方法、及び該製造方法により製造された薄膜トランジスタに関する。特に複数枚のマスクを用いて複数回の露光工程を経て透明導電膜を加工して作製される透明薄膜トランジスタの製造に適する。 The present invention relates to a manufacturing method of an electronic device having a transparent conductive film such as a touch panel, electronic paper, a display, an image scanner, an image sensor array, a solar cell, a transparent antenna, and a flexible device, and a thin film transistor manufactured by the manufacturing method. In particular, it is suitable for the production of a transparent thin film transistor produced by processing a transparent conductive film through a plurality of exposure steps using a plurality of masks.
従来、透明導電膜を有する電子デバイスには、一般に電気伝導率が大きい結晶性透明導電膜が用いられる。電子デバイスの作製において、透明導電膜を加工する方法として、リフトオフする方法とエッチングする方法とがある。 Conventionally, a crystalline transparent conductive film having a large electrical conductivity is generally used for an electronic device having a transparent conductive film. In manufacturing an electronic device, methods for processing a transparent conductive film include a lift-off method and an etching method.
リフトオフ方法には、エッチング工程が排除される長所があるが、透明導電膜を形成するまでに比較的多数の工程が必要であるという短所がある。また、1μm以下の透明導電膜のパターンを形成するのに限界がある。 The lift-off method has an advantage that an etching process is eliminated, but has a disadvantage that a relatively large number of processes are required to form a transparent conductive film. Moreover, there is a limit in forming a transparent conductive film pattern of 1 μm or less.
透明導電膜をエッチングする方法として、ウェットエッチングとドライエッチングがある。 As a method for etching the transparent conductive film, there are wet etching and dry etching.
ウェットエッチングでは終点が時間管理されるため、エッチング残りやオーバーエッチの不良が頻発する。またエッチングが等方的に進むためサイドエッチング量が大きく、凹凸形状に加工する際には所望の形状へ加工する加工精度が劣化する。またナノスケールの微細パターン形成が容易ではない。 In wet etching, the end point is time-controlled, so that etching residue and overetch defects frequently occur. In addition, since etching proceeds isotropically, the amount of side etching is large, and when processing into a concavo-convex shape, the processing accuracy for processing into a desired shape deteriorates. Also, nanoscale fine pattern formation is not easy.
フォトレジストパターンと透明導電膜との相互間の接着力が弱くなるため、エッチング工程中に、フォトレジストパターンの剥離現象が発生し、剥離されたフォトレジストパターンが、エッチング槽を汚染させるという短所もある。 Since the adhesive force between the photoresist pattern and the transparent conductive film is weakened, a photoresist pattern peeling phenomenon occurs during the etching process, and the peeled photoresist pattern contaminates the etching tank. is there.
また、ウェットエッチングにおけるエッチング速度は結晶性に顕著に依存する。結晶化温度付近では非晶質と結晶質の混在した膜質になり、エッチング特性がきわめて不安定となる。 Further, the etching rate in wet etching remarkably depends on the crystallinity. Near the crystallization temperature, the film quality is a mixture of amorphous and crystalline, and the etching characteristics become extremely unstable.
更に、アモルファス酸化物薄膜は結晶性酸化物薄膜よりもエッチング速度が大きいため、アモルファス酸化物薄膜上に堆積された結晶性酸化物薄膜をウェットエッチングによってエッチングして分離加工しようとすると、結晶性酸化物薄膜がエッチングされて下地のアモルファス酸化物薄膜が露出したとたんに下地アモルファス酸化物が大きくエッチングされてしまい、最悪の場合、下地アモルファス酸化物薄膜が完全に消失してしまうという問題がある。 Furthermore, since the amorphous oxide thin film has a higher etching rate than the crystalline oxide thin film, if the crystalline oxide thin film deposited on the amorphous oxide thin film is etched by wet etching and separated, As soon as the material thin film is etched and the underlying amorphous oxide thin film is exposed, the underlying amorphous oxide is greatly etched, and in the worst case, the underlying amorphous oxide thin film is completely lost.
例えば、特許文献1には、酸を用いたウェットエッチングの場合、アモルファスIn−Ga−ZnO4(IGZOともいう。)のエッチング速度が、透明導電膜のスズ添加酸化インジウム(ITOともいう。)よりもはるかに大きいことを示している。このような酸を用いてアモルファスIGZO上に堆積した結晶性ITOを実用的な時間内にエッチングする場合、下地アモルファスIGZOを大きくエッチングすることなく加工することはできない。 For example, in Patent Document 1, in the case of wet etching using an acid, the etching rate of amorphous In—Ga—ZnO 4 (also referred to as IGZO) is higher than that of tin-doped indium oxide (also referred to as ITO) of the transparent conductive film. Also shows that it is much larger. When the crystalline ITO deposited on the amorphous IGZO using such an acid is etched within a practical time, the underlying amorphous IGZO cannot be processed without greatly etching.
ドライエッチングでは、希ガスなどのイオンにより物理的なエッチング機構によってミリングする方法と、ハロゲン系ガスや有機系ガス等を用いた物理的エッチング機構と化学的エッチング機構の双方の効果によってエッチングする方法がある。 In dry etching, there are a method of milling by a physical etching mechanism using ions such as rare gas, and a method of etching by the effects of both a physical etching mechanism using a halogen-based gas or an organic gas and a chemical etching mechanism. is there.
希ガスなどのイオンによる物理的なエッチング機構によってミリングする方法では、一般的にエッチング速度が遅く、またエッチングされた不揮発性物質が側壁などに再付着するという問題があり、量産性に適していないという問題がある。 In the method of milling by a physical etching mechanism using ions such as a rare gas, the etching rate is generally slow, and there is a problem that the etched non-volatile substance is reattached to the side wall, which is not suitable for mass production. There is a problem.
ハロゲン系ガスを用いたドライエッチング法では、以下のような問題がある。 The dry etching method using a halogen gas has the following problems.
すなわちインジウムや亜鉛を含む透明導電膜の場合にフッ素系ガスではインジウムや亜鉛のフッ素化合物の蒸気圧が低いためにほとんど化学エッチングが起こらない。また、物理的エッチングによってエッチングが進んだとしても、多くの不揮発性物質が生成してしまうという問題点を生じる。 That is, in the case of a transparent conductive film containing indium or zinc, chemical etching hardly occurs in the fluorine-based gas because the vapor pressure of the fluorine compound of indium or zinc is low. Moreover, even if the etching progresses by physical etching, there arises a problem that many nonvolatile substances are generated.
同様にインジウムや亜鉛を含む透明導電膜の場合には、インジウムや亜鉛の塩素化合物の蒸気圧が低いために、塩素系ガスによるエッチングも困難である。多くの不揮発性物質が生成してしまうという問題点を生じる他、マスクとして用いる有機レジストの極めて大きいエッチング速度、有機レジストに起因する有機生成物のチャンバー内汚染、腐食性塩素ガスによる装置の腐食といった様々な問題が生じる。 Similarly, in the case of a transparent conductive film containing indium or zinc, etching with a chlorine-based gas is difficult because the vapor pressure of a chlorine compound of indium or zinc is low. In addition to the problem that many non-volatile substances are generated, the extremely high etching rate of the organic resist used as a mask, the contamination of the organic product in the chamber caused by the organic resist, the corrosion of the apparatus by corrosive chlorine gas, etc. Various problems arise.
有機系ガスを用いたドライエッチング法について、研究開発がなされ、先行文献調査をしたところ、特許文献2、3のような技術が知られている。特許文献2には、基板上に成膜されたIn−Ga−Zn−Oから構成される酸化物半導体膜のドライエッチングの際に不揮発性物質を発生させることなく安定なドライエッチング方法として、炭化水素を含むエッチングガスを利用する技術が記載されている。また、特許文献3には、透明導電膜をパターニングするためのエッチング方法において、エッチングを、透明導電膜を加熱しながら(下地を50℃〜200℃に加熱)、水素及び一般式CnHmで表される炭化水素の混合ガスを用いた反応性ドライエッチングにより行う技術が記載されている。 Research and development has been conducted on dry etching methods using organic gases, and prior art studies have been conducted. As a result, techniques such as Patent Documents 2 and 3 are known. Patent Document 2 discloses carbonization as a stable dry etching method without generating a nonvolatile substance during dry etching of an oxide semiconductor film formed of In—Ga—Zn—O formed on a substrate. A technique using an etching gas containing hydrogen is described. Further, in Patent Document 3, in an etching method for patterning a transparent conductive film, etching is expressed by hydrogen and the general formula CnHm while heating the transparent conductive film (heating the base to 50 ° C. to 200 ° C.). A technique for performing reactive dry etching using a mixed gas of hydrocarbons is described.
従来の有機系ガスを用いたドライエッチングでは、物理的なエッチングのみならず蒸気圧が高い有機化合物の生成によって化学的エッチングが可能であるが、しばしばエッチング中に不揮発性有機金属化合物が生成し、エッチング速度の低下と不揮発性物質の再付着の問題を誘発する。そのため例えば特許文献2では、酸化物半導体膜を有機系ガスでドライエッチングを行う際に不揮発性有機金属化合物の付着を防ぐため、0.1W/cm2以上20W/cm2以下の高いパワー密度や0.6Pa以上3.5Pa以下の反応圧力の条件が記載され、特に2W/cm2以上が最も好ましいと記載され、高パワー密度や反応圧力の条件が必要とされている。 In conventional dry etching using organic gas, chemical etching is possible not only by physical etching but also by generation of organic compounds with high vapor pressure, but often non-volatile organometallic compounds are generated during etching, Induces low etch rate and non-volatile re-deposition problems. Therefore, in Patent Document 2, for example, a high power density of 0.1 W / cm 2 or more and 20 W / cm 2 or less is used in order to prevent adhesion of a nonvolatile organometallic compound when dry etching an oxide semiconductor film with an organic gas. The reaction pressure conditions of 0.6 Pa to 3.5 Pa are described, particularly 2 W / cm 2 or more is described as being most preferable, and high power density and reaction pressure conditions are required.
また、従来の有機系ガスを用いて透明導電膜をドライエッチングする特許文献3の技術においては、基板を50℃〜200℃に加熱しなければならず、加熱しない場合は、エッチングができないと記載されている。 Moreover, in the technique of patent document 3 which dry-etches a transparent conductive film using the conventional organic type gas, it is described that a board | substrate must be heated to 50 to 200 degreeC, and when it does not heat, it cannot etch. Has been.
これらの理由から、アモルファス酸化物半導体上に透明導電膜を堆積して電子デバイスを作製することは通常困難であった。そのため前述のリフトオフを用いたり、アモルファス酸化物半導体上にまず保護膜を形成してその保護膜に穴を開けてから透明導電膜を堆積し、保護膜の中にウェットエッチング液がしみこまないように細心の注意を払いながらウェットエッチングを行ったりという方法しかなかった。 For these reasons, it has been difficult to produce an electronic device by depositing a transparent conductive film on an amorphous oxide semiconductor. Therefore, using the aforementioned lift-off, or forming a protective film on the amorphous oxide semiconductor first and then making a hole in the protective film, a transparent conductive film is deposited so that the wet etching solution does not penetrate into the protective film. There was only a method of performing wet etching while paying close attention.
保護膜を堆積してから透明導電膜を堆積し、保護膜上の透明導電膜をエッチングするという方法はドライエッチングでもしばしば行われている。 A method of depositing a protective film, then depositing a transparent conductive film, and etching the transparent conductive film on the protective film is often performed by dry etching.
これらアモルファス酸化物半導体上に保護膜を堆積してから保護膜に穴を開け、その上に透明導電膜を堆積する方法では、保護膜の穴あけ加工などに露光工程が必要となるために、マスク枚数が多くなってコストが増大する上、露光工程の増大によってゴミなどによる歩留まりの低下を引き起こす原因となる。 In the method in which a protective film is deposited on these amorphous oxide semiconductors, a hole is made in the protective film, and a transparent conductive film is deposited on the protective film, an exposure process is required for drilling the protective film. The number of sheets increases and the cost increases, and an increase in the exposure process causes a decrease in yield due to dust and the like.
本発明は、これらの問題を解決しようとするものであり、アモルファス酸化物半導体上に保護膜を堆積・加工することなく直接透明導電膜を堆積・加工することが可能な方法を実現することを目的とするものである。また、本発明は、低コストで電気特性の優れた薄膜トランジスタを提供することを目的とするものである。 The present invention is intended to solve these problems, and realizes a method capable of directly depositing and processing a transparent conductive film without depositing and processing a protective film on an amorphous oxide semiconductor. It is the purpose. It is another object of the present invention to provide a thin film transistor having excellent electrical characteristics at low cost.
本発明者は、鋭意研究を進めた結果、以下のような事実を見出した。すなわち、水素ガスによって希釈された2〜16モル%という希薄な有機ガスでも0.33ワット毎平方センチメートル程度のパワー密度でアモルファス酸化物半導体、及び結晶性透明導電膜を100〜250オングストローム毎分のエッチング速度でエッチングができる。すなわち1ワット毎平方センチメートルあたり、300〜750オングストローム毎分のエッチング速度でエッチングできる。その際、希薄有機ガスは圧力を上げないとプラズマが発たず、プラズマ発生のためには5パスカル以上の圧力を要する。X線光電子分光測定(XPS測定)によれば、水素希釈希薄有機ガスでエッチングした透明導電膜の表面の炭素元素はわずかしか存在せず、エッチング表面上の不揮発性有機物の堆積は極めて少ないかほとんどない。また、有機ガス(メタンガスなど)濃度が低いほど、物理的エッチングの効果が少なくなるため有機ガス濃度が低いほどエッチング速度は低下するが、レジスト上やシリコン酸化膜上に厚く強固な不揮発性有機物が生成されにくいため、結晶性透明導電膜のエッチング後にレジスト上やシリコン酸化膜上に堆積した不揮発性有機物を低減するためのクリーニング時間や、装置内に付着している不揮発性有機物をクリーニングするために要する時間を短縮することができる。 As a result of conducting extensive research, the present inventors have found the following facts. That is, an amorphous oxide semiconductor and a crystalline transparent conductive film are etched by 100 to 250 angstroms per minute with a power density of about 0.33 watts per square centimeter even with a dilute organic gas diluted by 2 to 16 mol% diluted with hydrogen gas. Etching at a speed. That is, etching can be performed at an etching rate of 300 to 750 angstroms per minute per watt per square centimeter. At that time, the dilute organic gas does not emit plasma unless the pressure is raised, and a pressure of 5 Pascals or more is required for plasma generation. According to X-ray photoelectron spectroscopy (XPS measurement), there is little carbon element on the surface of the transparent conductive film etched with dilute organic gas diluted with hydrogen, and there is very little or almost no accumulation of non-volatile organic matter on the etched surface. Absent. Also, the lower the organic gas (methane gas, etc.) concentration, the less effective the physical etching, so the lower the organic gas concentration, the lower the etching rate. However, a thick and strong non-volatile organic substance is formed on the resist or silicon oxide film. In order to reduce the non-volatile organic matter deposited on the resist or silicon oxide film after etching the crystalline transparent conductive film, and for cleaning the non-volatile organic matter adhering to the device. The time required can be shortened.
炭化水素を16%以下含む炭化水素/水素混合ガスを用いたドライエッチングにおける結晶性透明導電膜とアモルファス酸化物半導体とのエッチング速度は、ウェットエッチングとは異なり大きな差がない。そのため結晶性透明導電膜をエッチングして分離加工する際に、下地のアモルファス酸化物薄膜が大きくエッチングされて完全に消失してしまうというウェットエッチングのような問題はない。そのため、保護膜を用いることなく時間制御だけで、アモルファス酸化物半導体の性能を維持したまま上部の結晶性透明導電膜を分離加工することができる。 The etching rate between the crystalline transparent conductive film and the amorphous oxide semiconductor in dry etching using a hydrocarbon / hydrogen mixed gas containing 16% or less of hydrocarbon is not significantly different from wet etching. Therefore, when the crystalline transparent conductive film is etched and separated, there is no problem like wet etching in which the underlying amorphous oxide thin film is largely etched and completely disappears. Therefore, the upper crystalline transparent conductive film can be separated and processed while maintaining the performance of the amorphous oxide semiconductor only by time control without using a protective film.
なお、不揮発性有機物をクリーニングするためには、酸素ガス又は水素ガスを用いることができる。有機ガスを含有しない純粋な水素ガスでは希薄有機ガスに比べてさらにプラズマが発ちにくいが、圧力を高くすることによって、純粋な水素ガスでもプラズマを発たせることができる。特に、純粋な水素ガスは不揮発性有機物のエッチング作用を有し、クリーニングなどに有効である。 Note that oxygen gas or hydrogen gas can be used to clean the nonvolatile organic substances. Pure hydrogen gas containing no organic gas is more difficult to emit plasma than dilute organic gas, but plasma can be generated even with pure hydrogen gas by increasing the pressure. In particular, pure hydrogen gas has an etching action for non-volatile organic substances and is effective for cleaning and the like.
本発明は、前記目的を達成するために、以下の特徴を有するものである。 The present invention has the following features in order to achieve the above object.
本発明の方法は、インジウム及びガリウムを含むアモルファス酸化物半導体上にインジウム又はスズを含む酸化物からなる多結晶透明導電膜が直接成膜された積層構造を備える電子デバイスの製造方法であって、前記多結晶透明導電膜をドライエッチングして、前記アモルファス酸化物半導体に達するエッチング溝を形成することを特徴とする。前記電子デバイスは、前記エッチング溝により分離された前記多結晶透明導電膜からなる複数の電極と、該電極間の前記アモルファス酸化物半導体のチャネルとを備える薄膜トランジスタである。本発明のドライエッチングは、ハロゲンを含まない炭化水素と水素を含む混合ガスを用いることが好ましい。本発明のドライエッチングは、反応性イオンエッチングであることが好ましい。また、本発明は、これらの製造方法により製造されたボトムゲート薄膜トランジスタであることを特徴とする。 The method of the present invention is a method of manufacturing an electronic device having a laminated structure in which a polycrystalline transparent conductive film made of an oxide containing indium or tin is directly formed on an amorphous oxide semiconductor containing indium and gallium, The polycrystalline transparent conductive film is dry-etched to form an etching groove reaching the amorphous oxide semiconductor. The electronic device is a thin film transistor including a plurality of electrodes made of the polycrystalline transparent conductive film separated by the etching groove and a channel of the amorphous oxide semiconductor between the electrodes. In the dry etching of the present invention, it is preferable to use a mixed gas containing a hydrocarbon containing no halogen and hydrogen. The dry etching of the present invention is preferably reactive ion etching. In addition, the present invention is a bottom-gate thin film transistor manufactured by these manufacturing methods.
本発明のインジウム及びガリウムを含むアモルファス酸化物半導体は、インジウム、ガリウムに加え、スズ、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、銅、鉄、亜鉛のうちのいずれか1以上の元素を含んでもよい。例えば、In−Ga−Zn−O系、In−Ga−O系等がある。 The amorphous oxide semiconductor containing indium and gallium of the present invention may contain any one or more elements of tin, titanium, zirconium, hafnium, niobium, tantalum, copper, iron, and zinc in addition to indium and gallium. . For example, there are an In—Ga—Zn—O system, an In—Ga—O system, and the like.
本発明のIn又はSnを含む酸化物からなる多結晶透明導電膜は、ITO、酸化錫、酸化インジウムのいずれかであり、ガリウム、スズ、チタン、ジルコニウム、ハフニウム、ニオブ、タンタル、銅、鉄、亜鉛のうちのいずれか1以上の元素を含んでもよい。 The polycrystalline transparent conductive film made of an oxide containing In or Sn according to the present invention is any one of ITO, tin oxide, and indium oxide. Gallium, tin, titanium, zirconium, hafnium, niobium, tantalum, copper, iron, Any one or more elements of zinc may be included.
本発明では、結晶性透明導電膜をドライエッチングすることによって、結晶性透明導電膜を2つ以上の島状の構造に分離して、各島状の構造を電極として用いる。 In the present invention, the crystalline transparent conductive film is dry-etched to separate the crystalline transparent conductive film into two or more island-like structures, and each island-like structure is used as an electrode.
本発明のドライエッチングに用いる炭化水素ガス及び水素ガスからなる混合ガスにおいて、炭素水素ガスとして、メタンガスのほか、エタン、プロパン、ブタン、エチレン、プロピレン、アセチレン等を用いることができる。 In the mixed gas composed of hydrocarbon gas and hydrogen gas used in the dry etching of the present invention, ethane, propane, butane, ethylene, propylene, acetylene, etc. can be used as the carbon hydrogen gas, in addition to methane gas.
本発明のドライエッチングは、1ワット毎平方センチメートルあたり、300〜750オングストローム毎分のエッチング速度が好ましい。 The dry etching of the present invention preferably has an etching rate of 300 to 750 angstroms per minute per watt per square centimeter.
本発明によれば、アモルファス酸化物半導体上に保護膜を堆積・加工することなく直接透明導電膜を堆積・加工することができるため、マスク枚数を削減し、作製コスト低減することができる。本発明により、電子デバイスの製造工程をオールドライプロセスで行うことが可能となる。 According to the present invention, since the transparent conductive film can be directly deposited and processed on the amorphous oxide semiconductor without depositing and processing the protective film, the number of masks can be reduced and the manufacturing cost can be reduced. According to the present invention, the manufacturing process of an electronic device can be performed by an all dry process.
本発明によれば、露光工程を削減することができるため、ゴミなどによる歩留まりの低下を抑制することができる。 According to the present invention, since the exposure process can be reduced, a decrease in yield due to dust or the like can be suppressed.
また、本発明の製造方法により得られる薄膜トランジスタは、低コストで、電界移動度等の電気特性が優れている。 In addition, the thin film transistor obtained by the manufacturing method of the present invention is low in cost and has excellent electric characteristics such as electric field mobility.
本発明の実施の形態について、図を参照して以下説明する。本発明は、インジウム及びガリウムを含むアモルファス酸化物半導体上にインジウム又はスズを含む酸化物からなる多結晶透明導電膜が成膜された積層構造を備える電子デバイスにおいて、前記透明導電膜に凹部を形成する必要がある電子デバイス構造に有効な方法である。多結晶透明導電膜に、凹部、溝、孔を形成することにより、多結晶透明導電膜が分離され複数の電極を形成することができる。 Embodiments of the present invention will be described below with reference to the drawings. The present invention provides an electronic device having a laminated structure in which a polycrystalline transparent conductive film made of an oxide containing indium or tin is formed on an amorphous oxide semiconductor containing indium and gallium, and a recess is formed in the transparent conductive film. This is an effective method for electronic device structures that need to be performed. By forming recesses, grooves, and holes in the polycrystalline transparent conductive film, the polycrystalline transparent conductive film can be separated and a plurality of electrodes can be formed.
(第1の実施の形態)
本発明の実施の形態として、ボトムゲートチャネルエッチ型薄膜トランジスタを例に説明する。図1は、ボトムゲートチャネルエッチ型薄膜トランジスタである。図1に示すように、ボトムゲート薄膜トランジスタは、基板(例えばガラス基板)100上に、ゲート電極101、絶縁膜102、アモルファス酸化物半導体薄膜103、透明導電膜104及び透明導電膜105が順に積層された構造を備える。本実施の形態では、エッチングにより形成されたエッチング溝により、透明導電膜104、105が分離されて、複数の電極が形成され、電極間のアモルファス酸化物半導体103がボトムゲート薄膜トランジスタにおけるチャネル領域として機能するので、ボトムゲートチャネルエッチ型薄膜トランジスタと呼ぶことができる。
(First embodiment)
As an embodiment of the present invention, a bottom gate channel etch thin film transistor will be described as an example. FIG. 1 shows a bottom gate channel etch type thin film transistor. As shown in FIG. 1, a bottom gate thin film transistor includes a
次に、本実施の形態のボトムゲートチャネルエッチ型薄膜トランジスタの作製方法について図2を参照して説明する。 Next, a method for manufacturing the bottom-gate channel-etched thin film transistor of this embodiment is described with reference to FIGS.
基板100(例えばガラス基板)を用意する(図2(a))。ガラス基板は、透光性を有する基板であれば良く、石英ガラス、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用いることができる。その他に、プラスチック基板等の透光性基板を使用することもできる。 A substrate 100 (for example, a glass substrate) is prepared (FIG. 2A). The glass substrate only needs to be a light-transmitting substrate, and quartz glass, barium borosilicate glass, or alumino borosilicate glass can be used. In addition, a light-transmitting substrate such as a plastic substrate can also be used.
図2(b)に示すように、ガラス基板100上に透明導電膜101をスパッタリング法により堆積する。透明導電材料として、例えば、ITO(スズ添加酸化インジウム)、酸化錫、酸化インジウム、酸化亜鉛又はそれらの化合物を用いることができる。図2(c)に示すように、第1のフォトマスクを用いて所望のフォトレジスト110を形成する。図2(d)に示すように、フォトレジスト110を用いて、透明導電膜101のエッチングを行い、ゲート電極101、ゲート配線を形成する。ゲート電極101、ゲート配線は、アルミニウム(Al)や銅(Cu)などの低抵抗金属導電材料で形成することもできる。金属導電材料を用いると、ゲート電極やゲート配線部の透光性が失われるが、透明導電膜よりも薄い厚みで所望の抵抗が得られ、電気的動作性能の優れた電子デバイスが得られる。金属導電材料を用いる場合、耐熱性や腐蝕性を考慮して複数金属材料と組み合わせて形成したり、合金を用いたりしてもよい。その後フォトレジストを剥離除去する。
As shown in FIG. 2B, a transparent
図2(e)に示すように、ゲート電極101上に、絶縁膜102、アモルファス酸化物半導体薄膜103および透明導電膜104を順に成膜する。透明導電材料として例えば、ITO、酸化錫、酸化インジウムを用いることができる。絶縁膜102はゲート絶縁膜であり、例えば酸化珪素膜、アルミナ膜などの単層又はこれらの積層構造により形成する。勿論、ゲート絶縁膜はこのような材料に限定されるものではなく、酸化タンタル膜やハフニア膜等の他の絶縁膜を用い、これら材料から成る単層又は積層構造として形成しても良い。絶縁膜102はCVD法により形成する。ALDで堆積してもよい。ALDで堆積すると、低温で緻密で高絶縁性の薄膜を堆積することができるので、プラスチック等耐熱性に劣る基板上にも堆積することができる。アモルファス酸化物半導体薄膜103および透明導電膜104は、それぞれチャネル領域、ソース領域およびドレイン領域を形成するものである。アモルファス酸化物薄膜103はキャリア濃度の少ない高抵抗な薄膜であり、透明導電膜104は導電性を付与する不純物元素を高濃度に有する結晶性の低抵抗率の薄膜である。アモルファス酸化物薄膜、結晶性透明導電膜は、スパッタリング法により形成する。マルチチャンバ型の装置を用いることで、絶縁膜、アモルファス酸化物半導体薄膜、結晶性透明導電膜を連続して成膜することも可能である。大気に曝さないことで不純物の混入を防止することができる。本実施の形態では、アモルファス酸化物半導体や結晶性透明導電膜をスパッタリング法により形成したが、蒸着法、PLD法、CVD法、ALD法等も用いることができる。
As shown in FIG. 2E, an insulating
図2(f)に示すように、チャネル領域のアモルファス酸化物半導体を島状に素子分離するため、第2のフォトマスクを用いて所望のフォトレジスト111を形成する。図2(g)に示すように、フォトレジスト111を用いて、絶縁膜102で覆われたゲート電極101上のアモルファス酸化物半導体及び結晶性透明導電膜のドライエッチングを行い、島状型アモルファス酸化物半導体103および島状結晶性透明導電膜104を得る。なお、金属導電材料を用いたゲート電極101、ゲート配線の場合、それら金属膜をフォトマスクとして、基板裏面からの裏面露光より、アモルファス酸化物半導体及び結晶性透明導電膜上に形成したフォトレジストを選択的に露光し、所望のパターンのフォトレジストを形成することができる。この場合、裏面露光により光が薄膜を通過してフォトレジストが露光するため、ゲート配線以外のアモルファス酸化物半導体及び結晶性透明導電膜は、フォトレジストの露光波長において透明であることが望ましい。裏面露光によって形成されたフォトレジストパターンを用いると、セルフアラインであるためゲート電極領域とチャネル領域のフォトマスクの位置あわせが不要となり、自己整合的にドライエッチングを行うことができる。フォトレジストの露光波長において、上記アモルファス酸化物半導体及び結晶性透明導電膜に吸収がある場合には、フォトレジストが感光可能な程度に上記アモルファス酸化物半導体及び結晶性透明導電膜が薄いことが必要である。その後フォトレジストを剥離除去する。
As shown in FIG. 2F, a desired
図2(h)に示すように、基板全面に透明導電膜105を成膜する。透明導電材料として例えば、ITO、酸化錫、酸化インジウムを用いることができる。この透明導電膜105はソース電極、ドレイン電極およびソース配線になるものである。図2(i)に示すように、第3のフォトマスクを用いてフォトレジスト121を形成する。図2(j)に示すように、フォトレジスト121を用いてドライエッチングを行い、配線を形成するとともに、ソース領域とドレイン領域の分離が行われる。なお、上記裏面露光を行った場合、ハーフトーン露光技術を用いて異なる厚みを有するフォトレジストを形成してもよい。その場合、配線部分のドライエッチングを行った後に薄いレジスト部分をアッシング処理によって取り除き、ソース領域とドレイン領域の分離のためのドライエッチングを行う。その後フォトレジスト121を剥離除去する。
As shown in FIG. 2H, a transparent
図2(k)に示すように、基板全面に絶縁膜を成膜し、保護膜106とする。この保護膜106とする絶縁膜は、酸化珪素膜、アルミナ膜、酸化ガリウム膜、又はそれらの積層膜でも良い。
As shown in FIG. 2K, an insulating film is formed on the entire surface of the substrate to form a
その後さらに保護膜106に電気的接触用の穴を開け、画素電極などの透明導電材料を堆積したり、配線用の透明導電材料を堆積したりしてもよい。透明導電材料として例えば、ITO、酸化錫、酸化インジウム、酸化ニッケル、酸化亜鉛又はそれらの化合物を用いても良い。
Thereafter, a hole for electrical contact may be further formed in the
アモルファス酸化物半導体及び多結晶透明導電体のドライエッチングについて、次に詳しく説明する。 Next, dry etching of the amorphous oxide semiconductor and the polycrystalline transparent conductor will be described in detail.
アモルファス酸化物半導体としてアモルファスインジウムガリウム亜鉛酸化物を、多結晶透明導電体としてITOを用いて、ドライエッチングを行った。図3は、ドライエッチング装置(サムコ社製RIE−200L)を用いた場合の、メタン−水素混合ガスのメタン濃度とプラズマ放電が開始する圧力の関係を示すものである。×印はプラズマが発生しなかったことを示し、○印はプラズマが発生したことを示す。図3からわかるように、メタン濃度が減少するとともにプラズマ放電が開始する圧力が上昇するために、16%以下、特に10%以下のメタン濃度では5パスカル以下の圧力では反応性イオンエッチング(RIE)を行えないことがわかる。 Dry etching was performed using amorphous indium gallium zinc oxide as the amorphous oxide semiconductor and ITO as the polycrystalline transparent conductor. FIG. 3 shows the relationship between the methane concentration of the methane-hydrogen mixed gas and the pressure at which plasma discharge starts when a dry etching apparatus (RIE-200L manufactured by Samco) is used. A cross indicates that plasma was not generated, and a circle indicates that plasma was generated. As can be seen from FIG. 3, since the pressure at which plasma discharge starts increases with decreasing methane concentration, reactive ion etching (RIE) is performed at a pressure of 5 Pascal or less at a methane concentration of 16% or less, particularly 10% or less. It turns out that cannot be done.
図4は、圧力11パスカル、パワー密度0.33ワット毎平方センチメートル(パワー150ワット)で行った多結晶ITO透明導電膜のエッチング速度のメタン濃度依存性を示す図である。図5は、圧力11パスカル、パワー密度0.33ワット毎平方センチメートルで行ったアモルファスインジウムガリウム亜鉛酸化物薄膜のエッチング速度のメタン濃度依存性を示す図である。16%以下の低メタン濃度でも、多結晶ITO透明導電膜とアモルファスインジウムガリウム亜鉛酸化物薄膜の双方とも100オングストローム毎分以上250オングストローム以下のエッチング速度を0.33ワット毎平方センチメートルという低パワー密度で実現できることが判明した。すなわち、1ワット毎平方センチメートルあたり、300〜750オングストローム毎分のエッチング速度でエッチングできる。10%以下の低メタン濃度でも150オングストローム毎分以上のエッチング速度が0.33ワット毎平方センチメートルという低パワー密度で得られている。これは、メタンを水素で希釈したこと、及び圧力を5パスカル以上で行ったことによる結果である。 FIG. 4 is a graph showing the methane concentration dependence of the etching rate of a polycrystalline ITO transparent conductive film performed at a pressure of 11 Pascal and a power density of 0.33 watts per square centimeter (power of 150 watts). FIG. 5 is a graph showing the methane concentration dependence of the etching rate of an amorphous indium gallium zinc oxide thin film performed at a pressure of 11 Pascal and a power density of 0.33 watts per square centimeter. Even at low methane concentrations below 16%, both polycrystalline ITO transparent conductive films and amorphous indium gallium zinc oxide thin films achieve an etching rate of 100 angstroms per minute to 250 angstroms at a low power density of 0.33 watts per square centimeter. It turns out that you can. That is, etching can be performed at an etching rate of 300 to 750 angstroms per minute per watt per square centimeter. Even at low methane concentrations of 10% or less, an etch rate of 150 angstroms per minute or higher is obtained with a low power density of 0.33 watts per square centimeter. This is a result of diluting methane with hydrogen and performing the pressure at 5 Pascals or higher.
本発明は、多結晶ITO透明導電膜とアモルファスインジウムガリウム亜鉛酸化物薄膜とを同一条件でドライエッチングすることに着目したものである。上述のように、特許文献1におけるウェットエッチングのように多結晶ITOの方がアモルファスインジウムガリウム亜鉛酸化物よりも桁違いにエッチング速度が速いというようなことはなく、ほぼ同じ程度のエッチング速度であることが判明した。その結果、アモルファスインジウムガリウム亜鉛酸化物上に堆積した多結晶ITOを、アモルファスインジウムガリウム亜鉛酸化物が過剰にエッチングされた消失してしまうことなく分離加工できる。 The present invention focuses on dry etching a polycrystalline ITO transparent conductive film and an amorphous indium gallium zinc oxide thin film under the same conditions. As described above, polycrystalline ITO does not have an order of magnitude faster etching than amorphous indium gallium zinc oxide as in wet etching in Patent Document 1, and is approximately the same etching rate. It has been found. As a result, the polycrystalline ITO deposited on the amorphous indium gallium zinc oxide can be separated and processed without disappearance due to excessive etching of the amorphous indium gallium zinc oxide.
図6は、多結晶ITO透明導電膜とアモルファスインジウムガリウム亜鉛酸化物薄膜とについての、圧力とエッチング速度の関係を示す図である。いずれも混合ガスのメタン濃度を2パーセントとした場合である。圧力がおよそ18Paで、IGZOとITOのエッチング速度は同じ程度であり、圧力がそれより低いときはITOのエッチング速度がIGZOのエッチング速度より大きい。 FIG. 6 is a diagram showing the relationship between the pressure and the etching rate for the polycrystalline ITO transparent conductive film and the amorphous indium gallium zinc oxide thin film. In both cases, the methane concentration of the mixed gas is 2%. When the pressure is about 18 Pa, the etching rates of IGZO and ITO are the same, and when the pressure is lower than that, the etching rate of ITO is larger than the etching rate of IGZO.
なお、X線光電子分光法(XPS)で、エッチングされたアモルファスインジウムガリウム亜鉛酸化物の表面組成を調べた結果、メタン濃度が2〜16%までは最表面組成はガリウムが最も多く、16%より大であると亜鉛が最も多くなることが明らかになった。アモルファスインジウムガリウム亜鉛酸化物半導体では、亜鉛が多いほど水分に弱く劣化しやすく、また、亜鉛が多いほどリーク電流が流れやすい傾向があり、ガリウムが多いほど化学的に安定で、リーク電流が流れにくい傾向がある。 As a result of examining the surface composition of the etched amorphous indium gallium zinc oxide by X-ray photoelectron spectroscopy (XPS), the outermost surface composition is most gallium up to a methane concentration of 2 to 16%. It became clear that zinc became the most when it was large. In amorphous indium gallium zinc oxide semiconductors, the more zinc, the weaker the moisture, the more likely it is to deteriorate, and the more zinc, the more likely the leak current flows. The more gallium, the more chemically stable, the less leak current flows. Tend.
本実施の形態の低有機系ガス濃度でのドライエッチングを行うと、アモルファスインジウムガリウム亜鉛酸化物半導体を用いた電子デバイスの電気特性にも好適であることが判明した。 It has been found that dry etching at a low organic gas concentration in this embodiment is also suitable for electrical characteristics of an electronic device using an amorphous indium gallium zinc oxide semiconductor.
本実施の形態では、有機系ガスを希釈するのに炭化水素を用い、かつ、有機系ガスの濃度を16%以下の低濃度にしてあるために、不揮発性有機物の生成がほとんどない。XPS測定によれば、水素希釈希薄有機ガスでエッチングした透明導電膜の表面の炭素元素はわずかしか存在せず、試料表面がエッチング後に大気中のカーボンで汚染された可能性も含めて、エッチング表面上の不揮発性有機物の堆積は極めて少ないかほとんどないことが明らかになった。不揮発性有機物は、むしろエッチングされている酸化物表面上ではなく、有機系ガスを用いたRIEでほとんどドライエッチングされない、レジスト材料表面や酸化シリコンなどの材料表面上に、堆積されることがわかった。 In this embodiment, hydrocarbons are used to dilute the organic gas, and the concentration of the organic gas is set to a low concentration of 16% or less, so that there is almost no generation of nonvolatile organic substances. According to XPS measurement, there is little carbon element on the surface of the transparent conductive film etched with dilute organic gas diluted with hydrogen, including the possibility that the sample surface was contaminated with atmospheric carbon after etching. It was found that there was very little or no non-volatile organic deposition on the top. It has been found that the non-volatile organic material is deposited on the surface of a material such as a resist material or silicon oxide, which is hardly dry-etched by RIE using an organic gas, rather than on the surface of the oxide being etched. .
本実施の形態では、物理的エッチングの効果が少なくなるため有機ガス濃度が低いほどエッチング速度は低下するが、低濃度であるほどレジスト上やシリコン酸化膜上に厚く強固な不揮発性有機物が生成されにくいため、結晶性透明導電膜のエッチング後にレジスト上やシリコン酸化膜上に堆積した不揮発性有機物を低減するためのクリーニング時間や、装置内に付着している不揮発性有機物をクリーニングするために要する時間を短縮することができる。 In this embodiment, since the effect of physical etching is reduced, the lower the organic gas concentration, the lower the etching rate. However, the lower the concentration, the thicker and stronger non-volatile organic material is generated on the resist and the silicon oxide film. Because it is difficult, the cleaning time for reducing the non-volatile organic material deposited on the resist and the silicon oxide film after the etching of the crystalline transparent conductive film, and the time required for cleaning the non-volatile organic material adhering in the apparatus Can be shortened.
図7は、ドライエッチング装置(サムコ社製RIE−200L)内で8インチウェハ用の酸化シリコン製ホルダーを用いて5分間メタン−水素混合ガスを用いてドライエッチング実験を行った後に、ホルダー上に堆積した不揮発性有機物を、酸素100%、圧力5パスカル、パワー密度0.22ワット毎平方センチメートル(100ワット)のRIEによってクリーニングを行い、その際に酸素プラズマが白色から淡黄色に回復するまでの時間を調べた結果である。図7に示すように、メタン濃度が2〜16モル%において、メタン濃度が低いほど、ホルダー上の不揮発性有機物の堆積は抑制されることがわかった。なお、図7のクリーニングには酸素プラズマを用いたが、水素プラズマでもよい。
FIG. 7 shows a dry etching apparatus (RIE-200L manufactured by Samco) using a silicon oxide holder for an 8-inch wafer for 5 minutes using a mixed gas of methane-hydrogen for 5 minutes, and then on the holder. The accumulated non-volatile organic matter is cleaned by RIE with 100% oxygen,
多結晶酸化物やアモルファス酸化物を有機系ガス−水素混合ガスを用いてドライエッチングを行う場合には、クリーニングの時間まで考慮したトータルなプロセス時間の最適化をすることができる。 When dry etching is performed on a polycrystalline oxide or an amorphous oxide using an organic gas-hydrogen mixed gas, the total process time can be optimized in consideration of the cleaning time.
本発明のドライエッチングは、炭化水素と水素の混合ガスで炭化水素ガスの濃度が2〜16%、圧力5Pa〜30Paで行うことが望ましい。本実施の形態では、加熱源により加熱することなくドライエッチングを行っている。なお、反応性を高めるために室温を超えて200℃程度以下までの範囲で加熱源により加熱してもよいし、レジストのダメージを抑制するために冷却源により冷却をしてもよい。 The dry etching according to the present invention is preferably performed at a hydrocarbon gas concentration of 2 to 16% and a pressure of 5 Pa to 30 Pa in a mixed gas of hydrocarbon and hydrogen. In this embodiment mode, dry etching is performed without heating by a heating source. In addition, in order to improve the reactivity, it may be heated by a heating source in the range from room temperature to about 200 ° C. or less, or may be cooled by a cooling source in order to suppress resist damage.
(実施例)
チャネルエッチ型ボトムゲート薄膜トランジスタを本実施の形態のドライエッチング法を用いて製造した。
(Example)
A channel-etched bottom gate thin film transistor was manufactured using the dry etching method of this embodiment.
石英ガラス基板上に277℃の基板温度で多結晶ITO薄膜をDCスパッタリング法によって400オングストローム堆積した。第1のフォトマスクを用いて所望のフォトレジストを形成し多結晶ITO薄膜のドライエッチングを行いゲート電極及びゲート配線を形成した。ドライエッチングは、サムコ社製RIE−200Lドライエッチング装置を用い、メタン濃度2%−水素98%混合ガス、圧力11パスカル、パワー150Wで4分間行った。その後、水素100%、圧力15パスカル、パワー150Wで4分間のクリーニング処理を行った後、ドライエッチング装置から取り出し、300Wの酸素アッシングを10分行った。その後、有機溶媒(東京応化工業ハクリ104、イソプロピルアルコール)によってフォトレジストを剥離除去した。
A polycrystalline ITO thin film was deposited on a quartz glass substrate at a substrate temperature of 277 ° C. by DC sputtering at 400 Å. A desired photoresist was formed using the first photomask, and the polycrystalline ITO thin film was dry-etched to form a gate electrode and a gate wiring. Dry etching was performed using a RIE-200L dry etching apparatus manufactured by Samco Co., Ltd. for 4 minutes at a methane concentration of 2% -hydrogen 98% mixed gas, a pressure of 11 Pascal, and a power of 150 W. Thereafter, a cleaning process was performed for 4 minutes at 100% hydrogen, a pressure of 15 Pascals, and a power of 150 W, and then the wafer was taken out from the dry etching apparatus and subjected to 300 W oxygen ashing for 10 minutes. Thereafter, the photoresist was peeled off with an organic solvent (
ゲート電極及びゲート配線上に、絶縁膜として、テトラエトキシシラン(TEOS)を用いたCVD法で酸化シリコン膜を、400℃で1230オングストローム成膜し、その上に、アモルファスインジウムガリウム亜鉛酸化物薄膜を、DCスパッタ法を用いて室温で520オングストローム成膜した。なお、絶縁膜としてTEOSを用いたCVD法で酸化シリコン膜を350℃で堆積してもよいこと、トリメチルアルミニウム(TMA)を用いてALD法でアルミナ薄膜を堆積してもよいことを確認した。 A silicon oxide film is formed on the gate electrode and the gate wiring by CVD using tetraethoxysilane (TEOS) as an insulating film at 1230 angstroms at 400 ° C., and an amorphous indium gallium zinc oxide thin film is formed thereon. A 520 Å film was formed at room temperature using a DC sputtering method. Note that it was confirmed that a silicon oxide film may be deposited at 350 ° C. by a CVD method using TEOS as an insulating film, and an alumina thin film may be deposited by an ALD method using trimethylaluminum (TMA).
次にチャネル領域のアモルファスインジウムガリウム亜鉛酸化物薄膜を島状に素子分離するため、第2のフォトマスクを用いて所望のフォトレジストを形成し、酸化シリコン絶縁膜で覆われたITOゲート電極上のアモルファスインジウムガリウム亜鉛酸化物薄膜のドライエッチングを行った。ドライエッチングは、サムコ社製RIE−200Lドライエッチング装置を用い、メタン濃度2%−水素98%混合ガス、圧力11パスカル、パワー150Wで6分間行った。その後、水素100%、圧力15パスカル、パワー150Wで4分間のクリーニング処理を行った後、ドライエッチング装置から取り出し、300Wの酸素アッシングを10分行った。その後、有機溶媒(東京応化工業ハクリ104、イソプロピルアルコール)によってフォトレジストを剥離除去した。
Next, in order to separate the amorphous indium gallium zinc oxide thin film in the channel region into islands, a desired photoresist is formed using a second photomask, and the ITO gate electrode covered with the silicon oxide insulating film is formed. The amorphous indium gallium zinc oxide thin film was dry etched. Dry etching was performed for 6 minutes using a RIE-200L dry etching apparatus manufactured by Samco Corporation at a methane concentration of 2% -hydrogen 98% mixed gas, a pressure of 11 Pascal, and a power of 150 W. Thereafter, a cleaning process was performed for 4 minutes at 100% hydrogen, a pressure of 15 Pascals, and a power of 150 W, and then the wafer was taken out from the dry etching apparatus and subjected to 300 W oxygen ashing for 10 minutes. Thereafter, the photoresist was peeled off with an organic solvent (
次に基板全面に多結晶ITO透明導電膜を277℃で700オングストローム成膜した。第3のフォトマスクを用いてフォトレジストを形成し、ドライエッチングを行うことによって配線を形成するとともに、ソース領域とドレイン領域の分離を行った。ドライエッチングは、サムコ社製RIE−200Lドライエッチング装置を用い、メタン濃度2%−水素98%混合ガス、圧力11パスカル、パワー150Wで6分20秒間行った。その後アッシングなどを行い、フォトレジストを剥離除去した。
Next, a polycrystalline ITO transparent conductive film was formed on the entire surface of the substrate at 700 ° C. at 277 ° C. A photoresist was formed using a third photomask, and wiring was formed by dry etching, and the source region and the drain region were separated. Dry etching was performed for 6 minutes and 20 seconds using a RIE-200L dry etching apparatus manufactured by Samco Co., Ltd. with a mixed gas of methane concentration 2% -hydrogen 98%, pressure 11 Pascal,
次に、基板全面に保護膜として酸化シリコン薄膜を、TEOSを用いたCVD法により400℃で700オングストローム堆積した。最後にゲート電極、ソース電極、ドレイン電極に電圧を印加するための電極パッド部分の絶縁膜を、サムコ社製RIE−200Lドライエッチング装置を用い、CHF3を用いた反応性イオンエッチングで除去した後、酸素雰囲気中400℃でアニールしてチャネルエッチ型ボトムゲート薄膜トランジスタを作製した。 Next, a silicon oxide thin film as a protective film was deposited on the entire surface of the substrate by 700 Å at 400 ° C. by a CVD method using TEOS. Finally, after removing the insulating film of the electrode pad portion for applying a voltage to the gate electrode, the source electrode, and the drain electrode by reactive ion etching using CHF 3 using a RIE-200L dry etching apparatus manufactured by Samco Then, annealing was performed at 400 ° C. in an oxygen atmosphere to prepare a channel-etched bottom gate thin film transistor.
作製した薄膜トランジスタは可視光領域で透明であった。図8に作製したチャネルエッチ型ボトムゲート透明薄膜トランジスタの電気特性の一例を示す。図8は、チャネル長20ミクロン、チャネル幅20ミクロンのチャネルエッチ型ボトムゲート透明薄膜トランジスタのドレイン電流のゲート電圧依存性であり、ソース・ドレイン間の電圧を10ボルトとしている。ゲート電圧が−12ボルトで10のマイナス13乗アンペア台、ゲート電圧が23ボルトで10のマイナス6乗アンペア台と、7桁以上のオン・オフ比が得られている。電界移動度3平方センチメートル毎ボルト毎秒という優れたボトムゲート薄膜トランジスタが得られた。 The produced thin film transistor was transparent in the visible light region. FIG. 8 shows an example of electrical characteristics of the channel-etched bottom gate transparent thin film transistor fabricated. FIG. 8 shows the gate voltage dependence of the drain current of a channel-etched bottom gate transparent thin film transistor having a channel length of 20 microns and a channel width of 20 microns. The source-drain voltage is 10 volts. An on / off ratio of 7 digits or more is obtained, with a gate voltage of -12 volts and a minus 13th power amperage of 10 and a gate voltage of 23 volts and a minus 6th power of amperage. An excellent bottom gate thin film transistor having an electric field mobility of 3 square centimeters per volt per second was obtained.
なお、上記酸素雰囲気中400℃のアニールはオゾン含有ガスを用いてもよい。オゾンを用いるとアモルファスインジウムガリウム亜鉛酸化物薄膜中の水素濃度を効率よく低減することができ、低温のアニール処理で電気特性の優れた薄膜トランジスタを得ることができる。また必要に応じて、高純度オゾン処理、純オゾン処理、酸素プラズマ処理、UV処理などを用いることにより、酸素アニール処理よりも低温で電気特性の優れた薄膜トランジスタを得ることができる。 Note that an ozone-containing gas may be used for the annealing at 400 ° C. in the oxygen atmosphere. When ozone is used, the hydrogen concentration in the amorphous indium gallium zinc oxide thin film can be efficiently reduced, and a thin film transistor with excellent electrical characteristics can be obtained by low-temperature annealing treatment. If necessary, a thin film transistor having excellent electrical characteristics at a lower temperature than the oxygen annealing treatment can be obtained by using high-purity ozone treatment, pure ozone treatment, oxygen plasma treatment, UV treatment, or the like.
ボトムゲートチャネルエッチ型薄膜トランジスタについて説明したが、その他、整流ダイオードや発光ダイオードや光検出素子等の電子デバイスでも、同様に本発明の製造方法を使用できる。 Although the bottom gate channel etch type thin film transistor has been described, the manufacturing method of the present invention can be similarly used for electronic devices such as a rectifier diode, a light emitting diode, and a light detection element.
なお、上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。 In addition, the example shown by the said embodiment etc. was described in order to make invention easy to understand, and is not limited to this form.
100 基板
101 ゲート電極
102 絶縁膜
103 アモルファス酸化物半導体薄膜
104、105 透明導電膜
110、111、121 フォトレジスト
100
Claims (2)
前記多結晶透明導電膜を、ハロゲンを含まない炭化水素と水素を含む混合ガスを用いて反応性イオンエッチングをして、前記アモルファス酸化物半導体に達するエッチング溝を形成することにより、エッチングされた前記アモルファス酸化物半導体の最表面組成はガリウムが最も多く、前記エッチング溝により分離された前記多結晶透明導電膜からなる複数の電極と、該電極間の前記アモルファス酸化物半導体のチャネルとを備えることを特徴とする、薄膜トランジスタの製造方法。 A method of manufacturing a thin film transistor having a laminated structure in which a polycrystalline transparent conductive film made of an oxide containing indium or tin is directly formed on an amorphous oxide semiconductor containing indium and gallium,
The polycrystalline transparent conductive film, and a reactive ion etching using a mixed gas containing a hydrocarbon and hydrogen containing no halogen, by forming the etching groove reaching the amorphous oxide semiconductor, etched the The outermost surface composition of the amorphous oxide semiconductor has the largest amount of gallium , and includes a plurality of electrodes made of the polycrystalline transparent conductive film separated by the etching groove, and a channel of the amorphous oxide semiconductor between the electrodes. A method of manufacturing a thin film transistor, which is characterized.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041371A JP6015893B2 (en) | 2012-02-28 | 2012-02-28 | Thin film transistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012041371A JP6015893B2 (en) | 2012-02-28 | 2012-02-28 | Thin film transistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179127A JP2013179127A (en) | 2013-09-09 |
JP6015893B2 true JP6015893B2 (en) | 2016-10-26 |
Family
ID=49270520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012041371A Expired - Fee Related JP6015893B2 (en) | 2012-02-28 | 2012-02-28 | Thin film transistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6015893B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014010310A1 (en) * | 2012-07-10 | 2016-06-20 | シャープ株式会社 | Manufacturing method of semiconductor device |
TWI624874B (en) * | 2014-12-03 | 2018-05-21 | 鴻海精密工業股份有限公司 | Vertical transistor and method for manufacturing same |
US12051589B2 (en) | 2016-06-28 | 2024-07-30 | Lam Research Corporation | Tin oxide thin film spacers in semiconductor device manufacturing |
US9824893B1 (en) | 2016-06-28 | 2017-11-21 | Lam Research Corporation | Tin oxide thin film spacers in semiconductor device manufacturing |
KR102722138B1 (en) | 2017-02-13 | 2024-10-24 | 램 리써치 코포레이션 | Method to create air gaps |
US10546748B2 (en) | 2017-02-17 | 2020-01-28 | Lam Research Corporation | Tin oxide films in semiconductor device manufacturing |
WO2019182872A1 (en) | 2018-03-19 | 2019-09-26 | Lam Research Corporation | Chamfer-less via integration scheme |
JP7320085B2 (en) | 2019-06-27 | 2023-08-02 | ラム リサーチ コーポレーション | Alternating etching and passivation processes |
WO2021095474A1 (en) * | 2019-11-14 | 2021-05-20 | 株式会社Flosfia | Method for etching crystalline oxide, method for forming trench, and method for producing semiconductor device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326062A (en) * | 1993-05-11 | 1994-11-25 | Seiko Epson Corp | Dry etching method of thin film |
JPH07134312A (en) * | 1993-11-09 | 1995-05-23 | Hitachi Ltd | Liquid crystal display device and its production |
JP3469955B2 (en) * | 1994-12-06 | 2003-11-25 | 東京エレクトロン株式会社 | Etching method |
-
2012
- 2012-02-28 JP JP2012041371A patent/JP6015893B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013179127A (en) | 2013-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6015893B2 (en) | Thin film transistor manufacturing method | |
US8961814B2 (en) | High-selectivity wet patterning of source-drain electrodes over TAOS for a BCE device structure | |
US8168544B2 (en) | Oxide etching method | |
KR101102315B1 (en) | Etching amorphous semiconductor oxides with alkaline etchant solution | |
JP5015473B2 (en) | Thin film transistor array and manufacturing method thereof | |
JP4958253B2 (en) | Thin film transistor | |
US7910920B2 (en) | Thin film transistor and method of forming the same | |
US9224839B2 (en) | Method for manufacturing semiconductor device | |
TWI670856B (en) | Semiconductor device, power diode, and rectifier | |
JP6004308B2 (en) | Thin film device | |
US8921230B2 (en) | Etchant composition, and method of manufacturing a display substrate using the same | |
US8728861B2 (en) | Fabrication method for ZnO thin film transistors using etch-stop layer | |
RU2662945C1 (en) | Thin film transistor with low contact resistance | |
US20110175088A1 (en) | Thin-Film Transistor Substrate and Method of Fabricating the Same | |
JP2007194594A (en) | Thin-film transistor | |
JP2007073558A (en) | Method of manufacturing thin-film transistor | |
US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
JP6004420B2 (en) | Method for removing non-volatile compounds | |
KR101748787B1 (en) | Thin film transistor and Method of manufacturing the same | |
US20180175178A1 (en) | Method of manufacturing oxide thin film transistor | |
JP2017022239A (en) | Semiconductor device and semiconductor device manufacturing method | |
CN105679832B (en) | Thin film transistor substrate and method of manufacturing the same | |
KR101970548B1 (en) | oxide including film, and oxide semiconductor thin film transistor, and fabrication method of oxide semiconductor thin film transistor using the same | |
JP2018110151A (en) | Manufacturing method for electric field effect transistor | |
JP6179912B2 (en) | Thin film device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6015893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |