JP5980494B2

JP5980494B2 - Heat treatment method

Info

Publication number: JP5980494B2
Application number: JP2011243237A
Authority: JP
Inventors: 横内　健一; 健一横内
Original assignee: Screen Holdings Co Ltd
Current assignee: Screen Holdings Co Ltd
Priority date: 2011-11-07
Filing date: 2011-11-07
Publication date: 2016-08-31
Anticipated expiration: 2027-02-09
Also published as: JP2012064959A

Description

本発明は、半導体ウェハーや液晶表示装置用ガラス基板等（以下、単に「基板」と称する）に対してフラッシュランプからフラッシュ光を照射することによって該基板を加熱する熱処理方法に関する。 The present invention relates to a heat treatment method for heating a substrate by irradiating a semiconductor wafer, a glass substrate for a liquid crystal display device or the like (hereinafter simply referred to as “substrate”) with flash light from a flash lamp.

従来より、イオン注入後の半導体ウェハーのイオン活性化工程においては、ハロゲンランプを使用したランプアニール装置が一般的に使用されていた。このようなランプアニール装置においては、半導体ウェハーを、例えば、１０００℃ないし１１００℃程度の温度に加熱（アニール）することにより、半導体ウェハーのイオン活性化を実行している。そして、このような熱処理装置においては、ハロゲンランプより照射される光のエネルギーを利用することにより、毎秒数百度程度の速度で基板を昇温する構成となっている。 Conventionally, a lamp annealing apparatus using a halogen lamp has been generally used in an ion activation process of a semiconductor wafer after ion implantation. In such a lamp annealing apparatus, ion activation of a semiconductor wafer is performed by heating (annealing) the semiconductor wafer to a temperature of about 1000 ° C. to 1100 ° C., for example. In such a heat treatment apparatus, the temperature of the substrate is raised at a rate of several hundred degrees per second by using the energy of light irradiated from the halogen lamp.

一方、近年、半導体デバイスの高集積化が進展し、ゲート長が短くなるにつれて接合深さも浅くすることが望まれている。しかしながら、毎秒数百度程度の速度で半導体ウェハーを昇温する上記ランプアニール装置を使用して半導体ウェハーのイオン活性化を実行した場合においても、半導体ウェハーに打ち込まれたボロンやリン等のイオンが熱によって深く拡散するという現象が生ずることが判明した。このような現象が発生した場合においては、接合深さが要求よりも深くなり過ぎ、良好なデバイス形成に支障が生じることが懸念される。 On the other hand, in recent years, as semiconductor devices have been highly integrated, it is desired to reduce the junction depth as the gate length becomes shorter. However, even when ion activation of a semiconductor wafer is performed using the above-described lamp annealing apparatus that raises the temperature of the semiconductor wafer at a speed of several hundred degrees per second, ions such as boron and phosphorus implanted in the semiconductor wafer are heated. It was found that the phenomenon of deep diffusion occurs. When such a phenomenon occurs, there is a concern that the junction depth becomes deeper than required, which hinders good device formation.

このため、キセノンフラッシュランプ（以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する）を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、イオンが注入された半導体ウェハーの表面のみを極めて短時間（数ミリセカンド以下）に昇温させる技術が提案されている（例えば、特許文献１，２）。フラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、フラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、イオンを深く拡散させることなく、イオン活性化のみを実行することができるのである。 For this reason, the surface of the semiconductor wafer into which ions have been implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp). Has been proposed (for example, Patent Documents 1 and 2) in which the temperature is raised only for a very short time (several milliseconds or less). The emission spectral distribution of the flash lamp ranges from the ultraviolet region to the near infrared region, has a shorter wavelength than the conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the flash lamp, it is possible to raise the temperature of the semiconductor wafer rapidly with little transmitted light. Further, it has been found that if the flash light is irradiated for a very short time of several milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, if the temperature is raised for a very short time by a xenon flash lamp, only the ion activation can be performed without diffusing ions deeply.

特開２００４−５５８２１号公報JP 2004-55821 A 特開２００４−８８０５２号公報JP 2004-88052 A

上記のように、キセノンフラッシュランプを使用した熱処理装置は本来浅い接合(shallow junction)の熱処理に適したアニール装置なのであるが、近年キセノンフラッシュランプを使用して従来よりも若干深い接合のイオン活性化を行いたいという要望も生じている。従来よりも深い接合の活性化を行うためには、フラッシュランプの発光時間を従来よりも長くすることにより、半導体ウェハーの表面（浅い領域）だけでなく、より深い領域をも熱伝導によって昇温する手法が考えられる。その結果、半導体ウェハーの表面からより深い領域でのイオン活性化、すなわち深い接合の活性化が可能となる。 As mentioned above, heat treatment equipment using xenon flash lamps is essentially an annealing equipment suitable for shallow junction heat treatment, but in recent years, using xenon flash lamps, ion activation of junctions slightly deeper than conventional ones is possible. There is also a desire to do this. In order to activate deeper junctions than before, the flash lamp emission time is set longer than before, so that not only the surface (shallow region) of the semiconductor wafer but also deeper regions are heated by heat conduction. A method to do this is conceivable. As a result, ion activation in a deeper region from the surface of the semiconductor wafer, that is, deep junction activation can be performed.

しかしながら、キセノンフラッシュランプの発光時間を長くして深い領域まで昇温しようとすると、半導体ウェハーの表面温度は必要以上に上昇することとなり、その結果表面に大きな熱応力が作用してウェハー反りが生じたり、最悪の場合急激な熱膨張によってウェハー割れが発生するという問題があった。 However, if the xenon flash lamp emission time is lengthened to increase the temperature to a deep region, the surface temperature of the semiconductor wafer will rise more than necessary, and as a result, a large thermal stress will act on the surface, causing wafer warpage. In the worst case, there is a problem that wafer cracking occurs due to rapid thermal expansion.

本発明は、上記課題に鑑みてなされたものであり、基板に反りや割れを生じさせることなく深い接合の活性化を行うことができる熱処理方法を提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a heat treatment method capable of activating deep bonding without causing warpage or cracking in a substrate.

上記課題を解決するため、請求項１の発明は、イオンが注入された半導体基板に対してフラッシュランプからフラッシュ光を照射することによって該半導体基板を加熱する熱処理方法において、第１の照射時間にて前記半導体基板の表面の全領域に第１のピーク強度を有するフラッシュ光を照射する第１照射工程と、前記第１の照射時間よりも長時間の第２の照射時間にて前記半導体基板の表面の全領域に前記第１のピーク強度よりも弱い第２のピーク強度を有するフラッシュ光を照射する第２照射工程と、を備え、前記第２照射工程の少なくとも一部にて照射されるフラッシュ光は前記半導体基板の表面の全領域において前記第１照射工程にて照射されるフラッシュ光と重ね合わされ、前記第１照射工程および前記第２照射工程のフラッシュ光照射によって前記半導体基板の表面温度を前記半導体基板に注入されたイオンの活性化温度以上の処理温度に昇温し、少なくとも前記第２照射工程のフラッシュ光照射によって前記半導体基板の表面温度を前記活性化温度以上に所定時間以上維持し、前記第１照射工程と前記第２照射工程とは同時に開始されることを特徴とする。 In order to solve the above problems, the invention of claim 1 is directed to a heat treatment method for heating a semiconductor substrate by irradiating flash light from a flash lamp onto a semiconductor substrate into which ions are implanted. Te wherein a first irradiation step of irradiating the flash light having a first peak intensity in the entire area of the surface of the semiconductor substrate, the semiconductor substrate in the first than the irradiation time of the long second irradiation time A second irradiation step of irradiating flash light having a second peak intensity that is weaker than the first peak intensity over the entire surface, and the flash irradiated in at least a part of the second irradiation step light is superimposed with a flash light emitted by the first irradiation step in the entire region of the surface of the semiconductor substrate, flushing of the first irradiation step and the second irradiation step The temperature was raised to the activation temperature or more of the processing temperature of the ions and the surface temperature is injected into the semiconductor substrate of the semiconductor substrate by light irradiation, the surface temperature of the semiconductor substrate by flash irradiation of at least the second irradiation step The first irradiation step and the second irradiation step are started at the same time while maintaining the activation temperature or higher for a predetermined time or longer.

また、請求項２の発明は、請求項１の発明に係る熱処理方法において、前記第１の照射時間は１．０ミリセカンドであり、前記第２の照射時間は３．０ミリセカンドであることを特徴とする。 The invention of claim 2 is the heat treatment method according to claim 1 , wherein the first irradiation time is 1.0 millisecond and the second irradiation time is 3.0 milliseconds. It is characterized by.

請求項１および請求項２の発明によれば、第１の照射時間にて照射する第１のピーク強度を有するフラッシュ光とそれよりも長時間の第２の照射時間にて照射する第１のピーク強度よりも弱い第２のピーク強度を有するフラッシュ光とが重ね合わされて基板に照射されるため、基板に反りや割れを生じさせることなく深い接合の活性化を行うことができる。 According to the first and second aspects of the present invention, the flash light having the first peak intensity to be irradiated at the first irradiation time and the first irradiation to be performed at the second irradiation time longer than that . Since the flash light having the second peak intensity that is weaker than the peak intensity is superimposed and irradiated onto the substrate, deep junction activation can be performed without causing warpage or cracking of the substrate.

本発明に係る熱処理装置の構成を示す側断面図である。It is a sectional side view which shows the structure of the heat processing apparatus which concerns on this invention. 図１の熱処理装置のガス路を示す断面図である。It is sectional drawing which shows the gas path of the heat processing apparatus of FIG. 保持部の構成を示す断面図である。It is sectional drawing which shows the structure of a holding | maintenance part. ホットプレートを示す平面図である。It is a top view which shows a hot plate. 図１の熱処理装置の構成を示す側断面図である。It is a sectional side view which shows the structure of the heat processing apparatus of FIG. キセノンフラッシュランプの駆動回路を示す図である。It is a figure which shows the drive circuit of a xenon flash lamp. 第１実施形態における複数のフラッシュランプの配置構成を示す図である。It is a figure which shows the arrangement configuration of the some flash lamp in 1st Embodiment. 制御部の構成を示すブロック図である。It is a block diagram which shows the structure of a control part. 半導体ウェハーの表面における光強度の推移を示す図である。It is a figure which shows transition of the light intensity in the surface of a semiconductor wafer. 発光開始からの半導体ウェハーの表面温度の推移を示す図である。It is a figure which shows transition of the surface temperature of the semiconductor wafer from light emission start. 第２実施形態における複数のフラッシュランプの配置構成を示す図である。It is a figure which shows the arrangement configuration of the some flash lamp in 2nd Embodiment. 第３実施形態における複数のフラッシュランプの配置構成を示す図である。It is a figure which shows the arrangement configuration of the some flash lamp in 3rd Embodiment. パルス幅の異なるフラッシュランプの発光開始タイミングをずらしたときの光強度の推移の一例を示す図である。It is a figure which shows an example of transition of the light intensity when the light emission start timing of the flash lamp from which pulse width differs is shifted. パルス幅の異なるフラッシュランプの発光開始タイミングをずらしたときの光強度の推移の他の例を示す図である。It is a figure which shows the other example of transition of the light intensity when the light emission start timing of the flash lamp from which pulse width differs is shifted.

以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

＜１．第１実施形態＞
まず、本発明に係る熱処理装置の全体構成について概説する。図１は、本発明に係る熱処理装置１の構成を示す側断面図である。熱処理装置１は基板として略円形の半導体ウェハーＷに閃光（フラッシュ光）を照射してその半導体ウェハーＷを加熱するフラッシュランプアニール装置である。 <1. First Embodiment>
First, the overall configuration of the heat treatment apparatus according to the present invention will be outlined. FIG. 1 is a side sectional view showing a configuration of a heat treatment apparatus 1 according to the present invention. The heat treatment apparatus 1 is a flash lamp annealing apparatus that irradiates a substantially circular semiconductor wafer W as a substrate with flash (flash light) and heats the semiconductor wafer W.

熱処理装置１は、半導体ウェハーＷを収容する略円筒形状のチャンバー６と、複数のフラッシュランプＦＬを内蔵するランプハウス５と、を備える。また、熱処理装置１は、チャンバー６およびランプハウス５に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。 The heat treatment apparatus 1 includes a substantially cylindrical chamber 6 that accommodates a semiconductor wafer W, and a lamp house 5 that houses a plurality of flash lamps FL. Further, the heat treatment apparatus 1 includes a control unit 3 that controls each operation mechanism provided in the chamber 6 and the lamp house 5 to execute the heat treatment of the semiconductor wafer W.

チャンバー６は、ランプハウス５の下方に設けられており、略円筒状の内壁を有するチャンバー側部６３、および、チャンバー側部６３の下部を覆うチャンバー底部６２によって構成される。また、チャンバー側部６３およびチャンバー底部６２によって囲まれる空間が熱処理空間６５として規定される。熱処理空間６５の上方は上部開口６０とされており、上部開口６０にはチャンバー窓６１が装着されて閉塞されている。 The chamber 6 is provided below the lamp house 5 and includes a chamber side 63 having a substantially cylindrical inner wall and a chamber bottom 62 covering the lower part of the chamber side 63. A space surrounded by the chamber side 63 and the chamber bottom 62 is defined as a heat treatment space 65. An upper opening 60 is formed above the heat treatment space 65, and a chamber window 61 is attached to the upper opening 60 to be closed.

チャンバー６の天井部を構成するチャンバー窓６１は、石英により形成された円板形状部材であり、ランプハウス５から出射されたフラッシュ光を熱処理空間６５に透過する。チャンバー６の本体を構成するチャンバー底部６２およびチャンバー側部６３は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部６３の内側面の上部のリング６３１は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム（Ａｌ）合金等で形成されている。 The chamber window 61 constituting the ceiling portion of the chamber 6 is a disk-shaped member made of quartz, and transmits flash light emitted from the lamp house 5 to the heat treatment space 65. The chamber bottom 62 and the chamber side 63 constituting the main body of the chamber 6 are formed of, for example, a metal material having excellent strength and heat resistance such as stainless steel, and a ring on the upper side of the inner side surface of the chamber side 63. 631 is formed of an aluminum (Al) alloy or the like having durability superior to stainless steel against deterioration due to light irradiation.

また、熱処理空間６５の気密性を維持するために、チャンバー窓６１とチャンバー側部６３とはＯリングによってシールされている。すなわち、チャンバー窓６１の下面周縁部とチャンバー側部６３との間にＯリングを挟み込むとともに、クランプリング９０をチャンバー窓６１の上面周縁部に当接させ、そのクランプリング９０をチャンバー側部６３にネジ止めすることによって、チャンバー窓６１をＯリングに押し付けている。 Further, in order to maintain the airtightness of the heat treatment space 65, the chamber window 61 and the chamber side portion 63 are sealed by an O-ring. That is, the O-ring is sandwiched between the lower surface peripheral portion of the chamber window 61 and the chamber side portion 63, the clamp ring 90 is brought into contact with the upper peripheral portion of the chamber window 61, and the clamp ring 90 is attached to the chamber side portion 63. The chamber window 61 is pressed against the O-ring by screwing.

チャンバー底部６２には、保持部７を貫通して半導体ウェハーＷをその下面（ランプハウス５からの光が照射される側とは反対側の面）から支持するための複数（本実施の形態では３本）の支持ピン７０が立設されている。支持ピン７０は、例えば石英により形成されており、チャンバー６の外部から固定されているため、容易に取り替えることができる。 The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The support pin 70 is made of, for example, quartz and is fixed from the outside of the chamber 6 and can be easily replaced.

チャンバー側部６３は、半導体ウェハーＷの搬入および搬出を行うための搬送開口部６６を有し、搬送開口部６６は、軸６６２を中心に回動するゲートバルブ１８５により開閉可能とされる。チャンバー側部６３における搬送開口部６６とは反対側の部位には熱処理空間６５に処理ガス（例えば、窒素（Ｎ₂）ガスやヘリウム（Ｈｅ）ガス、アルゴン（Ａｒ）ガス等の不活性ガス、あるいは、酸素（Ｏ₂）ガス等）を導入する導入路８１が形成され、その一端は弁８２を介して図示省略の給気機構に接続され、他端はチャンバー側部６３の内部に形成されるガス導入バッファ８３に接続される。また、搬送開口部６６には熱処理空間６５内の気体を排出する排出路８６が形成され、弁８７を介して図示省略の排気機構に接続される。 The chamber side 63 has a transfer opening 66 for carrying in and out the semiconductor wafer W, and the transfer opening 66 can be opened and closed by a gate valve 185 that rotates about a shaft 662. In a portion of the chamber side 63 opposite to the transfer opening 66, an inert gas such as nitrogen (N ₂ ) gas, helium (He) gas, argon (Ar) gas, etc. Alternatively, an introduction path 81 for introducing oxygen (O ₂ ) gas or the like is formed, one end of which is connected to an air supply mechanism (not shown) via a valve 82, and the other end is formed inside the chamber side portion 63. Connected to the gas introduction buffer 83. A discharge passage 86 for discharging the gas in the heat treatment space 65 is formed in the transfer opening 66 and is connected to an exhaust mechanism (not shown) through a valve 87.

図２は、チャンバー６をガス導入バッファ８３の位置にて水平面で切断した断面図である。図２に示すように、ガス導入バッファ８３は、図１に示す搬送開口部６６の反対側においてチャンバー側部６３の内周の約１／３に亘って形成されており、導入路８１を介してガス導入バッファ８３に導かれた処理ガスは、複数のガス供給孔８４から熱処理空間６５内へと供給される。 FIG. 2 is a cross-sectional view of the chamber 6 cut along a horizontal plane at the position of the gas introduction buffer 83. As shown in FIG. 2, the gas introduction buffer 83 is formed over about ３ of the inner periphery of the chamber side 63 on the opposite side of the transfer opening 66 shown in FIG. Then, the processing gas guided to the gas introduction buffer 83 is supplied into the heat treatment space 65 from the plurality of gas supply holes 84.

また、熱処理装置１は、チャンバー６の内部において半導体ウェハーＷを水平姿勢にて保持しつつフラッシュ光照射前にその保持する半導体ウェハーＷの予備加熱を行う略円板状の保持部７と、保持部７をチャンバー６の底面であるチャンバー底部６２に対して昇降させる保持部昇降機構４と、を備える。図１に示す保持部昇降機構４は、略円筒状のシャフト４１、移動板４２、ガイド部材４３（本実施の形態ではシャフト４１の周りに３本配置される）、固定板４４、ボールネジ４５、ナット４６およびモータ４０を有する。チャンバー６の下部であるチャンバー底部６２には保持部７よりも小さい直径を有する略円形の下部開口６４が形成されており、ステンレススチール製のシャフト４１は、下部開口６４を挿通して、保持部７（厳密には保持部７のホットプレート７１）の下面に接続されて保持部７を支持する。 The heat treatment apparatus 1 also includes a substantially disc-shaped holding unit 7 that holds the semiconductor wafer W in a horizontal position inside the chamber 6 and performs preheating of the held semiconductor wafer W before irradiation with flash light. And a holding unit elevating mechanism 4 that elevates the unit 7 with respect to the chamber bottom 62 which is the bottom surface of the chamber 6. 1 includes a substantially cylindrical shaft 41, a moving plate 42, guide members 43 (three arranged around the shaft 41 in the present embodiment), a fixed plate 44, a ball screw 45, It has a nut 46 and a motor 40. A substantially circular lower opening 64 having a smaller diameter than the holding portion 7 is formed in the chamber bottom 62 which is the lower portion of the chamber 6, and the stainless steel shaft 41 is inserted through the lower opening 64 to hold the holding portion. 7 (strictly speaking, the hot plate 71 of the holding unit 7) is connected to the lower surface of the holding unit 7 to support it.

移動板４２にはボールネジ４５と螺合するナット４６が固定されている。また、移動板４２は、チャンバー底部６２に固定されて下方へと伸びるガイド部材４３により摺動自在に案内されて上下方向に移動可能とされる。また、移動板４２は、シャフト４１を介して保持部７に連結される。 A nut 46 that is screwed into the ball screw 45 is fixed to the moving plate 42. The moving plate 42 is slidably guided by a guide member 43 that is fixed to the chamber bottom 62 and extends downward, and is movable in the vertical direction. Further, the moving plate 42 is connected to the holding unit 7 via the shaft 41.

モータ４０は、ガイド部材４３の下端部に取り付けられる固定板４４に設置され、タイミングベルト４０１を介してボールネジ４５に接続される。保持部昇降機構４により保持部７が昇降する際には、駆動部であるモータ４０が制御部３の制御によりボールネジ４５を回転し、ナット４６が固定された移動板４２がガイド部材４３に沿って鉛直方向に移動する。この結果、移動板４２に固定されたシャフト４１が鉛直方向に沿って移動し、シャフト４１に接続された保持部７が図１に示す半導体ウェハーＷの受渡位置と図５に示す半導体ウェハーＷの処理位置との間で滑らかに昇降する。 The motor 40 is installed on a fixed plate 44 attached to the lower end of the guide member 43, and is connected to the ball screw 45 via the timing belt 401. When the holding part 7 is raised and lowered by the holding part raising / lowering mechanism 4, the motor 40 as the driving part rotates the ball screw 45 under the control of the control part 3, and the moving plate 42 to which the nut 46 is fixed follows the guide member 43. Move vertically. As a result, the shaft 41 fixed to the moving plate 42 moves along the vertical direction, and the holding unit 7 connected to the shaft 41 moves between the delivery position of the semiconductor wafer W shown in FIG. 1 and the semiconductor wafer W shown in FIG. Move up and down smoothly between the processing positions.

移動板４２の上面には略半円筒状（円筒を長手方向に沿って半分に切断した形状）のメカストッパ４５１がボールネジ４５に沿うように立設されており、仮に何らかの異常により移動板４２が所定の上昇限界を超えて上昇しようとしても、メカストッパ４５１の上端がボールネジ４５の端部に設けられた端板４５２に突き当たることによって移動板４２の異常上昇が防止される。これにより、保持部７がチャンバー窓６１の下方の所定位置以上に上昇することはなく、保持部７とチャンバー窓６１との衝突が防止される。 On the upper surface of the moving plate 42, a mechanical stopper 451 having a substantially semi-cylindrical shape (a shape obtained by cutting the cylinder in half along the longitudinal direction) is provided so as to extend along the ball screw 45. If the upper limit of the mechanical stopper 451 is struck against the end plate 452 provided at the end of the ball screw 45, the moving plate 42 is prevented from rising abnormally. Thereby, the holding part 7 does not rise above a predetermined position below the chamber window 61, and the collision between the holding part 7 and the chamber window 61 is prevented.

また、保持部昇降機構４は、チャンバー６の内部のメンテナンスを行う際に保持部７を手動にて昇降させる手動昇降部４９を有する。手動昇降部４９はハンドル４９１および回転軸４９２を有し、ハンドル４９１を介して回転軸４９２を回転することより、タイミングベルト４９５を介して回転軸４９２に接続されるボールネジ４５を回転して保持部７の昇降を行うことができる。 The holding unit lifting mechanism 4 has a manual lifting unit 49 that manually lifts and lowers the holding unit 7 when performing maintenance inside the chamber 6. The manual elevating part 49 has a handle 491 and a rotating shaft 492. By rotating the rotating shaft 492 via the handle 491, the ball screw 45 connected to the rotating shaft 492 is rotated via the timing belt 495 to hold the holding part. 7 can be moved up and down.

チャンバー底部６２の下側には、シャフト４１の周囲を囲み下方へと伸びる伸縮自在のベローズ４７が設けられ、その上端はチャンバー底部６２の下面に接続される。一方、ベローズ４７の下端はベローズ下端板４７１に取り付けられている。べローズ下端板４７１は、鍔状部材４１１によってシャフト４１にネジ止めされて取り付けられている。保持部昇降機構４により保持部７がチャンバー底部６２に対して上昇する際にはベローズ４７が収縮され、下降する際にはべローズ４７が伸張される。そして、保持部７が昇降する際にも、ベローズ４７が伸縮することによって熱処理空間６５内の気密状態が維持される。 A telescopic bellows 47 that surrounds the shaft 41 and extends downward is provided below the chamber bottom 62, and its upper end is connected to the lower surface of the chamber bottom 62. On the other hand, the lower end of the bellows 47 is attached to the bellows lower end plate 471. The bellows lower end plate 471 is attached by being screwed to the shaft 41 by a flange-shaped member 411. The bellows 47 is contracted when the holding portion 7 is raised with respect to the chamber bottom 62 by the holding portion lifting mechanism 4, and the bellows 47 is expanded when the holding portion 7 is lowered. When the holding unit 7 moves up and down, the airtight state in the heat treatment space 65 is maintained by the expansion and contraction of the bellows 47.

図３は、保持部７の構成を示す断面図である。保持部７は、半導体ウェハーＷを予備加熱（いわゆるアシスト加熱）するホットプレート（加熱プレート）７１、および、ホットプレート７１の上面（保持部７が半導体ウェハーＷを保持する側の面）に設置されるサセプタ７２を有する。保持部７の下面には、既述のように保持部７を昇降するシャフト４１が接続される。サセプタ７２は石英（あるいは、窒化アルミニウム（ＡＩＮ）等であってもよい）により形成され、その上面には半導体ウェハーＷの位置ずれを防止するピン７５が設けられる。サセプタ７２は、その下面をホットプレート７１の上面に面接触させてホットプレート７１上に設置される。これにより、サセプタ７２は、ホットプレート７１からの熱エネルギーを拡散してサセプタ７２上面に載置された半導体ウェハーＷに伝達するとともに、メンテナンス時にはホットプレート７１から取り外して洗浄可能とされる。 FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The susceptor 72 is provided. As described above, the shaft 41 that moves up and down the holding unit 7 is connected to the lower surface of the holding unit 7. The susceptor 72 is made of quartz (or may be aluminum nitride (AIN) or the like), and a pin 75 for preventing displacement of the semiconductor wafer W is provided on the upper surface thereof. The susceptor 72 is installed on the hot plate 71 with its lower surface in surface contact with the upper surface of the hot plate 71. Thus, the susceptor 72 diffuses the thermal energy from the hot plate 71 and transmits it to the semiconductor wafer W placed on the upper surface of the susceptor 72, and can be removed from the hot plate 71 and cleaned during maintenance.

ホットプレート７１は、ステンレススチール製の上部プレート７３および下部プレート７４にて構成される。上部プレート７３と下部プレート７４との間には、ホットプレート７１を加熱するニクロム線等の抵抗加熱線７６が配設され、導電性のニッケル（Ｎｉ）ロウが充填されて封止されている。また、上部プレート７３および下部プレート７４の端部はロウ付けにより接着されている。 The hot plate 71 includes an upper plate 73 and a lower plate 74 made of stainless steel. A resistance heating wire 76 such as a nichrome wire for heating the hot plate 71 is disposed between the upper plate 73 and the lower plate 74, and is filled with a conductive nickel (Ni) solder and sealed. The end portions of the upper plate 73 and the lower plate 74 are bonded by brazing.

図４は、ホットプレート７１を示す平面図である。図４に示すように、ホットプレート７１は、保持される半導体ウェハーＷと対向する領域の中央部に同心円状に配置される円板状のゾーン７１１および円環状のゾーン７１２、並びに、ゾーン７１２の周囲の略円環状の領域を周方向に４等分割した４つのゾーン７１３〜７１６を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート７１には、支持ピン７０が挿通される３つの貫通孔７７が、ゾーン７１１とゾーン７１２との隙間の周上に１２０°毎に設けられる。 FIG. 4 is a plan view showing the hot plate 71. As shown in FIG. 4, the hot plate 71 includes a disc-shaped zone 711 and an annular zone 712 that are concentrically arranged in a central portion of a region facing the held semiconductor wafer W, and a zone 712. There are four zones 713 to 716 obtained by equally dividing a peripheral substantially annular region into four equal parts in the circumferential direction, and a slight gap is formed between the zones. The hot plate 71 is provided with three through holes 77 through which the support pins 70 are inserted, every 120 ° on the circumference of the gap between the zone 711 and the zone 712.

６つのゾーン７１１〜７１６のそれぞれには、相互に独立した抵抗加熱線７６が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部７に保持された半導体ウェハーＷは、６つのゾーン７１１〜７１６に内蔵されたヒータにより加熱される。また、ゾーン７１１〜７１６のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ７１０が設けられている。各センサ７１０は略円筒状のシャフト４１の内部を通り制御部３に接続される。 In each of the six zones 711 to 716, heaters are individually formed so that mutually independent resistance heating wires 76 circulate, and each zone is individually formed by a heater built in each zone. Heated. The semiconductor wafer W held by the holding unit 7 is heated by heaters built in the six zones 711 to 716. Each of the zones 711 to 716 is provided with a sensor 710 that measures the temperature of each zone using a thermocouple. Each sensor 710 passes through the inside of a substantially cylindrical shaft 41 and is connected to the control unit 3.

ホットプレート７１が加熱される際には、センサ７１０により計測される６つのゾーン７１１〜７１６のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線７６への電力供給量が制御部３により制御される。制御部３による各ゾーンの温度制御はＰＩＤ(Proportional,Integral,Derivative)制御により行われる。ホットプレート７１では、半導体ウェハーＷの熱処理（複数の半導体ウェハーＷを連続的に処理する場合は、全ての半導体ウェハーＷの熱処理）が終了するまでゾーン７１１〜７１６のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線７６への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。 When the hot plate 71 is heated, the resistance heating wire disposed in each zone is set so that the temperature of each of the six zones 711 to 716 measured by the sensor 710 becomes a predetermined temperature. The amount of power supplied to 76 is controlled by the control unit 3. The temperature control of each zone by the control unit 3 is performed by PID (Proportional, Integral, Derivative) control. In the hot plate 71, the temperature of each of the zones 711 to 716 is continuously measured until the heat treatment of the semiconductor wafer W (when plural semiconductor wafers W are continuously processed, the heat treatment of all the semiconductor wafers W) is completed. Then, the power supply amount to the resistance heating wire 76 disposed in each zone is individually controlled, that is, the temperature of the heater built in each zone is individually controlled, and the temperature of each zone becomes the set temperature. Maintained. The set temperature of each zone can be changed by an offset value set individually from the reference temperature.

６つのゾーン７１１〜７１６にそれぞれ配設される抵抗加熱線７６は、シャフト４１の内部を通る電力線を介して電力供給源（図示省略）に接続されている。電力供給源から各ゾーンに至る経路途中において、電力供給源からの電力線は、マグネシア（マグネシウム酸化物）等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト４１の内部は大気開放されている。 The resistance heating wires 76 respectively disposed in the six zones 711 to 716 are connected to a power supply source (not shown) via a power line passing through the inside of the shaft 41. On the way from the power supply source to each zone, the power lines from the power supply source are arranged so as to be electrically insulated from each other inside a stainless tube filled with an insulator such as magnesia (magnesium oxide). The The interior of the shaft 41 is open to the atmosphere.

次に、ランプハウス５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、ランプハウス５の筐体５１の底部にはランプ光放射窓５３が装着されている。ランプハウス５の床部を構成するランプ光放射窓５３は、石英により形成された板状部材である。ランプハウス５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３がチャンバー窓６１と相対向することとなる。ランプハウス５は、チャンバー６内にて保持部７に保持される半導体ウェハーＷにランプ光放射窓５３およびチャンバー窓６１を介してフラッシュランプＦＬからフラッシュ光を照射することにより半導体ウェハーＷを加熱する。 Next, the lamp house 5 includes a light source composed of a plurality of (30 in this embodiment) xenon flash lamps FL inside the housing 51, and a reflector 52 provided so as to cover the light source, It is configured with. A lamp light emission window 53 is attached to the bottom of the casing 51 of the lamp house 5. The lamp light radiation window 53 constituting the floor of the lamp house 5 is a plate-like member made of quartz. By installing the lamp house 5 above the chamber 6, the lamp light emission window 53 faces the chamber window 61. The lamp house 5 heats the semiconductor wafer W by irradiating the semiconductor wafer W held by the holding unit 7 in the chamber 6 with flash light from the flash lamp FL via the lamp light emission window 53 and the chamber window 61. .

複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプである。第１実施形態においては、複数のフラッシュランプＦＬのそれぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。 The plurality of flash lamps FL are rod-shaped lamps each having a long cylindrical shape. In the first embodiment, each of the plurality of flash lamps FL is planar so that the longitudinal directions thereof are parallel to each other along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). Is arranged. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane.

図６は、キセノンフラッシュランプＦＬの駆動回路を示す図である。キセノンフラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部にコンデンサー９３に接続された陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサー９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧に応じた電荷が蓄積されている。また、コンデンサー９３とガラス管９２の電極とを接続する回路にはコイル９４が設けられている。 FIG. 6 is a diagram showing a drive circuit for the xenon flash lamp FL. The xenon flash lamp FL includes a rod-shaped glass tube (discharge tube) 92 in which xenon gas is sealed and an anode and a cathode connected to a capacitor 93 are disposed at both ends thereof, and an outer peripheral surface of the glass tube 92. And a trigger electrode 91 provided on the top. A predetermined voltage is applied to the capacitor 93 by the power supply unit 95, and electric charges corresponding to the applied voltage are accumulated. A coil 94 is provided in a circuit connecting the capacitor 93 and the glass tube 92 electrode.

キセノンガスは電気的には絶縁体であることから、コンデンサー９３に電荷が蓄積されていたとしても通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガースイッチＳＷをＯＮ状態にしてトリガー電極９１に高電圧を印加して絶縁を破壊した場合には、コンデンサー９３に蓄えられた電気がガラス管９２内に瞬時に流れ、そのときのジュール熱でキセノンガスが加熱されて光が放出される。つまり、キセノンフラッシュランプＦＬの発光開始タイミングはトリガースイッチＳＷをＯＦＦ状態からＯＮ状態に切り換えるタイミングで定まる。このようなキセノンフラッシュランプＦＬにおいては、予めコンデンサー９３に蓄えられていた静電エネルギーが０．１ミリセカンドないし１０ミリセカンドという極めて短い光パルスに変換されることから、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。なお、トリガースイッチＳＷとしては例えばサイリスター等の電気的なスイッチ素子を用いる。 Since xenon gas is electrically an insulator, even if electric charges are accumulated in the capacitor 93, no electricity flows in the glass tube 92 in a normal state. However, when the trigger switch SW is turned on and a high voltage is applied to the trigger electrode 91 to break the insulation, the electricity stored in the capacitor 93 instantaneously flows into the glass tube 92 and the Joule heat at that time The xenon gas is heated to emit light. That is, the light emission start timing of the xenon flash lamp FL is determined by the timing at which the trigger switch SW is switched from the OFF state to the ON state. In such a xenon flash lamp FL, the electrostatic energy stored in the capacitor 93 in advance is converted into an extremely short light pulse of 0.1 to 10 milliseconds, so that compared to a continuously lit light source. It has the feature that it can irradiate extremely strong light. As the trigger switch SW, an electrical switch element such as a thyristor is used.

ところで、第１実施形態においては、３０本のフラッシュランプＦＬが設けられており、それぞれのフラッシュランプＦＬについて図６の如き駆動回路が１つ設けられている。キセノンフラッシュランプＦＬの発光時間はコンデンサー９３のキャパシタンス（容量）およびコイル９４のインダクタンスによって定まる。フラッシュランプＦＬから出射されるフラッシュ光のパルスの周期、すなわち閃光照射１回あたりのフラッシュランプＦＬの発光時間は、コンデンサー９３の容量とコイル９４のインダクタンスとの積の１／２乗に比例することが知られており、コンデンサー９３の容量が大きくなるほど、またコイル９４のインダクタンスが大きくなるほど、フラッシュランプＦＬの発光時間は長くなる。 Incidentally, in the first embodiment, 30 flash lamps FL are provided, and one drive circuit as shown in FIG. 6 is provided for each flash lamp FL. The light emission time of the xenon flash lamp FL is determined by the capacitance of the capacitor 93 and the inductance of the coil 94. The period of the pulse of the flash light emitted from the flash lamp FL, that is, the light emission time of the flash lamp FL per one flash irradiation is proportional to the 1/2 power of the product of the capacitance of the capacitor 93 and the inductance of the coil 94. As the capacitance of the capacitor 93 is increased and the inductance of the coil 94 is increased, the light emission time of the flash lamp FL is increased.

第１実施形態においては、コイル９４のインダクタンスが異なる２種類のランプ駆動回路を使用しており、３０本のフラッシュランプＦＬのそれぞれは２種のうちのいずれかの駆動回路に接続されている。図７は、第１実施形態における複数のフラッシュランプＦＬの配置構成を示す図である。図７に示すように、３０本のフラッシュランプＦＬのそれぞれはショートパルス回路ＳＰまたはロングパルス回路ＬＰのいずれかに接続されている。ショートパルス回路ＳＰは、図６の構成において容量７５０μＦのコンデンサー９３およびインダクタンス２６０μＨのコイル９４を使用した駆動回路である。また、ロングパルス回路ＬＰは、図６の構成において容量７５０μＦのコンデンサー９３およびインダクタンス２２００μＨのコイル９４を使用した駆動回路である。ショートパルス回路ＳＰに接続されたフラッシュランプＦＬ１の発光時間は約１．０ミリセカンドであり、ロングパルス回路ＬＰに接続されたフラッシュランプＦＬ２（理解の容易のために図７にはハッチングを付している）の発光時間は約３．０ミリセカンドである。すなわち、ロングパルス回路ＬＰは、ショートパルス回路ＳＰよりも大きなインダクタンスのコイル９４を備えており、ショートパルス回路ＳＰに接続されたフラッシュランプＦＬ１の発光時間よりもロングパルス回路ＬＰに接続されたフラッシュランプＦＬ２の発光時間の方が長い。 In the first embodiment, two types of lamp drive circuits having different inductances of the coil 94 are used, and each of the 30 flash lamps FL is connected to one of the two types of drive circuits. FIG. 7 is a diagram showing an arrangement configuration of a plurality of flash lamps FL in the first embodiment. As shown in FIG. 7, each of the 30 flash lamps FL is connected to either the short pulse circuit SP or the long pulse circuit LP. The short pulse circuit SP is a drive circuit using the capacitor 93 having a capacity of 750 μF and the coil 94 having an inductance of 260 μH in the configuration of FIG. The long pulse circuit LP is a drive circuit using the capacitor 93 having a capacity of 750 μF and the coil 94 having an inductance of 2200 μH in the configuration of FIG. The flash lamp FL1 connected to the short pulse circuit SP has a light emission time of about 1.0 millisecond, and the flash lamp FL2 connected to the long pulse circuit LP (hatched in FIG. 7 for ease of understanding). The light emission time is about 3.0 milliseconds. That is, the long pulse circuit LP includes a coil 94 having a larger inductance than the short pulse circuit SP, and the flash lamp connected to the long pulse circuit LP is longer than the light emission time of the flash lamp FL1 connected to the short pulse circuit SP. FL2 has a longer emission time.

ここで、第１実施形態においては図７に示すように、フラッシュランプＦＬ１とフラッシュランプＦＬ２とが交互に一列に配列されている。すなわち、３０本のフラッシュランプＦＬ（フラッシュランプＦＬ１とフラッシュランプＦＬ２とを特に分けて指定する必要のないときは単に「フラッシュランプＦＬ」と総称する）を１５本ずつの２つのランプ群に区分し、そのうちの一方のランプ群（第１ランプ群）をショートパルス回路ＳＰに接続するとともに、他方のランプ群（第２ランプ群）をロングパルス回路ＬＰに接続し、第１ランプ群を構成するフラッシュランプＦＬ１と第２ランプ群を構成するフラッシュランプＦＬ２とを交互に配置しているのである。なお、図７では図示の便宜上、１５本のフラッシュランプＦＬ１が１つのショートパルス回路ＳＰに接続され、１５本のフラッシュランプＦＬ２が１つのロングパルス回路ＬＰに接続されているが、上述のように１つのフラッシュランプＦＬには１つの駆動回路が設けられており、図７のショートパルス回路ＳＰおよびロングパルス回路ＬＰはそれぞれ１５個の駆動回路を包括して記載したものである。 Here, in the first embodiment, as shown in FIG. 7, the flash lamps FL1 and the flash lamps FL2 are alternately arranged in a line. That is, 30 flash lamps FL (flash lamp FL1 and flash lamp FL2 are simply collectively referred to as “flash lamp FL” when it is not necessary to separately specify flash lamp FL1 and flash lamp FL2) are divided into two groups of 15 lamps. One of the lamp groups (first lamp group) is connected to the short pulse circuit SP, and the other lamp group (second lamp group) is connected to the long pulse circuit LP, and the flash constituting the first lamp group. The lamps FL1 and the flash lamps FL2 constituting the second lamp group are alternately arranged. In FIG. 7, for convenience of illustration, 15 flash lamps FL1 are connected to one short pulse circuit SP, and 15 flash lamps FL2 are connected to one long pulse circuit LP. One flash lamp FL is provided with one drive circuit, and each of the short pulse circuit SP and the long pulse circuit LP in FIG. 7 is a comprehensive description of 15 drive circuits.

また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ５２の表面が完全な鏡面であると、複数のフラッシュランプＦＬからの反射光の強度に規則パターンが生じて半導体ウェハーＷの表面温度分布の均一性が低下するためである。 In addition, the reflector 52 is provided above the plurality of flash lamps FL so as to cover all of them. The basic function of the reflector 52 is to reflect flash light emitted from the plurality of flash lamps FL toward the holding unit 7. The reflector 52 is formed of an aluminum alloy plate, and the surface (the surface facing the flash lamp FL) is roughened by blasting to exhibit a satin pattern. The roughening process is performed when the surface of the reflector 52 is a perfect mirror surface, and a regular pattern is generated in the intensity of the reflected light from the plurality of flash lamps FL, so that the surface temperature distribution of the semiconductor wafer W is obtained. This is because the uniformity of the is reduced.

制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。図８は、制御部３の構成を示すブロック図である。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ３１、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ３２、各種情報を記憶する読み書き自在のメモリであるＲＡＭ３３および制御用ソフトウェアやデータなどを記憶しておく磁気ディスク３４をバスライン３９に接続して構成されている。 The control unit 3 controls the various operation mechanisms provided in the heat treatment apparatus 1. FIG. 8 is a block diagram illustrating a configuration of the control unit 3. The configuration of the control unit 3 as hardware is the same as that of a general computer. That is, the control unit 3 stores a CPU 31 that performs various arithmetic processes, a ROM 32 that is a read-only memory that stores basic programs, a RAM 33 that is a readable / writable memory that stores various information, control software, data, and the like. The magnetic disk 34 to be placed is connected to a bus line 39.

また、バスライン３９には、チャンバー６内にて保持部７を昇降させる保持部昇降機構４のモータ４０やトリガー制御回路３８が電気的に接続されている。トリガー制御回路３８は、複数のフラッシュランプＦＬのそれぞれのトリガースイッチＳＷと接続されており、各トリガースイッチＳＷのＯＮ／ＯＦＦを制御する。制御部３のＣＰＵ３１は、磁気ディスク３４に格納された制御用ソフトウェアを実行することにより、モータ４０を制御して保持部７の高さ位置を調整するとともに、複数のフラッシュランプＦＬのそれぞれが所定のタイミングにて発光するように、つまり所定のタイミングにてトリガースイッチＳＷがＯＮ状態となるようにトリガー制御回路３８を制御する。 The bus line 39 is electrically connected to a motor 40 and a trigger control circuit 38 of the holding unit lifting mechanism 4 that lifts and lowers the holding unit 7 in the chamber 6. The trigger control circuit 38 is connected to each trigger switch SW of the plurality of flash lamps FL, and controls ON / OFF of each trigger switch SW. The CPU 31 of the control unit 3 executes control software stored in the magnetic disk 34 to control the motor 40 and adjust the height position of the holding unit 7, and each of the plurality of flash lamps FL is predetermined. The trigger control circuit 38 is controlled so that the light is emitted at the timing, that is, the trigger switch SW is turned on at a predetermined timing.

さらに、バスライン３９には、表示部２１および入力部２２が電気的に接続されている。表示部２１は、例えば液晶ディスプレイ等を用いて構成されており、処理結果やレシピ内容等の種々の情報を表示する。入力部２２は、例えばキーボードやマウス等を用いて構成されており、コマンドやパラメータ等の入力を受け付ける。装置のオペレータは、表示部２１に表示された内容を確認しつつ入力部２２からコマンドやパラメータ等の入力を行うことができる。なお、表示部２１と入力部２２とを一体化してタッチパネルとして構成するようにしても良い。 Further, the display unit 21 and the input unit 22 are electrically connected to the bus line 39. The display unit 21 is configured using, for example, a liquid crystal display or the like, and displays various information such as processing results and recipe contents. The input unit 22 is configured using, for example, a keyboard, a mouse, and the like, and receives input of commands, parameters, and the like. The operator of the apparatus can input commands and parameters from the input unit 22 while confirming the contents displayed on the display unit 21. Note that the display unit 21 and the input unit 22 may be integrated to form a touch panel.

上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にフラッシュランプＦＬおよびホットプレート７１から発生する熱エネルギーによるチャンバー６およびランプハウス５の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６のチャンバー側部６３およびチャンバー底部６２には水冷管（図示省略）が設けられている。また、ランプハウス５は、内部に気体流を形成して排熱するための気体供給管５５および排気管５６が設けられて空冷構造とされている（図１参照）。また、チャンバー窓６１とランプ光放射窓５３との間隙にも空気が供給され、ランプハウス５およびチャンバー窓６１を冷却する。 In addition to the above configuration, the heat treatment apparatus 1 is used for various cooling purposes in order to prevent excessive temperature rise of the chamber 6 and the lamp house 5 due to the heat energy generated from the flash lamp FL and the hot plate 71 during the heat treatment of the semiconductor wafer W. It has the structure of For example, water-cooled tubes (not shown) are provided on the chamber side 63 and the chamber bottom 62 of the chamber 6. The lamp house 5 has an air cooling structure provided with a gas supply pipe 55 and an exhaust pipe 56 for exhausting heat by forming a gas flow therein (see FIG. 1). Air is also supplied to the gap between the chamber window 61 and the lamp light emission window 53 to cool the lamp house 5 and the chamber window 61.

次に、熱処理装置１における半導体ウェハーＷの処理手順について簡単に説明する。ここで処理対象となる半導体ウェハーＷはイオン注入法により不純物（イオン）が添加された半導体基板であり、添加された不純物の活性化が熱処理装置１によるフラッシュ加熱処理により実行される。 Next, a processing procedure of the semiconductor wafer W in the heat treatment apparatus 1 will be briefly described. Here, the semiconductor wafer W to be processed is a semiconductor substrate to which an impurity (ion) is added by an ion implantation method, and the activation of the added impurity is performed by a flash heating process by the heat treatment apparatus 1.

まず、保持部７が図５に示す処理位置から図１に示す受渡位置に下降する。「処理位置」とは、フラッシュランプＦＬから半導体ウェハーＷに閃光照射が行われるときの保持部７の位置であり、図５に示す保持部７のチャンバー６内における位置である。また、「受渡位置」とは、チャンバー６に半導体ウェハーＷの搬出入が行われるときの保持部７の位置であり、図１に示す保持部７のチャンバー６内における位置である。熱処理装置１における保持部７の基準位置は処理位置であり、処理前にあっては保持部７は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。図１に示すように、保持部７が受渡位置にまで下降するとチャンバー底部６２に近接し、支持ピン７０の先端が保持部７を貫通して保持部７の上方に突出する。 First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. The “processing position” is a position of the holding unit 7 when the semiconductor wafer W is irradiated with flash light from the flash lamp FL, and is a position in the chamber 6 of the holding unit 7 shown in FIG. Further, the “delivery position” is the position of the holding unit 7 when the semiconductor wafer W is carried in and out of the chamber 6, and is the position of the holding unit 7 shown in FIG. The reference position of the holding unit 7 in the heat treatment apparatus 1 is the processing position. Before the processing, the holding unit 7 is located at the processing position, and this is lowered to the delivery position at the start of processing. As shown in FIG. 1, when the holding portion 7 is lowered to the delivery position, the holding portion 7 comes close to the chamber bottom portion 62, and the tip of the support pin 70 penetrates the holding portion 7 and protrudes above the holding portion 7.

次に、保持部７が受渡位置に下降したときに、弁８２および弁８７が開かれてチャンバー６の熱処理空間６５内に常温の窒素ガスが導入される。続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介してイオン注入後の半導体ウェハーＷがチャンバー６内に搬入され、複数の支持ピン７０上に載置される。 Next, when the holding unit 7 is lowered to the delivery position, the valve 82 and the valve 87 are opened, and normal temperature nitrogen gas is introduced into the heat treatment space 65 of the chamber 6. Subsequently, the gate valve 185 is opened to open the transfer opening 66, and the semiconductor wafer W after ion implantation is transferred into the chamber 6 through the transfer opening 66 by a transfer robot outside the apparatus, and a plurality of support pins 70. Placed on top.

半導体ウェハーＷの搬入時におけるチャンバー６への窒素ガスのパージ量は約４０リットル／分とされ、供給された窒素ガスはチャンバー６内においてガス導入バッファ８３から図２中に示す矢印ＡＲ４の方向へと流れ、図１に示す排出路８６および弁８７を介してユーティリティ排気により排気される。また、チャンバー６に供給された窒素ガスの一部は、べローズ４７の内側に設けられる排出口（図示省略）からも排出される。なお、以下で説明する各ステップにおいて、チャンバー６には常に窒素ガスが供給および排気され続けており、窒素ガスの供給量は半導体ウェハーＷの処理工程に合わせて様々に変更される。 The purge amount of nitrogen gas into the chamber 6 when the semiconductor wafer W is loaded is about 40 liters / minute, and the supplied nitrogen gas is moved from the gas introduction buffer 83 in the direction of the arrow AR4 shown in FIG. Then, the exhaust gas is exhausted by utility exhaust via the discharge path 86 and the valve 87 shown in FIG. A part of the nitrogen gas supplied to the chamber 6 is also discharged from an outlet (not shown) provided inside the bellows 47. In each step described below, nitrogen gas is continuously supplied to and exhausted from the chamber 6, and the supply amount of the nitrogen gas is variously changed according to the processing process of the semiconductor wafer W.

半導体ウェハーＷがチャンバー６内に搬入されると、ゲートバルブ１８５により搬送開口部６６が閉鎖される。そして、保持部昇降機構４により保持部７が受渡位置からチャンバー窓６１に近接した処理位置にまで上昇する。保持部７が受渡位置から上昇する過程において、半導体ウェハーＷは支持ピン７０から保持部７のサセプタ７２へと渡され、サセプタ７２の上面に載置・保持される。保持部７が処理位置にまで上昇するとサセプタ７２に載置された半導体ウェハーＷも処理位置に保持されることとなる。 When the semiconductor wafer W is loaded into the chamber 6, the transfer opening 66 is closed by the gate valve 185. The holding unit lifting mechanism 4 raises the holding unit 7 from the delivery position to a processing position close to the chamber window 61. In the process in which the holding unit 7 is lifted from the delivery position, the semiconductor wafer W is transferred from the support pins 70 to the susceptor 72 of the holding unit 7 and is placed and held on the upper surface of the susceptor 72. When the holding unit 7 moves up to the processing position, the semiconductor wafer W placed on the susceptor 72 is also held at the processing position.

ホットプレート７１の６つのゾーン７１１〜７１６のそれぞれは、各ゾーンの内部（上部プレート７３と下部プレート７４との間）に個別に内蔵されたヒータ（抵抗加熱線７６）により所定の温度まで加熱されている。保持部７が処理位置まで上昇して半導体ウェハーＷが保持部７と接触することにより、その半導体ウェハーＷはホットプレート７１に内蔵されたヒータによって予備加熱されて温度が次第に上昇する。 Each of the six zones 711 to 716 of the hot plate 71 is heated to a predetermined temperature by a heater (resistive heating wire 76) individually incorporated in each zone (between the upper plate 73 and the lower plate 74). ing. When the holding unit 7 rises to the processing position and the semiconductor wafer W comes into contact with the holding unit 7, the semiconductor wafer W is preheated by the heater built in the hot plate 71 and the temperature gradually rises.

この処理位置にて約６０秒間の予備加熱が行われ、半導体ウェハーＷの温度が予め設定された予備加熱温度Ｔ１まで上昇する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし８００℃程度、好ましくは３５０℃ないし５５０℃程度とされる。また、保持部７とチャンバー窓６１との間の距離は、保持部昇降機構４のモータ４０の回転量を制御することにより任意に調整することが可能とされている。 Preheating for about 60 seconds is performed at this processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 800 ° C., preferably about 350 ° C. to 550 ° C., in which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. Further, the distance between the holding unit 7 and the chamber window 61 can be arbitrarily adjusted by controlling the rotation amount of the motor 40 of the holding unit lifting mechanism 4.

約６０秒間の予備加熱時間が経過した後、保持部７が処理位置に位置したまま制御部３の制御によりランプハウス５のフラッシュランプＦＬから半導体ウェハーＷへ向けてフラッシュ光が照射される。具体的には、制御部３がトリガー制御回路３８を制御して全てのフラッシュランプＦＬに接続されたショートパルス回路ＳＰおよびロングパルス回路ＬＰのトリガースイッチＳＷを一斉に同時にＯＮ状態とする。このとき、フラッシュランプＦＬから放射されるフラッシュ光の一部は直接にチャンバー６内の保持部７へと向かい、他の一部は一旦リフレクタ５２により反射されてからチャンバー６内へと向かい、これらのフラッシュ光の照射により半導体ウェハーＷのフラッシュ加熱が行われる。フラッシュ加熱は、フラッシュランプＦＬからの閃光照射により行われるため、半導体ウェハーＷの表面温度を短時間で上昇することができる。 After the preheating time of about 60 seconds elapses, flash light is irradiated from the flash lamp FL of the lamp house 5 toward the semiconductor wafer W under the control of the control unit 3 while the holding unit 7 is positioned at the processing position. Specifically, the control unit 3 controls the trigger control circuit 38 to simultaneously turn on the trigger switches SW of the short pulse circuit SP and the long pulse circuit LP connected to all the flash lamps FL. At this time, a part of the flash light emitted from the flash lamp FL goes directly to the holding part 7 in the chamber 6, and the other part is once reflected by the reflector 52 and then goes into the chamber 6. Flash heating of the semiconductor wafer W is performed by irradiation of the flash light. Since the flash heating is performed by flash irradiation from the flash lamp FL, the surface temperature of the semiconductor wafer W can be increased in a short time.

ここで、第１実施形態においては、相対的に発光時間の短いフラッシュランプＦＬ１と発光時間の長いフラッシュランプＦＬ２とが交互に一列に配列されている（図７）。すなわち、パルス幅（フラッシュ光のパルスの周期）の異なるフラッシュランプＦＬ１とフラッシュランプＦＬ２とが相互に隣接するように配置されている。このため、処理位置の保持部７に保持された半導体ウェハーＷの表面の全領域において、フラッシュランプＦＬ１から照射されたフラッシュ光とフラッシュランプＦＬ２から照射されたフラッシュ光とが相互に均一に重なり合う。その結果、半導体ウェハーＷ表面における発光開始（トリガースイッチＳＷがＯＮ状態となった時点）からの光強度は図９に示すように推移する。同図において、点線はパルス幅の短いフラッシュランプＦＬ１から照射されたフラッシュ光の強度を示し、一点鎖線はパルス幅の長いフラッシュランプＦＬ２から照射されたフラッシュ光の強度を示し、それらの双方を重ね合わせた光強度を実線にて示している。 Here, in the first embodiment, the flash lamps FL1 having a relatively short light emission time and the flash lamps FL2 having a long light emission time are alternately arranged in a line (FIG. 7). That is, the flash lamp FL1 and the flash lamp FL2 having different pulse widths (flash light pulse periods) are arranged adjacent to each other. For this reason, the flash light emitted from the flash lamp FL1 and the flash light emitted from the flash lamp FL2 are uniformly overlapped with each other in the entire region of the surface of the semiconductor wafer W held by the holding portion 7 at the processing position. As a result, the light intensity from the start of light emission on the surface of the semiconductor wafer W (when the trigger switch SW is turned on) changes as shown in FIG. In the figure, the dotted line indicates the intensity of the flash light emitted from the flash lamp FL1 with a short pulse width, and the alternate long and short dash line indicates the intensity of the flash light emitted from the flash lamp FL2 with a long pulse width. The combined light intensity is indicated by a solid line.

パルス幅の短いフラッシュランプＦＬ１から照射されたフラッシュ光は、強いピーク強度を示すものの、短時間で強度が減衰する。逆に、パルス幅の長いフラッシュランプＦＬ２から照射されたフラッシュ光は、ピーク強度はフラッシュランプＦＬ１より低いものの、比較的長時間に渡って光強度を維持する。そして、これらフラッシュランプＦＬ１，ＦＬ２から照射されたフラッシュ光が重ね合わされた結果、図９に示すように、発光開始直後においてはフラッシュランプＦＬ１からの閃光照射が支配的となって強いピーク強度が得られ、その後フラッシュランプＦＬ１からのフラッシュ光強度が減衰した後はフラッシュランプＦＬ２からの閃光照射が支配的となって比較的長時間に渡ってある程度の光強度が維持される。 Although the flash light emitted from the flash lamp FL1 having a short pulse width shows a strong peak intensity, the intensity is attenuated in a short time. On the contrary, the flash light irradiated from the flash lamp FL2 having a long pulse width maintains the light intensity for a relatively long time although the peak intensity is lower than that of the flash lamp FL1. As a result of superimposing the flash light emitted from the flash lamps FL1 and FL2, as shown in FIG. 9, the flash light irradiation from the flash lamp FL1 is dominant immediately after the start of light emission, thereby obtaining a strong peak intensity. Thereafter, after the flash light intensity from the flash lamp FL1 is attenuated, the flash light irradiation from the flash lamp FL2 becomes dominant, and a certain light intensity is maintained for a relatively long time.

図１０は、発光開始からの半導体ウェハーＷの表面温度の推移を示す図である。発光開始直後においては、主としてパルス幅の短いフラッシュランプＦＬ１から照射された強いピーク強度を有するフラッシュ光によって半導体ウェハーＷの表面が急速にイオンの活性化温度以上の処理温度Ｔ２（１０００℃ないし１１００℃程度）にまで昇温される。その後は、主としてパルス幅の長いフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光による保温効果によって比較的長時間に渡って活性化温度以上の温度を維持した後に次第に降温する。その結果、半導体ウェハーＷの表面から比較的深い領域をも活性化温度以上にまで昇温することができ、深い接合の活性化を行うことが可能となる。一方、半導体ウェハーＷの表面（浅い領域）の温度が必要以上に上昇することもなく、半導体ウェハーＷの反りや割れを防止することができる。 FIG. 10 is a diagram showing the transition of the surface temperature of the semiconductor wafer W from the start of light emission. Immediately after the start of light emission, the surface of the semiconductor wafer W is rapidly processed at a processing temperature T2 (1000 ° C. to 1100 ° C.) higher than the ion activation temperature by flash light having a strong peak intensity mainly emitted from the flash lamp FL1 having a short pulse width. Temperature). After that, the temperature is gradually lowered after maintaining a temperature higher than the activation temperature for a relatively long time by the heat retaining effect by the flash light having a gentle peak mainly emitted from the flash lamp FL2 having a long pulse width. As a result, even a relatively deep region from the surface of the semiconductor wafer W can be raised to an activation temperature or higher, and deep junction activation can be performed. On the other hand, the temperature of the surface (shallow region) of the semiconductor wafer W does not rise more than necessary, and warping and cracking of the semiconductor wafer W can be prevented.

このようにして、半導体ウェハーＷの浅い接合のみならず、比較的深い接合も活性化されることとなる。なお、フラッシュランプＦＬ２の発光時間は約３．０ミリセカンドと比較的長いものの、添加した不純物の熱拡散に必要な時間と比較すれば極めて短いため、半導体ウェハーＷの表面（浅い領域）であっても不純物の拡散が生じることはない。 In this way, not only the shallow junction of the semiconductor wafer W but also a relatively deep junction is activated. Note that although the flash lamp FL2 has a relatively long light emission time of about 3.0 milliseconds, it is extremely short compared to the time required for the thermal diffusion of the added impurity, and therefore the surface of the semiconductor wafer W (shallow region). However, no impurity diffusion occurs.

また、フラッシュ加熱の前に保持部７により半導体ウェハーＷを予備加熱しておくことにより、フラッシュランプＦＬからの閃光照射によって半導体ウェハーＷの表面温度を処理温度Ｔ２まで速やかに上昇させることができる。 In addition, by preheating the semiconductor wafer W by the holding unit 7 before the flash heating, the surface temperature of the semiconductor wafer W can be quickly raised to the processing temperature T2 by flash irradiation from the flash lamp FL.

フラッシュ加熱が終了し、処理位置における約１０秒間の待機の後、保持部７が保持部昇降機構４により再び図１に示す受渡位置まで下降し、半導体ウェハーＷが保持部７から支持ピン７０へと渡される。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、支持ピン７０上に載置された半導体ウェハーＷは装置外部の搬送ロボットにより搬出され、熱処理装置１における半導体ウェハーＷのフラッシュ加熱処理が完了する。 After the flash heating is finished and the standby for about 10 seconds at the processing position, the holding unit 7 is lowered again to the delivery position shown in FIG. 1 by the holding unit lifting mechanism 4, and the semiconductor wafer W is transferred from the holding unit 7 to the support pins 70. Is passed. Subsequently, the transfer opening 66 closed by the gate valve 185 is opened, and the semiconductor wafer W placed on the support pins 70 is unloaded by a transfer robot outside the apparatus, and the semiconductor wafer W is flushed in the heat treatment apparatus 1. The heat treatment is completed.

既述のように、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスがチャンバー６に継続的に供給されており、その供給量は、保持部７が処理位置に位置するときには約３０リットル／分とされ、保持部７が処理位置以外の位置に位置するときには約４０リットル／分とされる。 As described above, nitrogen gas is continuously supplied to the chamber 6 during the heat treatment of the semiconductor wafer W in the heat treatment apparatus 1, and the supply amount is about 30 liters / minute when the holding unit 7 is located at the processing position. When the holding unit 7 is located at a position other than the processing position, the rate is about 40 liters / minute.

以上、説明したように、第１実施形態においては、パルス幅の短いフラッシュランプＦＬ１とパルス幅の長いフラッシュランプＦＬ２とを交互に一列に配列している（図７）。従来のように、３０本のフラッシュランプＦＬのパルス幅を一定とした場合には、半導体ウェハーＷの表面から深い領域までをも活性化温度以上に昇温しようとすると、浅い領域の温度が必要以上に高くなり過ぎて熱応力に起因したウェハー反りや割れが生じることは既述した通りである。逆に、半導体ウェハーＷの表面の浅い領域を適温に昇温したときには、深い領域は活性化温度に到達せず、深い接合の活性化を行うことはできなかった。 As described above, in the first embodiment, the flash lamps FL1 having a short pulse width and the flash lamps FL2 having a long pulse width are alternately arranged in a line (FIG. 7). If the pulse width of 30 flash lamps FL is constant as in the prior art, the temperature of the shallow region is required to increase the temperature from the surface of the semiconductor wafer W to the deeper region than the activation temperature. As described above, the wafer is warped or cracked due to the thermal stress when the temperature is too high. On the contrary, when the shallow region on the surface of the semiconductor wafer W is heated to an appropriate temperature, the deep region does not reach the activation temperature, and the deep junction cannot be activated.

本実施形態のようにパルス幅の短いフラッシュランプＦＬ１とパルス幅の長いフラッシュランプＦＬ２とを交互に一列に配列すれば、半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射された強いピーク強度のフラッシュ光とフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光とが均一に重なり合い、半導体ウェハーＷの表面の浅い領域を必要以上に加熱することなく深い領域をも活性化温度以上に昇温することができ、半導体ウェハーＷに反りや割れを生じさせることなく深い接合の活性化を行うことができる。 If the flash lamps FL1 having a short pulse width and the flash lamps FL2 having a long pulse width are alternately arranged in a line as in the present embodiment, the strong peak intensity irradiated from the flash lamp FL1 on the entire surface of the semiconductor wafer W is increased. The flash light and the flash light having a gentle peak emitted from the flash lamp FL2 are uniformly overlapped, and the deep region is heated above the activation temperature without heating the shallow region of the semiconductor wafer W more than necessary. It is possible to activate the deep junction without causing the semiconductor wafer W to warp or crack.

＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の熱処理装置の全体構成は概ね図１，５に示した第１実施形態の装置構成と同じであり、また第２実施形態の熱処理装置における半導体ウェハーＷの処理手順についても第１実施形態と同一である。第２実施形態の熱処理装置が第１実施形態と相違するのは、フラッシュランプＦＬの配置態様である。 <2. Second Embodiment>
Next, a second embodiment of the present invention will be described. The overall configuration of the heat treatment apparatus of the second embodiment is substantially the same as the apparatus configuration of the first embodiment shown in FIGS. It is the same as the embodiment. The heat treatment apparatus according to the second embodiment is different from the first embodiment in the arrangement of the flash lamp FL.

図１１は、第２実施形態における複数のフラッシュランプＦＬの配置構成を示す図である。第２実施形態においては、フラッシュランプＦＬ１とフラッシュランプＦＬ２とが井桁状に交差して配列されている。すなわち、複数のフラッシュランプＦＬを同数の２つのランプ群に区分し、そのうちの一方のランプ群（第１ランプ群）をショートパルス回路ＳＰに接続するとともに、他方のランプ群（第２ランプ群）をロングパルス回路ＬＰに接続する。第１ランプ群を構成するフラッシュランプＦＬ１は水平方向に沿って互いに平行となるように平面上に配列されている。また、第２ランプ群を構成するフラッシュランプＦＬ２も水平方向に沿って互いに平行となるように平面上に配列されいる。そして、第１ランプ群の配列面と第２ランプ群の配列面とを、フラッシュランプＦＬ１とフラッシュランプＦＬ２とが井桁状に交差するように重ねて配置するのである。なお、ショートパルス回路ＳＰおよびロングパルス回路ＬＰは第１実施形態と同様のものであり、フラッシュランプＦＬの配置以外の残余の構成についても第１実施形態と同じである。また、フラッシュランプＦＬ１とフラッシュランプＦＬ２との配列の上下関係はいずれが上であっても良い。 FIG. 11 is a diagram illustrating an arrangement configuration of a plurality of flash lamps FL in the second embodiment. In the second embodiment, the flash lamp FL1 and the flash lamp FL2 are arranged so as to cross like a cross. That is, the plurality of flash lamps FL are divided into the same number of two lamp groups, and one of the lamp groups (first lamp group) is connected to the short pulse circuit SP and the other lamp group (second lamp group). Is connected to the long pulse circuit LP. The flash lamps FL1 constituting the first lamp group are arranged on a plane so as to be parallel to each other along the horizontal direction. The flash lamps FL2 constituting the second lamp group are also arranged on a plane so as to be parallel to each other along the horizontal direction. Then, the arrangement surface of the first lamp group and the arrangement surface of the second lamp group are arranged so that the flash lamps FL1 and the flash lamps FL2 intersect in a cross pattern. The short pulse circuit SP and the long pulse circuit LP are the same as those in the first embodiment, and the remaining configuration other than the arrangement of the flash lamp FL is the same as that in the first embodiment. Further, the vertical relationship of the arrangement of the flash lamp FL1 and the flash lamp FL2 may be either top.

第２実施形態の如き交差配列としても、処理位置の保持部７に保持された半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射されたフラッシュ光とフラッシュランプＦＬ２から照射されたフラッシュ光とが相互に均一に重なり合う。その結果、半導体ウェハーＷ表面における発光開始からの光強度は図９に示すように推移し、半導体ウェハーＷの表面温度は図１０に示すように推移する。すなわち、第２実施形態のように、パルス幅の短いフラッシュランプＦＬ１とパルス幅の長いフラッシュランプＦＬ２とを井桁状に交差して配列すれば、半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射された強いピーク強度のフラッシュ光とフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光とが均一に重なり合い、半導体ウェハーＷの表面の浅い領域を必要以上に加熱することなく深い領域をも活性化温度以上に昇温することができ、半導体ウェハーＷに反りや割れを生じさせることなく深い接合の活性化を行うことができる。 Even in the crossed arrangement as in the second embodiment, the flash light emitted from the flash lamp FL1 and the flash light emitted from the flash lamp FL2 are formed on the entire surface of the semiconductor wafer W held in the holding unit 7 at the processing position. They overlap each other uniformly. As a result, the light intensity from the start of light emission on the surface of the semiconductor wafer W changes as shown in FIG. 9, and the surface temperature of the semiconductor wafer W changes as shown in FIG. That is, as in the second embodiment, if the flash lamp FL1 having a short pulse width and the flash lamp FL2 having a long pulse width are arranged so as to cross in a cross pattern, the entire surface of the semiconductor wafer W is irradiated from the flash lamp FL1. The flash light having a strong peak intensity and the flash light having a gentle peak emitted from the flash lamp FL2 are uniformly overlapped to activate a deep region without heating the shallow region of the surface of the semiconductor wafer W more than necessary. The temperature can be raised to a temperature equal to or higher than the activation temperature, and deep bonding can be activated without causing the semiconductor wafer W to warp or crack.

＜３．第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態の熱処理装置の全体構成も概ね図１，５に示した第１実施形態の装置構成と同じであり、また第３実施形態の熱処理装置における半導体ウェハーＷの処理手順についても第１実施形態と同一である。第３実施形態の熱処理装置が第１実施形態と相違するのは、フラッシュランプＦＬの形状および配置態様である。 <3. Third Embodiment>
Next, a third embodiment of the present invention will be described. The overall configuration of the heat treatment apparatus of the third embodiment is also substantially the same as the apparatus configuration of the first embodiment shown in FIGS. It is the same as the embodiment. The heat treatment apparatus of the third embodiment is different from the first embodiment in the shape and arrangement of the flash lamp FL.

図１２は、第３実施形態における複数のフラッシュランプＦＬの配置構成を示す図である。第１および第２実施形態ではフラッシュランプＦＬを円筒状のガラス管９２を備えた棒状ランプとしていたが、第３実施形態においてはフラッシュランプＦＬを点光源ランプ（例えば球状ランプ）としている。点光源ランプである複数のフラッシュランプＦＬを同数の２つのランプ群に区分し、そのうちの一方のランプ群（第１ランプ群）をショートパルス回路ＳＰに接続するとともに、他方のランプ群（第２ランプ群）をロングパルス回路ＬＰに接続する点は第１および第２実施形態と同じである。そして、第３実施形態においては、フラッシュランプＦＬ１とフラッシュランプＦＬ２とを縦方向および横方向の双方について交互に配列している。すなわち、フラッシュランプＦＬ１とフラッシュランプＦＬ２とを市松模様に配列しているのである。なお、ショートパルス回路ＳＰおよびロングパルス回路ＬＰは第１実施形態と同様のものであり、フラッシュランプＦＬの形状および配置以外の残余の構成についても第１実施形態と同じである。 FIG. 12 is a diagram showing an arrangement configuration of a plurality of flash lamps FL in the third embodiment. In the first and second embodiments, the flash lamp FL is a rod lamp provided with a cylindrical glass tube 92, but in the third embodiment, the flash lamp FL is a point light source lamp (for example, a spherical lamp). A plurality of flash lamps FL, which are point light source lamps, are divided into the same number of two lamp groups, and one of the lamp groups (first lamp group) is connected to the short pulse circuit SP and the other lamp group (second lamp group). The point that the lamp group) is connected to the long pulse circuit LP is the same as in the first and second embodiments. In the third embodiment, the flash lamps FL1 and the flash lamps FL2 are alternately arranged in both the vertical direction and the horizontal direction. That is, the flash lamp FL1 and the flash lamp FL2 are arranged in a checkered pattern. The short pulse circuit SP and the long pulse circuit LP are the same as those of the first embodiment, and the remaining configuration other than the shape and arrangement of the flash lamp FL is the same as that of the first embodiment.

第３実施形態の如きランプ配列としても、処理位置の保持部７に保持された半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射されたフラッシュ光とフラッシュランプＦＬ２から照射されたフラッシュ光とが相互に均一に重なり合う。その結果、半導体ウェハーＷ表面における発光開始からの光強度は図９に示すように推移し、半導体ウェハーＷの表面温度は図１０に示すように推移する。すなわち、第３実施形態のように、パルス幅の短いフラッシュランプＦＬ１とパルス幅の長いフラッシュランプＦＬ２とを市松模様状に配列すれば、半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射された強いピーク強度のフラッシュ光とフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光とが均一に重なり合い、半導体ウェハーＷの表面の浅い領域を必要以上に加熱することなく深い領域をも活性化温度以上に昇温することができ、半導体ウェハーＷに反りや割れを生じさせることなく深い接合の活性化を行うことができる。 Even in the lamp arrangement as in the third embodiment, the flash light emitted from the flash lamp FL1 and the flash light emitted from the flash lamp FL2 are applied to the entire surface of the semiconductor wafer W held in the holding unit 7 at the processing position. They overlap each other uniformly. As a result, the light intensity from the start of light emission on the surface of the semiconductor wafer W changes as shown in FIG. 9, and the surface temperature of the semiconductor wafer W changes as shown in FIG. That is, as in the third embodiment, if the flash lamp FL1 having a short pulse width and the flash lamp FL2 having a long pulse width are arranged in a checkered pattern, the entire surface of the semiconductor wafer W is irradiated from the flash lamp FL1. The flash light having a strong peak intensity and the flash light having a gentle peak emitted from the flash lamp FL2 are uniformly overlapped, and an activation temperature can be obtained even in a deep region without heating the shallow region of the surface of the semiconductor wafer W more than necessary. The temperature can be increased as described above, and deep bonding can be activated without causing the semiconductor wafer W to warp or crack.

＜４．変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記各実施形態においては、フラッシュランプＦＬ１の発光開始タイミングとフラッシュランプＦＬ２の発光開始タイミングとを同時としていたが、これをずらすようにしても良い。図１３は、パルス幅の短いフラッシュランプＦＬ１の発光開始タイミングをパルス幅の長いフラッシュランプＦＬ２よりも早くしたときの半導体ウェハーＷ表面における光強度の推移を示す図である。具体的には、制御部３がトリガー制御回路３８を制御してフラッシュランプＦＬ１に接続されたショートパルス回路ＳＰのトリガースイッチＳＷをＯＮ状態とした後にフラッシュランプＦＬ２に接続されたロングパルス回路ＬＰのトリガースイッチＳＷをＯＮ状態とする。 <4. Modification>
While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, in each of the above embodiments, the light emission start timing of the flash lamp FL1 and the light emission start timing of the flash lamp FL2 are set at the same time, but these may be shifted. FIG. 13 is a diagram showing the transition of the light intensity on the surface of the semiconductor wafer W when the light emission start timing of the flash lamp FL1 with a short pulse width is made earlier than the flash lamp FL2 with a long pulse width. Specifically, the control unit 3 controls the trigger control circuit 38 to turn on the trigger switch SW of the short pulse circuit SP connected to the flash lamp FL1, and then the long pulse circuit LP connected to the flash lamp FL2. Turn on the trigger switch SW.

一方、図１４は、パルス幅の短いフラッシュランプＦＬ１の発光開始タイミングをパルス幅の長いフラッシュランプＦＬ２よりも遅くしたときの半導体ウェハーＷ表面における光強度の推移を示す図である。具体的には、制御部３がトリガー制御回路３８を制御してフラッシュランプＦＬ２に接続されたロングパルス回路ＬＰのトリガースイッチＳＷをＯＮ状態とした後にフラッシュランプＦＬ１に接続されたショートパルス回路ＳＰのトリガースイッチＳＷをＯＮ状態とする。なお、図１３および図１４においては、図９と同様に、点線はパルス幅の短いフラッシュランプＦＬ１から照射されたフラッシュ光の強度を示し、一点鎖線はパルス幅の長いフラッシュランプＦＬ２から照射されたフラッシュ光の強度を示し、それらの双方を重ね合わせた光強度を実線にて示している。また、フラッシュランプＦＬの配列は上記第１実施形態から第３実施形態のいずれであっても良い。 On the other hand, FIG. 14 is a diagram showing the transition of the light intensity on the surface of the semiconductor wafer W when the light emission start timing of the flash lamp FL1 having a short pulse width is made slower than that of the flash lamp FL2 having a long pulse width. Specifically, the control unit 3 controls the trigger control circuit 38 to turn on the trigger switch SW of the long pulse circuit LP connected to the flash lamp FL2, and then the short pulse circuit SP connected to the flash lamp FL1. Turn on the trigger switch SW. In FIG. 13 and FIG. 14, as in FIG. 9, the dotted line indicates the intensity of the flash light emitted from the flash lamp FL1 with a short pulse width, and the alternate long and short dash line is applied from the flash lamp FL2 with a long pulse width. The intensity of the flash light is shown, and the light intensity obtained by superimposing both is indicated by a solid line. Further, the arrangement of the flash lamps FL may be any of the first to third embodiments.

図１３または図１４のように、フラッシュランプＦＬ１の発光開始タイミングとフラッシュランプＦＬ２の発光開始タイミングとをずらしても、フラッシュランプＦＬ１から照射された強いピーク強度のフラッシュ光とフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光とが重なり合い、半導体ウェハーＷの表面の浅い領域を必要以上に加熱することなく深い領域をも活性化温度以上に昇温することができ、半導体ウェハーＷに反りや割れを生じさせることなく深い接合の活性化を行うことができる。さらに、発光開始タイミングをずらす時間に応じて活性化温度以上に昇温する領域の深さや半導体ウェハーＷの表面温度を適宜調整することが可能となり、熱処理パターンのバリエーションを豊富なものとすることができる。 As shown in FIG. 13 or FIG. 14, even if the emission start timing of the flash lamp FL1 and the emission start timing of the flash lamp FL2 are shifted, the flash light with a strong peak intensity emitted from the flash lamp FL1 and the flash lamp FL2 are emitted. The flash light having a gentle peak overlaps, and a deep region can be heated to an activation temperature or higher without heating a shallow region on the surface of the semiconductor wafer W more than necessary. It is possible to activate deep bonding without causing cracks. Furthermore, the depth of the region where the temperature is raised to the activation temperature or higher and the surface temperature of the semiconductor wafer W can be appropriately adjusted according to the time for shifting the light emission start timing, and the variation of the heat treatment pattern can be made abundant. it can.

また、フラッシュランプＦＬの配列態様は図７，１１，１２のパターンに限定されるものではなく、種々のパターンを採用することが可能である。但し、パルス幅の短いフラッシュランプＦＬ１またはパルス幅の長いフラッシュランプＦＬ２が偏在する配置（例えば、図７において紙面右側半分にフラッシュランプＦＬ１のみを配置し、左側半分にフラッシュランプＦＬ２のみを配置）とすると、半導体ウェハーＷの表面に強いピーク強度のフラッシュ光のみが照射される領域となだらかなピークを有するフラッシュ光のみが照射される領域とが生じ、活性化処理が不均一となる。このため、半導体ウェハーＷの表面全面において、フラッシュランプＦＬ１から照射された強いピーク強度のフラッシュ光とフラッシュランプＦＬ２から照射されたなだらかなピークを有するフラッシュ光とが均一に重なり合う図７，１１，１２の如きランプ配置とする方が好ましい。 Further, the arrangement of the flash lamps FL is not limited to the patterns shown in FIGS. 7, 11 and 12, and various patterns can be adopted. However, an arrangement in which a flash lamp FL1 having a short pulse width or a flash lamp FL2 having a long pulse width is unevenly distributed (for example, in FIG. 7, only the flash lamp FL1 is arranged on the right half of the drawing and only the flash lamp FL2 is arranged on the left half). Then, a region where only the flash light having a strong peak intensity is irradiated on the surface of the semiconductor wafer W and a region where only the flash light having a gentle peak is irradiated are generated, and the activation process becomes non-uniform. Therefore, over the entire surface of the semiconductor wafer W, the flash light having a strong peak intensity emitted from the flash lamp FL1 and the flash light having a gentle peak emitted from the flash lamp FL2 are uniformly overlapped. It is preferable to use the lamp arrangement as described above.

また、上記各実施形態においては、フラッシュランプＦＬ１とフラッシュランプＦＬ２とを同数としていたが、これに限定されるものではなく、いずれかの数が多くても良い。すなわち、複数のフラッシュランプのうちの一部にて構成される第１ランプ群をショートパルス回路ＳＰに接続するとともに、残部にて構成される第２ランプ群をロングパルス回路ＬＰに接続する構成であれば良い。 In each of the above embodiments, the number of flash lamps FL1 and flash lamps FL2 is the same. However, the number is not limited to this, and any number may be large. That is, the first lamp group constituted by a part of the plurality of flash lamps is connected to the short pulse circuit SP, and the second lamp group constituted by the remaining part is connected to the long pulse circuit LP. I just need it.

また、上記各実施形態のショートパルス回路ＳＰおよびロングパルス回路ＬＰにおいては、図６の構成における電源ユニット９５を定電圧電源で構成し、所定の定電圧をコンデンサー９３に供給するようにしていたが、これに限られるものではなく、ショートパルス回路ＳＰ、ロングパルス回路ＬＰのそれぞれの電源ユニット９５を可変電源で構成し、所望の電圧をコンデンサー９３に印加できるようにしてコンデンサー９３に蓄えるチャージ電圧を可変にできるようにしても良い。このように構成すれば、電源ユニット９５から印加される電源電圧の値を可変にすることでそれぞれショートパルス回路ＳＰと、ロングパルス回路ＬＰとでコンデンサー９３に蓄電するチャージ電圧を自由に設定でき、ショートパルス回路ＳＰとロングパルス回路ＬＰとのチャージ電圧の任意の組み合わせによって、各ショートパルス回路ＳＰとロングパルス回路ＬＰにおける放電量を変えることができる。これにより、ショートパルス回路ＳＰに接続されたフラッシュランプＦＬ１から放電される光の強度と、ロングパルス回路ＬＰに接続されたフラッシュランプＦＬ２から放電される光の強度とを可変にすることができ、上述した発光時間を可変にすることと組み合わせて必要な熱量を必要な時間半導体ウェハーＷに与えることをより自由に選択でき、必要なプロセスに応じて半導体ウェハーＷの表面の所望の深さの領域を自由に活性化させることができる。 In the short pulse circuit SP and the long pulse circuit LP of each of the above embodiments, the power supply unit 95 in the configuration of FIG. 6 is configured by a constant voltage power source, and a predetermined constant voltage is supplied to the capacitor 93. The power supply unit 95 of each of the short pulse circuit SP and the long pulse circuit LP is constituted by a variable power supply so that a desired voltage can be applied to the capacitor 93 and the charge voltage stored in the capacitor 93 is not limited to this. It may be made variable. With this configuration, the charge voltage stored in the capacitor 93 can be freely set by the short pulse circuit SP and the long pulse circuit LP by making the value of the power supply voltage applied from the power supply unit 95 variable. The discharge amount in each short pulse circuit SP and long pulse circuit LP can be changed by any combination of the charge voltages of the short pulse circuit SP and the long pulse circuit LP. Thereby, the intensity of light discharged from the flash lamp FL1 connected to the short pulse circuit SP and the intensity of light discharged from the flash lamp FL2 connected to the long pulse circuit LP can be made variable. In combination with making the light emission time variable as described above, it is possible to more freely select giving the required amount of heat to the semiconductor wafer W for the required time, and a desired depth region on the surface of the semiconductor wafer W according to the required process Can be activated freely.

また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。 The flash lamp FL is not limited to a xenon flash lamp, and may be a krypton flash lamp.

また、上記各実施形態においては、アシスト加熱手段としてホットプレート７１を使用していたが、半導体ウェハーＷを保持する保持部７の下方に複数のランプ群（例えば複数のハロゲンランプ）を設け、それらからの光照射によってアシスト加熱を行うようにしても良い。 In each of the above embodiments, the hot plate 71 is used as the assist heating unit. However, a plurality of lamp groups (for example, a plurality of halogen lamps) are provided below the holding unit 7 that holds the semiconductor wafer W, You may make it perform assist heating by the light irradiation from.

また、上記各実施形態においては、半導体ウェハーに光を照射してイオン活性化処理を行うようにしていたが、これに限られるものではなく、コバルトシリサイド層やニッケルシリサイド層を形成する構成においても本発明にかかる熱処理装置を使用することにより、十分な膜厚のシリサイド層を形成することができる。さらに、本発明にかかる熱処理装置による処理対象となる基板は半導体ウェハーに限定されるものではない。例えば、窒化シリコン膜や多結晶シリコン膜等の種々のシリコン膜が形成されたガラス基板に対して本発明にかかる熱処理装置による処理を行っても良い。一例として、ＣＶＤ法によりガラス基板上に形成した多結晶シリコン膜にシリコンをイオン注入して非晶質化した非晶質シリコン膜を形成し、さらにその上に反射防止膜となる酸化シリコン膜を形成する。この状態で、本発明にかかる熱処理装置により非晶質のシリコン膜の全面に光照射を行い、非晶質のシリコン膜が多結晶化した多結晶シリコン膜を形成することもできる。 In each of the above embodiments, the semiconductor wafer is irradiated with light to perform the ion activation process. However, the present invention is not limited to this, and a configuration in which a cobalt silicide layer or a nickel silicide layer is formed. By using the heat treatment apparatus according to the present invention, a sufficiently thick silicide layer can be formed. Furthermore, the substrate to be processed by the heat treatment apparatus according to the present invention is not limited to a semiconductor wafer. For example, the glass substrate on which various silicon films such as a silicon nitride film and a polycrystalline silicon film are formed may be processed by the heat treatment apparatus according to the present invention. As an example, an amorphous silicon film made amorphous by ion implantation of silicon into a polycrystalline silicon film formed on a glass substrate by a CVD method is formed, and a silicon oxide film serving as an antireflection film is further formed thereon. Form. In this state, the entire surface of the amorphous silicon film is irradiated with light by the heat treatment apparatus according to the present invention, so that a polycrystalline silicon film obtained by polycrystallizing the amorphous silicon film can be formed.

また、ガラス基板上に下地酸化シリコン膜、アモルファスシリコンを結晶化したポリシリコン膜を形成し、そのポリシリコン膜にリンやボロン等の不純物をドーピングした構造のＴＦＴ基板に対して本発明にかかる熱処理装置により光照射を行い、ドーピング工程で打ち込まれた不純物の活性化を行うこともできる。 Further, a heat treatment according to the present invention is applied to a TFT substrate having a structure in which a base silicon oxide film and a polysilicon film obtained by crystallizing amorphous silicon are formed on a glass substrate, and the polysilicon film is doped with impurities such as phosphorus and boron. It is also possible to activate the impurities implanted in the doping process by irradiating light with an apparatus.

１熱処理装置
３制御部
４保持部昇降機構
５ランプハウス
６チャンバー
７保持部
５２リフレクタ
５３ランプ光放射窓
６１チャンバー窓
６５熱処理空間
７１ホットプレート
７２サセプタ
ＦＬ，ＦＬ１，ＦＬ２フラッシュランプ
ＬＰロングパルス回路
ＳＰショートパルス回路
Ｗ半導体ウェハー DESCRIPTION OF SYMBOLS 1 Heat processing apparatus 3 Control part 4 Holding part raising / lowering mechanism 5 Lamp house 6 Chamber 7 Holding part 52 Reflector 53 Lamp light emission window 61 Chamber window 65 Heat treatment space 71 Hot plate 72 Susceptor FL, FL1, FL2 Flash lamp LP Long pulse circuit SP Short Pulse circuit W Semiconductor wafer

Claims

A heat treatment method for heating a semiconductor substrate by irradiating flash light from a flash lamp onto a semiconductor substrate into which ions are implanted ,
A first irradiation step of irradiating flash light having a first peak intensity to the entire region of the surface of the semiconductor substrate in a first irradiation time;
A second irradiation of a flash light having a second peak intensity weaker than the first peak intensity over the entire region of the surface of the semiconductor substrate during a second irradiation time longer than the first irradiation time. Irradiation process;
With
The flash light irradiated in at least a part of the second irradiation step is overlapped with the flash light irradiated in the first irradiation step in the entire region of the surface of the semiconductor substrate .
The first irradiation step and the temperature was raised to the second irradiation the semiconductor substrate activation temperature above the processing temperature ions of the surface temperature is injected into the semiconductor substrate of the flash light irradiation step, at least the second irradiation step Maintaining the surface temperature of the semiconductor substrate by flash light irradiation of the above activation temperature or more for a predetermined time or more,
The heat treatment method, wherein the first irradiation step and the second irradiation step are started simultaneously.

The heat treatment method according to claim 1,
The heat treatment method according to claim 1, wherein the first irradiation time is 1.0 millisecond, and the second irradiation time is 3.0 milliseconds.