JP5933189B2 - デバイスの加工方法 - Google Patents

デバイスの加工方法 Download PDF

Info

Publication number
JP5933189B2
JP5933189B2 JP2011107003A JP2011107003A JP5933189B2 JP 5933189 B2 JP5933189 B2 JP 5933189B2 JP 2011107003 A JP2011107003 A JP 2011107003A JP 2011107003 A JP2011107003 A JP 2011107003A JP 5933189 B2 JP5933189 B2 JP 5933189B2
Authority
JP
Japan
Prior art keywords
wafer
silicon nitride
nitride film
back surface
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011107003A
Other languages
English (en)
Other versions
JP2012238732A (ja
Inventor
原田 晴司
晴司 原田
小林 義和
義和 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2011107003A priority Critical patent/JP5933189B2/ja
Priority to US13/450,968 priority patent/US8461020B2/en
Publication of JP2012238732A publication Critical patent/JP2012238732A/ja
Application granted granted Critical
Publication of JP5933189B2 publication Critical patent/JP5933189B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Description

本発明は、ウェーハをデバイスに分割し、個々のデバイスの少なくとも側面にシリコン窒化膜を被覆することにより、デバイスにゲッタリング効果を生じさせる、デバイスの加工方法に関する。
IC、LSI等のデバイスが分割予定ラインによって区画されシリコン基板の表面に形成されたウェーハは、裏面が研削されて所定の厚みに形成された後、ダイシング装置によって個々のデバイスに分割され、各種電子機器等に利用されている。
ウェーハを個々のデバイスに分割するにあたっては、分割予定ラインに沿ってレーザー光をウェーハの内部に集光して改質層を形成し、その後、ウェーハに外力を付与することにより分割予定ラインに沿ってウェーハを切断して個々のデバイスに分割する技術が提案され、実用に供されている(例えば特許文献1参照)。この技術を用いると、分割予定ラインの幅を狭く形成することが可能となるため、ウェーハ1枚当たりに多くのデバイスを形成して生産性の向上を図ることができる。
また、改質層がデバイスの側面に残存すると、デバイスの抗折強度を低下させるため、ウェーハをデバイスに分割した後、ウェーハの裏面を研削することにより改質層を除去する技術が本出願人によって提案されている(例えば特許文献2参照)。
特許第3408805号公報 特許第4398686号公報
しかし、改質層には、銅等の重金属原子を引きつけてデバイス側に重金属原子が移動してデバイスの機能を低下させる現象を抑制するゲッタリング効果が認められており、デバイスへの分割後に裏面を研削して改質層を除去すると、特にウェーハがシリコン基板から構成されている場合は、ウェーハを分割することによって形成された個々のデバイスの側面がひずみのないきれいなへき開面となるため、ゲッタリング効果が失われてデバイスの機能を低下させるという問題がある。
本発明は、このような問題にかんがみなされたものであり、ウェーハの分割のためにレーザー加工によりウェーハ内部に形成された改質層を研削により除去しても、デバイスの抗折強度を低下させることなく十分なゲッタリング効果を確保することを課題とする。
本発明は、シリコン基板の表面に複数のデバイスが分割予定ラインによって区画されて形成されたウェーハを個々のデバイスに分割し、デバイスを加工するデバイスの加工方法に関するもので、ウェーハの裏面側から分割予定ラインに沿ってレーザー光線を照射し、デバイスの仕上がり厚さに至らない深さの、分割起点となる改質層を形成する分割起点形成工程と、分割起点形成工程の前または後にウェーハの表面に保護部材を貼着し、ウェーハに外力を加えてウェーハを分割予定ラインに沿って個々のデバイスに分割する分割工程と、ウェーハの裏面を研削して改質層を除去する裏面研削工程と、少なくともデバイスの側面及び裏面にシリコン窒化膜を被覆するシリコン窒化膜被覆工程とを少なくとも含み、シリコン窒化膜被覆工程において被覆されるシリコン窒化膜の厚さは、6nm〜100nmであり、シリコン窒化膜被覆工程実施後の個々のデバイスを、抗折強度が1000MPaを超えるものとする
また、シリコン窒化膜被覆工程においては、スパッタリングによってデバイスの側面及び裏面にシリコン窒化膜を被覆することが望ましい。
本発明では、裏面研削により改質層が除去されへき開面となったデバイスの側面にゲッタリング効果を有するシリコン窒化膜を被覆するため、銅等の金属原子が内部を移動してデバイスの機能を低下させるという現象を抑制することができる。
また、デバイスの側面に加えてデバイスの裏面にもシリコン窒化膜を被覆するため、デバイスの裏面を研磨してひずみを除去して抗折強度を高めても、ゲッタリング効果を生じさせることができる。
さらに、シリコン窒化膜の厚さを、6nm以上とするとゲッタリング効果が発揮され、100m以上とすると抗折強度が低下することが確認されている。したがって、シリコン窒化膜の厚さを6〜100nmとすることにより、デバイスの抗折強度を低下させずにゲッタリング効果を生じさせることができる。
ウェーハの一例を示す斜視図である。 ウェーハをテープに貼着する状態を示す分解斜視図である。 ウェーハに改質層を形成する状態を示す斜視図である。 ウェーハに形成された改質層を示す断面図である。 分割工程を略示的に示す断面図である。 分割されたウェーハを示す断面図である。 分割されたウェーハを示す斜視図である。 裏面研削工程を示す斜視図である。 リング部材でテープを挟んだ状態を示す分解斜視図である。 リング部材でテープを挟んだ状態を示す断面図である。 スパッタリング装置の構造の一例を示す説明図である。 側面及び裏面にシリコン窒化膜が被覆されたデバイスを示す断面図である。 ゲッタリング効果試験の結果を示す表である。 試験対象のウェーハの構成を示す平面図である。 抗折強度試験の状態を示す斜視図である。 抗折強度試験の状態を示す断面図である。 抗折強度試験の結果を示すグラフである。
図1に示すウェーハWFは、シリコン基板の表面に複数のデバイスDが形成されて構成され、ウェーハWFの表面W1のデバイスDは、分割予定ラインLによって区画されて形成されている。このように構成されるウェーハWFは、分割予定ラインLに沿って切断することにより、デバイスDごとのチップとなる。ウェーハWFの厚みは、例えば500μmである。
図2に示すように、このウェーハWFの表面W1には保護テープTが貼着される。保護テープTの周縁部にはリング状のフレームFが貼着されており、ウェーハWFの表面W1を保護テープTに貼着することにより、裏面W2が露出したウェーハWFが保護テープTを介してフレームFに支持された状態となる。以下では、このウェーハWFを分割予定ラインLに沿って個々のデバイスDに分割し、各デバイスDの側面にシリコン窒化膜を被覆する方法について説明する。
(1)分割起点形成工程
最初に、ウェーハWFの裏面W2側から図示しない赤外線カメラによる撮像を行い、表面W1に形成された分割予定ラインLを検出する。そして、図3に示すように、ウェーハWFを水平方向に送りながら、検出された分割予定ラインLに沿って、レーザー照射ヘッド100によって裏面W2側からウェーハWFに対して透過性を有するレーザー光線100aを照射し、ウェーハWFの内部にレーザー光線を集光する。レーザー加工の条件は、例えば以下のとおりである。
レーザーの波長:1064nm
スポット径 :φ2μm
平均出力 :1.2W
繰り返し周波数:80kHz
送り速度 :100mm/秒
このようなレーザー照射をすべての分割予定ラインLに沿って行う。そうすると、図4に示すように、分割予定ラインLに沿ってウェーハWFの内部に改質層101が形成される。改質層101の深さは、各デバイスDの仕上がり厚さに至らない深さである。具体的には、図4に示すように、ウェーハWFの厚さがT1であり、デバイスDの仕上がり厚さが表面W1を基準としてT2である場合は、ウェーハWFの裏面W2を基準として(T1−T2)の深さの範囲内に改質層101を形成する。例えばT1が500μm、T2が100μmである場合は、裏面W2から400μmの範囲内に改質層101を形成する。
(2)分割工程
次に、図5に示す分割装置7を用いてウェーハWFに外力を加えることにより、ウェーハWFを分割予定ラインLに沿って個々のデバイスに分割する。この分割装置7は、円筒状に形成されウェーハWFを下方から支持するウェーハ支持部70と、フレームFを固定するフレーム固定部71とを備えている。フレーム固定部71は、フレームFを下方から支持する支持台710と、フレームFを上方から押さえる押さえ部711とを備えている。ウェーハ支持部70とフレーム固定部71とは相対的に上下動可能となっている。
図5に示すように、ウェーハ支持部70とフレーム固定部71の支持台710とを同じ高さに位置させておき、その状態で、ウェーハ支持部70にウェーハWFを載置するとともに、フレーム固定部71においてフレームFを固定する。このとき、ウェーハWFに貼着された保護テープT側がウェーハ支持部70において支持され、ウェーハWFの裏面W2が上に向いて露出した状態となる。
そして、ウェーハ支持部70をフレーム固定部71に対して相対的に上昇させることにより保護テープTを伸張させる。そうすると、ウェーハWFに対して水平方向に引っ張る力が加わるため、図6に示すように、改質層101が分割起点となって破断して溝102が形成され、図7に示すように、すべての分割予定ラインLに沿って溝102が形成されて個々のデバイスDに分割される。分割後の各デバイスDは保護テープTに貼着されているため、全体としてウェーハWFの形状が保たれている。
なお、保護テープTは、分割起点形成工程の前にウェーハWFの表面W1に貼着することとしたが、分割起点形成工程の後であって分割工程の前にウェーハWFの表面W1に貼着してもよい。
(3)裏面研削工程
次に、例えば図8に示す研削装置8を用いて、個々のデバイスDに分割されたウェーハWFの裏面W2を研削する。研削装置8は、ウェーハを保持するチャックテーブル80と、チャックテーブル80に保持されたウェーハを研削する研削手段81とを備えている。研削手段81は、回転軸82の先端部に形成されたマウント83に研削ホイール84が装着され、研削ホイール84の下面に円環状に砥石85が固着されて構成されている。
チャックテーブル80においては保護テープT側を保持し、ウェーハWFの裏面W2を露出させた状態とし、研削手段81の下方に位置させる。そして、チャックテーブル80を例えば回転速度300RPMで矢印A1方向に回転させるとともに、回転軸82を例えば回転速度6000RPMで矢印A2方向に回転させ、研削手段81を降下させることにより、回転する砥石85をウェーハWFの裏面W2に接触させて研削を行う。研削中は、砥石85が常にウェーハWFの回転中心を通るように接触させる。そして、ウェーハWFが所定の厚さ、すなわち図4に示した仕上がり厚さT2に形成されると、研削手段81を上昇させて研削を終了する。
既述のように、図4に示した改質層101は、各デバイスDの仕上がり厚さに至らない深さに形成されているため、各デバイスDが仕上がり厚さTに形成されるまで研削されると、研削により改質層101が除去される。したがって、デバイスDの側面は、きれいなへき開面のみによって構成される。なお、このときのデバイスDの裏面を裏面D2’とする。
(4)溝幅拡張工程
本工程は、後述のシリコン窒化膜被覆工程でデバイスの側面にシリコン窒化膜を被覆するにあたり、隣り合うデバイス間の溝幅が十分でない場合に実行される工程である。図9に示すように、内径がウェーハWFの外形より大きくフレームFの内径より小さく形成されるリング部材86、87を用意する。リング部材86は、その内径がリング部材87の外形より若干大きく形成されている。
図9に示すように、裏面研削工程が終了したウェーハWFに貼着された保護テープTに対して上方及び下方からそれぞれリング部材86、87を押し込むことにより、図10に示すように、リング部材86の内周面とリング部材87の外周面との間に保護テープTを挟みこむ。そうすると、保護テープTが矢印A3方向に伸張されて図9に示した溝102の幅が拡張される。
(5)シリコン窒化膜被覆工程
裏面研削工程または溝幅拡張工程の後、デバイスDの側面にシリコン窒化膜を被覆する加工を行う。シリコン窒化膜は、例えばスパッタリングにより被覆することができる。スパッタリングによるシリコン窒化膜の被覆には、例えば図11に示すスパッタリング装置9を用いることができる。
スパッタリング装置9は、ガス導入口91及びガス排出口92を有するチャンバー90を備えており、チャンバー90の内部には、アノード電極93及びカソード電極94が対面した状態で収容されている。アノード電極93にはウェーハWFが保持されるが、その前に、図10に示した切断位置T1において保護テープTを切断し、フレームFをウェーハWFから切り離す。そして、図11に示すように、アノード電極93に形成された穴93aにリング部材86,87及びこれらに挟まれた保護テープTの端部が収容され、アノード電極93の下面において保護テープTが保持され、研磨された裏面D2’が露出した状態となる。一方、カソード電極94には、シリコン窒化膜の材料となるSiNxからなるターゲット95が保持される。カソード電極94としては、例えばφ4インチマグネトロンカソードを使用する。
スパッタリング装置9においては、チャンバー90の内部のガスをガス排出口92から排出して真空とした後、ガス導入口91からArガス及びN2ガスを導入する。例えばArガスを10ml/min、N2ガスを50ml/minの割合で導入する。また、ガスの圧力は、例えば0.3[Pa]とする。
そして、アノード電極93とカソード電極94との間に例えばRF700ワットの電圧を印加し、グロー放電を発生させる。そうすると、プラズマ中のアルゴンイオンAr+がカソード電極94上のターゲット95に衝突し、その表面からターゲット原子96が弾き出される。弾き出されたターゲット原子96は、アノード電極93側に引きつけられるため、図12に示すように、溝102に入り込んでデバイスDの側面に被覆されるとともに裏面D2’に被覆され、デバイスDの側面D3にシリコン窒化膜103が被覆されるとともに、裏面W2’にシリコン窒化膜104が被覆される。なお、シリコン窒化膜は、少なくともデバイスDの側面D3に被覆すればよく、裏面D2’にシリコン窒化膜を被覆しない場合は、裏面D2’全体にマスク部材を貼着しておけばよい。
デバイスDの側面D3はきれいなへき開面であるため、ゲッタリング効果はないかまたは不十分であるが、シリコン窒化膜103が被覆されることにより、ゲッタリング効果を生じさせることができる。
なお、上記実施の形態では、分割起点形成工程において、ウェーハWFの内部に改質層101を形成することとしたが、分割起点形成工程では、ウェーハWFの裏面W2にウェーハWFに対して吸収性を有する波長のレーザー光線を照射してアブレーション加工を行い、裏面W2において露出する分割溝を形成してもよい。なお、分割溝の側面には改質層が形成される。アブレーション加工を行う場合の加工条件は、以下のとおりである。
レーザーの波長:355nm
スポット径 :φ5μm
平均出力 :5.0W
繰り返し周波数:50kHz
送り速度 :100mm/秒
この場合における分割溝の深さは、ウェーハWFの内部に改質層を形成する場合と同様に、各デバイスDの仕上がり厚さに至らない深さである。
ウェーハWFの裏面W2にアブレーション加工による分割溝を形成する場合も、分割工程では、ウェーハWFに水平方向に引っ張る力を加えることによって個々のデバイスに分割することができる。
また、裏面研削工程においても、分割溝は、各デバイスDの仕上がり厚さに至らない深さに形成されているため、各デバイスDが仕上がり厚さTに形成されるまで裏面W2が研削されると、研削により分割溝が除去される。したがって、デバイスDの側面は、きれいなへき開面のみによって構成される。その後のシリコン窒化膜の被覆も同様に行われる。
なお、裏面研削工程と溝幅拡張工程またはシリコン窒化膜被覆工程との間に、デバイスの裏面D2‘を研磨して研削ひずみを除去する工程を実行してもよい。
デバイスのゲッタリング効果を適切に確保するためのシリコン窒化膜の膜厚を求めるための試験を行った。具体的には、上記裏面研削工程の後に、デバイスDの裏面を研磨して研削ひずみを除去した後、シリコン窒化膜被覆工程を実行することにより、研磨されたデバイスの側面及び裏面に種々の厚みのシリコン窒化膜を被覆し、それぞれについてゲッタリング効果試験を行い、シリコン窒化膜の膜厚とゲッタリング効果との関係について考察を行った。また、シリコン窒化膜をデバイスに被覆すると抗折強度が低下することがわかった。そこで、抗折強度試験も行った。本試験において、ウェーハは以下のものを使用した。
ウェーハ:シリコンウェーハ
ウェーハの直径:8インチ
ウェーハの厚み(デバイスの厚み):500μm(裏面研磨後)
デバイスサイズ:20mm×20mm
ウェーハ1枚当たりのデバイス数:61(図14参照)
(1)ゲッタリング効果試験
(ア)シリコン窒化膜被覆ステップ
裏面を研削及び研磨しデバイスに分割されたウェーハを複数用意し、前記シリコン窒化膜被覆工程により、当該デバイスのそれぞれの側面及び裏面に、膜厚が1,3,5,6,7,10,50,100,200[nm]のシリコン窒化膜を被覆した。また、研削及び研磨した裏面にシリコン窒化膜を被覆しないウェーハ(デバイス)も用意した。これらのすべてのデバイスに対し、以下の(イ)〜(エ)のステップを実行した。
(イ)強制汚染ステップ
上記すべてのデバイスについて、シリコン窒化膜が被覆された面に、直径8インチのウェーハの当該裏面の面積あたり、1.0×1013[atoms/cm]のCu標準液(硫酸銅)を塗布し、全デバイスに対して銅による強制汚染を行った。
(ウ)加熱ステップ
すべてのデバイスについて、Cu標準液を乾燥させた後、デバイスを350℃の温度で3時間加熱し、デバイス内の銅原子を拡散しやすい状態とした。
(エ)測定ステップ
すべてのデバイスを冷却し、それぞれについて、Cu標準液を塗布した裏面の逆面(表面)の銅原子量を、TXRF(全反射蛍光X線分析装置:テクノス株式会社製)を用いて測定した。詳細には、ウェーハの表面を15mm×15mmで区画される領域に分割し、それぞれの領域について1箇所ずつ銅原子量を測定し、平均値及び最大値を求めた。なお、強制汚染ステップ前においても、同様の方法により銅原子の検出量を測定した。
本ステップにおいては、デバイスの表面において銅原子が検出された場合は、銅原子が内部に拡散しており、ゲッタリング効果がないかまたは不十分であると判断することができる。一方、デバイスの表面において銅原子が検出されない場合は、銅原子がシリコン窒化膜側に捕捉されていて、十分なゲッタリング効果があると判断することができる。試験結果は図13の表に示すとおりである。なお、銅原子が検出されたか否かの判断のためのしきい値(検出限界)は、0.5×1010[atoms/cm]とした。
図13の試験結果からわかるように、強制汚染後は、平均値、最大値のいずれにおいても、シリコン窒化膜の膜厚が5[nm]以下の場合は表面において銅原子が検出され、ゲッタリング効果がないかまたは不十分であることが確認された。一方、シリコン窒化膜の膜厚が6[nm]以上の場合は、表面において銅原子が検出されず、ゲッタリング効果が十分であることが確認された(図13におけるNDは、銅原子が検出されなかったことを示す)。したがって、十分なゲッタリング効果を確保するためには、シリコン窒化膜の膜厚を6[nm]以上とすることが必要であると考えられる。また、図13の結果からは、シリコン窒化膜の膜厚が厚い方がゲッタリング効果が良好であることがわかる。
(2)抗折強度試験
図14に示すように、ウェーハWFは、チップ番号1〜61からなる61個のチップによって構成されている。このようなウェーハWFについて、上記シリコン窒化膜被覆ステップを実行した後、デバイスごとに抗折強度を測定した。なお、シリコン窒化膜被覆ステップでは、膜厚を0,5,10,50,100,200nmとした。抗折強度測定の具体的な方法は、以下のとおりである。
(オ)抗折強度測定ステップ
株式会社島津製作所製の圧縮試験機(AGI−1kN9)を使用し、各デバイスの抗折強度を測定した。具体的な測定方法は、以下のとおりである。
(オ)−1
図15及び図16に示すように、中央部に円形の孔110が形成された基台111の上に、各デバイス1〜61をそれぞれ載置する。このとき、裏面に被覆されたシリコン窒化膜が下になるようにする。
(オ)−2
球面を有する球状圧子112によって各チップ1〜61に下方(矢印A5方向)に向けて押圧する。
(オ)−3
各デバイス1〜61が割れた瞬間において、以下の式(1)を用いて抗折強度δを算出する。
Figure 0005933189
上記式(1)において、各変数の意味及び値は以下のとおりである(図16参照)。
∂:抗折強度
W:破壊強度(測定時に得られた値)[kgf]
h:デバイスの厚さ=500[μm]
v:ポアソン比(シリコン)=0.28
a:孔の半径=3.5[mm]
:デバイスの半径=10[mm]
:ポアソン比(球状圧子)=0.3
また、上記式(1)において、aは球状圧子112とデバイスとの接触半径であり、以下の式(2)を用いて算出する。
Figure 0005933189
上記式(2)において、各変数の意味及び値は以下のとおりである。
ε:ヤング率(シリコン)=1.31×10[MPa]
ε:ヤング率(球状圧子)=2.01×10[MPa]
R:球状圧子の半径=3.0[mm]
すべてのデバイスについて上記式(1)による抗折強度の算出を行い、各膜厚ごとに最大値、平均値及び最小値を求めた。図17に示すように、抗折強度の最低ライン(最低限必要な抗折強度の許容値)を1000[MPa]とすると、最低値が1000[Mpa]を超える膜厚は、0〜100[nm]である。一方、膜厚が200[nm]のときは、最低値が1000[MPa]を下回っている。
(3)最適な膜厚について
図13に示したゲッタリング効果試験の結果より、既に述べたとおり、十分なゲッタリング効果を確保するためには、シリコン窒化膜の膜厚を6[nm]以上とすることが必要である。一方、許容値を超える十分な抗折強度を確保するためのシリコン窒化膜の膜厚は、0〜100[nm]である。したがって、十分なゲッタリング効果を得ることができ、かつ、抗折強度も十分とするためには、デバイスの側面に被覆されたシリコン窒化膜の膜厚を、6〜100[nm]とすることが必要であることが確認された。
WF:ウェーハ
W1:表面 L:分割予定ライン
D:デバイス D2’:裏面 D3:側面
W2:裏面
T:テープ(保護部材) F:フレーム
1〜61:チップ(デバイス)
100:レーザー照射ヘッド 100a:レーザー光線
101:改質層 102:溝
T1:ウェーハの厚さ T2:デバイスの仕上がり厚さ
7:分割装置
70:ウェーハ支持部 71:フレーム固定部 710:支持台 711:押さえ部
8:研削装置
80:チャックテーブル 81:研削手段 82:回転軸 83:マウント
84:研削ホイール 85:砥石
86,87:リング部材
9:スパッタリング装置
90:チャンバー 91:ガス導入口 92:ガス排出口
93:アノード電極 94:カソード電極 95:ターゲット 96:ターゲット原子
103,104:シリコン窒化膜
110:孔 111:基台 112:球状圧子

Claims (2)

  1. シリコン基板の表面に複数のデバイスが分割予定ラインによって区画されて形成されたウェーハを個々のデバイスに分割し、該デバイスを加工するデバイスの加工方法であって、
    ウェーハの裏面側から該分割予定ラインに沿ってレーザー光線を照射し、該デバイスの仕上がり厚さに至らない深さの、分割起点となる改質層を形成する分割起点形成工程と、
    該分割起点形成工程の前または後に該ウェーハの表面に保護部材を貼着し、該ウェーハに外力を加えて該ウェーハを該分割予定ラインに沿って個々のデバイスに分割する分割工程と、
    該ウェーハの裏面を研削して該改質層を除去する裏面研削工程と、
    少なくとも該デバイスの側面及び裏面にシリコン窒化膜を被覆するシリコン窒化膜被覆工程と、
    を少なくとも含み、
    該シリコン窒化膜被覆工程において被覆されるシリコン窒化膜の厚さは、6nm〜100nmであり、該シリコン窒化膜被覆工程実施後の個々のデバイスを、抗折強度が1000MPaを超えるものとする
    デバイスの加工方法。
  2. 前記シリコン窒化膜被覆工程では、スパッタリングによって前記デバイスの側面及び裏面にシリコン窒化膜を被覆する
    請求項1に記載のデバイスの加工方法。
JP2011107003A 2011-05-12 2011-05-12 デバイスの加工方法 Active JP5933189B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011107003A JP5933189B2 (ja) 2011-05-12 2011-05-12 デバイスの加工方法
US13/450,968 US8461020B2 (en) 2011-05-12 2012-04-19 Device processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107003A JP5933189B2 (ja) 2011-05-12 2011-05-12 デバイスの加工方法

Publications (2)

Publication Number Publication Date
JP2012238732A JP2012238732A (ja) 2012-12-06
JP5933189B2 true JP5933189B2 (ja) 2016-06-08

Family

ID=47142130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107003A Active JP5933189B2 (ja) 2011-05-12 2011-05-12 デバイスの加工方法

Country Status (2)

Country Link
US (1) US8461020B2 (ja)
JP (1) JP5933189B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365480B2 (ja) 2018-12-26 2023-10-19 日本製紙株式会社 感熱記録体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236284B2 (en) * 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
JP6637379B2 (ja) 2016-05-19 2020-01-29 株式会社ディスコ ウエーハの評価方法
JP6719825B2 (ja) * 2016-10-12 2020-07-08 株式会社ディスコ 研削装置及びウェーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344205B2 (ja) * 1996-03-28 2002-11-11 信越半導体株式会社 シリコンウェーハの製造方法及びシリコンウェーハ
JP2002043251A (ja) 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP3408805B2 (ja) 2000-09-13 2003-05-19 浜松ホトニクス株式会社 切断起点領域形成方法及び加工対象物切断方法
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
JP4398686B2 (ja) 2003-09-11 2010-01-13 株式会社ディスコ ウエーハの加工方法
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP4688456B2 (ja) 2004-09-10 2011-05-25 株式会社ディスコ 化学的機械的研磨装置
JP2009026992A (ja) 2007-07-20 2009-02-05 Disco Abrasive Syst Ltd 積層ウエーハの分割方法
JP5453832B2 (ja) * 2009-02-20 2014-03-26 ソニー株式会社 固体撮像装置および撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7365480B2 (ja) 2018-12-26 2023-10-19 日本製紙株式会社 感熱記録体

Also Published As

Publication number Publication date
US20120289027A1 (en) 2012-11-15
US8461020B2 (en) 2013-06-11
JP2012238732A (ja) 2012-12-06

Similar Documents

Publication Publication Date Title
TWI694510B (zh) 晶圓的加工方法及電子元件
TWI240965B (en) Semiconductor wafer dividing method and apparatus
JP5789802B2 (ja) 半導体チップの製造方法
US9779993B2 (en) Wafer processing method including attaching a protective tape to a front side of a functional layer to prevent debris adhesion
US9627242B2 (en) Wafer processing method
US10985065B2 (en) Method of dicing a wafer by pre-sawing and subsequent laser cutting
KR20150142597A (ko) 웨이퍼 가공 방법
TW201436013A (zh) 晶圓之加工方法
JP6008541B2 (ja) ウェーハの加工方法
JP5933189B2 (ja) デバイスの加工方法
TW201001516A (en) Method and apparatus for polishing outer circumferential end section of semiconductor wafer
KR20170034316A (ko) 웨이퍼의 가공 방법
TW201419392A (zh) 晶圓之加工方法
JP5793341B2 (ja) ウェーハの加工方法
US10049934B2 (en) Wafer processing method
JP2008263070A (ja) デバイスの製造方法
JP2009283802A (ja) 半導体装置の製造方法
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
JP2018067647A (ja) ウエーハの加工方法
US20150255288A1 (en) Plate-like object processing method
JP6740081B2 (ja) ウエーハの加工方法
JP7531135B2 (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
JP2020061499A (ja) ウェーハの加工方法
JP2018067646A (ja) ウエーハの加工方法
JP2011103456A (ja) 電極板の通気孔形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R150 Certificate of patent or registration of utility model

Ref document number: 5933189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250