JP5866783B2 - Circuit board manufacturing method - Google Patents

Circuit board manufacturing method Download PDF

Info

Publication number
JP5866783B2
JP5866783B2 JP2011068539A JP2011068539A JP5866783B2 JP 5866783 B2 JP5866783 B2 JP 5866783B2 JP 2011068539 A JP2011068539 A JP 2011068539A JP 2011068539 A JP2011068539 A JP 2011068539A JP 5866783 B2 JP5866783 B2 JP 5866783B2
Authority
JP
Japan
Prior art keywords
insulating film
circuit board
conductor
manufacturing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011068539A
Other languages
Japanese (ja)
Other versions
JP2012204658A (en
Inventor
川瀬 健夫
健夫 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011068539A priority Critical patent/JP5866783B2/en
Publication of JP2012204658A publication Critical patent/JP2012204658A/en
Application granted granted Critical
Publication of JP5866783B2 publication Critical patent/JP5866783B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、回路基板の製造方法に関するものである。取り分け、印刷法を用いて機能性有機材料を塗布することにより、アクティブマトリックス基板を製造する方法に関する。 The present invention relates to a circuit board manufacturing method . In particular, the present invention relates to a method of manufacturing an active matrix substrate by applying a functional organic material using a printing method.

従来、シリコン半導体を利用したアクティブマトリックス基板を製造するには、薄膜の成膜工程とフォトリソグラフィー工程、及びエッチング工程を基本サイクルとし、この基本サイクルを複数回繰り返していた。まず、薄膜が基板全体に成膜された後に、必要となる薄膜パターンに応じたフォトレジストパターンを作り、そのパターンに基づいて薄膜の大半をエッチング工程で除去し、その後に残ったフォトレジストパターンも除去して基本サイクルとしていた。即ち、この製造方法では、薄膜材料の多くとフォトレジスト材料の総てを最終的に捨てねばならず、いわば、壮大な無駄に立脚していると言えた。加えて、成膜工程やエッチング工程には真空プロセスが必要とされ、これらの工程は処理時間が長く、生産性が悪い上に、大規模な製造装置が必要とされていた。   Conventionally, in order to manufacture an active matrix substrate using a silicon semiconductor, a thin film formation process, a photolithography process, and an etching process are used as basic cycles, and this basic cycle is repeated a plurality of times. First, after the thin film is formed on the entire substrate, a photoresist pattern corresponding to the required thin film pattern is made, and most of the thin film is removed by the etching process based on the pattern, and the remaining photoresist pattern is It was removed and used as a basic cycle. That is, in this manufacturing method, most of the thin film material and all of the photoresist material have to be finally discarded, so to speak, it can be said that it is based on grand waste. In addition, a vacuum process is required for the film forming process and the etching process. These processes require a long processing time, poor productivity, and a large-scale manufacturing apparatus.

そこで、上述の基本サイクルを出来る限り使用せず、生産性に優れ、大規模な製造装置の使用も極力避けた製造方法として、アクティブマトリックス基板を印刷法にて製造する方法が検討されている。印刷法には様々な方式が有るが、アクティブマトリックス基板を製造するにはインクジェット法式が適していると考えられている。これは、インクジェット法式が各種の印刷方法の中で、唯一、基板に非接触でパターンを形成し、欠陥の発生確率が最も低いからである。インクジェット法式以外の各種印刷法式は、印刷版を基板に接触させる為、ごみの巻き込みや、物理的な欠損をなくすことが困難であるからである。   Therefore, a method of manufacturing an active matrix substrate by a printing method has been studied as a manufacturing method that does not use the above basic cycle as much as possible, has excellent productivity, and avoids the use of a large-scale manufacturing apparatus as much as possible. Although there are various printing methods, the inkjet method is considered suitable for manufacturing an active matrix substrate. This is because the ink jet method forms the pattern in a non-contact manner on the substrate only among the various printing methods, and the probability of occurrence of defects is the lowest. This is because various printing methods other than the ink jet method make it difficult to eliminate dust entrapment and physical defects because the printing plate is brought into contact with the substrate.

さて、通常、アクティブマトリックス基板には複数の配線層が設けられ、これらの配線層は絶縁膜にて分離されている。配線層間で電気的な導通が必要な箇所には、ヴィアホールを開口して両配線間を接続している。印刷法にてアクティブマトリックス基板を製造する際にも、この配線層間の導通が必要となる。例えば特許文献1では、フォトリソグラフィー工程とドライエッチング工程とを用いて、ヴィアホールを形成している。また、特許文献2では、絶縁膜にレーザー光を照射してヴィアホールを形成している。   In general, an active matrix substrate is provided with a plurality of wiring layers, and these wiring layers are separated by an insulating film. In places where electrical continuity is required between the wiring layers, via holes are opened to connect the two wirings. Even when an active matrix substrate is manufactured by a printing method, conduction between the wiring layers is required. For example, in Patent Document 1, via holes are formed using a photolithography process and a dry etching process. In Patent Document 2, a via hole is formed by irradiating a laser beam on an insulating film.

特開2008−277371号公報JP 2008-277371 A 特開2007−266237号公報JP 2007-266237 A

しかしながら、特許文献1に代表される従来の製造方法では、フォトリソグラフィー工程が、アクティブマトリックス基板に利用されている機能性有機材料に重大な影響を及ぼし、特性に優れたアクティブマトリックス基板を安定的に製造するのが困難であるという課題があった。これはフォトリソグラフィー工程中の露光時に強い短波長光が機能性有機材料に照射され、機能性有機材料が光劣化する虞が有るからである。また、フォトリソグラフィー工程中の現像時に現像液が機能性有機材料に染み渡り、機能性有機材料が化学的に変化する虞が有るからでもある。   However, in the conventional manufacturing method represented by Patent Document 1, the photolithography process has a significant effect on the functional organic material used for the active matrix substrate, and the active matrix substrate having excellent characteristics can be stably formed. There was a problem that it was difficult to manufacture. This is because the functional organic material may be irradiated with strong short-wavelength light during exposure during the photolithography process, and the functional organic material may be photodegraded. Moreover, it is because there exists a possibility that a developing solution may permeate | transmit a functional organic material at the time of image development in a photolithography process, and a functional organic material may change chemically.

また、特許文献2に代表される従来の製造方法では、レーザー装置を利用している為に製造原価が高騰するという課題の他に、生産性が悪く、歩留まりも低いという課題もあった。通常、ヴィアホール開口にはレーザーを同一地点に複数回照射する必要がある。而もアクティブマトリックス基板にヴィアホールは数万個から数百万個存在するので、これらをレーザー装置で数個ずつ乃至は数百個ずつアライメントを取りつつ開口して行くと、その処理に極めて長い時間が費やされてしまう。また、レーザー出力が僅かに変動するだけで、電気的な導通が取れなくなる。例えば僅かにレーザー出力が弱ければ、ヴィアホールは開口できず(ヴィアホール底部に絶縁膜が残り)、反対に僅かでも強過ぎれば、導通を取るべき電極までをもアブレーションさせてしまうからである。更に、レーザーアブレーションを利用している関係から、ゴミの発生が避けられず、アクティブマトリックス基板を汚す結果、歩留まりを低下させていた。   Moreover, in the conventional manufacturing method represented by patent document 2, there existed a subject that productivity was bad and the yield was low besides the subject that manufacturing cost would rise because the laser apparatus was utilized. Normally, it is necessary to irradiate a laser beam at the same point several times to the opening of the via hole. However, since there are tens of thousands to millions of via holes in the active matrix substrate, opening them while aligning several to several hundreds with a laser device is extremely long. Time is spent. In addition, electrical continuity cannot be obtained with only slight fluctuations in the laser output. For example, if the laser output is slightly weak, the via hole cannot be opened (an insulating film remains at the bottom of the via hole). On the other hand, if it is too strong, even the electrode to be conductive is ablated. Furthermore, because of the use of laser ablation, the generation of dust is unavoidable, and the yield is lowered as a result of soiling the active matrix substrate.

換言すれば、従来は印刷法に適したヴィアホール形成方法がなく、その為に優れた特性を有する回路基板を、印刷法にて、高歩留まりで安定的に製造することが困難であるという課題があった。   In other words, there is no conventional via hole formation method suitable for the printing method, and it is therefore difficult to stably produce a circuit board having excellent characteristics at a high yield by the printing method. was there.

また、フォトリソグラフィー工程やエッチング工程は時間がかかる上、製造装置に大規模な投資が必要となる。そこで、生産性に優れた印刷法を用いる製造方法の確立が望まれている。しかしながら、印刷法では、印刷版を基板に接触して行うため、ごみの巻き込みや物理的な破損を完全になくすことは難しい。特に、ナノメートルオーダーで膜厚を制御する必要のある薄膜トランジスターの構成要素の印刷は困難であった。そのため、印刷法の中で、唯一、非接触でパターン形成を行えるインクジェット方式に注目が集まっている。しかしながら、インクジェット法は、解像度の低さの点で問題がある。そのため、ソースドレイン電極やドライバの接続配線等を、インクジェット法を用いて作製するには限界があった。ソースドレイン電極や画素電極を電気的に接続するためにゲート絶縁膜や層間絶縁膜を貫通するヴィアホールを形成する必要があるが、インクジェット法のみを用いて作製することは難しく、結局は、フォトリソグラフィー工程およびドライエッチング工程や、レーザー光を照射することによって作製していた。   In addition, the photolithography process and the etching process take time, and a large-scale investment is required for the manufacturing apparatus. Therefore, establishment of a manufacturing method using a printing method with excellent productivity is desired. However, in the printing method, since the printing plate is brought into contact with the substrate, it is difficult to completely eliminate dust entrainment and physical damage. In particular, it has been difficult to print components of thin film transistors that require film thickness control on the order of nanometers. For this reason, attention has been focused on the inkjet method that can form a pattern in a non-contact manner. However, the inkjet method has a problem in terms of low resolution. For this reason, there is a limit in manufacturing the source / drain electrodes, driver connection wirings, and the like using the inkjet method. In order to electrically connect the source / drain electrode and the pixel electrode, it is necessary to form a via hole penetrating the gate insulating film and the interlayer insulating film. However, it is difficult to fabricate using only the ink-jet method. Lithography process, dry etching process, and laser beam irradiation were used.

例えば、ゲート電極を形成した後、層間絶縁層としてフォトレジストを塗布し、露光・現像を行った後、ドライエッチングを行うことによってゲート絶縁膜にヴィアホールを形成している。あるいは、ゲート電極を形成した後、パリレンマクを層間絶縁層として気相成長させ、エキシマレーザーを用いて、層間絶縁層およびゲート絶縁膜を貫通するヴィアホールを形成している。このため、ヴィアホールを印刷技術で効果的に作製する方法が望まれている。   For example, after forming a gate electrode, a photoresist is applied as an interlayer insulating layer, exposure / development is performed, and dry etching is performed to form a via hole in the gate insulating film. Alternatively, after forming the gate electrode, the vapor deposition of parylene mac as an interlayer insulating layer is performed, and a via hole penetrating the interlayer insulating layer and the gate insulating film is formed using an excimer laser. For this reason, a method for effectively producing a via hole by a printing technique is desired.

本発明は、上記従来技術の問題点に鑑み成されたものであって、積層された複数の層間絶縁膜を貫通するヴィアホールを印刷技術で効率的に作製することのできる回路基板の製造方法を提供することを目的の一つとしている。   The present invention has been made in view of the above-described problems of the prior art, and a method of manufacturing a circuit board capable of efficiently producing via holes penetrating a plurality of laminated interlayer insulating films by a printing technique. One of the purposes is to provide.

本発明の回路基板の製造方法は、基板上に第1導電体を形成する第1導電体形成工程と、 前記第1導電体を被覆する様に第1絶縁膜を成膜する第1絶縁膜成膜工程と、前記第1導電体上の前記第1絶縁膜を溶解させることにより貫通孔を形成する貫通孔形成工程と、前記貫通孔に対応する前記第1導電体上に金属膜を形成する金属膜形成工程と、前記金属膜の表面を撥液化させる撥液化工程と、前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して第2絶縁膜を形成する第2絶縁膜形成工程と、を含み、前記第2絶縁膜形成工程では、前記貫通孔内に当該貫通孔の孔径よりも小さな径を有するとともに前記金属膜を露出させるヴィアホールが形成されることを特徴とする。 The method for manufacturing a circuit board according to the present invention includes a first conductor forming step of forming a first conductor on a substrate, and a first insulating film that forms a first insulating film so as to cover the first conductor A film forming step, a through hole forming step of forming a through hole by dissolving the first insulating film on the first conductor, and a metal film formed on the first conductor corresponding to the through hole A metal film forming step, a liquid repellency step for repelling the surface of the metal film, a precursor resin is printed in a region other than the through hole, and the precursor resin is cured after printing to form a second insulating film. wherein a second insulating film forming step of forming, a, in the second insulating film forming step, a via hole exposing the metal layer and having a smaller diameter than the diameter of the through hole in the through hole is formed It is characterized by that.

これによれば、ヴィアホールなどのパターンを印刷法(インクジェット法)にて効率的に形成することができ、ヴィアホール以外の第1絶縁膜の品質を高いままに保つことができる。しかも、回路基板に作製された電子素子に悪影響を及ぼさない。その為に、優れた回路特性を示す回路基板を、印刷法にて、高歩留まりで安定的に製造する事ができる。   According to this, a pattern such as a via hole can be efficiently formed by a printing method (inkjet method), and the quality of the first insulating film other than the via hole can be kept high. In addition, the electronic elements manufactured on the circuit board are not adversely affected. Therefore, a circuit board exhibiting excellent circuit characteristics can be stably manufactured with a high yield by a printing method.

また、前記金属膜形成工程において、前記貫通孔内に、分散媒中に複数の金属粒子を含む導電性インクを滴下して前記金属膜を形成する製造方法としてもよい。
これによれば、インクジェット法を用いて金属膜を容易に形成することができる。
Further, in the metal film formation step, a conductive method including forming a metal film by dropping a conductive ink containing a plurality of metal particles in a dispersion medium into the through hole may be used.
According to this, a metal film can be easily formed using an inkjet method.

また、前記金属粒子の粒径が10〜40nmである製造方法としてもよい。
これによれば、低温で融着して低抵抗の金属膜が得られる。
Moreover, it is good also as a manufacturing method whose particle size of the said metal particle is 10-40 nm.
According to this, a low resistance metal film can be obtained by fusing at a low temperature.

また、前記金属膜形成工程において、前記貫通孔に対応する前記第1導電体の表面上に、当該表面を覆う厚さ20μm以下の前記第2絶縁膜を介して前記金属膜を形成する製造方法としてもよい。
これによれば、電圧を印加することによって容易に絶縁破壊を起こして、金属膜と第1導電体との間で導通が得られることになる。これにより歩留まり向上に繋がる。
In the metal film forming step, the metal film is formed on the surface of the first conductor corresponding to the through hole via the second insulating film having a thickness of 20 μm or less covering the surface. It is good.
According to this, dielectric breakdown is easily caused by applying a voltage, and conduction is obtained between the metal film and the first conductor. This leads to improved yield.

また、前記金属粒子が、金、銀、銅、ニッケル、白金およびパラジウムのいずれかからなる構成としてもよい。
これによれば、これらの金属粒子は、特に、導電性に優れるため、得られた金属膜全体としての導電性の向上を図ることができる。
The metal particles may be made of any one of gold, silver, copper, nickel, platinum, and palladium.
According to this, since these metal particles are particularly excellent in conductivity, it is possible to improve the conductivity of the obtained metal film as a whole.

また、前記第2絶縁膜形成工程において、前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して前記第2絶縁膜を形成する製造方法としてもよい。
これによれば、印刷法にて回路基板にヴィアホールを容易に開口でき、しかも、回路基板に作製された電子素子に悪影響を及ぼさない。そのために、優れた回路特性を示す回路基板を、印刷法にて、高歩留まりで安定的に製造することができる。
Further, in the second insulating film forming step, a precursor resin may be printed in a region other than the through hole, and the precursor resin may be cured after printing to form the second insulating film.
According to this, a via hole can be easily opened in the circuit board by a printing method, and an electronic element manufactured on the circuit board is not adversely affected. Therefore, a circuit board exhibiting excellent circuit characteristics can be stably manufactured with a high yield by a printing method.

また、前記第1絶縁膜はエーテル系溶剤または、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶である製造方法としてもよい。
これによれば、エーテル系溶剤、又はケトン系溶剤、又はエステル系溶剤、又はフッ素系溶剤、に可溶な絶縁材料、若しくはエーテル系樹脂、又はケトン系樹脂、又はエステル系樹脂、又はフッ素系樹脂、からなる絶縁材料を第1絶縁膜成膜工程に使用できるので、印刷法にて第1絶縁膜を形成できる。又、第1絶縁膜に対する選択肢が広いので、回路基板の機能を最大にする事ができる。さらに、第1絶縁膜をトランジスターのゲート絶縁膜として利用する場合には、第1絶縁膜材料が有機半導体膜を溶かさないので、半導体膜とゲート絶縁膜との界面が平滑で、且つ中間遷移層が存在しない綺麗な物となる。その結果、優れた特性を示す薄膜トランジスターを回路基板に作製する事ができる。
The first insulating film may be a manufacturing method that is soluble in any of ether solvents, ketone solvents, ester solvents, and fluorine solvents.
According to this, an insulating solvent soluble in an ether solvent, a ketone solvent, an ester solvent, or a fluorine solvent, an ether resin, a ketone resin, an ester resin, or a fluorine resin Since the insulating material consisting of can be used for the first insulating film forming step, the first insulating film can be formed by a printing method. In addition, since the options for the first insulating film are wide, the function of the circuit board can be maximized. Further, when the first insulating film is used as the gate insulating film of the transistor, the first insulating film material does not dissolve the organic semiconductor film, so that the interface between the semiconductor film and the gate insulating film is smooth, and the intermediate transition layer. It becomes a beautiful thing that does not exist. As a result, a thin film transistor having excellent characteristics can be manufactured over a circuit board.

また、前記第1絶縁膜はアルコール系溶剤に対して難溶性を示す製造方法としてもよい。
これによれば、第1絶縁膜成膜工程後に行われる撥液化工程や第2導電体形成工程、及び第2絶縁膜形成工程に、アルコール系材料乃至はアルコール系溶剤に対して可溶な材料を使用できる。即ち、これらの材料を用いて、印刷法にて撥液化工程や第2導電体形成工程、及び第2絶縁膜形成工程を進めることができる。更に、これらの工程中に第1絶縁膜が損傷を受ける事もないので、第1絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
The first insulating film may be a manufacturing method that is hardly soluble in an alcohol solvent.
According to this, an alcohol-based material or a material that is soluble in an alcohol-based solvent in the lyophobic process, the second conductor forming process, and the second insulating film forming process performed after the first insulating film forming process. Can be used. That is, using these materials, the lyophobic process, the second conductor forming process, and the second insulating film forming process can be performed by a printing method. Furthermore, since the first insulating film is not damaged during these steps, the first insulating film can be maintained without deteriorating the function required for the circuit board.

また、前記第1絶縁膜は前記前駆体樹脂に対して難溶性を示す製造方法としてもよい。
これによれば、第2絶縁膜形成工程中に第1絶縁膜が前駆体樹脂によって損傷を被ることはなく、第1絶縁膜は、回路基板にて求められる機能を劣化させることなく維持できる。
Further, the first insulating film may be a manufacturing method that is hardly soluble in the precursor resin.
According to this, the first insulating film is not damaged by the precursor resin during the second insulating film forming step, and the first insulating film can be maintained without deteriorating the function required for the circuit board.

また、前記貫通孔形成工程は、前記第1絶縁膜を溶解する溶剤を前記第1絶縁膜に滴下する溶剤滴下工程を含み、周縁が前記第1絶縁膜の盛り上がり部分によって構成される前記貫通孔を形成する製造方法としてもよい。
これによれば、溶剤はインクジェット法で滴下する事が出来るので、この構成によれば、印刷法にて微細な貫通孔を容易に形成できる。
Further, the through hole formation step, the through constituted by the first solvent capable of dissolving the insulating film viewing including the solvent dropping step of dropping the first insulating film, raised parts of the peripheral edge is the first insulating film It is good also as a manufacturing method which forms a hole .
According to this, since the solvent can be dropped by the inkjet method, according to this configuration, a fine through hole can be easily formed by the printing method.

また、前記撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液に、前記第1導電体の表面を触れさせる製造方法としてもよい。
これによれば、チオール化合物又はジスルフィド化合物の硫黄原子が金属原子と素早く結合するので、数秒から数分程度の短時間の接触で容易に第1導電体の表面のみを選択的に撥液化させる事ができる。
The liquid repellent step may be a manufacturing method in which the surface of the first conductor is brought into contact with a solution containing a thiol compound or a disulfide compound.
According to this, since the sulfur atom of the thiol compound or disulfide compound is quickly bonded to the metal atom, only the surface of the first conductor can be selectively made liquid-repellent easily in a short contact of several seconds to several minutes. Can do.

また、前記チオール化合物がフッ素化アルキル鎖を含む製造方法としてもよい。
これによれば、フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、チオール化合物が結合した表面の撥液性を極めて高くする事ができる。
Moreover, it is good also as a manufacturing method in which the said thiol compound contains a fluorinated alkyl chain.
According to this, since the fluorinated alkyl chain lowers the surface tension, according to this configuration, the liquid repellency of the surface to which the thiol compound is bonded can be made extremely high.

また、前記ジスルフィド化合物がフッ素化アルキル鎖を含む製造方法としてもよい。
これによれば、フッ素化アルキル鎖は表面張力を下げるので、この構成によれば、ジスルフィド化合物が結合した表面の撥液性を極めて高くする事ができる。
The disulfide compound may be a production method containing a fluorinated alkyl chain.
According to this, since the fluorinated alkyl chain lowers the surface tension, according to this configuration, the liquid repellency of the surface to which the disulfide compound is bonded can be made extremely high.

また、前記前駆体樹脂は水酸基を有するモノマーを含む製造方法としてもよい。
これによれば、第2絶縁膜は第1絶縁膜上に形成されるが、第1絶縁膜はアルコール系材料に対して安定であるので、この構成によれば、前駆体樹脂が第1絶縁膜に損傷を及ぼす事(第1絶縁膜を溶融する事)を避けられる。
The precursor resin may be a production method including a monomer having a hydroxyl group.
According to this, the second insulating film is formed on the first insulating film, but since the first insulating film is stable with respect to the alcohol-based material, according to this configuration, the precursor resin is used for the first insulating film. It is possible to avoid damaging the film (melting the first insulating film).

また、前記前駆体樹脂はアルコール系溶剤に可溶である製造方法としてもよい。
これによれば、前駆体樹脂をアルコール系溶剤で希釈できるので、その溶液の濃度を比較的自由に調整でき、各種印刷法を第2絶縁膜形成工程に適応できる。又、第1絶縁膜はアルコール系材料に対して安定であるので、第2絶縁膜形成工程が第1絶縁膜に損傷を及ぼす事(第1絶縁膜を溶融する事)を避けられる。
The precursor resin may be a production method that is soluble in an alcohol solvent.
According to this, since the precursor resin can be diluted with an alcohol solvent, the concentration of the solution can be adjusted relatively freely, and various printing methods can be applied to the second insulating film forming step. In addition, since the first insulating film is stable with respect to the alcohol-based material, it is possible to avoid the second insulating film forming step from damaging the first insulating film (melting the first insulating film).

また、前記前駆体樹脂は光硬化性樹脂である製造方法としてもよい。
これによれば、前駆体樹脂を印刷した後に、光照射する事で、速やか且つ容易に第二絶縁膜を形成する事ができる。
Further, the precursor resin may be a photocurable resin.
According to this, the second insulating film can be formed quickly and easily by irradiating light after printing the precursor resin.

また、前記前駆体樹脂は熱硬化性樹脂である製造方法としてもよい。
これによれば、前駆体樹脂を印刷した後に、簡単な熱処理で、容易に第2絶縁膜を形成する事ができる。
The precursor resin may be a manufacturing method that is a thermosetting resin.
According to this, after printing precursor resin, a 2nd insulating film can be easily formed by simple heat processing.

また、前記回路基板は、ゲート絶縁膜を備えるトランジスターを有し、前記第1絶縁膜が前記ゲート絶縁膜として機能している製造方法としてもよい。
これによれば、高機能回路を有する回路基板を実現する事ができる。又、第1導電体形成工程以外は、総て印刷法にて回路基板を製造するので、生産性が非常に高く、高機能回路を有する回路基板を一日で製造できると見積られている。而も工程の自動化が容易で、印刷法の主体がインクジェット法である為に廃棄物も少なくなる。
本発明の電気光学装置は、先に記載の回路基板の製造方法を用いて製造された回路基板を備えることを特徴とする。
本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とする。
The circuit board may include a transistor including a gate insulating film, and the first insulating film may function as the gate insulating film.
According to this, a circuit board having a high function circuit can be realized. Further, since the circuit board is manufactured by a printing method except for the first conductor forming step, it is estimated that the productivity is very high and a circuit board having a high-function circuit can be manufactured in one day. The process is easy to automate, and the main printing method is the ink jet method, which reduces waste.
The electro-optical device of the present invention includes a circuit board manufactured by using the circuit board manufacturing method described above.
An electronic apparatus according to an aspect of the invention includes the electro-optical device described above.

実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. 実施形態1に係わる回路基板の製造方法を模式的に示した断面図。Sectional drawing which showed typically the manufacturing method of the circuit board concerning Embodiment 1. FIG. (a)は、図2(f)に対応する平面図、(b)は、図2(g)に対応する平面図。(A) is a top view corresponding to FIG.2 (f), (b) is a top view corresponding to FIG.2 (g). 実施形態1に係わる回路基板の製造方法を模式的に示した平面図、(c)は、図3(i)に対応する平面図、(d)は、図3(j)に対応する平面図。FIG. 3C is a plan view schematically showing the circuit board manufacturing method according to the first embodiment, FIG. 3C is a plan view corresponding to FIG. 3I, and FIG. 3D is a plan view corresponding to FIG. . 実施形態1に係わる回路基板の製造方法の内で貫通孔形成工程の原理を説明する図。The figure explaining the principle of a through-hole formation process in the manufacturing method of the circuit board concerning Embodiment 1. FIG. 導電性インクの濡れ拡がり方を示す図。The figure which shows how the conductive ink spreads. 実施形態1に係わる回路基板の製造方法の内で撥液化工程終了時の状態を詳細に説明した図。The figure explaining in detail the state at the time of completion | finish of a liquid repellent process in the manufacturing method of the circuit board concerning Embodiment 1. FIG. ボトムゲート構造のアクティブマトリクス基板を模式的に示す断面図。Sectional drawing which shows typically the active matrix substrate of a bottom gate structure. 変形例2に係わる回路基板の製造方法の平面図。The top view of the manufacturing method of the circuit board concerning the modification 2. FIG. 実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を模式的に示す平面図。FIG. 2 is a plan view schematically showing an active matrix substrate manufactured using the circuit board manufacturing method described in detail in the first embodiment. 上述のアクティブマトリックス基板を用いた電気光学装置を模式的に示す断面図。FIG. 3 is a cross-sectional view schematically showing an electro-optical device using the above active matrix substrate. 上述の電気光学装置を用いた電子機器を模式的に示す斜視図で、(a)は正面斜視図、(b)は背面斜視図。FIG. 4 is a perspective view schematically showing an electronic apparatus using the above-described electro-optical device, where (a) is a front perspective view and (b) is a rear perspective view.

以下、本発明の実施形態を、図面を用いて説明する。なお、以下の図面に於いては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, the scales are different for each layer and each member so that each layer and each member has a size that can be recognized on the drawing.

(実施形態1)
図1及び図2、図3は、実施形態1に係わる回路基板の製造方法を模式的に示した断面図である。また、図4及び図5は実施形態1に係わる回路基板の製造方法を模式的に示した平面図である。なお、図1から図3は、図4及び図5のA−A‘とB−B‘の断面に相当し、便宜上、図1(a)にのみA−A‘とB−B‘の位置を記載してある。以下、図1から図5を用いて、回路基板の製造方法を説明する。
(Embodiment 1)
1, 2, and 3 are cross-sectional views schematically showing a circuit board manufacturing method according to the first embodiment. 4 and 5 are plan views schematically showing the circuit board manufacturing method according to the first embodiment. 1 to 3 correspond to the cross-sections AA ′ and BB ′ of FIGS. 4 and 5, and for the sake of convenience, the positions of AA ′ and BB ′ only in FIG. Is described. Hereinafter, a method for manufacturing a circuit board will be described with reference to FIGS.

「概要」
まず図3(j)を用いて概要を説明する。
本発明は、2種類の導電層とこれらを分離する2種類の絶縁層を備える回路基板1の製造方法に関する。回路基板1は主として印刷法を用いて製造され、この製造方法に適する様に、2種類の絶縁層にヴィアホール31を開口して、2種類の導電層を互いに電気的に接続する技術に関する。図3(j)では、2種類の導電層は、ソースドレイン電極(第1導電体)11と画素電極(第3導電体)13である。また、2種類の絶縁層とは、ゲート絶縁膜(第1絶縁膜)21と層間絶縁膜(第2絶縁膜)22である。ゲート絶縁膜21はソースドレイン電極11などの第1導電体を被覆しており、その上に層間絶縁膜22が設けられ、更にその上に画素電極13が形成される。ソースドレイン電極11上にはヴィアホール31が開口されており、このヴィアホール31を介して、ソースドレイン電極11と画素電極13とが接続されている。
なお、第2導電体にてゲート電極12などが形成され、ゲート電極12と画素電極13とは層間絶縁膜22にて絶縁される。すなわち、第1導電体と第2導電体とを絶縁するのが第1絶縁膜で、第2導電体と第3導電体とを絶縁するのが第2絶縁膜である。
"Overview"
First, the outline will be described with reference to FIG.
The present invention relates to a method of manufacturing a circuit board 1 including two types of conductive layers and two types of insulating layers that separate them. The circuit board 1 is mainly manufactured using a printing method, and relates to a technique for opening two via holes 31 in two types of insulating layers and electrically connecting the two types of conductive layers to each other so as to be suitable for the manufacturing method. In FIG. 3 (j), the two types of conductive layers are a source / drain electrode (first conductor) 11 and a pixel electrode (third conductor) 13. The two types of insulating layers are a gate insulating film (first insulating film) 21 and an interlayer insulating film (second insulating film) 22. The gate insulating film 21 covers a first conductor such as the source / drain electrode 11, an interlayer insulating film 22 is provided thereon, and a pixel electrode 13 is further formed thereon. A via hole 31 is opened on the source / drain electrode 11, and the source / drain electrode 11 and the pixel electrode 13 are connected via the via hole 31.
The gate electrode 12 and the like are formed of the second conductor, and the gate electrode 12 and the pixel electrode 13 are insulated by the interlayer insulating film 22. That is, the first insulating film insulates the first conductor from the second conductor, and the second insulating film insulates the second conductor from the third conductor.

このような回路基板1を製造するのに以下の工程が実施される。
まず、第1導電体形成工程として基板上にソースドレイン電極11などを形成する。
次いで、第1絶縁膜成膜工程として、第1導電体を被覆するようにゲート絶縁膜21を成膜する。
次に、貫通孔形成工程として、ソースドレイン電極11上のゲート絶縁膜21に貫通孔32を開口して、ソースドレイン電極11の表面を露出させる。その後、貫通孔32内に導電性インク43を吐出して、ソースドレイン電極11の表面に金属膜40を形成する金属膜形成工程を行う。そして、金属膜40の表面を撥液化させる撥液化工程を行う。
次に、第2絶縁膜形成工程として、貫通孔32以外の領域に層間絶縁膜22の前駆体樹脂を印刷し、印刷後にこの前駆体樹脂を硬化して第2絶縁膜を形成する。前駆体樹脂は粘度が低く、印刷時に基板表面に塗れ広がるが、金属膜40が開口(露出)している部分は、撥液化処理が施されているので、塗れず、その部位は前駆体樹脂が塗布されない。こうしてヴィアホール31が容易に、且つ確実に形成される。ヴィアホール31が形成された後に画素電極13が形成され、2種類の導電層は電気的に接続される。
The following steps are performed to manufacture such a circuit board 1.
First, as the first conductor forming step, the source / drain electrodes 11 and the like are formed on the substrate.
Next, as the first insulating film forming step, the gate insulating film 21 is formed so as to cover the first conductor.
Next, as a through hole forming step, a through hole 32 is opened in the gate insulating film 21 on the source / drain electrode 11 to expose the surface of the source / drain electrode 11. Thereafter, a conductive film 43 is formed in the surface of the source / drain electrode 11 by discharging the conductive ink 43 into the through hole 32. Then, a lyophobic process for lyophobizing the surface of the metal film 40 is performed.
Next, as a second insulating film forming step, the precursor resin of the interlayer insulating film 22 is printed in a region other than the through holes 32, and after the printing, the precursor resin is cured to form a second insulating film. The precursor resin has a low viscosity and spreads and spreads on the substrate surface during printing, but the portion where the metal film 40 is opened (exposed) has been subjected to lyophobic treatment, so it cannot be applied, and that portion is the precursor resin. Is not applied. Thus, the via hole 31 is easily and reliably formed. After the via hole 31 is formed, the pixel electrode 13 is formed, and the two kinds of conductive layers are electrically connected.

以下、回路基板1の製造方法を工程ごとに詳述する。
なお、本実施形態では好適例として、上ゲート型で、半導体膜に有機物を利用した薄膜トランジスター(有機TFT)を有するアクティブマトリックス基板を回路基板1に適応した場合について説明する。
Hereinafter, the manufacturing method of the circuit board 1 will be described in detail for each process.
In the present embodiment, as a preferred example, a case where an active matrix substrate having an upper gate type and having a thin film transistor (organic TFT) using an organic substance as a semiconductor film is applied to the circuit substrate 1 will be described.

[第1導電体形成工程と第1絶縁膜成膜工程]
図1(a)は、本実施形態の回路基板の製造工程中で、第1絶縁膜成膜工程までを表している。基板10はポリエチレンナフタレート(PEN)フィルムである。基板10としては、ガラス基板や、アルミニウム若しくはステンレス等の金属基板、シリコンやGaAs等の半導体基板、プラスチック基板等、いかなる基板を用いることもできるが、有機TFTは低温且つ簡易な方法で形成できることから、これらの内でも価格が安く、軽量で、しかも柔軟性に富むプラスチック基板を用いることが好ましい。
なお、基板10としてガラス基板を用いる場合には、その表面に有機樹脂層を形成しても良い。
[First Conductor Forming Step and First Insulating Film Forming Step]
FIG. 1A shows the process up to the first insulating film forming process in the manufacturing process of the circuit board of the present embodiment. The substrate 10 is a polyethylene naphthalate (PEN) film. As the substrate 10, any substrate such as a glass substrate, a metal substrate such as aluminum or stainless steel, a semiconductor substrate such as silicon or GaAs, or a plastic substrate can be used. However, the organic TFT can be formed at a low temperature with a simple method. Of these, it is preferable to use a plastic substrate that is inexpensive, lightweight, and flexible.
In the case where a glass substrate is used as the substrate 10, an organic resin layer may be formed on the surface thereof.

PENフィルム以外で適応可能なプラスチック基板としては、例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体(EVA)等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド、ポリアミドイミド、ポリカーボネート、ポリ−(4−メチルベンテン−1)、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体(AS樹脂)、ブタジエン−スチレン共重合体、ポリオ共重合体(EVOH)、ポリエチレンテレフタレート、ポリブチレンテレフタレート、プリシクロヘキサンテレフタレート(PCT)等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル(液晶ポリマー)、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち一種、または二種以上を積層した積層体を用いることができる。   Examples of plastic substrates other than PEN films include polyolefins such as polyethylene, polypropylene, ethylene-propylene copolymer, ethylene-vinyl acetate copolymer (EVA), cyclic polyolefin, modified polyolefin, polyvinyl chloride, poly Vinylidene chloride, polystyrene, polyamide, polyimide, polyamideimide, polycarbonate, poly- (4-methylbenten-1), ionomer, acrylic resin, polymethyl methacrylate, acrylic-styrene copolymer (AS resin), butadiene-styrene copolymer Polyesters such as polymers, polio copolymers (EVOH), polyethylene terephthalate, polybutylene terephthalate, precyclohexane terephthalate (PCT), polyethers, polyether keto , Polyether ether ketone, polyether imide, polyacetal, polyphenylene oxide, modified polyphenylene oxide, polyarylate, aromatic polyester (liquid crystal polymer), polytetrafluoroethylene, polyvinylidene fluoride, other fluororesins, styrene, polyolefin, Various thermoplastic elastomers such as polyvinyl chloride, polyurethane, fluoro rubber, chlorinated polyethylene, epoxy resin, phenol resin, urea resin, melamine resin, unsaturated polyester, silicone resin, polyurethane, etc. A copolymer, a blend, a polymer alloy, and the like. Among these, a laminate in which one kind or two or more kinds are laminated can be used.

基板10上には金(Au)からなる第1導電体が設けられており、これらにて外部への接続する電極パッド(第1導電体)111と、ソースドレイン電極(第1導電体)11、及び不図示のデータ線やその他の配線が形成されている。第1導電体材料としては、チオール化合物又はジスルフィド化合物の硫黄原子と結合が可能な材料を使用し、金以外には、Cr、Al、Ta、Mo、Nb、Cu、Ag、Pt、Pd、Ni、やそれらの金属を用いた合金等が使用される。これらの他にも、第1導電体材料として、インジウム錫酸化物(ITO)や酸化錫、酸化亜鉛などの酸化物導電体を利用しても良い。これらの金属膜や酸化物導電体は真空蒸着法やスパッター法で均一な薄膜を堆積した後に、フォトリソグラフィー工程と湿式乃至は乾式のエッチング工程を経て、所定の形状にパターニングされる。或いは、エッチング加工が困難な材料では、所定の形状に穴が開けられたマスクを通じて金属膜を堆積(マスク堆積)しても良い。この他にも銀(Ag)ナノコロイドの分散液をマイクロコンタクトプリンティングや凸板反転印刷法によって印刷しても良い。これが第1導電体形成工程に当たる。ここでは金をPENフィルム全面に真空蒸着した後にフォトリソグラフィー工程と湿式エッチング工程とを経て、第1導電体を形成した。なお、金の湿式エッチングにはヨウ素とヨウ化アルカリ(ヨウ化アンモニウム)の混合液を用いた。   A first conductor made of gold (Au) is provided on the substrate 10, and an electrode pad (first conductor) 111 and a source / drain electrode (first conductor) 11 are connected to the outside using these first conductors. , And data lines (not shown) and other wirings are formed. As the first conductor material, a material capable of bonding with a sulfur atom of a thiol compound or a disulfide compound is used. Besides gold, Cr, Al, Ta, Mo, Nb, Cu, Ag, Pt, Pd, Ni , And alloys using these metals are used. In addition to these, an oxide conductor such as indium tin oxide (ITO), tin oxide, or zinc oxide may be used as the first conductor material. These metal films and oxide conductors are patterned into a predetermined shape through a photolithography process and a wet or dry etching process after depositing a uniform thin film by vacuum deposition or sputtering. Alternatively, for a material that is difficult to etch, a metal film may be deposited (mask deposition) through a mask having holes in a predetermined shape. In addition, a dispersion of silver (Ag) nanocolloid may be printed by microcontact printing or convex plate reverse printing. This corresponds to the first conductor forming step. Here, gold was vacuum-deposited on the entire surface of the PEN film, and then the first conductor was formed through a photolithography process and a wet etching process. Note that a mixed solution of iodine and alkali iodide (ammonium iodide) was used for wet etching of gold.

第1導電体形成工程後に、有機半導体膜41を印刷する半導体膜形成工程を行う。インクジェット法で、ソースドレイン電極11間を結ぶ様に(チャネル形成領域を埋める様に)半導体材料を印刷する。ここでの有機半導体膜41は、ポリ(9,9−ジオクチルフルオレン−コージチオフェン)(F8T2)で、P型半導体特性を示す高分子型有機半導体である。この他に使用可能なP型の高分子型有機半導体材料としては、ポリ(3−ヘキシルチオフェン)(P3HT)、ポリ[5,5’−ビス(3−ドデシル−2チニル)−2,2’−ビチオフェン](PQT−12)、PBTTT等が挙げられる。印刷が可能な可溶性低分子有機半導体材料を用いる場合には、BTBTやチオフェンオリゴマなどが挙げられる。有機半導体はπ結合を有するので、芳香族炭化水素(トルエン、キシレン、メシチレン、シクロヘキシルベンゼンなど)に最も良く溶け、次いで環式の飽和炭化水素(シクロヘキサン、メチルシクロヘキサン、エチルシクロヘキサン、デカリンなど)から成る溶剤に溶解されて、印刷される。溶解時の半導体材料の濃度は0.3%から2.5%の範囲にあることが望ましく、理想的な範囲は0.5%から1.5%である。次工程で第1絶縁膜が塗布される為に、有機半導体は溶剤選択性が高いことが望ましい。   After the first conductor forming step, a semiconductor film forming step for printing the organic semiconductor film 41 is performed. A semiconductor material is printed by an inkjet method so as to connect the source / drain electrodes 11 (fill the channel formation region). Here, the organic semiconductor film 41 is poly (9,9-dioctylfluorene-codithiophene) (F8T2), and is a polymer organic semiconductor exhibiting P-type semiconductor characteristics. Other P-type polymer organic semiconductor materials that can be used include poly (3-hexylthiophene) (P3HT), poly [5,5′-bis (3-dodecyl-2tinyl) -2,2 ′. -Bithiophene] (PQT-12), PBTTT and the like. When a soluble low molecular weight organic semiconductor material that can be printed is used, BTBT, thiophene oligomer, and the like can be given. Organic semiconductors have a π bond, so they are most soluble in aromatic hydrocarbons (toluene, xylene, mesitylene, cyclohexylbenzene, etc.), and then consist of cyclic saturated hydrocarbons (cyclohexane, methylcyclohexane, ethylcyclohexane, decalin, etc.) It is dissolved in a solvent and printed. The concentration of the semiconductor material at the time of dissolution is desirably in the range of 0.3% to 2.5%, and the ideal range is 0.5% to 1.5%. Since the first insulating film is applied in the next step, the organic semiconductor desirably has high solvent selectivity.

具体的には、上述の様に半導体膜を印刷する為に芳香族炭化水素や環式の飽和炭化水素に良く溶け、且つ、次工程以降で安定である為に水やアルコール系溶剤、エーテル系溶剤、ケトン系溶剤、エステル系溶剤、フッ素系溶剤には不溶であることが望まれる。この溶剤選択性の観点から、可溶性低分子有機半導体材料よりも高分子型有機半導体材料の方が好ましい。ここで用いたF8T2はデカリンに良く溶け、ケトン系溶剤やエステル系材料に対して安定である。半導体膜は、インクジェット法にて、デカリン中に濃度2%に溶かしたF8T2を印刷して形成した。半導体膜の厚みは10nmから200nmの範囲にあることが好ましく、理想的な範囲は30nmから60nmである。ここでの厚みは50nmであった。   Specifically, it is well soluble in aromatic hydrocarbons and cyclic saturated hydrocarbons for printing semiconductor films as described above, and water, alcohol-based solvents, ether-based to be stable after the next step. It is desired to be insoluble in solvents, ketone solvents, ester solvents, and fluorine solvents. From the viewpoint of solvent selectivity, a polymer type organic semiconductor material is preferable to a soluble low molecular weight organic semiconductor material. The F8T2 used here dissolves well in decalin and is stable to ketone solvents and ester materials. The semiconductor film was formed by printing F8T2 dissolved in decalin at a concentration of 2% by an inkjet method. The thickness of the semiconductor film is preferably in the range of 10 nm to 200 nm, and the ideal range is 30 nm to 60 nm. The thickness here was 50 nm.

半導体膜形成工程後に第1絶縁膜成膜工程を行う。有機半導体膜41を覆って第1絶縁膜であるゲート絶縁膜21を設ける。ここでは厚みが500nmのポリメタクリル酸メチル(PMMA)をスピンコートにて成膜した。ゲート絶縁膜21は、この様に、絶縁性高分子を基板全体に渡って一様に塗布する。この時に有機半導体膜41を溶解させてはならないので、有機半導体材料が難溶性を示す溶剤(アルコール系溶剤または、エーテル系溶剤、ケトン系溶剤、エステル系溶剤、フッ素系溶剤)に可溶な絶縁性高分子を使用する。更に、この後に行われる撥液化工程や第2導電体形成工程(ゲート電極形成工程)、第2絶縁膜形成工程(層間絶縁膜形成工程で、前駆体樹脂の塗布と硬化)など、これ以降に行われる各種工程に対してゲート絶縁膜21は安定で有らねばならない。これらの工程ではアルコール系材料やグリコール、グリセリンが使用されるので、絶縁性高分子はこれらに対して安定である必要がある。即ち、第1絶縁膜はアルコール系溶剤や材料に対しては難溶性を示し(溶け難く)、エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかには可溶性を示す(溶ける)材料である。具体的には、PMMAを始めとするアクリル系高分子、Cytop(旭硝子の商品名)に代表される全フッ素系高分子、或いは、特開2010−74088号公報に示されるようなフッ素系芳香族高分子、更にはポリビニルフェノール(PVP)やノボラック樹脂などのフェノール系高分子を使うことができる。アクリル系高分子はエステル基を有するので、酢酸ブチルなどのエステル系溶剤に良く溶け、エタノールやプロピレングリコールなどのアルコール系材料には殆ど溶けない。全フッ素系高分子はフッ素系溶剤に溶かすことができるが、アルコール系材料など多くの溶剤に対して不溶性を示す(溶けない)。また、フッ素系芳香族高分子はカルボニル基やエステル基を有するので、フッ素系溶剤の他にケトン系溶剤やエステル系溶剤に良く溶けるが、エタノールなどのアルコール系溶剤には僅かしか溶けず難溶性を示す。   A first insulating film forming step is performed after the semiconductor film forming step. A gate insulating film 21 that is a first insulating film is provided to cover the organic semiconductor film 41. Here, polymethyl methacrylate (PMMA) having a thickness of 500 nm was formed by spin coating. In this way, the gate insulating film 21 is uniformly coated with the insulating polymer over the entire substrate. Since the organic semiconductor film 41 must not be dissolved at this time, the organic semiconductor material is insulatively soluble in a solvent in which the organic semiconductor material is hardly soluble (alcohol solvent, ether solvent, ketone solvent, ester solvent, fluorine solvent). Use functional polymers. In addition, the liquid repellency step, the second conductor forming step (gate electrode forming step), the second insulating film forming step (application and curing of the precursor resin in the interlayer insulating film forming step), etc. The gate insulating film 21 must be stable with respect to various processes to be performed. In these steps, alcoholic materials, glycols, and glycerin are used, so that the insulating polymer needs to be stable against these. That is, the first insulating film is hardly soluble in alcohol solvents and materials (not easily soluble), and is soluble (soluble in any of ether solvents, ketone solvents, ester solvents, and fluorine solvents). ) Material. Specifically, acrylic polymers such as PMMA, perfluorinated polymers represented by Cytop (trade name of Asahi Glass), or fluorine-based aromatics as disclosed in JP 2010-74088 A Polymers, and phenolic polymers such as polyvinylphenol (PVP) and novolak resins can be used. Since acrylic polymers have ester groups, they are well soluble in ester solvents such as butyl acetate and hardly soluble in alcoholic materials such as ethanol and propylene glycol. Although all fluorinated polymers can be dissolved in fluorinated solvents, they are insoluble (not soluble) in many solvents such as alcohol-based materials. In addition, fluorine aromatic polymers have carbonyl groups and ester groups, so they are well soluble in ketone solvents and ester solvents in addition to fluorine solvents, but only slightly soluble in alcohol solvents such as ethanol. Indicates.

フェノール系高分子はアルコールに溶けるため、そのままでは第1絶縁膜に使えないが、不溶化することによって適用可能となる。即ち、まず、架橋剤をフェノール系高分子に混合して塗布する。次いで貫通孔形成工程を済ました後に、加熱などで化学反応を促進して架橋させる。こうして第1絶縁膜は不溶化され、以降の工程に対して安定となる。   Since the phenolic polymer is soluble in alcohol, it cannot be used as it is for the first insulating film, but can be applied by insolubilization. That is, first, a crosslinking agent is mixed with a phenol polymer and applied. Next, after completing the through-hole forming step, the chemical reaction is accelerated by heating or the like to crosslink. Thus, the first insulating film is insolubilized and becomes stable with respect to the subsequent steps.

オレフィン系高分子は、水酸基やカルボニル基などの極性官能基を有する材料と共重合させたり、或いはこれらを側鎖として付加したりすることによって、エーテル系溶剤やケトン系溶剤、エステル系溶剤に可溶とすることができる。従って、こうした処理を行ったオレフィン系高分子も第1絶縁膜として使用可能である。この場合、シクロオレフィン系高分子が好適である。   Olefin polymers can be used as ether solvents, ketone solvents, and ester solvents by copolymerizing with materials having polar functional groups such as hydroxyl groups and carbonyl groups, or by adding these as side chains. Can be dissolved. Therefore, the olefin polymer subjected to such treatment can also be used as the first insulating film. In this case, a cycloolefin polymer is suitable.

後述する様に、前駆体樹脂は水酸基を付与されたモノマーでこれを合成して第2絶縁膜とするが、第1絶縁膜はアルコール系材料に対して安定なので、前駆体樹脂に対しても難溶性を示すことになる。第1絶縁膜の厚みは、100nmから1000nmの範囲にあることが望ましく、200nmから800nmの範囲内にあることがより好適である。   As will be described later, the precursor resin is synthesized with a monomer to which a hydroxyl group has been added to form a second insulating film. However, since the first insulating film is stable to alcohol-based materials, Slightly soluble. The thickness of the first insulating film is preferably in the range of 100 nm to 1000 nm, and more preferably in the range of 200 nm to 800 nm.

[貫通孔形成工程]
図1(b)および図1(c)は、本実施形態の回路基板の製造工程中で、貫通孔形成工程を表している。貫通孔形成工程は、図1(b)に示すように、第1絶縁膜を溶解する溶剤を第1絶縁膜に滴下する溶剤滴下工程から始まる。具体的には、第1絶縁膜上にインクジェット51でγ−ブチロラクトンを、貫通孔を開口すべき場所に滴下する。図1(b)では、ソースドレイン電極11の電極部113上に、体積が5pL〜10pL程度のγ−ブチロラクトンの液滴52を数回、滴下した。
ここでは、5〜10pL程度の高分子溶液の液滴52を同一地点に4滴連続して吐出し、数秒間乾燥させるサイクルを3回ほど繰り返した。このようにして、例えば、厚さ900nmの第1絶縁膜(ゲート絶縁膜21)に貫通孔32を形成した。あるいは、5〜10pL程度の高分子溶液の液滴52を同一地点に1滴だけ吐出し、数秒間乾燥させるサイクルを複数回繰り返すことによって貫通孔32を形成してもよい。これにより、さらに小さな径の貫通孔32を形成することができる。
[Through hole forming step]
FIG. 1B and FIG. 1C show a through hole forming process in the process of manufacturing the circuit board of the present embodiment. As shown in FIG. 1B, the through hole forming process starts with a solvent dropping process in which a solvent that dissolves the first insulating film is dropped onto the first insulating film. Specifically, γ-butyrolactone is dropped onto the first insulating film by an inkjet 51 at a location where a through hole is to be opened. In FIG. 1B, γ-butyrolactone droplets 52 having a volume of about 5 pL to 10 pL were dropped several times on the electrode portion 113 of the source / drain electrode 11.
Here, a cycle in which 4 drops of a polymer solution of about 5 to 10 pL were continuously discharged to the same spot and dried for several seconds was repeated about 3 times. In this manner, for example, the through hole 32 is formed in the first insulating film (gate insulating film 21) having a thickness of 900 nm. Alternatively, the through-hole 32 may be formed by repeating a cycle in which only one droplet 52 of a polymer solution of about 5 to 10 pL is discharged to the same point and dried for several seconds. Thereby, the through-hole 32 having a smaller diameter can be formed.

貫通孔32の大きさは、外径D1が100μm未満、内径D2が60μm未満であり、ソースドレイン電極11の表面の一部を露出させる。   The through hole 32 has an outer diameter D1 of less than 100 μm and an inner diameter D2 of less than 60 μm, and exposes a part of the surface of the source / drain electrode 11.

貫通孔形成工程に用いる溶剤は、第1絶縁膜を溶解しうる溶剤(エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれか)を用い、これらの内からインクジェット51で吐出するのに好適な、粘度が1mPa・sから5mPa・sの範囲にある溶剤を使用することが望ましい。粘度が1mPa・s以上であれば、容易にインクジェット51で溶剤を滴下でき、5mPa・s以下で有れば、溶液に微小流が生じて、貫通孔32を開口できる。更に、微細な貫通孔を形成するには、溶剤の表面張力は35mN/m以上、理想的には40mN/m以上あることが好ましい。また、深い貫通孔を形成するには、溶剤の沸点が180℃よりも高いことが好ましい。ここで、滴下したγ−ブチロラクトンは環状エステルで、粘度は1.7mPa・s、表面張力は44mN/m、沸点は207℃であった。貫通孔形成工程時の温度や風速などにて定まる溶剤の蒸発速度にも依存するが、これらの条件を満たし、通常の作業環境(温度20℃から30℃、相対湿度30%から80%、空気のダウンフロー風量0.01m/sから0.1m/s)で、20pL程度の液滴52を1回、滴下すると200nmから400nm程度の深さの穴を形成でき、40pL程度の液滴52を1回、滴下すると400nmから600nm程度の深さの穴を形成できる。従って、第1絶縁膜の厚さが400nm程度未満で、40pL程度の液滴52を用いれば、1回の溶剤滴下でソースドレイン電極11に到達する貫通孔を形成できる。第1絶縁膜がより厚い場合や、溶解性が不十分な場合には、液滴52を同じ位置に複数回、滴下して貫通孔を形成する。   As the solvent used in the through-hole forming step, a solvent capable of dissolving the first insulating film (any one of an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent) is used. It is desirable to use a solvent having a viscosity in the range of 1 mPa · s to 5 mPa · s. If the viscosity is 1 mPa · s or more, the solvent can be easily dropped by the inkjet 51, and if it is 5 mPa · s or less, a micro flow is generated in the solution, and the through hole 32 can be opened. Furthermore, in order to form fine through holes, the surface tension of the solvent is preferably 35 mN / m or more, ideally 40 mN / m or more. Moreover, in order to form a deep through-hole, it is preferable that the boiling point of a solvent is higher than 180 degreeC. Here, the dropped γ-butyrolactone was a cyclic ester, the viscosity was 1.7 mPa · s, the surface tension was 44 mN / m, and the boiling point was 207 ° C. Although it depends on the solvent evaporation rate determined by the temperature and wind speed during the through hole formation process, these conditions are satisfied and the normal working environment (temperature 20 ° C. to 30 ° C., relative humidity 30% to 80%, air With a downflow air volume of 0.01 m / s to 0.1 m / s, when a droplet 52 of about 20 pL is dropped once, a hole with a depth of about 200 nm to 400 nm can be formed, and a droplet 52 of about 40 pL is formed. When dropped once, a hole having a depth of about 400 nm to 600 nm can be formed. Therefore, if the first insulating film has a thickness of less than about 400 nm and a droplet 52 of about 40 pL is used, a through-hole reaching the source / drain electrode 11 can be formed by a single solvent drop. When the first insulating film is thicker or the solubility is insufficient, the droplet 52 is dropped at the same position a plurality of times to form a through hole.

ここで、貫通孔32の形成原理に関して詳述する。
[貫通孔形成原理]
図6は、実施形態1に係わる回路基板の製造方法の内で貫通孔形成工程の原理を説明する図である。ここでは貫通孔形成原理を説明する。
ゲート絶縁膜(第1絶縁膜)21に貫通孔32を開口するには、ゲート絶縁膜21にインクジェット法で溶剤の液滴52を滴下する。この際に、図6(a)に示すように、ゲート絶縁膜21上に滴下された溶剤は、濡れ性に依存して一定の径まで濡れ広がる。溶剤はその下のゲート絶縁膜21を溶解しつつ、蒸発していく。溶剤が、蒸発する際には図6(b)の矢印が示す様な、液滴52の外縁部に向かった微小流が発生する。これは液滴52のコンタクトライン(外縁部)がピニングされ(固定され)、簡単には移動できないことに由来する。その結果、コンタクトライン付近の溶剤の蒸発分が中央からの液の移動で補われ、中心から外縁部に向かった微小流が発生する。溶剤に溶けた高分子(ゲート絶縁膜21の構成要素)も、この微小流に乗って、コンタクトライン付近へと集められる。こうして図6(c)に示す様なクレータ状の貫通孔32が形成される。
Here, the formation principle of the through hole 32 will be described in detail.
[Principle of through-hole formation]
FIG. 6 is a diagram for explaining the principle of the through-hole forming step in the circuit board manufacturing method according to the first embodiment. Here, the principle of through-hole formation will be described.
In order to open the through hole 32 in the gate insulating film (first insulating film) 21, a solvent droplet 52 is dropped on the gate insulating film 21 by an inkjet method. At this time, as shown in FIG. 6A, the solvent dropped on the gate insulating film 21 spreads to a certain diameter depending on the wettability. The solvent evaporates while dissolving the gate insulating film 21 below. When the solvent evaporates, a micro flow toward the outer edge of the droplet 52 is generated as indicated by the arrow in FIG. This is because the contact line (outer edge) of the droplet 52 is pinned (fixed) and cannot be easily moved. As a result, the evaporation of the solvent in the vicinity of the contact line is compensated by the movement of the liquid from the center, and a micro flow from the center toward the outer edge portion is generated. The polymer (component of the gate insulating film 21) dissolved in the solvent is also collected in the vicinity of the contact line along the minute flow. Thus, a crater-like through hole 32 as shown in FIG. 6C is formed.

以上の原理から、この方法で貫通孔32を開口させるには、(1)第1絶縁膜が滴下される溶剤に容易に溶けること、(2)溶剤と第1絶縁膜の接触角が15°程度以上有り、余り濡れ広がらないこと、(3)溶剤の乾燥速度が遅く、第1絶縁膜が溶剤に溶け、それが微小流に乗って移動するだけの時間があること(即ち、溶剤の沸点が高いこと)、(4)溶剤の粘度が或る程度低く、液の移動が可能であること、の4点が重要であると理解できる。   Based on the above principle, in order to open the through-hole 32 by this method, (1) the first insulating film is easily dissolved in the dropped solvent, and (2) the contact angle between the solvent and the first insulating film is 15 °. (3) The drying speed of the solvent is slow, the first insulating film dissolves in the solvent, and there is time to move it in a micro flow (ie, the boiling point of the solvent 4) that the viscosity of the solvent is low to some extent and that the liquid can move is important.

実験によると、溶解性に優れる酢酸ブチルやPGMEAは粘度が低過ぎて、単純なインクジェット法では溶液の吐出が困難であった(駆動波形を最適化する必要がある)。表面張力が概ね40mN/m程度で有ると、PMMAに対する接触角は15°弱となり、20pLの液滴52で直径が100μm程度の外縁周(図6(c)で盛り上がった頂点部)と直径が20μmから30μmの開口部(図6(c)で電極が露出した底面部)を形成して貫通孔32を形成できた。ジクロヘキサノールアセテートは、優れた溶解性を示すが、沸点が173℃と低い為に、一回の滴下で10nm程度しか掘れない。従って、沸点は180℃程度以上が望まれる。   According to experiments, butyl acetate and PGMEA, which have excellent solubility, are too low in viscosity, making it difficult to discharge the solution by a simple ink jet method (the drive waveform needs to be optimized). When the surface tension is approximately 40 mN / m, the contact angle with respect to PMMA is slightly less than 15 °, and the diameter of the outer peripheral edge (vertical portion raised in FIG. 6 (c)) and the diameter of 20 pL droplet 52 is approximately 100 μm. Through holes 32 could be formed by forming openings of 20 μm to 30 μm (bottom portions where the electrodes were exposed in FIG. 6C). Diclohexanol acetate exhibits excellent solubility, but since the boiling point is as low as 173 ° C., only about 10 nm can be dug by one drop. Accordingly, the boiling point is preferably about 180 ° C. or higher.

上述したように、溶剤滴下工程後には、図1(c)に示すように、溶剤が滴下された位置に貫通孔32が形成される。すなわち、第1導電体の表面で第3導電体と接続すべき位置に貫通孔32が開口される。但し、数万個から数百万個にも及ぶ多くの貫通孔32の内には、完全な貫通孔32が形成されない場合もあり得る。一見、貫通孔32が底まで達している様に見えても、非常に薄い絶縁体の薄膜が第1導電体の表面に残る場合があり得る。これを取り除く為に、溶剤滴下工程後に、第1絶縁膜を均一にエッチングするエッチング工程が行われる。ここでは、酸素プラズマ中に基板全体を晒して、第1絶縁膜の表面と第1導電体の表面に残留している虞のある高分子層を削り取った。具体的には、40W/cmの酸素プラズマ中に2分間基板を晒した。これにより、薄皮状に残った高分子層を完全に除去することができる。 As described above, after the solvent dropping step, as shown in FIG. 1C, the through hole 32 is formed at the position where the solvent is dropped. That is, the through hole 32 is opened at a position to be connected to the third conductor on the surface of the first conductor. However, a complete through hole 32 may not be formed in many through holes 32 that range from tens of thousands to millions. At first glance, even though the through-hole 32 appears to reach the bottom, a very thin insulating thin film may remain on the surface of the first conductor. In order to remove this, an etching process for uniformly etching the first insulating film is performed after the solvent dropping process. Here, the entire substrate was exposed to oxygen plasma, and the polymer layer possibly remaining on the surface of the first insulating film and the surface of the first conductor was scraped off. Specifically, the substrate was exposed to oxygen plasma of 40 W / cm 2 for 2 minutes. Thereby, the polymer layer remaining in a thin skin state can be completely removed.

エッチング工程としては、上述の酸素プラズマ処理の他に、オゾン照射処理であっても良い。更には溶解性を制御した溶剤によってリンスしても良い。この際に、半導体膜には不溶性を示し、第1絶縁膜に対しては可溶性を示す溶剤(可溶性溶媒、例えばエーテル系溶剤或いはケトン系溶剤、エステル系溶剤)と、半導体膜にも第1絶縁膜にも不溶性を示す溶剤(不溶性溶媒、例えばアルコール系溶剤)と、を適当な割合で混合した混合溶媒にて短時間リンスする。混合溶媒の例としては、不溶性溶媒と可溶性溶媒との体積比を1対1から10対1程度の割合とする。例えば、エタノールを2に対してアセトンを1として混合し、溶解性を制御した溶剤を得ることができる。この混合溶媒に、基板を1分から5分程度浸漬すると、薄皮状の絶縁性高分子層は綺麗に除去される。混合溶媒に浸す他にも、混合溶媒をシャワー状、或いはスピンコート状に基板表面に供給しても良い。   The etching process may be ozone irradiation treatment in addition to the above-described oxygen plasma treatment. Further, it may be rinsed with a solvent whose solubility is controlled. At this time, a solvent that is insoluble in the semiconductor film and soluble in the first insulating film (soluble solvent, such as an ether solvent, a ketone solvent, or an ester solvent), and the semiconductor film also have the first insulation. The film is rinsed for a short time with a mixed solvent in which a solvent that is also insoluble in the membrane (an insoluble solvent such as an alcohol solvent) is mixed at an appropriate ratio. As an example of the mixed solvent, the volume ratio of the insoluble solvent to the soluble solvent is set to a ratio of about 1: 1 to 10: 1. For example, it is possible to obtain a solvent in which the solubility is controlled by mixing ethanol at 2 with acetone at 1. When the substrate is immersed in this mixed solvent for about 1 to 5 minutes, the thin insulating polymer layer is removed cleanly. In addition to being immersed in the mixed solvent, the mixed solvent may be supplied to the substrate surface in a shower form or a spin coat form.

なお、前述の如く第1絶縁膜に反応性の材料(架橋剤を伴うフェノール系高分子など)を用いた際には、エッチング工程の終了後に反応を促進する熱処理などを施す。   As described above, when a reactive material (such as a phenolic polymer with a cross-linking agent) is used for the first insulating film, a heat treatment that accelerates the reaction is performed after the etching process.

[金属膜形成工程]
図1(d)は、本実施形態の回路基板の製造工程の中で、金属膜形成工程を表している。
図1(d)に示すように、第1絶縁膜に形成した貫通孔32内に導電性インク43を滴下して、貫通孔32内に露出するソースドレイン電極11の表面上に、所定の膜厚の金属膜40を形成する。導電性インクとしては、銀の微粒子が、水系あるいは有機系の分散媒中に分散保持されてなる、銀コロイドインクが用いられる。ここでは、粒子径が10〜40nmのナノ粒子を用いることが望ましい。
[Metal film forming process]
FIG. 1D shows a metal film forming process in the manufacturing process of the circuit board of the present embodiment.
As shown in FIG. 1D, a conductive film 43 is dropped into the through hole 32 formed in the first insulating film, and a predetermined film is formed on the surface of the source / drain electrode 11 exposed in the through hole 32. A thick metal film 40 is formed. As the conductive ink, a silver colloid ink in which silver fine particles are dispersed and held in an aqueous or organic dispersion medium is used. Here, it is desirable to use nanoparticles having a particle size of 10 to 40 nm.

貫通孔32内に滴下された導電性インクは、図7(a)〜(c)に示すように、露出する電極表面上に濡れ広がる。
導電性インクの濡れ拡がり方は、貫通孔が完全に貫通しているか否か、導電性インクの滴下量等に応じて異なる。
As shown in FIGS. 7A to 7C, the conductive ink dropped into the through hole 32 wets and spreads on the exposed electrode surface.
The method of spreading and spreading the conductive ink varies depending on whether or not the through-hole is completely penetrated, the amount of the conductive ink dropped, and the like.

図7(a)に示すように、例えば、疎水性高分子の第1絶縁膜に対してCFなどのフッ化炭素中でプラズマ処理を行った場合、有機絶縁体の表面がフッ素化されるため第1絶縁膜は導電性インクをはじき、第1絶縁膜を完全に貫通した貫通孔32内に露出しているソースドレイン電極11の露出部分を選択的に濡らすことになる。貫通孔32と第1絶縁膜との間で導電性インク43に対する濡れ性に差がある場合、濡れ性の低い領域に取り囲まれることによって、貫通孔32内に導電性インク43が閉じ込められた状態となる。 As shown in FIG. 7A, for example, when a plasma treatment is performed on a first insulating film of a hydrophobic polymer in a carbon fluoride such as CF 4 , the surface of the organic insulator is fluorinated. Therefore, the first insulating film repels the conductive ink and selectively wets the exposed portion of the source / drain electrode 11 exposed in the through hole 32 that completely penetrates the first insulating film. When there is a difference in wettability with respect to the conductive ink 43 between the through hole 32 and the first insulating film, the conductive ink 43 is confined in the through hole 32 by being surrounded by a low wettability region. It becomes.

図7(b),(c)に示すように、貫通孔32と第1絶縁膜との間で導電性インク43に対する濡れ性に差がない場合、貫通孔32の形状そのもの、つまり、貫通孔32の周縁を構成している第1絶縁膜の盛り上がり部分によって、貫通孔32内に導電性インク43が閉じ込められた状態となる。ここで、貫通孔32と第1絶縁膜との間で導電性インク43に対する濡れ性に差がない場合とは、貫通孔32が第1絶縁膜を完全に貫通していない状態(つまり、貫通孔32の底部に絶縁薄膜が残っている状態)、あるいは、上述したように酸素プラズマ処理を施して貫通孔32を完全に貫通させたことによって第1絶縁膜およびソースドレイン電極11ともに濡れ性が高くなっている状態が挙げられる。   As shown in FIGS. 7B and 7C, when there is no difference in wettability with respect to the conductive ink 43 between the through hole 32 and the first insulating film, the shape of the through hole 32 itself, that is, the through hole The conductive ink 43 is confined in the through-hole 32 by the raised portion of the first insulating film constituting the periphery of 32. Here, the case where there is no difference in wettability with respect to the conductive ink 43 between the through hole 32 and the first insulating film means that the through hole 32 does not completely penetrate the first insulating film (that is, the through hole 32 is penetrated). In the state where the insulating thin film remains at the bottom of the hole 32), or the oxygen plasma treatment is performed as described above to completely penetrate the through hole 32, both the first insulating film and the source / drain electrode 11 have wettability. The state where it is high is mentioned.

本実施形態では、インクジェット51によって導電性インク43を貫通孔32内に塗布した後、80〜150℃で加熱・焼成を行い、銀の金属膜40を得ている。なお、インクジェット法に代えて、スクリーン印刷法やディスペンサ法を用いることもできる。   In this embodiment, after the conductive ink 43 is applied in the through-hole 32 by the inkjet 51, the silver metal film 40 is obtained by heating and baking at 80 to 150 ° C. Note that a screen printing method or a dispenser method can be used instead of the ink jet method.

貫通孔32の少なくとも一部が第1絶縁膜を貫通していれば、ソースドレイン電極11と金属膜40との間で導通が得られる。しかし、貫通孔32内に薄い絶縁体の薄膜が残っていて、貫通孔32内で露出させるべき第1導電体の表面が絶縁薄膜によって覆われている場合、原理的には導通は得られない。しかし、この絶縁薄膜の厚さは20nmと非常に薄いため、完成後に電圧を印加することで絶縁薄膜は容易に絶縁破壊を起こして導通状態が得られる。   If at least part of the through-hole 32 penetrates the first insulating film, conduction between the source / drain electrode 11 and the metal film 40 can be obtained. However, in the case where a thin thin film of an insulator remains in the through hole 32 and the surface of the first conductor to be exposed in the through hole 32 is covered with the insulating thin film, in principle, conduction cannot be obtained. . However, since the thickness of this insulating thin film is as very thin as 20 nm, by applying a voltage after completion of the insulating thin film, the insulating thin film easily causes dielectric breakdown and a conductive state can be obtained.

[撥液化工程]
図2(e)は、本実施形態の回路基板の製造工程中で、撥液化工程を表している。
また、図8は、実施形態1に係わる回路基板の製造方法の内で撥液化工程終了時の状態を詳細に説明した図である。図2(e)に示すように、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液61に、第1導電体の表面を触れさせる。最も簡便な手法としては、チオール化合物又はジスルフィド化合物を含む溶液61に、貫通孔が形成された基板を数秒間から数分間程度の短時間浸すことである。チオール化合物又はジスルフィド化合物の硫黄原子は、第1導電体をなす金属原子と速やかに結合するので、こうした短時間の接触処理で、容易に第1導電体(貫通孔32内に露出するソースドレイン電極11)の表面は撥液化される。チオール化合物又はジスルフィド化合物がフッ素化アルキル鎖を含んでいると(フッ素化アルキルチオール又はフッ素化アルキルジスルフィド、以降両者を合わせてフッ化アルキルチオール62と略称する)、撥液性が増して更に好ましい。ここでは、HS−(CH−(CF−CFの化学式で表されるフッ化アルキルチオール62を用いた。具体的には、パーフルオロアルキルチオールを用いた。
[Liquid repellency process]
FIG. 2E shows a lyophobic process in the manufacturing process of the circuit board of this embodiment.
FIG. 8 is a diagram illustrating in detail the state at the end of the liquid repellent process in the circuit board manufacturing method according to the first embodiment. As shown in FIG. 2E, in the liquid repellent step, the surface of the first conductor is brought into contact with a solution 61 containing a thiol compound or a disulfide compound. The simplest method is to immerse the substrate on which the through-holes are formed in a solution 61 containing a thiol compound or a disulfide compound for a short time of about several seconds to several minutes. Since the sulfur atom of the thiol compound or disulfide compound is quickly bonded to the metal atom forming the first conductor, the first conductor (the source / drain electrode exposed in the through hole 32) can be easily obtained by such a short contact treatment. The surface of 11) is made liquid repellent. It is more preferable that the thiol compound or disulfide compound contains a fluorinated alkyl chain (fluorinated alkyl thiol or fluorinated alkyl disulfide, hereinafter, abbreviated as fluorinated alkyl thiol 62), resulting in increased liquid repellency. Here, a fluorinated alkylthiol 62 represented by a chemical formula of HS— (CH 2 ) 6 — (CF 2 ) 7 —CF 3 was used. Specifically, perfluoroalkylthiol was used.

図8(b)に示すように、チオール化合物やジスルフィド化合物の硫黄は金などの金属と強固に結合し、フッ化アルキルチオール62で覆われた表面にはフッ素化アルキル鎖が覆い尽くし、表面エネルギーを下げる。その結果、金属表面の水に対する接触角は100°から140°程度に大きくなる。この様に、撥液化処理とは、第1導電体の表面エネルギーを下げて、水に対する接触角を90°以上にする処理である。   As shown in FIG. 8B, the sulfur of the thiol compound or disulfide compound is firmly bonded to a metal such as gold, and the surface covered with the fluorinated alkylthiol 62 is covered with the fluorinated alkyl chain, and the surface energy is increased. Lower. As a result, the contact angle of the metal surface with water increases from about 100 ° to about 140 °. Thus, the lyophobic treatment is a treatment that lowers the surface energy of the first conductor to make the contact angle with water 90 ° or more.

フッ化アルキルチオール62は、アルコール溶媒(エタノール、イソプロピルアルコール、ブタノールなど)に0.005%から1%の濃度で溶解される。濃度は、0.05%から0.5%がより好適な範囲となる。濃度が0.2%前後の溶液に基板を浸漬すると、図8(a)に示すように、貫通孔32内に露出するソースドレイン電極11の表面が、ほぼ瞬間的に(1秒以下の極短時間内に)フッ化アルキルチオール62で覆われる。但し、工程を安定的に行う立場から、浸漬時間は1分以上とするのが好ましい。また、生産性を高める立場と、浸漬による基板ダメージを最小にする立場とから、浸漬時間は3分以下とすることが望ましい。ここでは、上述のアルキルチオールをエタノールに0.2%の濃度に溶解させた。   The fluorinated alkyl thiol 62 is dissolved in an alcohol solvent (ethanol, isopropyl alcohol, butanol, etc.) at a concentration of 0.005% to 1%. The concentration is more preferably in the range of 0.05% to 0.5%. When the substrate is immersed in a solution having a concentration of about 0.2%, as shown in FIG. 8A, the surface of the source / drain electrode 11 exposed in the through-hole 32 almost instantaneously (with an electrode of 1 second or less) Covered with fluorinated alkylthiol 62 in a short time). However, from the standpoint of stably performing the process, the immersion time is preferably 1 minute or longer. Further, from the standpoint of improving productivity and minimizing substrate damage due to immersion, the immersion time is desirably 3 minutes or less. Here, the above-mentioned alkylthiol was dissolved in ethanol at a concentration of 0.2%.

フッ化アルキルチオール62は、フッ素系溶媒にも溶解するので、これをフッ化アルキルチオール62の希釈溶媒としても良い。但し、この場合、第1絶縁膜はアルコール系溶剤やアルコール系材料とフッ素系溶剤との両者に対して難溶性を示し、エーテル系溶剤或いはケトン系溶剤、エステル系溶剤、のいずれかには可溶性を示す高分子材料でなければならない。具体的には、アクリル系高分子か、フッ素系芳香族高分子、フェノール系高分子、或いはオレフィン系高分子などである。   Since the fluorinated alkyl thiol 62 is also dissolved in the fluorine-based solvent, it may be used as a diluted solvent for the fluorinated alkyl thiol 62. However, in this case, the first insulating film is hardly soluble in both alcohol solvents and alcohol materials and fluorine solvents, and is soluble in either ether solvents, ketone solvents, or ester solvents. Must be a polymeric material exhibiting Specifically, it is an acrylic polymer, a fluorine-based aromatic polymer, a phenol-based polymer, or an olefin-based polymer.

チオール化合物又はジスルフィド化合物は、必ずしも硫黄原子から伸びる主鎖がフッ素で置換されている必要性はない。水に対する接触角が90°以上となる主鎖であれば、フッ化物でなくとも撥液化工程に使用可能である。硫黄原子から伸びる主鎖がフッ素化されていると、水に対する接触角を容易に110°以上にすることができ、優れた撥液性を示すことができる。フッ化アルキルチオール62には、
HS−(CH)k−O−(CH)l−(CF)m−CF
HS−(CH)k+l−(CF)m−CF
の化学式で表される材料を用いることができる。硬く体積の大きいフッ素化アルキルに対して、柔軟で体積の小さいアルキル鎖を導入して、緻密なSAM膜を形成するには、k+1の値は4以上16以下の範囲にあることが好ましく、lの値は0以上3以下の範囲にあることが好ましい。優れた撥液性を示させるにはmの値は1以上が必要となり、アルコール系溶剤などへ溶解させる為にはmの値は11以下が望ましい。mの値が12以上になるとアルコール系溶剤への溶解性が低下し、撥液化工程に使用するのが困難となる。なお、フッ素化アルキルに代わり、これらの一部あるいは全部を、フッ素化された脂環式炭化水素で置換しても良い。
The thiol compound or disulfide compound does not necessarily have to be substituted with fluorine in the main chain extending from the sulfur atom. If the main chain has a contact angle with respect to water of 90 ° or more, it can be used for the liquid repellency step without using fluoride. When the main chain extending from the sulfur atom is fluorinated, the contact angle with water can be easily increased to 110 ° or more, and excellent liquid repellency can be exhibited. The fluorinated alkyl thiol 62 includes
HS- (CH 2) k-O- (CH 2) l- (CF 2) m-CF 3 or HS- (CH 2) k + l- (CF 2) m-CF 3
A material represented by the chemical formula can be used. In order to form a dense SAM film by introducing a soft and small volume alkyl chain to a hard and large volume fluorinated alkyl, the value of k + 1 is preferably in the range of 4 to 16, The value of is preferably in the range of 0 to 3. In order to exhibit excellent liquid repellency, the value of m needs to be 1 or more, and in order to dissolve in an alcohol solvent, the value of m is preferably 11 or less. When the value of m is 12 or more, the solubility in an alcohol-based solvent is lowered, making it difficult to use in the liquid repellency step. Instead of fluorinated alkyl, some or all of these may be substituted with fluorinated alicyclic hydrocarbons.

なお、ここでは基板を、フッ化アルキルチオール62を含む溶液に浸したが、露出した複数の第1導電体の内で、そのいくつかを撥液化し、残りは撥液化させたくない場合には、撥液化させたい貫通孔32にのみインクジェット法で、チオール化合物又はジスルフィド化合物を含む溶液61を滴下しても良い。   Here, the substrate is immersed in a solution containing the fluorinated alkylthiol 62, but some of the exposed first conductors are made liquid repellent and the rest are not to be made liquid repellent. The solution 61 containing a thiol compound or a disulfide compound may be dropped by the ink jet method only in the through-hole 32 to be made liquid repellent.

また、前述の如く、第1導電体材料として、インジウム錫酸化物(ITO)や酸化錫、酸化亜鉛などの酸化物導電体を利用した場合には、チオール化合物又はジスルフィド化合物に代わり、酸化物に吸着するリン酸やホスホン酸、脂肪酸、有機シランなどの化合物を用いて撥液化する。具体的にはフッ化アルキル基を有するリン酸エステル、または、フッ化アルキル基を有するリン酸エステル塩、フッ化アルキル基を有するアルコールとリン酸とのエーテル、フッ化アルキル基を有するホスホン酸、フッ化アルキル基を有するホスホン酸エステル、フッ化アルキル基を有するホスホン酸エステル塩、カルボキシ基とフッ化アルキル基とを有する化合物(フッ化アルキル基を有する脂肪酸)、フッ化アルキル基を有するシランカップリング剤などの化合物を用いる。   As described above, when an oxide conductor such as indium tin oxide (ITO), tin oxide, or zinc oxide is used as the first conductor material, the oxide is used instead of the thiol compound or disulfide compound. It is made liquid repellent using a compound such as adsorbed phosphoric acid, phosphonic acid, fatty acid, or organosilane. Specifically, a phosphoric acid ester having a fluorinated alkyl group, or a phosphoric acid ester salt having a fluorinated alkyl group, an ether of an alcohol having a fluorinated alkyl group and phosphoric acid, a phosphonic acid having a fluorinated alkyl group, Phosphonic acid ester having fluorinated alkyl group, phosphonic acid ester salt having fluorinated alkyl group, compound having carboxy group and fluorinated alkyl group (fatty acid having fluorinated alkyl group), silane cup having fluorinated alkyl group A compound such as a ring agent is used.

また、フッ素で置換されていないアルキルチオールでも撥水化は可能であるが、フッ素化されたアルキル鎖に比較して撥水性は劣る。フッ素化された炭素が、1分子あたり2つ以上12以下であることが望ましい。炭素数が12を超えるとアルコールなどへの溶解性が低下する。フッ素化アルキル基とチオール基、またはジスルフィド基との間には、通常のアルキル鎖を有することが望ましい。硬質で体積の大きいフッ素化アルキル基に対して、軟質で体積の小さいアルキル鎖が含まれることで、緻密なSAM膜が形成されやすいと考えられている。ここで、アルキル鎖の長さは4以上16以下が望ましい。   Further, although water repellency can be achieved even with alkylthiols not substituted with fluorine, the water repellency is inferior to that of fluorinated alkyl chains. The number of fluorinated carbons is desirably 2 or more and 12 or less per molecule. When the number of carbon atoms exceeds 12, solubility in alcohol or the like decreases. It is desirable to have a normal alkyl chain between the fluorinated alkyl group and the thiol group or disulfide group. It is considered that a dense SAM film is easily formed by including a soft and small volume alkyl chain with respect to a hard and large volume fluorinated alkyl group. Here, the length of the alkyl chain is preferably 4 or more and 16 or less.

[親水性電極形成工程]
図2(f)は、本実施形態の回路基板の製造工程中における親水性電極形成工程を表している。また、図4(a)は、図2(f)に対応する平面図である。親水性電極形成工程は、図2(f)に示すように、第1導電体の内で、第2導電体と接続されるべき場所にある第1絶縁膜を除去して親水性の(撥液性でない)電極表面を持つ貫通孔を形成する工程である。
[Hydrophilic electrode forming step]
FIG. 2F shows a hydrophilic electrode forming process during the manufacturing process of the circuit board of the present embodiment. FIG. 4A is a plan view corresponding to FIG. In the hydrophilic electrode forming step, as shown in FIG. 2 (f), the first insulating film at the place to be connected to the second conductor is removed from the first conductor to remove the hydrophilic (repellent). This is a step of forming a through-hole having an electrode surface that is not liquid.

回路基板1には、第1導電体と第2導電体との接続が必要となる場合がある。例えば、外部の制御回路に走査線を接続する電極パッド111では、第1導電体の電極パッドと第2導電体の走査線とを接続したい場合がある。また、例えばインバーターの直列回路や有機ELディスプレイの画素回路を構成する場合、1つのトランジスターの出力(ドレイン電極、第1導電体)が別のトランジスターの入力(ゲート電極、第2導電体)に接続されることがある。このように、回路基板1によっては、第1導電体と第2導電体との接続が必要となる場合が見られる。こうした際に、この親水性電極形成工程を行う。これは第1導電体と第2導電体の電気的接続安定性を高める為と、次の第2導電体形成工程を印刷法で行いたい為とによる。第1導電体表面が撥液性である場合には接続不良が発生し易いので、歩留まり良く電気的接続を得るには第1導電体表面は親水性であることが望まれる。また、第2導電体の印刷法では水やアルコール系溶剤を用いた導電体用インクを用いるので、第1導電体表面が撥液性であると、導電体用インクがはじけてしまい、貫通孔部に第1導電体を描画できない。これらの理由から、第1導電体と第2導電体との接続が必要となる場所の第1導電体表面は親水性であることが望まれる。   The circuit board 1 may require connection between the first conductor and the second conductor. For example, in the electrode pad 111 that connects the scanning line to an external control circuit, there are cases where it is desired to connect the electrode pad of the first conductor and the scanning line of the second conductor. For example, when configuring a series circuit of inverters or a pixel circuit of an organic EL display, the output (drain electrode, first conductor) of one transistor is connected to the input (gate electrode, second conductor) of another transistor. May be. As described above, depending on the circuit board 1, there is a case where the connection between the first conductor and the second conductor is necessary. At this time, this hydrophilic electrode forming step is performed. This is because the electrical connection stability between the first conductor and the second conductor is increased, and the next second conductor forming step is desired to be performed by a printing method. When the surface of the first conductor is liquid repellent, poor connection is likely to occur. Therefore, it is desirable that the surface of the first conductor is hydrophilic in order to obtain an electrical connection with a high yield. In addition, since the ink for a conductor using water or an alcohol solvent is used in the printing method of the second conductor, if the surface of the first conductor is liquid repellent, the conductor ink is repelled and the through hole is formed. The first conductor cannot be drawn on the part. For these reasons, it is desirable that the surface of the first conductor where the connection between the first conductor and the second conductor is required be hydrophilic.

親水性電極形成工程は、図2(f)に示すように、インクジェット51を利用して、第1絶縁膜を溶解する溶剤の液滴52を、親水性電極を形成したい第1電極上(例えば電極パッド111上)の第1絶縁膜に滴下して、親水性の電極開口部を形成する工程である。ここでは貫通孔形成工程と同じ溶剤(γ−ブチロラクトン)を用いて、同じ手法(インクジェット51での所定量の溶剤を所定回数滴下)で、親水性の電極開口部を設けた。こうして、図2(f)や図4(a)に示すように、電極パッド111上など、親水性の電極開口部が必要となる部位に貫通孔32が設けられる。   In the hydrophilic electrode forming step, as shown in FIG. 2 (f), a droplet 52 of a solvent that dissolves the first insulating film is applied to the first electrode on which the hydrophilic electrode is to be formed (for example, using an inkjet 51). It is a step of forming a hydrophilic electrode opening by dropping it on the first insulating film on the electrode pad 111). Here, using the same solvent (γ-butyrolactone) as in the through-hole forming step, a hydrophilic electrode opening was provided by the same method (a predetermined amount of solvent was dropped by the inkjet 51 a predetermined number of times). Thus, as shown in FIG. 2 (f) and FIG. 4 (a), the through hole 32 is provided at a site where a hydrophilic electrode opening is required, such as on the electrode pad 111.

なお、前述の如く、撥液化工程にインクジェット法を用いて、複数の第1導電体開口部の内を選択的に撥液化し得る場合には、この親水性電極形成工程は不要となる。その場合、貫通孔形成工程時に総ての貫通孔32を開口させ、撥液化工程時に撥液性の電極表面と親水性の電極表面とをインクジェット法を用いて作り分ける。具体的には、何も処理しない電極表面は親水性なので、撥液性の電極表面が欲しい貫通孔32にのみフッ化アルキルチオール62を滴下する。   As described above, when the liquid repellent process can be selectively made liquid repellent by using the ink jet method, this hydrophilic electrode forming process is not necessary. In that case, all the through-holes 32 are opened during the through-hole forming step, and the liquid-repellent electrode surface and the hydrophilic electrode surface are separately formed using the ink jet method during the liquid-repellent step. Specifically, since the electrode surface that is not subjected to any treatment is hydrophilic, the fluorinated alkylthiol 62 is dropped only in the through-hole 32 where the liquid-repellent electrode surface is desired.

[第2導電体形成工程]
図2(g)は、本実施形態の回路基板1の製造工程中における第2導電体形成工程を表している。また、図4(b)は、図2(g)に対応する平面図である。第2導電体形成工程は、撥液化工程後に、第1絶縁膜上に第2導電体を形成する工程である。
[Second conductor forming step]
FIG. 2G shows a second conductor forming process during the manufacturing process of the circuit board 1 of the present embodiment. FIG. 4B is a plan view corresponding to FIG. The second conductor forming step is a step of forming the second conductor on the first insulating film after the liquid repellent step.

図2(g)に示すように、第2導電体は、導電体用インク53をインクジェット51で滴下して、その後に焼成することで、ゲート電極(第2導電体)12や不図示の走査線と云った第2導電体のパターンを形成する。導電体用インク53としては、低温で焼成可能な銀ナノ粒子を分散させたインクを用いることが望ましい。ここでは銀ナノ粒子を水とプロパンジオールとの混合溶媒に分散させた導電体用インク53(以下、銀インクと略称する)を用いた。線幅が40μm程度の細い線をインクジェット51で印刷するには、導電体用インク53の表面張力が40mN/m以上で60mN/m以下の範囲に入る様にすることが望まれる。こうすると有機物絶縁体上に滴下されたインクの濡れ広がりを小さく制御でき、細い配線が描画される。   As shown in FIG. 2G, the second conductor is formed by dropping the conductor ink 53 with the ink jet 51 and then firing it, thereby scanning the gate electrode (second conductor) 12 or a scan (not shown). A pattern of a second conductor called a line is formed. As the conductor ink 53, it is desirable to use an ink in which silver nanoparticles that can be baked at a low temperature are dispersed. Here, a conductor ink 53 (hereinafter abbreviated as silver ink) in which silver nanoparticles are dispersed in a mixed solvent of water and propanediol was used. In order to print a thin line with a line width of about 40 μm with the inkjet 51, it is desirable that the surface tension of the conductor ink 53 be in the range of 40 mN / m to 60 mN / m. In this way, the wetting and spreading of the ink dropped on the organic insulator can be controlled to be small, and a thin wiring is drawn.

また、インクジェット51で印刷する為には、導電体用インク53の粘度が1mPs・s以上20mPs・s以下の範囲内に調整されていることが必要となる。更に、導電体用インク53の焼成中に半導体材料などの有機物の機能劣化を防ぐために、導電体用インク53は80℃から150℃の温度範囲内の処理条件で焼成できることが望ましい。ここで用いた銀インクは大気中、100℃で30分の熱処理を施すことで、焼成後に比抵抗が50μΩcm以下の十分に低い導体となった。   Further, in order to print with the ink jet 51, it is necessary that the viscosity of the conductor ink 53 is adjusted within a range of 1 mPs · s to 20 mPs · s. Furthermore, in order to prevent functional deterioration of organic substances such as semiconductor materials during firing of the conductor ink 53, it is desirable that the conductor ink 53 can be fired under processing conditions within a temperature range of 80 ° C. to 150 ° C. The silver ink used here became a sufficiently low conductor having a specific resistance of 50 μΩcm or less after firing by performing a heat treatment at 100 ° C. for 30 minutes in the air.

導電体用インク53の分散媒としては、表面張力が72mN/mと大きい水、或いはグリコール、或いはこれらの混合溶媒を含む物が、表面張力が大きく、好ましい。水だけでは粘度が低過ぎたり、或いは表面張力が高過ぎたりして、連続した線を描くのが困難な場合には、水にアルコール系溶剤やジオール系溶剤、或いはグリセリン系溶剤を添加する。   As the dispersion medium for the conductor ink 53, water or glycol having a large surface tension of 72 mN / m, or a substance containing a mixed solvent thereof is preferable because of its large surface tension. When it is difficult to draw a continuous line because the viscosity is too low or the surface tension is too high with water alone, an alcohol solvent, a diol solvent, or a glycerin solvent is added to water.

銀インクの他には、上述の分散媒にカーボン(カーボンブラックやグラファイト、カーボンナノチューブ、フラーレン、グラフェンなど)を分散させたインクを用いることもできる。なお、本実施形態では、第2導電体の表面を撥液化させたくなかったので、第2導電体形成工程に先立って、撥液化工程を行った。カーボンを分散させたインクを用いる場合、カーボンインク表面は、撥液化工程を施しても、撥液化されない。従って、この場合には第2導電体形成工程後に撥液化工程を行っても良い。   In addition to silver ink, ink in which carbon (carbon black, graphite, carbon nanotube, fullerene, graphene, or the like) is dispersed in the above-described dispersion medium can also be used. In the present embodiment, since the surface of the second conductor was not desired to be liquid repellent, the liquid repellent step was performed prior to the second conductor forming step. In the case of using an ink in which carbon is dispersed, the surface of the carbon ink is not liquid repellent even if a liquid repellent process is performed. Therefore, in this case, a liquid repellent process may be performed after the second conductor forming process.

図4(b)に示すように、銀インクを、親水性の電極開口部を有する電極パッド111から走査線やゲート電極12へと印刷する。これにより、第1導電体からなる電極パッド111と走査線及びゲート電極12とを接続できる。外部の制御回路に接続する配線と電極バッドは、フォトリソグラフィー工程を利用した第1導電体のパターンで形成されている為、ライン・アンド・スペスが50μm以下と云った高密度な配線が可能で、回路基板1を利用した電子機器の小型化に役立つ。   As shown in FIG. 4B, silver ink is printed from the electrode pad 111 having a hydrophilic electrode opening to the scanning line and the gate electrode 12. Thereby, the electrode pad 111 made of the first conductor and the scanning line and the gate electrode 12 can be connected. The wiring and electrode pads connected to the external control circuit are formed with the pattern of the first conductor using the photolithography process, so high-density wiring with a line and space of 50 μm or less is possible. This is useful for miniaturization of electronic equipment using the circuit board 1.

[第2絶縁膜形成工程]
図3(h),(i)は、本実施形態の回路基板の製造工程中で、第2絶縁膜形成工程を表している。また、図5(c)は、図3(i)に対応する平面図である。第2絶縁膜形成工程は、回路基板に第2導電体があれば、第2導電体形成工程後に行われる。
[Second insulating film forming step]
FIGS. 3H and 3I show the second insulating film forming step in the process of manufacturing the circuit board of this embodiment. FIG. 5C is a plan view corresponding to FIG. If there is a second conductor on the circuit board, the second insulating film formation step is performed after the second conductor formation step.

第2絶縁膜は層間絶縁膜であり、主として第2導電体と第3導電体とを電気的に分離している。第2絶縁膜を形成するには、図3(h)に示すように、まず、層間絶縁膜の前駆体樹脂を、貫通孔32を避ける様に印刷し、次いで図3(i)に示すように、前駆体樹脂の反応を促進させて第2絶縁膜とする。前駆体樹脂は水酸基を有するモノマーを含んでおり、アルコール系溶剤に可溶である。また、前駆体樹脂は光硬化性樹脂であることが好ましい。ここではアルコール系溶剤に可溶である、ヒドロキシ型アクリルモノマー(アクリル酸乃至はメタクリル酸と多価アルコールとのエステル)を含む紫外線硬化性樹脂(以降、UVインク54と略す)を前駆体樹脂とした。   The second insulating film is an interlayer insulating film and mainly electrically separates the second conductor and the third conductor. To form the second insulating film, as shown in FIG. 3 (h), first, the precursor resin of the interlayer insulating film is printed so as to avoid the through holes 32, and then as shown in FIG. 3 (i). In addition, the reaction of the precursor resin is promoted to form a second insulating film. The precursor resin contains a monomer having a hydroxyl group and is soluble in an alcohol solvent. The precursor resin is preferably a photocurable resin. Here, an ultraviolet curable resin (hereinafter abbreviated as UV ink 54) containing a hydroxy-type acrylic monomer (acrylic acid or an ester of methacrylic acid and a polyhydric alcohol) that is soluble in an alcohol solvent is used as a precursor resin. did.

図3(h)に示すように、まずUVインク54を貫通孔32以外の領域(すなわち、第1絶縁膜と第2導電体とが存在している領域)にインクジェット51で滴下する。UVインク54等の前駆体樹脂は、インクジェット51に適する用に調製され、モノマーが主成分とされる。高分子成分は前駆体樹脂に含まないか、含んでも僅かである。モノマーは極性を高めるべく、−OH基を含んでいることが望ましい。こうしたモノマーとしては、ジエチレングリコールモノ2−エチルヘキシルエーテルアクリレートや、テトラエチレングリコールモノフェニルエーテルアクリレート、2−ヒドロキシエチルアクリレート、2−ヒドロキシプロピルアクリレート、2−ヒドロキシエチルメタクリレート、2−ヒドロキシプロピルメタクリレートなどが使用され得る。こうしたアクリル系モノマーは−OH基を含む為に極性が高く、溶解度パラメーター(SP値)は9.5以上である。その為に、ゲート絶縁膜21の高分子を溶解することがなく、ゲート絶縁膜21との密着性も高い。   As shown in FIG. 3 (h), first, the UV ink 54 is dropped by the inkjet 51 in a region other than the through hole 32 (that is, a region where the first insulating film and the second conductor are present). The precursor resin such as the UV ink 54 is prepared to be suitable for the ink jet 51 and contains a monomer as a main component. The polymer component is not included in the precursor resin, or a small amount is included. It is desirable that the monomer contains an —OH group in order to increase the polarity. As such a monomer, diethylene glycol mono 2-ethylhexyl ether acrylate, tetraethylene glycol monophenyl ether acrylate, 2-hydroxyethyl acrylate, 2-hydroxypropyl acrylate, 2-hydroxyethyl methacrylate, 2-hydroxypropyl methacrylate, or the like may be used. . Since such an acrylic monomer contains an —OH group, the polarity is high, and the solubility parameter (SP value) is 9.5 or more. Therefore, the polymer of the gate insulating film 21 is not dissolved, and the adhesiveness with the gate insulating film 21 is high.

この様に前駆体樹脂はSP値が9.5以上となるモノマーとし、これを有機溶媒と同等の表面張力(20mN/m〜35mN/m)で、粘度も同等で10mPa・sから30mPa・sの範囲に調整して、インクジェット51で容易に吐出できる様にする。表面張力が比較的低く、低粘度である為に、有機絶縁体上や金属材料上では、UVインク54は着弾後にその径の5倍以上の径に均一に広がる。一方で、貫通孔32内に形成された金属膜40の撥液化された表面では、濡れ角が45°以上ある為に、前駆体樹脂の濡れ広がりは抑制される。つまり、撥液化された金属膜40の表面がUVインク54で覆われないまま、前駆体樹脂は第1絶縁膜と第2導電体との上を広がっていくことになる。つまり、撥液化された金属膜40の境界近傍で前駆体樹脂の濡れ広がりが停止して、貫通孔32の孔径(外径)よりも小さな径を有するヴィアホール31が形成される。このようにして第2絶縁膜が形成されることになる。   In this way, the precursor resin is a monomer having an SP value of 9.5 or more, which has a surface tension equivalent to that of an organic solvent (20 mN / m to 35 mN / m) and a viscosity equivalent to 10 mPa · s to 30 mPa · s. So that it can be easily discharged by the inkjet 51. Since the surface tension is relatively low and the viscosity is low, the UV ink 54 spreads uniformly on the organic insulator or metal material to a diameter of 5 times or more after landing. On the other hand, since the wetting angle is 45 ° or more on the liquid-repellent surface of the metal film 40 formed in the through hole 32, wetting and spreading of the precursor resin is suppressed. That is, the precursor resin spreads over the first insulating film and the second conductor without covering the surface of the lyophobic metal film 40 with the UV ink 54. That is, the wetting and spreading of the precursor resin stops near the boundary of the lyophobic metal film 40, and the via hole 31 having a diameter smaller than the diameter (outer diameter) of the through hole 32 is formed. In this way, the second insulating film is formed.

第2絶縁膜の厚みは、UVインク54の滴下量を調整することにより、制御される。本実施形態の様に、フィルム上に形成されたTFTの層間絶縁膜22を第2絶縁膜に利用する場合には、TFTを機械的に保護する点に於いても、第1導電体乃至は第2導電体と第3導電体との寄生容量を最小にする点に於いても、層間絶縁膜22の厚みは1μm以上とすることが望ましい。層間絶縁膜22が20μmを超える厚さでは、UVインク54が硬化する際の体積変化の影響で、基板に反りが出てしまう為、この厚さ以下であることが望ましい。また、滴下するインクの量が多すぎると、金属膜40の表面での濡れ角を越えてしまい、撥液化された金属膜40の表面をUVインク54が覆わない状態を維持することができなくなる。前駆体樹脂の有機絶縁体上での濡れ角は、45°以上で、70°あるいは90°以下である。液状膜の厚みが20μmを超えると、液の自重と表面張力とから理論的に定まる接触角が先の濡れ角を超えてしまう。こうなると、撥液化された金属膜40の表面も前駆体樹脂に覆われてしまうので、理論的に定まる接触角が先の濡れ角を超えない滴下量に抑える必要がある。   The thickness of the second insulating film is controlled by adjusting the dropping amount of the UV ink 54. When the interlayer insulating film 22 of the TFT formed on the film is used as the second insulating film as in this embodiment, the first conductor or the first conductor or the In terms of minimizing the parasitic capacitance between the second conductor and the third conductor, the thickness of the interlayer insulating film 22 is preferably 1 μm or more. When the thickness of the interlayer insulating film 22 exceeds 20 μm, the substrate is warped due to the influence of the volume change when the UV ink 54 is cured. If the amount of ink dropped is too large, the wetting angle on the surface of the metal film 40 will be exceeded, and it will not be possible to maintain a state in which the UV ink 54 does not cover the surface of the liquid-repellent metal film 40. . The wetting angle of the precursor resin on the organic insulator is 45 ° or more and 70 ° or 90 ° or less. When the thickness of the liquid film exceeds 20 μm, the contact angle that is theoretically determined from the weight of the liquid and the surface tension exceeds the previous wetting angle. In this case, since the surface of the lyophobic metal film 40 is also covered with the precursor resin, it is necessary to suppress the dripping amount so that the theoretically determined contact angle does not exceed the previous wetting angle.

次に、図3(i)に示すように、UVインク54に紫外線55を照射して、UVインク54を硬化させ、ヴィアホール31を形成する。硬化を完全に行なう為に、紫外線照射に加えて、加熱処理を行っても良い。UVインク54を印刷後に紫外線55を照射しているので、金属膜40上以外は平坦な第2絶縁膜が得られる。なお、ここでは、UVインク54を印刷した後、一括して紫外線55を照射したが、UVインク54を印刷すると同時に紫外線55を照射しても良い。この場合は濡れ広がりが化学反応で抑制され、金属膜40の表面にUVインク54を塗布せぬ制御性が増す。インクジェットのヘッドに隣接してLEDを光源とする紫外線照射装置を設けることによって、小型の装置を実現することができる。   Next, as shown in FIG. 3I, the UV ink 54 is irradiated with ultraviolet rays 55 to cure the UV ink 54, thereby forming the via hole 31. In order to completely cure, heat treatment may be performed in addition to ultraviolet irradiation. Since the ultraviolet ray 55 is irradiated after printing the UV ink 54, a flat second insulating film is obtained except on the metal film 40. Here, after the UV ink 54 is printed, the ultraviolet rays 55 are collectively irradiated. However, the ultraviolet rays 55 may be irradiated simultaneously with the printing of the UV ink 54. In this case, wetting and spreading are suppressed by a chemical reaction, and the controllability of not applying the UV ink 54 to the surface of the metal film 40 is increased. By providing an ultraviolet irradiation device using an LED as a light source adjacent to the inkjet head, a small-sized device can be realized.

なお、UVインク54はアクリル系モノマーに限られず、エポキシ系モノマー等を用いても良い。更に、前駆体樹脂はUVインク54に限られることはなく、熱硬化性樹脂であっても良い。これらの場合も前駆体樹脂がゲート絶縁膜を溶解してはならないので、エポキシ系モノマーや熱硬化性樹脂の中に水酸基を導入して極性を上げておく。   The UV ink 54 is not limited to an acrylic monomer, and an epoxy monomer or the like may be used. Further, the precursor resin is not limited to the UV ink 54, and may be a thermosetting resin. In these cases as well, the precursor resin must not dissolve the gate insulating film, so that the polarity is increased by introducing a hydroxyl group into the epoxy monomer or thermosetting resin.

インクジェット法で1μm以上の厚みを有する第2絶縁膜を形成するには、上述の硬化性モノマーを利用する方法の他に、表面処理された微粒子と高分子材料との分散系を利用する方法であっても良い。例えば、シリカの微粒子を、有機溶剤に分散する様に、レシチンなどの界面活性剤にて表面処理をし、これをバインダー用の高分子樹脂と混ぜて分散液とする。この分散液は低粘度の前駆体樹脂となり、インクジェット法で印刷ができる。而も、これが乾燥した後には、第2絶縁膜の厚さは1μm以上と比較的大きくし得る。   In order to form the second insulating film having a thickness of 1 μm or more by the inkjet method, in addition to the method using the curable monomer described above, a method using a dispersion system of surface-treated fine particles and a polymer material is used. There may be. For example, silica fine particles are surface-treated with a surfactant such as lecithin so as to be dispersed in an organic solvent, and this is mixed with a polymer resin for a binder to obtain a dispersion. This dispersion becomes a low-viscosity precursor resin and can be printed by an ink jet method. However, after it is dried, the thickness of the second insulating film can be made relatively large, such as 1 μm or more.

[第3導電体形成工程]
図3(j)は、本実施形態の回路基板の製造工程中で、第3導電体形成工程を表している。また、図5(d)は、図3(j)に対応する平面図である。第2絶縁膜が形成された後に、ヴィアホール31を含む領域に第3導電体を形成する。ここでは、第3導電体は画素電極13である。
[Third conductor forming step]
FIG. 3J illustrates a third conductor forming step in the process of manufacturing the circuit board according to the present embodiment. FIG. 5D is a plan view corresponding to FIG. After the second insulating film is formed, a third conductor is formed in a region including the via hole 31. Here, the third conductor is the pixel electrode 13.

画素電極13はカーボンインクを使用して、スクリーン印刷で形成される。スクリーン印刷は印刷速度が速く生産性に優れる。その一方で、スクリーンが被印刷体に接触して印刷を行うので、この印刷法を有機TFTの製造に用いると、薄膜層を傷つける虞がある。ところが本実施形態では、硬化された厚い第2絶縁膜が最表面を覆っているので、スクリーン印刷の様な接触して印刷を行なう方式でも、有機TFTの欠陥に繋がず、優れた生産性と容易な印刷工程と云った長所を享受できる。しかも第2絶縁膜の反応が終了しているので、カーボンインクの溶媒も特に制限されない。   The pixel electrode 13 is formed by screen printing using carbon ink. Screen printing has high printing speed and excellent productivity. On the other hand, since printing is performed with the screen in contact with the substrate, there is a risk of damaging the thin film layer when this printing method is used in the production of organic TFTs. However, in this embodiment, since the hardened thick second insulating film covers the outermost surface, even a method of printing by contact such as screen printing does not lead to defects of the organic TFT, and has excellent productivity. You can enjoy the advantage of easy printing process. Moreover, since the reaction of the second insulating film is completed, the solvent of the carbon ink is not particularly limited.

カーボンインクは、カーボン(カーボンブラックやグラファイト、カーボンナノチューブ、フラーレン、グラフェンなど)が有機溶剤に分散されている。有機溶剤としてはケトン系溶剤やエステル系溶剤、エーテル系溶剤等が使用される。カーボンインクの粘度は、スクリーン印刷に適する様に、2000mPa・sから20000mPa・sの範囲へと調整される。こうすると、撥液化された第1電極表面に印刷されても、カーボンインクは弾かれず、電気的にも接続される様になる。また、画素電極13の大半は層間絶縁膜22の上に形成されているので、画素電極13が剥がれることもない。但し、電気的接続の信頼性や歩留まり等を考えると、画素電極13の印刷に先立ち、酸素プラズマ等のプラズマ処理やオゾン照射処理などを施して、フッ化アルキルチオール62を第1電極表面から除去しておくことが望ましい。以上の工程を経て有機TFTを有する回路基板1が製造される。   In the carbon ink, carbon (carbon black, graphite, carbon nanotube, fullerene, graphene, etc.) is dispersed in an organic solvent. As the organic solvent, a ketone solvent, an ester solvent, an ether solvent, or the like is used. The viscosity of the carbon ink is adjusted from 2000 mPa · s to 20000 mPa · s so as to be suitable for screen printing. In this case, even if printing is performed on the surface of the liquid-repellent first electrode, the carbon ink is not repelled and is electrically connected. Further, since most of the pixel electrode 13 is formed on the interlayer insulating film 22, the pixel electrode 13 is not peeled off. However, considering the reliability of the electrical connection and the yield, etc., before the printing of the pixel electrode 13, plasma treatment such as oxygen plasma or ozone irradiation treatment is performed to remove the alkyl fluoride thiol 62 from the surface of the first electrode. It is desirable to keep it. The circuit board 1 having the organic TFT is manufactured through the above steps.

上述した通り、本実施形態に係わる回路基板の製造方法によれば、以下の効果を得ることができる。
ヴィアホールなどのパターンを印刷法(インクジェット法)にて効率的に形成することができ、ヴィアホール以外の第1絶縁膜の品質を高いままに保つことができる。しかも、回路基板に作製された電子素子に悪影響を及ぼさない。そのために、優れた回路特性を示す回路基板を、印刷法にて、高歩留まりで安定的に製造することができる。
As described above, according to the circuit board manufacturing method according to the present embodiment, the following effects can be obtained.
A pattern such as a via hole can be efficiently formed by a printing method (inkjet method), and the quality of the first insulating film other than the via hole can be kept high. In addition, the electronic elements manufactured on the circuit board are not adversely affected. Therefore, a circuit board exhibiting excellent circuit characteristics can be stably manufactured with a high yield by a printing method.

また、インクジェット51によって形成した貫通孔32内に金属コロイドよりなる導電性インク43を滴下することによって、金属膜40を形成している。第1絶縁膜に形成される多数の貫通孔32の中には完全な貫通孔となっていない場合もあるが、この絶縁薄膜は非常に薄いため、その上に金属膜40を形成することによって、完成後に電圧を印加すれば絶縁薄膜は容易に絶縁破壊を起こしてソースドレイン電極11と金属膜40との間の導通が得られることになる。よって、貫通孔32の形成不良が生じたとしても、絶縁薄膜を除去するための処理を省くことができるので、歩留まりの向上および製造時間の短縮が図れる。   Further, the metal film 40 is formed by dropping a conductive ink 43 made of a metal colloid into the through hole 32 formed by the inkjet 51. Some of the many through holes 32 formed in the first insulating film may not be complete through holes. However, since this insulating thin film is very thin, the metal film 40 is formed thereon. When a voltage is applied after completion, the insulating thin film easily breaks down, and conduction between the source / drain electrode 11 and the metal film 40 is obtained. Therefore, even if the formation failure of the through hole 32 occurs, the process for removing the insulating thin film can be omitted, so that the yield can be improved and the manufacturing time can be shortened.

また、金属粒子の粒径が10〜40nmであることから、低温で癒着して低抵抗の金属膜40が得られる。さらに、金属粒子として銀粒子を用いているが、これに限られたものではなく、金、銅、ニッケル、白金およびパラジウムのいずれからなる金属粒子を用いてもよい。これら金属粒子は、特に、導電性に優れているため、得られた金属膜40の全体としての導電性の向上を図ることができる。   Further, since the particle size of the metal particles is 10 to 40 nm, the low resistance metal film 40 is obtained by adhesion at a low temperature. Furthermore, although silver particles are used as the metal particles, the present invention is not limited to this, and metal particles made of any of gold, copper, nickel, platinum, and palladium may be used. Since these metal particles are particularly excellent in conductivity, the overall conductivity of the obtained metal film 40 can be improved.

第1導電体上の第1絶縁膜に印刷法にて貫通孔32を開口して第1導電体の表面を露出させ、第1導電体の表面を撥液化させてから、貫通孔32以外の領域に前駆体樹脂を印刷して第2絶縁膜を形成するので、印刷法にて回路基板1にヴィアホール31を容易に開口できる。しかも、回路基板1に作製された電子素子に悪影響を及ぼさない為に、優れた回路特性を示す回路基板1を、印刷法にて、高歩留まりで安定的に製造することができる。   A through hole 32 is opened in the first insulating film on the first conductor by a printing method to expose the surface of the first conductor, and the surface of the first conductor is made liquid repellent. Since the second insulating film is formed by printing the precursor resin in the region, the via hole 31 can be easily opened in the circuit board 1 by the printing method. In addition, since the electronic device manufactured on the circuit board 1 is not adversely affected, the circuit board 1 exhibiting excellent circuit characteristics can be stably manufactured by a printing method with a high yield.

また、撥液化工程後に、第1絶縁膜上に第2導電体を形成するので、第1導電体で貫通孔32が開口している部位のみが選択的に撥液化され、第2導電体は撥液化されない。こうして、次の第2絶縁膜形成工程では、第2導電体上に均一に前駆体樹脂を印刷でき、第2導電体を第2絶縁膜にて電気的に絶縁することができる。   In addition, since the second conductor is formed on the first insulating film after the lyophobic process, only the portion where the through hole 32 is opened in the first conductor is selectively lyophobic, and the second conductor is Not repellent. Thus, in the next second insulating film forming step, the precursor resin can be printed uniformly on the second conductor, and the second conductor can be electrically insulated by the second insulating film.

また、第2絶縁膜形成工程後に、貫通孔32を含む領域に第3導電体を形成するので、第1導電体と第3導電体との間で、電気的に導通を取ることができ、印刷法にて、複雑で高機能な回路を有する回路基板1を製造することができる。   In addition, since the third conductor is formed in the region including the through hole 32 after the second insulating film formation step, electrical conduction can be established between the first conductor and the third conductor. The circuit board 1 having a complicated and highly functional circuit can be manufactured by a printing method.

また、第1導電体形成工程後に、有機半導体膜41を印刷し、その後に第1絶縁膜成膜工程を行うので、回路基板1に有機物薄膜トランジスターを形成できる。更に、第1導電体形成工程の工程自由度が高く、高性能な薄膜トランジスターを製造することができる。また、有機半導体膜41やゲート絶縁膜21の形成に先立って、フォトリソグラフィー工程とエッチング工程を利用できるので、チャンネル形成領域長を数ミクロン、乃至はそれ以下へと、極めて短くすることができ、スケーリングメリットを生かした薄膜トランジスター回路を回路基板1に設けることが可能となる。   In addition, since the organic semiconductor film 41 is printed after the first conductor forming step and then the first insulating film forming step is performed, an organic thin film transistor can be formed on the circuit board 1. Furthermore, a high-performance thin film transistor can be manufactured with a high degree of process freedom in the first conductor formation step. In addition, since the photolithography process and the etching process can be used prior to the formation of the organic semiconductor film 41 and the gate insulating film 21, the channel formation region length can be extremely reduced to several microns or less, It becomes possible to provide a thin film transistor circuit taking advantage of the scaling advantage on the circuit board 1.

また、有機半導体膜41はエーテル系溶剤に対しても、ケトン系溶剤に対しても、エステル系溶剤に対しても、フッ素系溶剤に対しても難溶性を示すので、有機半導体を含むインクを準備できる。即ち、有機半導体をインクジェット51などの印刷法で、回路基板1に求められる形状に印刷できる。   Further, since the organic semiconductor film 41 is hardly soluble in ether solvents, ketone solvents, ester solvents, and fluorine solvents, an ink containing an organic semiconductor is used. Ready. That is, the organic semiconductor can be printed in a shape required for the circuit board 1 by a printing method such as the inkjet 51.

また、第1絶縁膜はエーテル系溶剤または、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶であるので、印刷法にて第1絶縁膜を形成できる。また、第1絶縁膜に対する選択肢が広いので、回路基板1の機能を最大にすることができる。更に、第1絶縁膜をトランジスターのゲート絶縁膜21として利用する場合には、第1絶縁膜材料が有機半導体膜41を溶かさないので、優れた特性を示す薄膜トランジスターを回路基板1に作製することができる。   In addition, since the first insulating film is soluble in any of ether solvents, ketone solvents, ester solvents, and fluorine solvents, the first insulating film can be formed by a printing method. In addition, since the options for the first insulating film are wide, the function of the circuit board 1 can be maximized. Further, when the first insulating film is used as the gate insulating film 21 of the transistor, the first insulating film material does not dissolve the organic semiconductor film 41, so that a thin film transistor having excellent characteristics is manufactured on the circuit substrate 1. Can do.

また、第1絶縁膜はアルコール系溶剤に対して難溶性を示すので、撥液化工程や第2導電体形成工程、及び第2絶縁膜形成工程に、アルコール系材料乃至はアルコール系溶剤に対して可溶な材料を使用でき、更に、これらの工程中に第1絶縁膜が損傷を受けることもないので、第1絶縁膜は、回路基板1にて求められる機能を劣化させることなく維持できる。   In addition, since the first insulating film is hardly soluble in an alcohol-based solvent, the first insulating film can be used for an alcohol-based material or an alcohol-based solvent in a liquid repellent process, a second conductor forming process, and a second insulating film forming process. A soluble material can be used, and further, the first insulating film is not damaged during these processes. Therefore, the first insulating film can be maintained without deteriorating the function required for the circuit board 1.

また、第1絶縁膜は前駆体樹脂に対して難溶性を示すので、第2絶縁膜形成工程中に第1絶縁膜が前駆体樹脂によって損傷を被ることはなく、第1絶縁膜は、回路基板1にて求められる機能を劣化させることなく維持できる。   In addition, since the first insulating film is hardly soluble in the precursor resin, the first insulating film is not damaged by the precursor resin during the second insulating film forming step. The function required for the substrate 1 can be maintained without deteriorating.

また、貫通孔形成工程は、第1絶縁膜を溶解する溶剤を第1絶縁膜に滴下するので、印刷法にて微細な貫通孔32を容易に形成できる。   Further, in the through-hole forming step, a solvent that dissolves the first insulating film is dropped onto the first insulating film, so that the fine through-hole 32 can be easily formed by a printing method.

また、貫通孔形成工程は、第1絶縁膜を均一にエッチングするエッチング工程を含み、エッチング工程は溶剤滴下工程後に行われるので、希に僅かに残った薄膜を除去でき、確実に貫通孔32を形成できる。   In addition, the through hole forming step includes an etching step for uniformly etching the first insulating film, and the etching step is performed after the solvent dropping step. Can be formed.

また、撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液61に、第1導電体の表面を触れさせるので、数秒から数分程度の短時間の接触で容易に第1導電体の表面のみを選択的に撥液化させることができる。   In the liquid repellency step, the surface of the first conductor is brought into contact with the solution 61 containing the thiol compound or disulfide compound, so that only the surface of the first conductor can be easily touched in a short time of several seconds to several minutes. It can be selectively made liquid repellent.

また、チオール化合物がフッ素化アルキル鎖を含むので、チオール化合物が結合した表面の撥液性を極めて高くすることができる。   Moreover, since the thiol compound contains a fluorinated alkyl chain, the liquid repellency of the surface to which the thiol compound is bonded can be extremely increased.

また、ジスルフィド化合物がフッ素化アルキル鎖を含むので、ジスルフィド化合物が結合した表面の撥液性を極めて高くすることができる。   Further, since the disulfide compound contains a fluorinated alkyl chain, the liquid repellency of the surface to which the disulfide compound is bonded can be extremely increased.

また、前駆体樹脂は水酸基を有するモノマーを含み、第1絶縁膜はアルコール系材料に対して安定であるので、前駆体樹脂が第1絶縁膜に損傷を及ぼすことを避けられる。   In addition, since the precursor resin contains a monomer having a hydroxyl group and the first insulating film is stable with respect to the alcohol-based material, the precursor resin can be prevented from damaging the first insulating film.

また、前駆体樹脂はアルコール系溶剤に可溶であるので、その溶液の濃度を比較的自由に調整でき、各種印刷法を第2絶縁膜形成工程に適応できる。更に、第1絶縁膜はアルコール系材料に対して安定であるので、第2絶縁膜形成工程が第1絶縁膜に損傷を及ぼすことを避けられる。   Further, since the precursor resin is soluble in an alcohol solvent, the concentration of the solution can be adjusted relatively freely, and various printing methods can be applied to the second insulating film forming step. Furthermore, since the first insulating film is stable with respect to the alcohol-based material, the second insulating film forming step can be prevented from damaging the first insulating film.

また、前駆体樹脂は光硬化性樹脂であるので、光照射することで、速やか且つ容易に第2絶縁膜を形成することができる。   Moreover, since the precursor resin is a photocurable resin, the second insulating film can be formed quickly and easily by light irradiation.

また、前駆体樹脂は熱硬化性樹脂であるので、簡単な熱処理で、容易に第2絶縁膜を形成することができる。   Further, since the precursor resin is a thermosetting resin, the second insulating film can be easily formed by a simple heat treatment.

また、回路基板1は、ゲート絶縁膜21を備えるトランジスターを有し、第1絶縁膜がゲート絶縁膜21として機能しているので、高機能回路を有する回路基板1を実現することができる。   Further, since the circuit board 1 includes a transistor including the gate insulating film 21, and the first insulating film functions as the gate insulating film 21, the circuit board 1 having a high-function circuit can be realized.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

なお、先の実施形態では、トップゲート構造について説明したが、当該構造に限定されるものではなく、ボトムゲート構造であっても良い。図9は、ボトムゲート構造のアクティブマトリクス基板を模式的に示す断面図である。同図に示すように、有機半導体膜41およびソースドレイン電極11を覆うようにして、ゲート絶縁膜21上に層間絶縁膜23を所定の厚さで形成してもよい。ゲート絶縁膜21にも使用できる品質の高分子膜で有機半導体膜41を保護することにより、トラップ数やリーク電流を制御することができる。   In the previous embodiment, the top gate structure has been described. However, the structure is not limited to this structure, and a bottom gate structure may be used. FIG. 9 is a cross-sectional view schematically showing an active matrix substrate having a bottom gate structure. As shown in the figure, an interlayer insulating film 23 may be formed on the gate insulating film 21 with a predetermined thickness so as to cover the organic semiconductor film 41 and the source / drain electrode 11. By protecting the organic semiconductor film 41 with a polymer film of a quality that can also be used for the gate insulating film 21, the number of traps and the leakage current can be controlled.

図10は、変形例2に係わる回路基板の製造方法の平面図である。以下、本変形例に係わる回路基板1とその製造方法について説明する。本変形例(図10)は実施形態1(図4(b))と比べて、回路基板1に容量用電極が設けられている点が異なる。それ以外の構成は、実施形態1とほぼ同様であり、重複する説明は省略する。   FIG. 10 is a plan view of the circuit board manufacturing method according to the second modification. Hereinafter, the circuit board 1 according to this modification and the manufacturing method thereof will be described. This modified example (FIG. 10) differs from the first embodiment (FIG. 4B) in that the circuit board 1 is provided with a capacitance electrode. The rest of the configuration is almost the same as in the first embodiment, and a duplicate description is omitted.

本変形例では、画素回路に保持容量が形成されている。保持容量は第1容量電極と第2容量電極121とこれらの電極に挟持される誘電体膜とから構成される。第1容量電極は不図示の画素電極に接続し、第2容量電極121は接地電位や共通電極電位などの基準電位に接続される。回路基板1では、第1導電体にてソースドレイン電極11が形成され、その一方は信号線73に連なり、他方は不図示の画素電極に接続されるが、第1容量電極はこの他方のソースドレイン電極11と兼用される。誘電体膜はゲート絶縁膜と同じ第1絶縁膜である。第2容量電極121は、図10に示すように、ゲート電極12と同じ第2導電体にて形成される。第2容量電極121を基準電位に接続するには、容量共通線112と複数の容量電極とが接続される。容量共通線112は第1導電体にて形成され、容量共通線112に設けられた貫通孔32を介して第2容量電極121と接続される。従ってこの貫通孔32の電極表面は親水性となっている。こうした構成の回路基板1は、実施形態1で詳述した製造方法にて製造される。   In this modification, a storage capacitor is formed in the pixel circuit. The storage capacitor includes a first capacitor electrode, a second capacitor electrode 121, and a dielectric film sandwiched between these electrodes. The first capacitor electrode is connected to a pixel electrode (not shown), and the second capacitor electrode 121 is connected to a reference potential such as a ground potential or a common electrode potential. In the circuit board 1, a source / drain electrode 11 is formed of a first conductor, one of which is connected to a signal line 73 and the other is connected to a pixel electrode (not shown), but the first capacitor electrode is the other source. Also used as the drain electrode 11. The dielectric film is the same first insulating film as the gate insulating film. As shown in FIG. 10, the second capacitor electrode 121 is formed of the same second conductor as the gate electrode 12. In order to connect the second capacitor electrode 121 to the reference potential, the capacitor common line 112 and a plurality of capacitor electrodes are connected. The capacitor common line 112 is formed of a first conductor, and is connected to the second capacitor electrode 121 through the through hole 32 provided in the capacitor common line 112. Therefore, the electrode surface of the through hole 32 is hydrophilic. The circuit board 1 having such a configuration is manufactured by the manufacturing method described in detail in the first embodiment.

電気泳動ディスプレイで画素回路が保持容量を持つと、フレーム期間を通じて電気泳動材料に電圧を印加するので、高コントラストの画像を容易に表示させる事ができる。   When the pixel circuit has a storage capacitor in the electrophoretic display, a voltage is applied to the electrophoretic material throughout the frame period, so that a high-contrast image can be easily displayed.

「電気光学装置」
図11は、実施形態1で詳述した回路基板の製造方法を用いて製造したアクティブマトリックス基板を模式的に示す平面図である。
"Electro-optical device"
FIG. 11 is a plan view schematically showing an active matrix substrate manufactured using the circuit substrate manufacturing method described in detail in the first embodiment.

アクティブマトリックス基板81には画素回路が行列状に並んで、画素領域71をなしている。各画素回路には有機TFT72と画素電極13が設けられており、有機TFT72のスイッチング動作にて、画素電極13への信号線73からの表示情報が制御される。具体的には有機TFT72のゲート電極12が走査線74に接続し、ソースドレイン電極11の一方が信号線73に接続し、ソースドレイン電極11の他方が画素電極13に接続している。複数の走査線74は走査線用の電極パッド111に連なり、シリコンチップよりなる外部の制御回路に接続される。同様に複数の信号線73も信号線用の電極パッド111に集められ、シリコンチップよりなる外部の制御回路に接続される。   Pixel circuits are arranged in a matrix on the active matrix substrate 81 to form a pixel region 71. Each pixel circuit is provided with an organic TFT 72 and a pixel electrode 13, and display information from the signal line 73 to the pixel electrode 13 is controlled by a switching operation of the organic TFT 72. Specifically, the gate electrode 12 of the organic TFT 72 is connected to the scanning line 74, one of the source / drain electrodes 11 is connected to the signal line 73, and the other of the source / drain electrodes 11 is connected to the pixel electrode 13. The plurality of scanning lines 74 are connected to the scanning line electrode pads 111 and connected to an external control circuit made of a silicon chip. Similarly, a plurality of signal lines 73 are also collected on the signal line electrode pads 111 and connected to an external control circuit made of a silicon chip.

図3(j)に示すように、ソースドレイン電極11と信号線73、電極パッド111が第1導電体にて形成され、ゲート絶縁膜21が第1絶縁膜となり、ゲート電極12と走査線74が第2導電体にて形成され、層間絶縁膜22が第2絶縁膜となり、画素電極13が第3導電体にて形成されている。こうした構成のアクティブマトリックス基板81を製造するのに実施形態1で詳述した回路基板1の製造方法が適応された。   As shown in FIG. 3J, the source / drain electrodes 11, the signal lines 73, and the electrode pads 111 are formed of the first conductor, the gate insulating film 21 becomes the first insulating film, and the gate electrodes 12 and the scanning lines 74 are formed. Is formed of the second conductor, the interlayer insulating film 22 is the second insulating film, and the pixel electrode 13 is formed of the third conductor. The manufacturing method of the circuit board 1 described in detail in the first embodiment is applied to manufacture the active matrix substrate 81 having such a configuration.

図12は、上述のアクティブマトリックス基板を用いた電気光学装置を模式的に示す断面図である。   FIG. 12 is a cross-sectional view schematically showing an electro-optical device using the above-described active matrix substrate.

電気光学装置80はアクティブマトリックス基板81とフロント基板82とを有し、両基板間に電気光学材料が挟持されている。電気光学材料は電気泳動材料83で、それ故に電気光学装置80は電気泳動ディスプレイとなっている。フロント基板82の表面には共通電極86が形成されている。電気光学材料は両基板の表面に均一にほぼ全面に渡って配置されている。また、共通電極86もフロント基板82の表面のほぼ全面に形成されている。電極パッド111にはフレキシブルプリントサーキット(FPC84)が接続されている。外部の制御回路からの表示信号はFPC84と各画素の有機TFT72とを介して、其々の画素電極13に供給される。アクティブマトリックス基板81とフロント基板82との外側には保護シート85が貼られ、電気光学装置80の機械的耐久性と化学的安定性とを高めている。   The electro-optical device 80 includes an active matrix substrate 81 and a front substrate 82, and an electro-optical material is sandwiched between the substrates. The electro-optic material is an electrophoretic material 83, and therefore the electro-optic device 80 is an electrophoretic display. A common electrode 86 is formed on the surface of the front substrate 82. The electro-optic material is uniformly disposed on almost the entire surface of both substrates. The common electrode 86 is also formed on almost the entire surface of the front substrate 82. A flexible printed circuit (FPC 84) is connected to the electrode pad 111. A display signal from an external control circuit is supplied to each pixel electrode 13 via the FPC 84 and the organic TFT 72 of each pixel. A protective sheet 85 is attached to the outside of the active matrix substrate 81 and the front substrate 82 to enhance the mechanical durability and chemical stability of the electro-optical device 80.

この様な電気光学装置80は、上述のアクティブマトリックス基板81を備えているので、表示品位が高い。更に、アクティブマトリックス基板81は前述の回路基板1の製造方法にて製造されているので、生産性が非常に高く、資源もエネルギーも高効率で活用している。   Since such an electro-optical device 80 includes the above-described active matrix substrate 81, the display quality is high. Furthermore, since the active matrix substrate 81 is manufactured by the above-described manufacturing method of the circuit board 1, the productivity is very high, and both resources and energy are utilized with high efficiency.

「電子機器」
図13は、上述の電気光学装置を用いた電子機器を模式的に示す斜視図で、(a)は正面斜視図、(b)は背面斜視図である。ここでは、電子機器は電子書籍90である。
"Electronics"
FIG. 13 is a perspective view schematically showing an electronic apparatus using the above-described electro-optical device, where (a) is a front perspective view and (b) is a rear perspective view. Here, the electronic device is an electronic book 90.

図13(a)に示すように、電子書籍90は電気光学装置80と筐体91とを有している。電気光学装置80は平板状の長方形である。筐体91は、電気光学装置80の外縁部に配置されて、電気光学装置80を保持している。即ち、筐体91は表示装置に対する保持部となっている。保持部は、使用時に使用者の手で握られる。   As illustrated in FIG. 13A, the electronic book 90 includes an electro-optical device 80 and a housing 91. The electro-optical device 80 has a flat rectangular shape. The casing 91 is disposed on the outer edge portion of the electro-optical device 80 and holds the electro-optical device 80. That is, the housing 91 is a holding unit for the display device. The holding part is gripped by the user's hand during use.

電気光学装置80は縦長の長方形をなしており、筐体91は薄い平板状である。図13(a)に示すように、表示面となる正面には筐体上部92(筐体91の上側部品)が設けられ、図13(b)に示すように、表示面と反対の背面には筐体下部93(筐体91の下側部品)が設けられている。筐体上部92も筐体下部93も薄い平板状で両者が重ね合わされて、筐体91となる。図13(a)と図13(b)とを比較すると判るように、正面側の筐体91の幅(幅WF)の方が背面側の筐体91の幅(幅WB)よりも狭くなっている。   The electro-optical device 80 has a vertically long rectangle, and the casing 91 has a thin flat plate shape. As shown in FIG. 13A, a housing upper part 92 (an upper part of the housing 91) is provided on the front surface serving as the display surface, and on the back surface opposite to the display surface as shown in FIG. Is provided with a casing lower portion 93 (a lower part of the casing 91). The casing upper part 92 and the casing lower part 93 are both thin flat plates, and are overlapped to form a casing 91. As can be seen by comparing FIG. 13A and FIG. 13B, the width (width WF) of the housing 91 on the front side is narrower than the width (width WB) of the housing 91 on the back side. ing.

筐体下部93内には電気光学装置80を制御する各種回路(制御回路)や電源などが収納されており、その結果、筐体91は電子書籍90の重量の内で、半分以上といった主要な割合を占めている。こうしたことなどから、電子書籍90の重心は、筐体下部93内に位置する。   Various circuits (control circuit) for controlling the electro-optical device 80, a power source, and the like are housed in the lower portion 93 of the housing, and as a result, the housing 91 is a major part of more than half of the weight of the electronic book 90. Occupies a proportion. For these reasons, the center of gravity of the electronic book 90 is located in the housing lower part 93.

電気光学装置80の表示部には各種の情報が表示される。筐体91の中央には操作スイッチ94が設けられており、スイッチ操作を通じて表示部に表示される情報が更新される。   Various types of information are displayed on the display unit of the electro-optical device 80. An operation switch 94 is provided in the center of the casing 91, and information displayed on the display unit is updated through the switch operation.

電気光学装置80は軽くて、柔軟性を有する。この為に、外部衝撃に対して比較的強く、電気光学装置80全体を筐体91で覆って保護する必要はない。こうして筐体91は電気光学装置80の外縁部に設けられることができる。筐体91が表示装置全体を覆わず、更に金属製の補強部材等を配置する必要がないので、電子書籍90全体が薄くて軽く作成されている。   The electro-optical device 80 is light and flexible. For this reason, it is relatively strong against external impact, and it is not necessary to cover and protect the entire electro-optical device 80 with the casing 91. Thus, the housing 91 can be provided on the outer edge portion of the electro-optical device 80. Since the housing 91 does not cover the entire display device and there is no need to dispose a metal reinforcing member or the like, the entire electronic book 90 is made thin and light.

1…回路基板、10…基板、11…ソースドレイン電極(第1導電体)、21…ゲート絶縁膜(第1絶縁膜)、22…層間絶縁膜(第2絶縁膜)、32…貫通孔、40…金属膜、43…導電性インク、61…溶液、111…電極パッド(第1導電体)   DESCRIPTION OF SYMBOLS 1 ... Circuit board, 10 ... Board | substrate, 11 ... Source-drain electrode (1st conductor), 21 ... Gate insulating film (1st insulating film), 22 ... Interlayer insulating film (2nd insulating film), 32 ... Through-hole, 40 ... Metal film, 43 ... Conductive ink, 61 ... Solution, 111 ... Electrode pad (first conductor)

Claims (19)

基板上に第1導電体を形成する第1導電体形成工程と、
前記第1導電体を被覆する様に第1絶縁膜を成膜する第1絶縁膜成膜工程と、
前記第1導電体上の前記第1絶縁膜を溶解させることにより貫通孔を形成する貫通孔形成工程と、
前記貫通孔に対応する前記第1導電体上に金属膜を形成する金属膜形成工程と、
前記金属膜の表面を撥液化させる撥液化工程と、
前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して第2絶縁膜を形成する第2絶縁膜形成工程と、を含み、
前記第2絶縁膜形成工程では、前記貫通孔内に当該貫通孔の孔径よりも小さな径を有するとともに前記金属膜を露出させるヴィアホールが形成されることを特徴とする回路基板の製造方法。
A first conductor forming step of forming a first conductor on the substrate;
A first insulating film forming step of forming a first insulating film so as to cover the first conductor;
A through hole forming step of forming a through hole by dissolving the first insulating film on the first conductor;
Forming a metal film on the first conductor corresponding to the through hole; and
A liquid repellency step for lyophobic the surface of the metal film;
Printing a precursor resin in a region other than the through-hole, and curing the precursor resin after printing to form a second insulating film, and a second insulating film forming step,
In the second insulating film forming step, a via hole having a diameter smaller than the diameter of the through hole and exposing the metal film is formed in the through hole.
前記金属膜形成工程において、
前記貫通孔内に、分散媒中に複数の金属粒子を含む導電性インクを滴下して前記金属膜を形成する
ことを特徴とする請求項1に記載の回路基板の製造方法。
In the metal film forming step,
2. The method of manufacturing a circuit board according to claim 1, wherein the metal film is formed by dropping a conductive ink containing a plurality of metal particles in a dispersion medium into the through hole.
前記金属粒子の粒径が10〜40nmである
ことを特徴とする請求項2に記載の回路基板の製造方法。
The method for manufacturing a circuit board according to claim 2, wherein the metal particles have a particle size of 10 to 40 nm.
前記金属膜形成工程において、
前記貫通孔内に露出する前記第1導電体の表面上に前記金属膜を形成する
ことを特徴とする請求項1乃至3のいずれか一項に記載の回路基板の製造方法。
In the metal film forming step,
4. The circuit board manufacturing method according to claim 1, wherein the metal film is formed on a surface of the first conductor exposed in the through hole. 5.
前記金属膜形成工程において、
前記貫通孔に対応する前記第1導電体の表面上に、当該表面を覆う厚さ20μm以下の前記第2絶縁膜を介して前記金属膜を形成する
ことを特徴とする請求項1乃至3のいずれか一項に記載の回路基板の製造方法。
In the metal film forming step,
The metal film is formed on the surface of the first conductor corresponding to the through-hole through the second insulating film having a thickness of 20 μm or less covering the surface. The manufacturing method of the circuit board as described in any one of Claims.
前記金属粒子が、金、銀、銅、ニッケル、白金およびパラジウムのいずれかからなることを特徴とする請求項2または3に記載の回路基板の製造方法。   4. The method for manufacturing a circuit board according to claim 2, wherein the metal particles are made of any one of gold, silver, copper, nickel, platinum, and palladium. 前記第2絶縁膜形成工程において、
前記貫通孔以外の領域に前駆体樹脂を印刷し、印刷後に前記前駆体樹脂を硬化して前記第2絶縁膜を形成する
ことを特徴とする請求項1乃至6のいずれか一項に記載の回路基板の製造方法。
In the second insulating film forming step,
The precursor resin is printed in a region other than the through hole, and the second insulating film is formed by curing the precursor resin after printing. A method of manufacturing a circuit board.
前記第1絶縁膜はエーテル系溶剤または、ケトン系溶剤、エステル系溶剤、フッ素系溶剤のいずれかに可溶である
ことを特徴とする請求項1乃至7のいずれか一項に記載の回路基板の製造方法。
The circuit board according to claim 1, wherein the first insulating film is soluble in any of an ether solvent, a ketone solvent, an ester solvent, and a fluorine solvent. Manufacturing method.
前記第1絶縁膜はアルコール系溶剤に対して難溶性を示す
ことを特徴とする請求項1乃至8のいずれか一項に記載の回路基板の製造方法。
The method for manufacturing a circuit board according to claim 1, wherein the first insulating film is hardly soluble in an alcohol-based solvent.
前記第1絶縁膜は前記前駆体樹脂に対して難溶性を示す
ことを特徴とする請求項1乃至9のいずれか一項に記載の回路基板の製造方法。
The method for manufacturing a circuit board according to claim 1, wherein the first insulating film is hardly soluble in the precursor resin.
前記貫通孔形成工程は、前記第1絶縁膜を溶解する溶剤を前記第1絶縁膜に滴下する溶剤滴下工程を含み、周縁が前記第1絶縁膜の盛り上がり部分によって構成される前記貫通孔を形成する
ことを特徴とする請求項1乃至10のいずれか一項に記載の回路基板の製造方法。
The through-hole forming step includes a solvent dropping step of dropping a solvent for dissolving the first insulating film onto the first insulating film, and forming the through-hole having a peripheral edge formed by a raised portion of the first insulating film The method for manufacturing a circuit board according to any one of claims 1 to 10, wherein:
前記撥液化工程は、チオール化合物又はジスルフィド化合物を含む溶液に、前記第1導電体の表面を触れさせる
ことを特徴とする請求項1乃至11のいずれか一項に記載の回路基板の製造方法。
The method for manufacturing a circuit board according to claim 1, wherein in the liquid repellent step, the surface of the first conductor is brought into contact with a solution containing a thiol compound or a disulfide compound.
前記チオール化合物がフッ素化アルキル鎖を含む
ことを特徴とする請求項12に記載の回路基板の製造方法。
The method for producing a circuit board according to claim 12, wherein the thiol compound includes a fluorinated alkyl chain.
前記ジスルフィド化合物がフッ素化アルキル鎖を含む
ことを特徴とする請求項12に記載の回路基板の製造方法。
The method for manufacturing a circuit board according to claim 12, wherein the disulfide compound includes a fluorinated alkyl chain.
前記前駆体樹脂は水酸基を有するモノマーを含む
ことを特徴とする請求項1乃至14のいずれか一項に記載の回路基板の製造方法。
The method of manufacturing a circuit board according to claim 1, wherein the precursor resin contains a monomer having a hydroxyl group.
前記前駆体樹脂はアルコール系溶剤に可溶である
ことを特徴とする請求項1乃至14のいずれか一項に記載の回路基板の製造方法。
The method of manufacturing a circuit board according to claim 1, wherein the precursor resin is soluble in an alcohol solvent.
前記前駆体樹脂は光硬化性樹脂である
ことを特徴とする請求項1乃至16のいずれか一項に記載の回路基板の製造方法。
The method of manufacturing a circuit board according to claim 1, wherein the precursor resin is a photocurable resin.
前記前駆体樹脂は熱硬化性樹脂であることを特徴とする請求項1乃至16のいずれか一項に記載の回路基板の製造方法。   The method for manufacturing a circuit board according to claim 1, wherein the precursor resin is a thermosetting resin. 前記回路基板は、ゲート絶縁膜を備えるトランジスターを有し、
前記第1絶縁膜が前記ゲート絶縁膜として機能している
ことを特徴とする請求項1乃至18のいずれか一項に記載の回路基板の製造方法。
The circuit board includes a transistor including a gate insulating film,
The method for manufacturing a circuit board according to claim 1, wherein the first insulating film functions as the gate insulating film.
JP2011068539A 2011-03-25 2011-03-25 Circuit board manufacturing method Active JP5866783B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011068539A JP5866783B2 (en) 2011-03-25 2011-03-25 Circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068539A JP5866783B2 (en) 2011-03-25 2011-03-25 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2012204658A JP2012204658A (en) 2012-10-22
JP5866783B2 true JP5866783B2 (en) 2016-02-17

Family

ID=47185284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068539A Active JP5866783B2 (en) 2011-03-25 2011-03-25 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP5866783B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6202714B2 (en) * 2013-03-08 2017-09-27 日本放送協会 Thin film transistor element manufacturing method and coating type semiconductor layer patterning method
KR102135275B1 (en) * 2013-07-29 2020-07-20 삼성디스플레이 주식회사 Thin film transistor substrate, method of manufacturing the same and display device comprising the same
EP3051579B1 (en) * 2013-09-25 2018-03-21 Toppan Printing Co., Ltd. Thin film transistor array and image display device
TW201617416A (en) 2014-06-24 2016-05-16 Idemitsu Kosan Co Conductor composition ink, conductor, laminate, laminated wiring board and electronic equipment
WO2015199120A1 (en) * 2014-06-24 2015-12-30 大日本印刷株式会社 Method for producing multilayer wiring member, method for manufacturing semiconductor element, multilayer wiring member and semiconductor element
CN210897246U (en) * 2017-04-28 2020-06-30 株式会社村田制作所 Circuit module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159988A (en) * 1993-12-08 1995-06-23 Sekisui Chem Co Ltd Water-soluble photoresist composition
GB9930217D0 (en) * 1999-12-21 2000-02-09 Univ Cambridge Tech Solutiion processed transistors
JP2002212236A (en) * 2001-01-16 2002-07-31 Fuji Photo Film Co Ltd Thermosetting resin composition, transfer printing material, and method for forming interlayer insulation film
US20060228533A1 (en) * 2003-04-16 2006-10-12 Matsushita Electric Industrial Co., Ltd. Discharging solution, method for producing patterns and method for producing for producing an electronic device using the discharging solution, and electronic device
JP4500304B2 (en) * 2003-05-12 2010-07-14 ケンブリッジ エンタープライズ リミティド Manufacture of polymer devices
JP2005072360A (en) * 2003-08-26 2005-03-17 Seiko Epson Corp Pattern manufacturing method for electric insulating film and electronic device
JP2005079288A (en) * 2003-08-29 2005-03-24 Seiko Epson Corp Method for forming multilayer wiring and electronic device
JP4684625B2 (en) * 2003-11-14 2011-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4845491B2 (en) * 2004-11-30 2011-12-28 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP2005328030A (en) * 2005-02-09 2005-11-24 Mitsubishi Chemicals Corp Ink for manufacturing semiconductor device, and method for manufacturing semiconductor device by using the ink
JP2007091844A (en) * 2005-09-28 2007-04-12 Fujifilm Corp Polymer and composition for forming film
KR100766318B1 (en) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 The thin film transistor using organic semiconductor material and the array substrate for LCD with the same and method of fabricating the same
JP2007251093A (en) * 2006-03-20 2007-09-27 Nippon Zeon Co Ltd Gate insulating film, organic thin film transistor and manufacturing method of transistor, and display device
JP2008071867A (en) * 2006-09-13 2008-03-27 Brother Ind Ltd Organic transistor, and manufacturing method of organic transistor
JP2008177498A (en) * 2007-01-22 2008-07-31 Seiko Epson Corp Formation method of contact hole, manufacturing method of wiring board, manufacturing method of semiconductor device, and manufacturing method of electrooptical device
JP2009021552A (en) * 2007-06-14 2009-01-29 Seiko Epson Corp Contact hole forming method, conducting post forming method, wiring pattern forming method, multilayered wiring substrate producing method, and electronic apparatus producing method
JP4424400B2 (en) * 2007-09-18 2010-03-03 セイコーエプソン株式会社 Manufacturing method of multilayer wiring board

Also Published As

Publication number Publication date
JP2012204658A (en) 2012-10-22

Similar Documents

Publication Publication Date Title
JP5866783B2 (en) Circuit board manufacturing method
TWI240596B (en) Pattern forming method, device, method of manufacture thereof, electro-optical apparatus, and electronic apparatus
TWI254340B (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
TWI293384B (en) Method for forming film pattern, method for manufacturing device, and method for manufacturing active matrix substrate
TWI304650B (en) Method of forming film pattern, active matrix substrate, electro-optic device, and electronic apparatus
JP6115008B2 (en) WIRING MEMBER, ELECTRONIC ELEMENT MANUFACTURING METHOD, WIRING MEMBER, LAMINATED WIRING, ELECTRONIC ELEMENT, ELECTRONIC ELEMENT ARRAY, AND DISPLAY DEVICE USING THE SAME
JP2013105950A (en) Semiconductor device and electronic equipment
TWI329780B (en) Bank structure, film pattern forming method, device, electro-optical device, and electronic apparatus
US20120206068A1 (en) Hole formation method, multilayer wiring, semiconductor device, display element, image display device, and system containing via hole formed by the hole formation method
JP5741832B2 (en) Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device
TWI270979B (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
JP2009244338A (en) Organic semiconductor element, method of manufacturing organic semiconductor element and display device
TW200535915A (en) Component placement substrate and production method thereof
JP4266842B2 (en) Electro-optical device substrate manufacturing method and electro-optical device manufacturing method
JP2011082419A (en) Thin film transistor, method of manufacturing the same, display device, and electronic device
JP6491086B2 (en) Conductor composition ink, laminated wiring member, semiconductor element and electronic device, and method for producing laminated wiring member
TWI317254B (en) Method of forming a wiring pattern, method of manufacturing a device, device, electro-optic device, and electronic instrument
JP5811560B2 (en) Circuit board manufacturing method
JP2012064844A (en) Method of manufacturing circuit board
JP4695360B2 (en) Manufacturing method of electronic device
JP5449736B2 (en) Bottom gate type organic thin film transistor and manufacturing method thereof
JP5101097B2 (en) Multilayer wiring manufacturing method, multilayer wiring, thin film transistor, active matrix driving circuit, and flat panel display
JP2012079752A (en) Method for forming pattern and method for manufacturing circuit board
WO2017043408A1 (en) Method for manufacturing electronic device
JP4605319B2 (en) Thin film transistor manufacturing method and thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151221

R150 Certificate of patent or registration of utility model

Ref document number: 5866783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250