JP5746919B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP5746919B2
JP5746919B2 JP2011130536A JP2011130536A JP5746919B2 JP 5746919 B2 JP5746919 B2 JP 5746919B2 JP 2011130536 A JP2011130536 A JP 2011130536A JP 2011130536 A JP2011130536 A JP 2011130536A JP 5746919 B2 JP5746919 B2 JP 5746919B2
Authority
JP
Japan
Prior art keywords
frame
adhesive
semiconductor package
shaped member
cap member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011130536A
Other languages
English (en)
Other versions
JP2013004534A (ja
JP2013004534A5 (ja
Inventor
正之 布施
正之 布施
悟志 松澤
悟志 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2011130536A priority Critical patent/JP5746919B2/ja
Priority to US13/486,220 priority patent/US8829632B2/en
Priority to CN201210194646.9A priority patent/CN102891152B/zh
Publication of JP2013004534A publication Critical patent/JP2013004534A/ja
Publication of JP2013004534A5 publication Critical patent/JP2013004534A5/ja
Application granted granted Critical
Publication of JP5746919B2 publication Critical patent/JP5746919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、半導体パッケージに関するものである。
従来、携帯端末機などのカメラ部を構成するためのカメラモジュールが開発されている（例えば、特許文献１参照）。
図１０は、従来のカメラモジュールに使用される半導体パッケージの断面構造を示している。
図１０に示すように、配線層７１を備えた配線基板７０の上に撮像素子８０が実装されている。撮像素子８０はその受光面が上側になって配線基板７０上に固着されている。撮像素子８０の接続パッド８１がワイヤ８２を介して配線基板７０の配線層７１に接続されている。
配線基板７０の上には撮像素子８０を取り囲むように枠状部材９０が固着されている。枠状部材９０は、その内周面に内側に突出する枠状の接着部９１を備えている。
そして、枠状部材９０の接着部９１の上に、接着剤９２によってガラスキャップ１００が接着されている。このようにして、配線基板７０、枠状部材９０及びガラスキャップ１００によって囲まれた空間Ｓ１０が気密封止され、その空間Ｓ１０に撮像素子８０が収容される。これにより、撮像素子８０上にごみ等が付着することが防止される。
特開２０１０−１４１１２３号公報
ところが、上述のように配線基板７０、枠状部材９０及びガラスキャップ１００によって撮像素子８０全体が気密封止されると、半導体パッケージ全体が大型化される。このため、近年益々小型化されるカメラモジュールへの上記半導体パッケージの適用が困難になってきており、この点において、なお改善の余地を残すものとなっていた。
本発明の一観点によれば、配線基板と、前記配線基板に搭載された電子部品と、前記電子部品上に設けられ、前記電子部品の外形に沿って枠状に形成された枠基体部と、前記枠基体部の上面に設けられ前記枠基体部よりも幅広に形成された枠状の接着部とを有する枠状部材と、前記接着部の上面に接着されたキャップ部材と、前記接着部の下面に接するように形成され、前記枠状部材よりも外側の前記電子部品及び前記配線基板を封止する封止樹脂と、を有し、前記キャップ部材が配置された前記接着部の上面は、前記枠基体部の上面全周に亘って前記枠基体部よりも幅広に形成されている。
本発明の一観点によれば、半導体パッケージの小型化ができるという効果を奏する。
（ａ）は本実施形態の半導体パッケージの概略断面図であり、（ｂ）は本実施形態の半導体パッケージの概略平面図である。なお、（ｂ）では、キャップ部材とそのキャップ部材を接着する接着剤とを省略している。 （ａ）〜（ｅ）は、半導体パッケージの製造方法を示す概略断面図。 （ａ）〜（ｃ）は、半導体パッケージの製造方法を示す概略断面図。 （ａ）、（ｂ）は、半導体パッケージの製造方法を示す概略平面図。 （ａ）〜（ｄ）は、変形例の半導体パッケージの製造方法を示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略断面図。 変形例の半導体パッケージを示す概略平面図。なお、本図では、キャップ部材とそのキャップ部材を接着する接着剤とを省略している。 従来の半導体パッケージを示す概略断面図。
以下、添付図面を参照して各実施形態を説明する。なお、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
以下、一実施形態を図１〜図４に従って説明する。
図１（ａ）に示すように、カメラモジュールに使用される半導体パッケージ１は、配線基板１０と、その配線基板１０上に実装された撮像素子２０と、撮像素子２０上に固着された枠状部材３０と、枠状部材３０に固着されたキャップ部材５０とを有している。
配線基板１０は、基板本体１１と、その基板本体１１の厚み方向に貫通する貫通電極１２と、配線パターン１３，１４とを有している。基板本体１１としては、例えばガラスエポキシ基板を用いることができる。この基板本体１１には、所要の箇所（図１（ａ）では２箇所）に貫通孔１１Ｘが形成されている。この貫通孔１１Ｘは、基板本体１１の第１主面１１Ａから第２主面１１Ｂまでを貫通するように形成されている。
貫通電極１２は貫通孔１１Ｘに設けられている。貫通電極１２は、その一方の端部が配線パターン１３に接続されるとともに、他方の端部が配線パターン１４に接続されている。
配線パターン１３は、基板本体１１の第１主面１１Ａ（撮像素子２０が実装される実装面）に形成されている。また、配線パターン１４は、基板本体１１の第２主面１１Ｂ（実装面と反対側の面）に形成されている。これら配線パターン１３，１４は、上記貫通電極１２を介して相互に電気的に接続されている。なお、貫通電極１２及び配線パターン１３，１４の材料としては、例えば銅（Ｃｕ）などの金属を用いることができる。
撮像素子２０は、その受光面（上面２０Ａ）を上側に向けた状態で基板本体１１の第１主面１１Ａ上に固着されている。撮像素子２０としては、例えばＣＭＯＳイメージセンサやＣＣＤイメージセンサを用いることができる。この撮像素子２０の接続パッド２１は、ワイヤ２２を介して配線基板１０の配線パターン１３に電気的に接続されている。
撮像素子２０の上には、枠状部材３０が接着されている。具体的には、枠状部材３０は、接着剤２３によって撮像素子２０の上面２０Ａ上に接着されている。より具体的には、枠状部材３０は、撮像素子２０の有効画素領域Ａ１（図１（ｂ）参照）よりも外側の領域（例えば、オプティカルブラック領域）上に接着されている。すなわち、枠状部材３０は、撮像素子２０の有効画素領域Ａ１（受光部など撮像特性に影響を与える領域）を取り囲むように撮像素子２０上に接着されている。なお、枠状部材３０の材料としては、絶縁性を有し、所望の形状に加工可能で十分な強度を有する材料であれば、特に制限されない。また、当該半導体パッケージ１がマザーボードにはんだ実装される場合には、枠状部材３０の材料としては、２５０℃〜２７０℃程度の耐熱性を有する材料であることが好ましい。例えば枠状部材３０の材料としては、ポリカーボネート（ＰＣ）やポリフェニレンサルファイド（ＰＰＳ）などの樹脂を用いることができる。また、接着剤２３としては、熱硬化型の接着剤を用いることができる。熱硬化型の接着剤としては、エポキシ系接着剤やウレタン系接着剤などを用いることができる。
上記枠状部材３０は、底面が接着剤２３を介して撮像素子２０に接着された枠状（額縁状）の枠基体部３１と、その枠基体部３１よりも幅広の枠状の接着部３２と、その接着部３２の外周に形成され上方に向かって立設された立設部３３とを有している。これら枠基体部３１、接着部３２及び立設部３３は、一体に成型（形成）されている。
枠基体部３１は、例えば高さＨ１が３００μｍ、幅Ｗ１が５００μｍに設定されている。接着部３２は、枠基体部３１の上面に形成されている。接着部３２は、その内周面が枠基体部３１の内周面よりも外側になるように形成されている。により、枠状部材３０の内周面には、段差部３０Ｄが形成されている。すなわち、枠状部材３０の内周面には、底面側の部材（ここでは、枠基体部３１）が接着部３２の上面３２Ａの内周端よりも内側に突出されて段差部３０Ｄが形成されている。また、接着部３２は、その外周面が枠基体部３１の外周面よりも外側に突出するように形成されている。この接着部３２は、例えば高さＨ２が２００μｍ、幅Ｗ２が６００μｍに設定されている。
また、接着部３２の上面３２Ａ（接着面）には、凹部３２Ｘが形成されている。この凹部３２Ｘは、接着部３２の上面３２Ａから厚みの途中まで形成されている。また、凹部３２Ｘは、図１（ｂ）に示すように、平面視において環状且つ帯状に形成されている。この凹部３２Ｘは、例えば幅Ｗ３が例えば１００μｍ、深さＨ３（図１（ａ）参照）が１００μｍに設定されている。
図１（ａ）に示すように、立設部３３は、接着部３２上に接着されるキャップ部材５０を取り囲むように形成されている。この立設部３３は、例えば高さＨ４が４００μｍ、幅Ｗ４が１００μｍに設定されている。
枠状部材３０の接着部３２の上面３２Ａには、接着剤４０によってキャップ部材５０が接着されている。この接着剤４０は、接着部３２の上面３２Ａに塗布されるとともに、凹部３２Ｘに充填されている。さらに、接着剤４０は、立設部３３とキャップ部材５０との間にも形成されている。この接着剤４０としては、熱硬化型及び紫外線（ＵＶ）硬化型の接着剤を用いることができる。この熱硬化型及びＵＶ硬化型の接着剤としては、エポキシ系接着剤やアクリル系接着剤などを用いることができる。
キャップ部材５０は、四角形の平板状のガラス板である。このキャップ部材５０は、例えばサイズが８ｍｍ×６ｍｍである。このキャップ部材５０が枠状部材３０上に固着されると、撮像素子２０、枠状部材３０及びキャップ部材５０によって形成される空間Ｓ１が気密封止され、その空間Ｓ１が外気から隔絶される。これにより、撮像素子２０上（特に、有効画素領域Ａ１上）に、ごみが付着することが防止され、そのごみによって撮像素子２０に入射する入射光が遮られる等の問題が発生することが防止される。また、上記キャップ部材５０は、外光から可視光以外のＩＲ（赤外線）領域の光を取り除くＩＲカットフィルタとしても機能する。
枠状部材３０よりも外側に配置された撮像素子２０及び配線基板１０上には、封止樹脂６０が形成されている。この封止樹脂６０は、枠状部材３０の接着部３２の下面及び立設部３３の下面に接するように形成されている。より具体的には、封止樹脂６０は、接着部３２の下面と配線基板１０及び撮像素子２０との間の空間を充填するように形成されている。これにより、枠状部材３０は、接着剤２３によって撮像素子２０上に接着されるとともに、封止樹脂６０によって支持される。また、この封止樹脂６０によって、配線パターン１３、接続パッド２１やワイヤ２２等が封止される。この封止樹脂６０の材料としては、例えばエポキシ樹脂やポリイミド樹脂などの絶縁樹脂を用いることができる。具体的には、封止樹脂６０としては、ポッティング法によって形成されたポッティング樹脂を用いることができる。
次に、このような構造を採用した半導体パッケージ１の作用を説明する。
半導体パッケージ１では、枠状部材３０を撮像素子２０上に設けるようにした。これにより、配線基板１０上に枠状部材３０を配置するスペースが不要となるため、その分だけ配線基板１０のサイズを小さくすることができ、半導体パッケージ１を小型化することができる。また、接着部３２と配線基板１０及び撮像素子２０との間の空間を充填し、接着部３２の下面に接するように形成された封止樹脂６０によって、枠状部材３０を支持するようにした。これにより、接着剤２３による枠基体部３１と撮像素子２０との接着と併せて、枠状部材３０を強固に支持することができる。
ここで、枠状部材３０の支持を強固にする方法としては、例えば配線基板１０の断面をコの字状に形成し、つまり配線基板１０の両端に上方に向かって突出する突出部を設け、その突出部で枠状部材３０（接着部３２）を支持する方法も考えられる。しかし、この場合には、配線パターン１３よりも外側領域に上記突出部を形成する必要があるため、配線基板１０が大型化し、ひいては半導体パッケージが大型化するという問題がある。これに対し、本実施形態の半導体パッケージ１では、接着部３２の下面と配線基板１０及び撮像素子２０との間の空間に封止樹脂６０を形成することができるため、枠状部材３０の支持を強固にするために、枠状部材３０の外形を不要に大きくする必要がない。さらに、枠状部材３０の支持を強固にするために、枠状部材３０の外形よりも不要に大きな部材を設ける必要がない。これにより、半導体パッケージ１の大型化を好適に抑制することができる。
また、成型品である枠状部材３０によって、撮像素子２０とキャップ部材５０とを離間させるようにした。このため、枠状部材３０の高さを適宜調節することにより、撮像素子２０の上面２０Ａからキャップ部材５０の下面までの距離（エアギャップ）を所望の距離に調整することができる。これにより、上記エアギャップを大きく確保することも可能となることから、キャップ部材５０であるガラス板の傷、汚れや付着異物等の管理スペックを緩和することが可能となり、歩留まり向上にもつながる。
また、枠状部材３０では、枠基体部３１の上面に、その枠基体部３１よりも幅広の接着部３２を設けるようにした。これにより、接着部３２（の上面３２Ａに塗布された接着剤４０）とキャップ部材５０との接触面積を大きくすることができるため、接着部３２とキャップ部材５０を強固に接着させることができる。
さらに、接着部３２の上面３２Ａに環状の凹部３２Ｘを形成するようにした。そして、その凹部３２Ｘ内に接着剤４０を充填するとともに、接着部３２の上面３２Ａに接着剤４０を塗布するようにした。このように凹部３２Ｘ内に接着剤４０が充填されることにより、接着剤４０を厚く形成することができる。すなわち、枠状部材３０やキャップ部材５０よりも弾性率の低い接着剤４０を厚く形成することができる。これにより、例えば半導体パッケージ１をマザーボード等にはんだ実装する際などに熱処理が実施されても、厚く形成された接着剤４０によって枠状部材３０とキャップ部材５０との間における熱応力を緩和させることができる。具体的には、枠状部材３０の熱膨張係数とキャップ部材５０の熱膨張係数の差が接着剤４０の弾性変形により吸収されるため、それら互いの熱膨張係数の相違により発生する熱応力を緩和させることができる。したがって、キャップ部材５０の反り等の問題の発生を抑制することができる。
次に、上記半導体パッケージ１の製造方法を説明する。
まず、図２（ａ）に示すような配線基板１０を用意する。配線基板１０には、公知の技術を用いて、貫通孔１１Ｘ、貫通電極１２及び配線パターン１３，１４が形成されている。
次に、図２（ｂ）に示すように、配線基板１０の第１主面１１Ａに、受光面を上側にした状態で撮像素子２０を実装する（ダイボンディング）。続いて、撮像素子２０の接続パッド２１と配線基板１０の配線パターン１３とをワイヤ２２によって電気的に接続する（ワイヤボンディング）。
ここで、図１に示す枠状部材３０、つまり枠基体部３１よりも幅広の接着部３２の上面３２Ａに凹部３２Ｘが形成された枠状部材３０を用意する。この枠状部材３０は、例えば金型にポリカーボネートやポリフェニレンサルファイドなどの樹脂を流し込み、急冷・固化させて取り出すことによって一括成型して得ることができる。なお、枠状部材３０は、印刷などによって形成してもよく、任意の形状に枠状部材３０を形成可能であれば、その製造方法は特に限定されない。
次いで、図２（ｃ）に示すように、撮像素子２０の上面２０Ａに、撮像素子２０の外周面（外形）に沿って枠状に熱硬化型の接着剤２３を塗布する。この接着剤２３は、撮像素子２０の有効画素領域Ａ１（図１（ｂ）参照）に広がらないように塗布される。そして、接着剤２３の上に枠状部材３０を配置する。具体的には、枠状部材３０の枠基体部３１の底面が接着剤２３に接するように、枠状部材３０を撮像素子２０上に配置する。
次に、所定の温度（例えば８５℃程度）で熱処理することによって上記接着剤２３を硬化させる。これにより、枠状部材３０が撮像素子２０の上面２０Ａに接着される。
次いで、図２（ｄ）に示すように、枠状部材３０の接着部３２の凹部３２ＸにＵＶ硬化型及び熱硬化型の接着剤４０を充填するとともに、接着部３２の上面３２Ａに接着剤４０を塗布する。
続いて、図２（ｅ）に示すように、枠状部材３０の接着部３２の外形よりも一回り小さなサイズのキャップ部材５０を用意し、接着部３２の上面３２Ａにキャップ部材５０を配置する。これにより、撮像素子２０と、枠状部材３０と、キャップ部材５０とによって囲まれた空間Ｓ１が密閉され、その空間Ｓ１内の撮像素子２０の有効画素領域Ａ１が外気から隔絶される。なお、キャップ部材５０が接着部３２の上面３２Ａに配置されるとき、接着部３２上の接着剤４０が接着部３２の幅方向に広がる。このとき、接着部３２の外周端には立設部３３が形成されているため、幅方向に広がった接着剤４０は立設部３３の内壁に沿って高さ方向に広がる。これにより、立設部３３とキャップ部材５０との間にも接着剤４０が形成される。一方、接着部３２の内周側には、その接着部３２の内周面よりも内側に突出された枠基体部３１によって段差部３０Ｄが形成されているため、幅方向に広がった接着剤４０が撮像素子２０上に落下することが抑制される。
次に、ＵＶ照射により接着剤４０を半硬化させた後、所定の温度（例えば８５℃程度）で熱処理することによって上記接着剤４０を完全に硬化させる。これにより、空間Ｓ１内の空気膨張に起因してキャップ部材５０が持ち上がる等の問題の発生が抑制され、キャップ部材５０が接着部３２の上面３２Ａに接着される。このとき、接着部３２の上面３２Ａだけでなく、立設部３３とキャップ部材５０との間にも接着剤４０が形成されているため、キャップ部材５０を枠状部材３０に強固に接着させることができる。
続いて、図３（ａ）に示すように、配線パターン１３よりも外側領域の基板本体１１の第１主面１１Ａ上にダム６１を形成する。ここで、図４（ａ）に示すように、半導体パッケージ１が多数形成される多数個取り基板１０Ａを使用する場合には、その基板１０Ａの外形に沿って枠状にダム６１が形成される。このダム６１の材料としては、粘度の高い材料が好ましく、例えばエポキシ樹脂を用いることができる。なお、ダム６１は、額縁状の枠を貼り付ける方法や、ガラスエポキシ基板の製造方法（フォトリソグラフィ法や印刷法などの方法）などにより形成される。
次に、図４（ｂ）に示すように、ダム６１で囲まれた領域に、封止樹脂６０をポッティングにより注入し、その封止樹脂６０を加熱により硬化する。この封止樹脂６０は、図３（ｂ）に示すように、枠状部材３０の接着部３２の下面及び立設部３３の下面と撮像素子２０及び配線基板１０との空間が充填されるように注入される。これにより、図３（ｂ）に示すように、枠状部材３０が封止樹脂６０によって支持され、配線パターン１３、接続パッド２１及びワイヤ２２が封止樹脂６０によって封止される。なお、この工程において、ダム６１は、封止樹脂６０をせき止める部材として機能する。
続いて、図３（ｃ）に示すように、図３（ｂ）に示した構造体をダイシング位置Ｂに沿って切断して個片化することにより、多数の半導体パッケージ１が製造される。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）半導体パッケージ１では、枠状部材３０を撮像素子２０上に設けるようにした。これにより、配線基板１０上に枠状部材３０を配置するスペースが不要となるため、その分だけ配線基板１０のサイズを小さくすることができ、半導体パッケージ１を小型化することができる。また、接着部３２と配線基板１０及び撮像素子２０との間の空間を充填し、接着部３２の下面に接するように形成された封止樹脂６０によって、枠状部材３０を支持するようにした。これにより、接着剤２３による枠基体部３１と撮像素子２０との接着と併せて、枠状部材３０を強固に支持することができる。
（２）接着部３２の上面３２Ａに凹部３２Ｘを形成するようにした。そして、その凹部３２Ｘ内に接着剤４０を充填するとともに、接着部３２の上面３２Ａに接着剤４０を塗布するようにした。このように凹部３２Ｘ内に接着剤４０が充填されることにより、枠状部材３０やキャップ部材５０よりも弾性率の低い接着剤４０を厚く形成することができる。これにより、半導体パッケージ１に熱処理を施す際に、枠状部材３０の熱膨張係数とキャップ部材５０の熱膨張係数の差が接着剤４０の弾性変形により吸収されるため、それら互いの熱膨張係数の相違により発生する熱応力を緩和させることができる。したがって、キャップ部材５０の反り等の問題の発生を抑制することができる。
（３）凹部３２Ｘを環状に形成するようにした。これにより、接着部３２の上面３２Ａに凹部３２Ｘが均等に形成されるため、接着部３２の上面３２Ａ全面で熱応力を緩和させることができる。したがって、キャップ部材５０の反り等の問題の発生を効果的に抑制することができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、枠状部材３０を撮像素子２０上に接着した後に、その枠状部材３０上にキャップ部材５０を接着するようにした。これに限らず、例えば枠状部材３０上にキャップ部材５０を接着した後に、その枠状部材３０を撮像素子２０上に接着するようにしてもよい。この場合の半導体パッケージ１の製造方法を以下に説明する。
図５（ａ）に示すように、枠状部材３０を撮像素子２０に接着する前に、枠状部材３０の接着部３２の凹部３２Ｘに接着剤４０Ａを充填するとともに、接着部３２の上面３２Ａに接着剤４０Ａを塗布する。この接着剤４０Ａとしては、熱硬化型の接着剤を用いることができる。熱硬化型の接着剤としては、エポキシ系接着剤やウレタン系接着剤などを用いることができる。
次に、図５（ｂ）に示すように、枠状部材３０の接着部３２の外形よりも一回り小さなサイズのキャップ部材５０を接着部３２の上面３２Ａに配置する。続いて、所定の温度（例えば８５℃程度）で熱処理することによって上記接着剤４０Ａを硬化させる。これにより、キャップ部材５０が枠状部材３０の上面に接着される。
一方、図５（ｃ）に示すように、配線基板１０上に実装された撮像素子２０の上面２０Ａに、その撮像素子２０の外周面に沿って枠状に接着剤２３Ａを塗布する。この接着剤２３Ａとしては、熱硬化型及びＵＶ硬化型の接着剤を用いることができる。この熱硬化型及びＵＶ硬化型の接着剤としては、エポキシ系接着剤やアクリル系接着剤などを用いることができる。
次に、図５（ｄ）に示すように、キャップ部材５０が接着された枠状部材３０を撮像素子２０上に配置する。具体的には、枠状部材３０の枠基体部３１の底面が接着剤２３Ａに接するように、枠状部材３０を撮像素子２０上に配置する。続いて、ＵＶ照射により接着剤２３Ａを半硬化させた後、所定の温度（例えば８５℃程度）で熱処理することによって上記接着剤２３Ａを完全に硬化させる。これにより、キャップ部材５０が接着された枠状部材３０が、撮像素子２０の上面２０Ａに接着される。
なお、その後の製造工程は、図３（ａ）〜図３（ｃ）に示した工程と同様に実施することができるため、ここでは説明を省略する。
・図６に示されるように、枠状部材３０から立設部３３を省略した構造を採用することもできる。
・上記実施形態の封止樹脂６０としては、ポッティング法により形成されたポッティング樹脂を用いるようにした。これに限らず、図７に示すように、例えば封止樹脂６０Ａとして、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いてもよい。なお、図７の例では、封止樹脂６０Ａの上面と枠状部材３０の立設部３３の上面とが面一になるように、封止樹脂６０Ａが形成されている。
・図８に示されるように、枠状部材３０（枠基体部３１及び接着部３２）の内周面３０Ａを、枠基体部３１の底面から接着部３２の上面３２Ａに向かって内径が小さくなるテーパ形状に形成するようにしてもよい。これによれば、撮像素子２０の上面２０Ａに配置される枠基体部３１の底面積が小さくなるため、撮像素子２０と枠状部材３０とを接着する接着剤２３の塗布領域を小さくすることができる。したがって、接着剤２３が撮像素子２０の有効画素領域Ａ１に広がることを好適に抑制することができる。
・上記実施形態では、接着部３２の凹部３２Ｘの形状を環状に形成するようにしたが、この形状に限定されない。例えば図９に示すように、枠状部材３０の接着部３２の上面３２Ａにおける四辺に直線状の凹部３２Ｘを形成するようにしてもよい。また、接着部３２の上面３２Ａにおいて散在するように凹部３２Ｘを形成するようにしてもよい。
・上記実施形態では、枠基体部３１と接着部３２と立設部３３とを一体に成型して枠状部材３０を形成するようにしたが、例えば枠基体部３１と接着部３２と立設部３３とを接着剤等で接着して枠状部材３０を形成するようにしてもよい。
・上記実施形態では、撮像素子２０を配線基板１０上に搭載するようにしたが、撮像素子２０以外の電子部品を配線基板１０上に搭載するようにしてもよい。例えば光半導体素子を配線基板１０上に搭載するようにしてもよい。光半導体素子としては、例えば面発光型の半導体レーザや受光素子（フォトダイオードなど）を用いることができる。
１ 半導体パッケージ
１０ 配線基板
２０ 撮像素子
２３，２３Ａ 接着剤
３０ 枠状部材
３０Ｄ 段差部
３１ 枠基体部
３２ 接着部
３２Ｘ 凹部
３３ 立設部
４０，４０Ａ 接着剤
５０ キャップ部材
６０，６０Ａ 封止樹脂

Claims (12)

  1. 配線基板と、
    前記配線基板に搭載された電子部品と、
    前記電子部品上に設けられ、前記電子部品の外形に沿って枠状に形成された枠基体部と、前記枠基体部の上面に設けられ前記枠基体部よりも幅広に形成された枠状の接着部とを有する枠状部材と、
    前記接着部の上面に接着されたキャップ部材と、
    前記接着部の下面に接するように形成され、前記枠状部材よりも外側の前記電子部品及び前記配線基板を封止する封止樹脂と、を有し、
    前記キャップ部材が配置された接着部の上面は、前記枠基体部の上面全周に亘って前記枠基体部よりも幅広に形成されていることを特徴とする半導体パッケージ。
  2. 前記接着部の上面は、前記封止樹脂よりも上方に突出していることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記キャップ部材は、平板状に形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記電子部品と前記枠状部材と前記キャップ部材とによって、気密封止された空間が形成されていることを特徴とする請求項１〜３のいずれか１つに記載の半導体パッケージ。
  5. 前記接着部の上面の外縁は前記枠基体部の外周面よりも外側に形成され、前記接着部の上面の内縁は前記枠基体部の外周面よりも内側に形成されていることを特徴とする請求項１〜４のいずれか１つに記載の半導体パッケージ。
  6. 前記接着部の上面には、凹部が形成され、
    前記凹部に充填され、且つ前記接着部の上面に塗布された接着剤を介して、前記キャップ部材が前記接着部の上面に接着されていることを特徴とする請求項１〜５のいずれか１つに記載の半導体パッケージ。
  7. 前記凹部は、前記接着部の外形に沿って環状に形成されていることを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記枠状部材の内周面には、底面側の部材が内側に突出されて段差部が形成されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体パッケージ。
  9. 前記枠状部材の内周面は、前記枠基体部の底面から前記接着部の上面に向かって内径が小さくなるテーパ形状に形成されていることを特徴とする請求項１〜７のいずれか１つに記載の半導体パッケージ。
  10. 前記枠状部材は、前記キャップ部材を取り囲むように前記接着部の外周に立設された立設部を有することを特徴とする請求項１〜９のいずれか１つに記載の半導体パッケージ。
  11. 前記接着部と前記キャップ部材とを接着する接着剤、及び前記電子部品と前記枠状部材とを接着する接着剤の少なくとも一方は、熱硬化型及び紫外線硬化型の接着剤であることを特徴とする請求項１〜１０のいずれか１つに記載の半導体パッケージ。
  12. 前記電子部品は撮像素子であり、前記キャップ部材はガラスから形成されていることを特徴とする請求項１〜１１のいずれか１つに記載の半導体パッケージ。
JP2011130536A 2011-06-10 2011-06-10 半導体パッケージ Active JP5746919B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011130536A JP5746919B2 (ja) 2011-06-10 2011-06-10 半導体パッケージ
US13/486,220 US8829632B2 (en) 2011-06-10 2012-06-01 Semiconductor package
CN201210194646.9A CN102891152B (zh) 2011-06-10 2012-06-05 半导体封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011130536A JP5746919B2 (ja) 2011-06-10 2011-06-10 半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2013004534A JP2013004534A (ja) 2013-01-07
JP2013004534A5 JP2013004534A5 (ja) 2014-06-26
JP5746919B2 true JP5746919B2 (ja) 2015-07-08

Family

ID=47292448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011130536A Active JP5746919B2 (ja) 2011-06-10 2011-06-10 半導体パッケージ

Country Status (3)

Country Link
US (1) US8829632B2 (ja)
JP (1) JP5746919B2 (ja)
CN (1) CN102891152B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130114352A (ko) * 2012-04-09 2013-10-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2014189221A1 (ko) * 2013-05-23 2014-11-27 엘지이노텍주식회사 발광 모듈
JP2015032653A (ja) 2013-08-01 2015-02-16 株式会社東芝 固体撮像装置
US9018753B2 (en) * 2013-08-02 2015-04-28 Stmicroelectronics Pte Ltd Electronic modules
JP6100195B2 (ja) * 2014-04-09 2017-03-22 富士フイルム株式会社 撮像装置
KR102221598B1 (ko) * 2014-06-16 2021-03-02 엘지이노텍 주식회사 발광 소자 패키지
JP6274058B2 (ja) * 2014-09-22 2018-02-07 株式会社デンソー 電子装置、及び電子装置を備えた電子構造体
CN105511206A (zh) * 2014-09-26 2016-04-20 宁波舜宇光电信息有限公司 一种影像模组及其感光芯片封装结构及方法
JP6477421B2 (ja) * 2015-10-29 2019-03-06 三菱電機株式会社 半導体装置
US10049896B2 (en) 2015-12-09 2018-08-14 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US9947603B2 (en) 2015-12-09 2018-04-17 International Business Machines Corporation Lid attach optimization to limit electronic package warpage
US9781324B2 (en) * 2016-02-18 2017-10-03 Ningbo Sunny Opotech Co., Ltd. Array imaging module and molded photosensitive assembly, circuit board assembly and manufacturing methods thereof for electronic device
CN109547680A (zh) * 2016-02-18 2019-03-29 宁波舜宇光电信息有限公司 基于模塑工艺的摄像模组及其模塑线路板组件及制造方法
WO2017181668A1 (zh) * 2016-04-21 2017-10-26 宁波舜宇光电信息有限公司 基于一体封装工艺的摄像模组和阵列摄像模组
US9754983B1 (en) * 2016-07-14 2017-09-05 Semiconductor Components Industries, Llc Chip scale package and related methods
KR102199508B1 (ko) * 2016-08-01 2021-01-06 닝보 써니 오포테크 코., 엘티디. 촬영 모듈과 그 몰딩 회로기판 컴포넌트 및 몰딩 감광 컴포넌트와 제조방법
KR20190029171A (ko) * 2017-09-12 2019-03-20 삼성전자주식회사 이미지 센서 모듈
JP6971826B2 (ja) * 2017-12-18 2021-11-24 新光電気工業株式会社 固体撮像装置及びその製造方法
JP7184599B2 (ja) * 2018-11-06 2022-12-06 ローム株式会社 半導体発光装置
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
CN112054064A (zh) * 2020-09-07 2020-12-08 深圳市灵明光子科技有限公司 芯片级封装结构、光电装置及芯片级封装方法
CN112822380A (zh) * 2021-01-22 2021-05-18 南昌欧菲光电技术有限公司 感光芯片及封装结构与其制造方法、摄像模组和电子设备
CN115312549A (zh) * 2021-05-05 2022-11-08 胜丽国际股份有限公司 传感器封装结构

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262445A (ja) 1986-05-09 1987-11-14 Matsushita Electronics Corp 固体撮像装置
JPH0470752A (ja) 1990-07-12 1992-03-05 Asahi Chem Ind Co Ltd 新規な光重合性組成物
JP2002368235A (ja) * 2001-03-21 2002-12-20 Canon Inc 半導体装置及びその製造方法
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
KR100877159B1 (ko) * 2001-11-30 2009-01-07 파나소닉 주식회사 고체 촬상 장치 및 그 제조 방법
JP3876792B2 (ja) 2002-08-07 2007-02-07 日本電信電話株式会社 ユーザプレゼンス情報によるメディア選択方法及びメディア選択システム及びメディア選択プログラム及びコンピュータ読み取り可能な記録媒体
JP2006245118A (ja) * 2005-03-01 2006-09-14 Konica Minolta Opto Inc 撮像装置及び撮像装置の製造方法
US8034652B2 (en) 2005-03-25 2011-10-11 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
JP4673721B2 (ja) 2005-10-21 2011-04-20 富士通セミコンダクター株式会社 撮像装置及びその製造方法
WO2008032404A1 (en) * 2006-09-15 2008-03-20 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing same
JP5515223B2 (ja) * 2008-02-12 2014-06-11 ソニー株式会社 半導体装置
JP5165437B2 (ja) * 2008-03-27 2013-03-21 シャープ株式会社 固体撮像装置、および電子機器
JP2010141123A (ja) 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品装置
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
JP5658466B2 (ja) * 2010-02-05 2015-01-28 キヤノン株式会社 固体撮像装置の製造方法

Also Published As

Publication number Publication date
US8829632B2 (en) 2014-09-09
CN102891152A (zh) 2013-01-23
US20120313203A1 (en) 2012-12-13
JP2013004534A (ja) 2013-01-07
CN102891152B (zh) 2016-12-21

Similar Documents

Publication Publication Date Title
JP5746919B2 (ja) 半導体パッケージ
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
TWI540709B (zh) 光電封裝體及其製造方法
US20080083964A1 (en) Semiconductor image sensor die and production method thereof, semiconductor image sensor module, image sensor device, optical device element, and optical device module
KR20090038490A (ko) 반도체 장치 및 그 제조 방법
KR20160108664A (ko) 반도체 패키지 및 그 제조 방법
JP2009088510A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
CN104576570A (zh) 电子部件、电子装置以及用于制造电子部件的方法
JP2012028484A (ja) モジュールと、その製造方法
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
US20050212129A1 (en) Semiconductor package with build-up structure and method for fabricating the same
JP2007317719A (ja) 撮像装置及びその製造方法
JP5515223B2 (ja) 半導体装置
JP4925832B2 (ja) 光センサを実装するための方法
KR101967261B1 (ko) 이미지 센서 패키지 및 이것의 제조 방법
JP2010135523A (ja) 電子装置および電子装置の製造方法
CN113519058A (zh) 半导体装置
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
JP4466552B2 (ja) 固体撮像装置の製造方法
JP2005191660A (ja) 光学モジュール
US20050176168A1 (en) Package structure of optical device and method for manufacturing the same
JP2014138119A (ja) 半導体装置および半導体装置の製造方法
KR102081612B1 (ko) 반도체 패키지 및 이것의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150511

R150 Certificate of patent or registration of utility model

Ref document number: 5746919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150