JP5610039B2 - Wiring board manufacturing method - Google Patents
Wiring board manufacturing method Download PDFInfo
- Publication number
- JP5610039B2 JP5610039B2 JP2013121761A JP2013121761A JP5610039B2 JP 5610039 B2 JP5610039 B2 JP 5610039B2 JP 2013121761 A JP2013121761 A JP 2013121761A JP 2013121761 A JP2013121761 A JP 2013121761A JP 5610039 B2 JP5610039 B2 JP 5610039B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulating layer
- surface side
- wiring board
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000004020 conductor Substances 0.000 claims description 158
- 239000010410 layer Substances 0.000 claims description 102
- 239000002184 metal Substances 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 36
- 239000011229 interlayer Substances 0.000 claims description 34
- 239000011888 foil Substances 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 67
- 239000011889 copper foil Substances 0.000 description 65
- 239000000758 substrate Substances 0.000 description 39
- 238000005530 etching Methods 0.000 description 14
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 239000002313 adhesive film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000009751 slip forming Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- XLJMAIOERFSOGZ-UHFFFAOYSA-M cyanate Chemical compound [O-]C#N XLJMAIOERFSOGZ-UHFFFAOYSA-M 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
本発明は、絶縁層の一方、他方の主面側の面内導体を層間接続体(貫通ビア等)により電気的に接続した構造の配線基板およびその製造方法に関し、詳しくは、前記面内導体間の電気的特性を飛躍的に改善する層間接続構造および、該層間接続構造を備えた配線基板の製造方法に関する。 The present invention relates to a wiring board having a structure in which an in-plane conductor on one of the other main surfaces of an insulating layer is electrically connected by an interlayer connector (through via or the like), and a method of manufacturing the same. The present invention relates to an interlayer connection structure that drastically improves the electrical characteristics between them, and a method of manufacturing a wiring board having the interlayer connection structure.
従来、絶縁層の両面に配線パターンが形成された配線基板(両面配線基板)や、この配線基板上に部品を実装して絶縁層で覆った構造の多層基板を形成する場合、配線基板は、貫通ビア等の層間接続体を用いて、例えば図7に示すように製造される。 Conventionally, when a wiring board having a wiring pattern formed on both sides of an insulating layer (double-sided wiring board) or a multilayer board having a structure in which components are mounted on this wiring board and covered with an insulating layer is formed, For example, it is manufactured as shown in FIG. 7 using an interlayer connector such as a through via.
図7(a)〜(e)は従来の両面の配線基板(2層回路基板)の製造方法を示す断面図であり、まず、シート810を片面に張り付けたガラスエポキシ基板などの絶縁基板820の所定の個所に貫通孔830を形成し、その絶縁基板820の下面に第1の銅箔840を接着する(図7(a))。次に貫通孔830に導電性ペースト850を充填する(図7(b))。このとき、導電性ペースト850はシート810を印刷マスクとして印刷することにより充填される。次に絶縁基板820からシート810を剥離する(図7(c))。このとき、貫通孔830の上部にはシート810の厚みに依存する量の導電性ペースト850が絶縁基板820の表面以上に盛り上がった形状で残ることがある。次に絶縁基板820の上面に第2の銅箔860を張り付けた後、絶縁基板820と第2の銅箔860とを本接着するとともに、導電性ペースト850を硬化する(図7(d))。次に第1の銅箔840および第2の銅箔860を選択的にエッチングして第1の回路パターン870aおよび第2の回路パターン870bを形成する(図7(e))。このようにして、第1の回路パターン870aと第2の回路パターン870bとが貫通孔830に充填された導電性ペースト850によって電気的に接続され、両面の配線基板(2層配線回路基板)880が製造される。(例えば、特許文献1(段落[0002]−[0004]、図8等)参照)。
FIGS. 7A to 7E are cross-sectional views showing a conventional method for manufacturing a double-sided wiring board (two-layer circuit board). First, an insulating substrate 820 such as a glass epoxy substrate having a sheet 810 attached to one side is shown. A through hole 830 is formed at a predetermined location, and a
図7(d)の配線基板880は、絶縁層(絶縁基板820)の一方、他方の主面側の面内導体が金属箔(銅箔840、860の回路パターン870a、870b)により形成され、さらに、両主面側の面内導体を、貫通孔830に導電性ペースト850を充填して形成された層間接続体としての貫通ビアの端面に接合することにより、両面内導体が電気的に接続されている。
In the wiring substrate 880 of FIG. 7D, the in-plane conductor on the other main surface side of the insulating layer (insulating substrate 820) is formed of metal foil (circuit patterns 870a and 870b of the
この場合、絶縁層の両主面側の面内導体と貫通ビアとは異なる導電材料で形成され、それらの間に異種材料の接合界面(以下、異種界面という)が存在する。そのため、配線基板880は、前記両主面側の面内導体(銅箔840、860)の貫通ビアを介した導通抵抗値が大きくなり、電気的な接続信頼性が低下する問題がある。
In this case, the in-plane conductors and the through vias on both main surfaces of the insulating layer are formed of different conductive materials, and a bonding interface of different materials (hereinafter referred to as a different interface) exists between them. For this reason, the wiring board 880 has a problem that the electrical connection reliability is lowered because the conduction resistance value through the through vias of the in-plane conductors (
本発明は、絶縁層の一方、他方の主面側の面内導体を層間接続体により電気的に接続した構造の配線基板の製造方法において、絶縁層の両主面側の面内導体の電気的な接続信頼性が飛躍的に向上した新規な配線基板の製造方法を提供することを目的とする。 The present invention relates to a method of manufacturing a wiring board having a structure in which in-plane conductors on one main surface side of an insulating layer are electrically connected by an interlayer connector, and the electric power of the in-plane conductors on both main surface sides of the insulating layer. It is an object of the present invention to provide a novel method for manufacturing a wiring board with dramatically improved connection reliability.
上記した目的を達成するために、本発明の配線基板の製造方法は、金属箔または金属板からなる金属導体を第1の支持部材上に剥離自在に接着する第1接着工程と、前記第1の支持部材上の前記金属導体を上面側から加工して第1面内導体部および層間導体部および第2面内導体部を連続的に形成する第1導体加工工程と、前記第1導体加工工程により加工した前記金属導体を絶縁層に内蔵し、前記第1面内導体部により前記絶縁層の一方の主面側の面内導体を形成し、前記第2面内導体部により前記絶縁層の他方の主面側の面内導体を形成する絶縁層形成工程と、前記第1の支持部材を前記金属導体から剥離する第1剥離工程と、前記第1の支持部材の剥離後に前記絶縁層の前記一方の主面側に第2の支持部材を剥離自在に接着する第2接着工程と、前記金属導体の前記第1導体加工工程で残った部分を前記絶縁層の前記他方の主面側からさらに加工する第2導体加工工程と、前記第2導体加工工程の後に、前記他方の主面側の前記絶縁層を補充する絶縁層補充工程と、前記第2の支持部材を前記金属導体から剥離する第2剥離工程と、前記第2剥離工程の後に、前記絶縁層の前記両主面側を研磨して前記両面内導体部の表面を前記絶縁層から露出させる研磨工程とを含むことを特徴としている。 In order to achieve the above-described object, a method of manufacturing a wiring board according to the present invention includes a first bonding step of releasably bonding a metal conductor made of a metal foil or a metal plate on a first support member; A first conductor processing step of processing the metal conductor on the support member from above to continuously form a first in-plane conductor portion, an interlayer conductor portion, and a second in-plane conductor portion, and the first conductor processing The metal conductor processed by the process is built in an insulating layer, an in-plane conductor on one main surface side of the insulating layer is formed by the first in-plane conductor portion, and the insulating layer is formed by the second in-plane conductor portion. An insulating layer forming step of forming an in-plane conductor on the other main surface side, a first peeling step of peeling the first support member from the metal conductor, and the insulating layer after peeling of the first support member A second contact for releasably bonding the second support member to the one main surface side of the A step, and a second conductor processing step further processing the remaining part of the first conductor processing process of the metal conductors from the other principal surface of the insulating layer, after said second conductor processing process, the other An insulating layer replenishing step of replenishing the insulating layer on the main surface side, a second peeling step of peeling the second support member from the metal conductor, and the both of the insulating layers after the second peeling step. the surface of the double-sided conductor portions by polishing the main surface side it is characterized by comprising a polishing step of exposing from the insulating layer.
また、前記第1導体加工工程において、前記金属導体は所定パターンにパターニングされた後に上面側からハーフエッチングされ、前記第2導体加工工程において、前記金属導体は下面側からハーフエッチング加工されて、前記第1、第2面内導体部それぞれにより、配線パターン、回路パターンまたは配線ランドである面内導体が形成され、前記第1、第2面内導体部の少なくともいずれかは、接合部材により電子部品の電極が接続されるものであってもよい。 In the first conductor processing step, the metal conductor is patterned into a predetermined pattern and then half-etched from the upper surface side. In the second conductor processing step, the metal conductor is half-etched from the lower surface side, An in-plane conductor that is a wiring pattern, a circuit pattern, or a wiring land is formed by each of the first and second in-plane conductor portions, and at least one of the first and second in-plane conductor portions is an electronic component by a bonding member. These electrodes may be connected.
本発明の配線基板の製造方法によれば、第1接着工程により金属箔または金属板からなる金属導体を第1の支持部材上に剥離自在に接着した後、第1導体加工工程により第1の支持部材に接着した金属導体を加工して第1面内導体部、層間導体部、第2面内導体部を連続的に形成することができる。つぎに、絶縁層形成工程により、加工した前記金属導体を支持部材に接着した状態で絶縁層に内蔵し、第1面内導体部により絶縁層の一方の主面側の面内導体を形成し、第2面内導体部により前記絶縁層の他方の主面側の面内導体を形成することができる。つぎに、第1の剥離工程により、第1の支持部材を剥離し、さらに、第2接着工程により絶縁層の一方の主面側を第2の支持部材に剥離自在に接着した後、第2導体加工工程により、金属導体を他方の主面側(裏側)からさらに加工することができる。そして、第2剥離工程により第2の支持部材を剥離し、研磨工程により絶縁層の両主面側を研磨して両面内導体部の表面を絶縁層から露出させ、配線基板を製造することができる。この場合、金属導体を絶縁層の両主面側から加工し、両面内導体部および層間導体部を一層小面積にして連続的に形成することができ、請求項1の発明の方法により製造した配線基板と同様の効果を奏する配線基板を一層小型に製造することができる。
According to the method for manufacturing a wiring board of the present invention, after a metal conductor made of a metal foil or a metal plate is detachably bonded on the first support member in the first bonding step, the first conductor processing step performs the first step. The metal conductor bonded to the support member can be processed to continuously form the first in-plane conductor portion, the interlayer conductor portion, and the second in-plane conductor portion. Next, in the insulating layer forming step, the processed metal conductor is embedded in the insulating layer in a state of being bonded to the support member, and an in-plane conductor on one main surface side of the insulating layer is formed by the first in-plane conductor portion. The in-plane conductor on the other main surface side of the insulating layer can be formed by the second in-plane conductor portion. Then, the first separation step, the first supporting member was peeled off, and further, after bonding the one major surface side of the insulating layer releasably to the second support member by a second bonding step, a second Through the conductor processing step, the metal conductor can be further processed from the other main surface side (back side). Then, the second supporting member is peeled off by the second peeling step, and both main surface sides of the insulating layer are polished by the polishing step to expose the surfaces of the conductor portions in both sides from the insulating layer, thereby manufacturing the wiring board. it can. In this case, the metal conductor can be processed from both main surface sides of the insulating layer, and the inner conductor portion and the interlayer conductor portion can be continuously formed with a smaller area, and manufactured by the method of the invention of
本発明の実施形態について、図1〜図6を参照して詳述する。 An embodiment of the present invention will be described in detail with reference to FIGS.
(第1の実施形態)
まず、請求項2に対応する第1の実施形態について、図1〜図3を参照して説明する。
(First embodiment)
First, a first embodiment corresponding to
[配線基板の構成]
図1は本実施形態の配線基板(両面配線基板)1aの構成を示す断面図であり、配線基板1aは絶縁層2の一方の主面側(上面側)の面内導体(例えば配線ランド)を形成する第1面内導体部3と、絶縁層2の他方の主面側(下面側)の面内導体(例えば配線ランド)を形成する第2面内導体部4と、絶縁層2を貫通して両内面導体部3、4を電気的に接続する層間接続体(貫通ビア)としての層間導体部5とを備え、面内導体部3、4および層間導体部5は、同一材質の導電性部材、具体的には本発明の金属導体の一例である銅(Cu)箔6により連続的に形成されている。この場合、面内導体部3、4及び層間導体部5の間に異種界面が存在しなくなり、配線基板1aは面内導体部3、4が形成する面内導体間の導通抵抗値が飛躍的に小さくなって電気的な接続信頼性が著しく向上する。
[Configuration of wiring board]
FIG. 1 is a cross-sectional view showing a configuration of a wiring board (double-sided wiring board) 1a according to the present embodiment. The wiring board 1a is an in-plane conductor (for example, a wiring land) on one main surface side (upper surface side) of an
そして、必要に応じて両面内導体部3、4にはんだバンプ等の接合部材7を介してコンデンサ、コイル、トランジスタ、IC等のチップ状の各種の電子部品8の電極が接続されることにより、図1に示す両面配線基板構造の信頼性の高い回路モジュールが形成される。
And, if necessary, the electrodes of various chip-shaped
ところで、本実施形態の場合、層間導体部5は後述するように銅箔6を一方の主面側から他方の主面側、その逆に加工(ハーフエッチング)して形成される。この場合、銅箔6は層間導体部5となる厚み方向の中央部分だけが極端にくびれて細く(狭く)なったりせず、面内導体部3、4が形成する面内導体間の導通抵抗値が確実に小さくなって電気的な接続信頼性が向上する。また、層間導体部5等を所望の面積(太さ)に形成することができるため、基板設計の自由度が増して配線基板1aの小面積化(小型化)を図ることができる。
By the way, in this embodiment, the
そして、小型化(薄型化)を図るため、銅箔6の厚みは例えば35μmである。また、絶縁層2は、例えばエポキシ樹脂、フェノール樹脂、シアネート樹脂等の熱硬化性樹脂からなる。その際、熱伝導特性等を銅箔6と合わせて反り等を防止するため、絶縁層2はシリカ粉末、アルミナ粉末などの無機粉末の無機フィラーを含有することが好ましい。
And in order to achieve size reduction (thinning), the thickness of the
[配線基板の製造方法]
図2、図3は配線基板1aの順の製造工程を示し、本実施形態の場合、銅箔6を必要に応じて一方の主面側から他方の主面側またはその逆、さらには両側からハーフエッチングして面内導体部3、4および層間導体部5を形成するため、銅箔6の加工工程として、絶縁層2の一方の主面側から他方の主面側に銅箔6を加工する工程と、その逆に銅箔6を加工する工程とを要する。そこで、配線基板1aの製造工程は、概略、絶縁層形成工程を挟んで、一方の主面側から他方の主面側に銅箔6をハーフエッチングする前半の工程と、その逆に銅箔6をハーフエッチングする後半の工程とを備える。
[Method of manufacturing a wiring board]
FIGS. 2 and 3 show the manufacturing process of the wiring board 1a in this order. In the case of this embodiment, the
前半の工程は、工程順の第1接着工程(図2(a))、第1レジスト形成工程(図2(b))、第1導体加工工程(ハーフエッチング工程)(図2(c))、第1レジスト除去工程(図2(d))からなる。 The first half of the process consists of a first bonding step (FIG. 2 (a)), a first resist forming step (FIG. 2 (b)), a first conductor processing step (half etching step) (FIG. 2 (c)). And a first resist removing step (FIG. 2D).
第1接着工程(図2(a))においては、銅箔6を本発明の第1の支持部材としてのベース基板9上に剥離自在に接着してレーザ照射等により銅箔6を所定パターンにパターニングする。なお、銅箔6は前記したように例えば35μmの厚みであり、ベース基板9は例えば粘着フィルムである。前記接着により粘着フィルムと銅箔6の2層ラミネートが形成される。
In the first bonding step (FIG. 2A), the
第1レジスト形成工程(図2(b))においては、第1面内導体部3を所定の大きさ、形状の配線ランド等に加工するため、銅箔6の上面に所要のパターンでレジスト10を塗布する。
In the first resist formation step (FIG. 2 (b)), the first in-
第1導体加工工程(図2(c))においては、酸による化学的処理で銅箔6を上面側から下面側に緩やかにハーフエッチングし、銅箔6により上面側から順に第1面内導体部3、層間導体部5、第2面内導体部4を連続的に形成する。このとき、前記ハーフエッチングにより銅箔6が上面側から次第にエッチングされ、少なくとも第1面内導体部3および層間導体部5が銅箔6をエッチングして形成されるため、層間導体部5となる銅箔6の厚み方向の中央部分だけが極端にくびれて細く(狭く)なったりしない。その後、第1レジスト除去工程(図2(d))に移行して不要になったレジスト10を除去する。
In the first conductor processing step (FIG. 2C), the
つぎに、絶縁層形成工程(図2(e))により、前記した熱硬化性樹脂のプリプレグを気泡等が生じないように真空中で加熱しつつ加圧し、銅箔6をプリプレグ状態の絶縁層2に埋設するとともに絶縁層2をベース基板9に圧着し、銅箔6を絶縁層2に内蔵した構造の複合体11aを形成する。この超薄層により例えば110℃で10分間、銅箔6を真空ラミネートして絶縁層2に銅箔6を内蔵する。なお、銅箔6の下面は絶縁層2から露出してベース基板9に直接接着された状態になる。その後、第1剥離工程(図2(f))により、ベース基板9を複合体11aから剥離して銅箔6の下面を露出する。
Next, in the insulating layer forming step (FIG. 2 (e)), the above-described thermosetting resin prepreg is pressurized while being heated in a vacuum so as not to generate bubbles and the
後半の工程は、工程順の第2接着工程(図3(a))、第2レジスト形成工程(図3(b))、第2導体加工工程(図3(c))、第2レジスト除去工程(図3(d))、絶縁層補充工程(図3(e))、第2剥離工程(図3(f))、研磨工程(図3(g))からなる。 The latter half of the process consists of a second bonding step (FIG. 3A), a second resist forming step (FIG. 3B), a second conductor processing step (FIG. 3C), and second resist removal in the order of the steps. It comprises a process (FIG. 3D), an insulating layer replenishment process (FIG. 3E), a second peeling process (FIG. 3F), and a polishing process (FIG. 3G).
第2接着工程(図3(a))においては、複合体11aにおける絶縁層2の上面に第2の支持部材としてベース基板12を剥離自在に接着する。なお、ベース基板12は例えばベース基板9と同様の粘着フィルムであり、可能であればベース基板9を再利用して形成される。
In the second bonding step (FIG. 3A), the base substrate 12 is bonded as a second support member to the upper surface of the insulating
第2レジスト形成工程(図3(b))においては、銅箔6の第1導体加工工程の上面側からのエッチングによって残った部分を下面側からさらにエッチングして加工するために必要な所要のレジストパターンにレジスト13を塗布して形成する。具体的には、前記第1導体加工工程により銅箔6の左側を上面側からハーフエッチングした場合は、銅箔6の右側を下面側からハーフエッチングして、第2面内導体部4および層間導体部5を加工するため、銅箔6の下面左側にレジスト13を塗布する(図3(b)の中央の銅箔6)。なお、エッチングしない銅箔6は下面全体にレジスト13を塗布する(図3(b)の右側の銅箔6)。また、左右両方からエッチングする銅箔6は下面中央部にレジスト13を塗布する(図3(b)の左側の銅箔6)。
In the second resist forming step (FIG. 3B), a necessary part required for further etching and processing the portion remaining by etching from the upper surface side of the first conductor processing step of the
第2導体加工工程(図3(c))においては、銅箔6を下面側から酸による化学的処理でハーフエッチングし、第2面内導体部4や層間導体部5を加工して銅箔6により所望の大きさ(面積)の第1面内導体部3、層間導体部5、第2面内導体部4を連続的に(一体に)形成する。なお、銅箔6を下面側からハーフエッチングする際には、加工のし易さ等を考慮して複合体11aの上下を逆にしてもよい。
In the second conductor processing step (FIG. 3C), the
つぎに、第2レジスト除去工程(図3(d))により不要になったレジスト13を除去し、絶縁層補充工程(図3(e))により、銅箔6の下面側の前記ハーフエッチングで生じた凹部に、例えば110℃で10分間の真空ラミネートにより、熱硬化性樹脂のプリプレグを充填する。
Next, the resist 13 that has become unnecessary in the second resist removing step (FIG. 3D) is removed, and the half etching on the lower surface side of the
その後、絶縁層2を例えば200℃で60分加熱して硬化した後、第2剥離工程(図3(f))によりベース基板12を絶縁層2から剥離し、最後に、研磨工程(図3(g))により、絶縁層2の両主面側を研磨して第1、第2面内導体部3、4の表面を絶縁層2から露出させ、配線基板1aを製造する。
Thereafter, the insulating
したがって、本実施形態の場合、導電性部材を、入手容易で加工し易く、材質が均一な金属導体の一例である銅箔6を、絶縁層2の両主面側からハーフエッチングして第1、第2面内導体部3、4および層間導体部5を極力小面積に連続的に形成し、それらの導体部3〜5間に異種界面が存在しないようにすることができ、絶縁層2の両主面側の面内導体間の導通抵抗値が小さく、電気的な接続信頼性が飛躍的に向上した配線基板1aを製造して提供することができる。
Therefore, in the case of this embodiment, the conductive member is easily obtained, easily processed, and the
(第2の実施形態)
つぎに、請求項1に対応する第2の実施形態について、図4、図5を参照して説明する。
(Second Embodiment)
Next, a second embodiment corresponding to claim 1 will be described with reference to FIGS.
[配線基板の構成]
図4は本実施形態の配線基板(両面配線基板)1bの構成を示す断面図であり、配線基板1bが図1の配線基板1aと最も異なる点は、後述するように銅箔6を絶縁層2の一方の主面側から他方の主面側に一方向に加工(ハーフエッチング)し、工程数を第1の実施形態の場合より半減して製造される点である。この場合、銅箔6の加工方向は一方向に限られるが、少なくとも第1面内導体部3および層間導体部5がエッチングされることにより、第1の実施形態の場合と同様、銅箔6の厚み方向の中央部分(層間導体部5)だけが極端にくびれて細く(狭く)なったりせず、抵抗値が十分に小さくなって電気的な接続信頼性が著しく向上する。また、層間導体部5等を所望の大きさに形成することができる。そのため、より簡単な製造工程により第1の実施形態の配線基板1aと同様の効果を奏する新規な両面の配線基板1bを提供することができる。
[Configuration of wiring board]
FIG. 4 is a cross-sectional view showing the configuration of the wiring board (double-sided wiring board) 1b of this embodiment. The most different point of the wiring board 1b from the wiring board 1a of FIG. 2 is processed in one direction from one main surface side to the other main surface side (half-etching), and the number of processes is reduced to half that in the case of the first embodiment. In this case, the processing direction of the
[配線基板の製造方法]
図5は配線基板1bの順の製造工程を示し、本実施形態の場合、銅箔6を絶縁層2の一方の主面側から他方の主面側に一方向にハーフエッチングして配線基板1の第1面内導体部3、第2面内導体部4および層間導体部5を形成する。
[Method of manufacturing a wiring board]
FIG. 5 shows a sequential manufacturing process of the wiring board 1b. In the case of this embodiment, the
そのため、製造工程は、第1の実施形態の前半の工程の1接着工程、第1レジスト形成工程、第1導体加工工程、第1レジスト除去工程、絶縁層形成工程と同様の接着工程(図5(a))、レジスト形成工程(図5(b))、導体加工工程(ハーフエッチング工程)(図5(c))、レジスト除去工程(図5(d))、絶縁層形成工程(図5(e))および、剥離工程(図5(f))、研磨工程(図5(g))からなる。 Therefore, the manufacturing process is the same bonding process as the first bonding process, the first resist forming process, the first conductor processing process, the first resist removing process, and the insulating layer forming process of the first half of the first embodiment (FIG. 5). (A)), resist formation step (FIG. 5B), conductor processing step (half etching step) (FIG. 5C), resist removal step (FIG. 5D), insulating layer formation step (FIG. 5). (E)), a peeling process (FIG. 5 (f)), and a polishing process (FIG. 5 (g)).
接着工程(図5(a))においては、銅箔6を支持部材としてのベース基板14上に剥離自在に接着し、その状態でレーザ照射等により銅箔6をパターニングする。なお、銅箔6は第1の実施形態の場合と同様に例えば35μmの厚みであり、ベース基板14は例えは粘着フィルムである。
In the bonding step (FIG. 5A), the
レジスト形成工程(図5(b))においては、銅箔6の上面にランド形成等に必要な所要のレジストパターンにレジスト15を塗布して形成する。
In the resist formation step (FIG. 5B), a resist 15 is applied to the upper surface of the
導体加工工程(図5(c))においては、酸による化学的処理で銅箔6を上面側から下面側に緩やかにハーフエッチングし、銅箔6により上面側から順の第1面内導体部3、層間導体部5、第2面内導体部4を連続的に形成する。その後、レジスト除去工程(図5(d))により、不要になったレジスト15を除去する。
In the conductor processing step (FIG. 5C), the
つぎに、絶縁層形成工程(図5(e))により、前記した熱硬化性樹脂のプリプレグを真空中で加熱しつつ加圧し、銅箔6をプリプレグ状態の絶縁層2に埋設するとともに絶縁層2をベース基板14に圧着し、銅箔6を絶縁層2に内蔵した構造の複合体11bを形成する。なお、絶縁層2は第1の実施形態の場合と同様に例えば10μmの超薄層である。また、銅箔6の下面は略絶縁層2から露出してベース基板14に略直接接着されている。
Next, in the insulating layer forming step (FIG. 5 (e)), the thermosetting resin prepreg is pressurized while being heated in vacuum, and the
そして、樹脂層2を例えば200℃で60分加熱して硬化した後、剥離工程(図5(f))によりベース基板14を絶縁層2から剥離し、最後に、研磨工程(図5(g))により絶縁層2の少なくとも一方の主面側(上面側)を研磨して第1、第2面内導体部3、4の表面を絶縁層2から露出させ、配線基板1bを製造する。
Then, after the
したがって、本実施形態の場合、銅箔6を、絶縁層2の一方の主面側からハーフエッチングして第1、第2面内導体部3、4および層間導体部5を連続的に形成し、それらの導体部3〜5間に異種界面が存在しないようにすることができ、第1の実施形態より工程数が半減した簡易な製造方法により絶縁層2の両主面側の面内導体間の導通抵抗値が小さく、電気的な接続信頼性が向上した配線基板1bを製造して提供することができる。
Therefore, in the case of this embodiment, the
(第3の実施形態)
つぎに、例えば第1の実施形態で製造した超薄層の配線基板1aを用いて前記電子部品8等の部品16を内蔵した多層基板1cを製造する実施形態について、図6を参照して説明する。
(Third embodiment)
Next, an embodiment in which the multilayer substrate 1c including the
本実施形態においては、実装基板準備工程(図6(a))により配線基板1aを用意する。配線基板1aは硬化した絶縁層2の両主面側に銅箔6の第1、第2面内導体部3、4の研磨された表面が露出している。
In the present embodiment, the wiring board 1a is prepared by the mounting board preparation step (FIG. 6A). In the wiring substrate 1 a, the polished surfaces of the first and second in-
そして、部品実装工程(図6(b))により、所要の第1面内導体3の表面にはんだ等の金属バンプ17を介して部品16の電極を設け、金属バンプ17をリフロー等して部品16を配線基板1a上に実装し、配線基板1aにより部品16の極めて薄い接続層を形成する。
Then, in the component mounting process (FIG. 6B), the electrodes of the
つぎに、絶縁層形成工程(図6(c))により、部品16を実装した配線基板1aに、上方から絶縁層18を形成する熱硬化性樹脂のプリプレグを加熱しつつ加圧して接着し、絶縁層18に部品を内蔵し、その後、加熱温度を上昇して絶縁層18を硬化する。
Next, in the insulating layer forming step (FIG. 6C), the thermosetting resin prepreg for forming the insulating
つぎに、配線層準備工程(図6(d))により、銅箔61を絶縁層21に内蔵した薄い配線基板19を用意し、その上面の面内導体部31に導電性ペースト20を塗布する。
Next, by the wiring layer preparation step (FIG. 6D), the
配線基板19は、例えば第2の実施形態の製造方法と略同様の方法で製造された配線基板であり、絶縁層2に対応する絶縁層21が完全に硬化したものであってもよいが、絶縁層18と良好に接着するため、絶縁層21が半硬化の状態であることが好ましい。そして、配線基板19は、例えば図5の接着工程(図5(a))、レジスト形成工程(図5(b))、導体加工工程(ハーフエッチング工程)(図5(c))、レジスト除去工程(図5(d))、絶縁層形成工程(図5(e))及び、剥離工程(図5(f))、研磨工程(図5(g))を経て製造されるが、絶縁層21を半硬化の状態にする場合、絶縁層形成工程(図5(e))において、絶縁層2に対応する絶縁層21の加熱の時間や温度を制御して絶縁層21が半硬化の状態に留められる。また、銅箔6に対応する配線基板19の銅箔61は、上面側(一方の主面側)からハーフエッチングされて面内導体部3、4に対応する面内導体部31、41および層間導体部5に対応する層間導体部51が形成され、下面側(他方の主面側)の面内導体部41はエッチングされずに元のパターン形状のままである。
The
そして、接合工程(図6(e))により、絶縁層18が接着した基板1aの面内導体部4に導電性ペースト19を介して配線基板19の面内導体部31を接合し、この状態で全体を200℃以上に加熱して配線基板19の絶縁層21を完全に硬化し、絶縁層18の下側に配線基板1aの薄い接続層を介して配線基板19の薄い配線層を接続し、樹脂基板を重ねて部品を内蔵した構造の厚みの薄い多層基板1cを製造する。
Then, in the bonding step (FIG. 6E), the in-
この場合、部品16の接続ビア等が不要であり、その分、製造工程が少なくなるとともに、基板面積が小咲くなって薄くなり、今までにない小型で薄く安価な部品内蔵の多層基板1cの回路モジュールを提供することができる。
In this case, the connection via of the
なお、例えば絶縁層18の形成後形成工程(図6(c))または接合工程(図6(e))の後において、絶縁層18の上面を研磨して部品16の電極上面を絶縁層18から露出し、その上にも金属バンプを介して配線基板1aと同様の配線基板を設け、この配線基板上に金属バンプを介して部品を実装し、その部品を絶縁層18と同様の絶縁層に内蔵すれば、さらに多層の部品内蔵の多層基板を製造することができ、これらをくり返すことにより、さらに一層多層化した部品内蔵の多層基板を製造することができ、多層化する程、従来の接続ビア等を形成して製造する場合より小型で薄く安価な構成になる。
For example, after the formation process of the insulating layer 18 (FIG. 6C) or the bonding process (FIG. 6E), the upper surface of the insulating
また、配線基板1aに代えて配線基板1bを用いても多層基板1cと同様の部品内蔵の多層基板を製造できる。 Further, even if the wiring board 1b is used instead of the wiring board 1a, a multilayer board with built-in components similar to the multilayer board 1c can be manufactured.
そして、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば本発明の導電性部材は、銅箔6以外の種々の金属箔や、金属箔より厚い銅板を含む種々の金属板、さらには金属を含有した樹脂体等であってもよい。また、絶縁層2、18、21は熱硬化性樹脂でなくてもよく、光硬化性樹脂等で形成してもよい。さらに、ベース基板9、12はフィルム状や板状の種々の金属、樹脂により形成することができる。
The present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit thereof. For example, the conductive member of the present invention is Further, various metal foils other than the
つぎに、銅箔6等の導電性部材や絶縁層の面積、厚み等は、設計条件等に応じて適当にオ設定してよいのは勿論である。
Next, it is needless to say that the area, thickness, etc. of the conductive member such as the
そして、本発明は、種々の用途の配線基板及びその製造方法に適用することができる。 And this invention is applicable to the wiring board of various uses, and its manufacturing method.
1a、1b 配線基板
2 絶縁層
3 第1面内導体部
4 第2面内導体部
5 層間導体部
6 銅箔
9、12 ベース基板
DESCRIPTION OF SYMBOLS 1a,
Claims (2)
前記第1の支持部材上の前記金属導体を上面側から加工して第1面内導体部および層間導体部および第2面内導体部を連続的に形成する第1導体加工工程と、
前記第1導体加工工程により加工した前記金属導体を絶縁層に内蔵し、前記第1面内導体部により前記絶縁層の一方の主面側の面内導体を形成し、前記第2面内導体部により前記絶縁層の他方の主面側の面内導体を形成する絶縁層形成工程と、
前記第1の支持部材を前記金属導体から剥離する第1剥離工程と、
前記第1の支持部材の剥離後に前記絶縁層の前記一方の主面側に第2の支持部材を剥離自在に接着する第2接着工程と、
前記金属導体の前記第1導体加工工程で残った部分を前記絶縁層の前記他方の主面側からさらに加工する第2導体加工工程と、
前記第2導体加工工程の後に、前記他方の主面側の前記絶縁層を補充する絶縁層補充工程と、
前記第2の支持部材を前記金属導体から剥離する第2剥離工程と、
前記第2剥離工程の後に、前記絶縁層の前記両主面側を研磨して前記両面内導体部の表面を前記絶縁層から露出させる研磨工程とを含むことを特徴とする配線基板の製造方法。 A first bonding step of releasably bonding a metal conductor made of a metal foil or a metal plate on the first support member;
A first conductor processing step of processing the metal conductor on the first support member from the upper surface side to continuously form a first in-plane conductor portion, an interlayer conductor portion, and a second in-plane conductor portion;
The metal conductor processed by the first conductor processing step is built in an insulating layer, an in-plane conductor on one main surface side of the insulating layer is formed by the first in-plane conductor portion, and the second in-plane conductor is formed. Forming an in-plane conductor on the other main surface side of the insulating layer by a portion; and
A first peeling step of peeling the first support member from the metal conductor;
A second bonding step of releasably bonding the second support member to the one main surface side of the insulating layer after peeling of the first support member;
A second conductor processing step of further processing a portion remaining in the first conductor processing step of the metal conductor from the other main surface side of the insulating layer;
An insulating layer replenishing step of replenishing the insulating layer on the other main surface side after the second conductor processing step;
A second peeling step of peeling the second support member from the metal conductor;
A method of manufacturing a wiring board comprising: after the second peeling step, a polishing step of polishing both the main surface sides of the insulating layer to expose the surfaces of the conductor portions in both surfaces from the insulating layer. .
前記第2導体加工工程において、前記金属導体は下面側からハーフエッチング加工されて、 In the second conductor processing step, the metal conductor is half-etched from the lower surface side,
前記第1、第2面内導体部それぞれにより、配線パターン、回路パターンまたは配線ランドである面内導体が形成され、前記第1、第2面内導体部の少なくともいずれかは、接合部材により電子部品の電極が接続されるものである An in-plane conductor that is a wiring pattern, a circuit pattern, or a wiring land is formed by each of the first and second in-plane conductor portions, and at least one of the first and second in-plane conductor portions is an electron by a bonding member. The electrode of the part is connected
ことを特徴とする請求項1に記載の配線基板の製造方法。The method for manufacturing a wiring board according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121761A JP5610039B2 (en) | 2013-06-10 | 2013-06-10 | Wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013121761A JP5610039B2 (en) | 2013-06-10 | 2013-06-10 | Wiring board manufacturing method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009131905A Division JP2010278379A (en) | 2009-06-01 | 2009-06-01 | Wiring board and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013175792A JP2013175792A (en) | 2013-09-05 |
JP5610039B2 true JP5610039B2 (en) | 2014-10-22 |
Family
ID=49268360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013121761A Expired - Fee Related JP5610039B2 (en) | 2013-06-10 | 2013-06-10 | Wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5610039B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3137186B2 (en) * | 1999-02-05 | 2001-02-19 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Interlayer connection structure, multilayer wiring board, and method for forming them |
JP3593935B2 (en) * | 1999-11-10 | 2004-11-24 | ソニーケミカル株式会社 | Method of manufacturing wiring circuit board with bump and method of forming bump |
JP2004095914A (en) * | 2002-08-30 | 2004-03-25 | Dainippon Printing Co Ltd | Printed wiring board and its manufacturing method |
US20080264678A1 (en) * | 2004-09-06 | 2008-10-30 | Tessera Interconnect Materials, Inc. | Member for Interconnecting Wiring Films and Method for Producing the Same |
JP2008060372A (en) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | Circuit apparatus, method of manufacturing the same, wiring substrate, and method of manufacturing the same |
-
2013
- 2013-06-10 JP JP2013121761A patent/JP5610039B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013175792A (en) | 2013-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055717B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3619395B2 (en) | Semiconductor device built-in wiring board and manufacturing method thereof | |
JP4208631B2 (en) | Manufacturing method of semiconductor device | |
JP5289832B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2005045013A (en) | Circuit module and its manufacturing method | |
WO2004103039A1 (en) | Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board | |
JPH1056099A (en) | Multilayer circuit board and manufacture thereof | |
US9698094B2 (en) | Wiring board and electronic component device | |
TWI555451B (en) | Circuit board, production method of circuit board, and electronic equipment | |
TW201414372A (en) | Package substrate, package structure and methods for manufacturing same | |
JP4183708B2 (en) | Manufacturing method of component-embedded substrate | |
KR100658022B1 (en) | Method of manufacturing circuit device | |
JP3733419B2 (en) | Electronic component built-in type multilayer substrate, method for manufacturing the same, and metal core substrate used therefor | |
KR100639737B1 (en) | Method of manufacturing circuit device | |
JP2010278379A (en) | Wiring board and method of manufacturing the same | |
JP5432354B2 (en) | Temporary board for manufacturing wiring board and method for manufacturing the same | |
JP2008182039A (en) | Multilayer wiring board and its manufacturing method | |
TW200421961A (en) | Multi-layer wiring substrate and the manufacturing method thereof | |
JP2018032661A (en) | Printed wiring board and method for manufacturing the same | |
JP2006060150A (en) | Manufacturing method of wiring board | |
JP5610039B2 (en) | Wiring board manufacturing method | |
JP2014220402A (en) | Method of semiconductor package substrate | |
JP2015204379A (en) | Printed wiring board | |
JP2015211146A (en) | Method for manufacturing wiring board | |
JP2013138080A (en) | Electronic component built-in substrate, manufacturing method of electronic component built-in substrate, and lamination type electronic component built-in substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5610039 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |