JP5451797B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP5451797B2
JP5451797B2 JP2012050852A JP2012050852A JP5451797B2 JP 5451797 B2 JP5451797 B2 JP 5451797B2 JP 2012050852 A JP2012050852 A JP 2012050852A JP 2012050852 A JP2012050852 A JP 2012050852A JP 5451797 B2 JP5451797 B2 JP 5451797B2
Authority
JP
Japan
Prior art keywords
duty
current
value
compensation
chopper circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012050852A
Other languages
Japanese (ja)
Other versions
JP2013188004A (en
Inventor
卓也 下麥
健太 湯淺
洋介 篠本
倫雄 山田
真作 楠部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012050852A priority Critical patent/JP5451797B2/en
Publication of JP2013188004A publication Critical patent/JP2013188004A/en
Application granted granted Critical
Publication of JP5451797B2 publication Critical patent/JP5451797B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、交流電源を直流に変換して負荷に供給する電力変換装置に関する。   The present invention relates to a power converter that converts an alternating current power source into a direct current and supplies it to a load.

電源電流に含まれる高調波成分による障害を抑制するため、高調波電流を発生する電子機器に対して、国際的に規制が設けられている。この規制をクリアするため、コンバータにてACまたはDCでのチョッピングにより電源短絡を行い、電源電流に含まれる高調波電流を抑制する施策がとられる。より高調波電流を抑制するため、もしくは、高調波電流を抑制すべく動作する際の損失を低減するため、チョッピングを行う周波数は増加の傾向にあり、これに伴って、コンバータでのチョッピングを制御するための演算負荷が増大してきている。   In order to suppress disturbances due to harmonic components included in the power supply current, there are international regulations on electronic devices that generate harmonic currents. In order to clear this regulation, a measure is taken to suppress the harmonic current contained in the power supply current by short-circuiting the power supply by AC or DC chopping in the converter. In order to suppress higher harmonic current or reduce loss when operating to suppress higher harmonic current, the frequency of chopping tends to increase, and accordingly, chopping in the converter is controlled. The computation load for doing so is increasing.

従来、交流電源の位相に応じて変化する電流制御ゲインを出力し、この電流制御ゲインに応じたPWM信号によりスイッチング素子をオン/オフ制御して電流を制御することにより、演算負荷の低減を図る技術が開示されている(例えば、特許文献1)。   Conventionally, a current control gain that changes in accordance with the phase of the AC power supply is output, and the current is controlled by controlling the switching element on / off with a PWM signal corresponding to the current control gain, thereby reducing the calculation load. A technique is disclosed (for example, Patent Document 1).

特開平10−327576号公報JP-A-10-327576

しかしながら、上記従来技術では、交流電源の位相に応じて予め決められた定数に基づいてPWMデューティを制御しているため、負荷や入力電圧の変動に応じた制御を行うことができず、高調波電流の抑制効果が不十分である、という問題があった。   However, in the above prior art, since the PWM duty is controlled based on a constant determined in advance according to the phase of the AC power supply, it is not possible to perform control according to fluctuations in the load or input voltage, and harmonics There was a problem that the current suppression effect was insufficient.

本発明は、上記に鑑みてなされたものであって、演算負荷の低減を図りつつ、高調波電流の抑制効果を高めることができる電力変換装置を提供することを目的とする。   This invention is made | formed in view of the above, Comprising: It aims at providing the power converter device which can raise the suppression effect of a harmonic current, aiming at reduction of calculation load.

上述した課題を解決し、目的を達成するため、本発明にかかる電力変換装置は、交流電源を整流する整流器と、リアクタ、スイッチング素子、および逆流防止素子を有して構成され、前記整流器の出力をチョッピングして昇圧するチョッパ回路部と、前記スイッチング素子を制御するスイッチング制御手段と、前記チョッパ回路部の出力を平滑する平滑コンデンサと、前記平滑コンデンサが平滑した母線電圧を検出する母線電圧検出手段と、前記リアクタに流れるリアクタ電流を検出するリアクタ電流検出手段と、を備え、前記スイッチング制御手段は、前記母線電圧と前記リアクタ電流とに基づいて、前記スイッチング素子に対する駆動パルスのオンデューティを算出するオンデューティ算出手段と、少なくとも前記リアクタ電流に基づいて、前記整流器の整流電圧を推定する整流電圧推定手段と、前記整流電圧に応じた前記オンデューティの理論値を算出するオンデューティ理論値算出手段と、前記オンデューティと前記理論値とに基づいて前記オンデューティを補償するオンデューティ補償手段と、前記オンデューティ補償手段により補償されたオンデューティに基づいて、前記駆動パルスを生成する駆動パルス生成手段と、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, a power conversion device according to the present invention includes a rectifier that rectifies an AC power supply, a reactor, a switching element, and a backflow prevention element, and outputs the rectifier. A chopper circuit unit for chopping and boosting, a switching control unit for controlling the switching element, a smoothing capacitor for smoothing the output of the chopper circuit unit, and a bus voltage detecting unit for detecting a bus voltage smoothed by the smoothing capacitor And a reactor current detecting means for detecting a reactor current flowing through the reactor, wherein the switching control means calculates an on-duty of a driving pulse for the switching element based on the bus voltage and the reactor current. On-duty calculation means and at least based on the reactor current A rectified voltage estimating means for estimating a rectified voltage of the rectifier, an on-duty theoretical value calculating means for calculating a theoretical value of the on-duty according to the rectified voltage, and based on the on-duty and the theoretical value. On-duty compensation means for compensating on-duty; and drive pulse generation means for generating the drive pulse based on the on-duty compensated by the on-duty compensation means.

本発明によれば、演算負荷の低減を図りつつ、高調波電流の抑制効果を高めることができる、という効果を奏する。   According to the present invention, there is an effect that the effect of suppressing harmonic current can be enhanced while reducing the calculation load.

図1は、実施の形態1にかかる電力変換装置の第1の構成例を示す図である。FIG. 1 is a diagram of a first configuration example of the power conversion apparatus according to the first embodiment. 図2は、実施の形態1にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 2 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the first embodiment. 図3は、実施の形態1にかかる電力変換装置の整流電圧、母線電圧指令値、およびオンデューティ理論値の各波形図である。FIG. 3 is a waveform diagram of the rectified voltage, the bus voltage command value, and the on-duty theoretical value of the power converter according to the first embodiment. 図4は、実施の形態1にかかる電力変換装置のキャリア信号、駆動パルス、および母線電流の各波形図である。FIG. 4 is a waveform diagram of a carrier signal, a drive pulse, and a bus current of the power conversion device according to the first embodiment. 図5は、実施の形態1にかかる電力変換装置の母線電流検出タイミングにおける母線電流の傾きを示す図である。FIG. 5 is a diagram illustrating the slope of the bus current at the bus current detection timing of the power converter according to the first embodiment. 図6は、実施の形態1にかかる電力変換装置の第2の構成例を示す図である。FIG. 6 is a diagram of a second configuration example of the power conversion device according to the first embodiment. 図7は、実施の形態1にかかる電力変換装置の第3の構成例を示す図である。FIG. 7 is a diagram of a third configuration example of the power conversion device according to the first embodiment. 図8は、実施の形態1にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 8 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion device according to the first embodiment. 図9は、実施の形態1にかかる電力変換装置の第1の構成例を適用したモータ駆動制御装置の一構成例を示す図である。FIG. 9 is a diagram illustrating a configuration example of the motor drive control device to which the first configuration example of the power conversion device according to the first embodiment is applied. 図10は、実施の形態2にかかる電力変換装置の第1の構成例を示す図である。FIG. 10 is a diagram of a first configuration example of the power conversion device according to the second embodiment. 図11は、実施の形態2にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 11 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the second embodiment. 図12は、実施の形態2にかかる電力変換装置のキャリア信号、駆動パルス、およびリアクタ電流の各波形図である。FIG. 12 is a waveform diagram of a carrier signal, a drive pulse, and a reactor current of the power conversion device according to the second embodiment. 図13は、実施の形態2にかかる電力変換装置の第2の構成例を示す図である。FIG. 13 is a diagram of a second configuration example of the power conversion device according to the second embodiment. 図14は、実施の形態2にかかる電力変換装置の第2の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 14 is a diagram of a configuration example of the switching control unit in the second configuration example of the power conversion apparatus according to the second embodiment. 図15は、実施の形態2にかかる電力変換装置の第3の構成例を示す図である。FIG. 15 is a diagram of a third configuration example of the power conversion device according to the second embodiment. 図16は、実施の形態2にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 16 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion device according to the second embodiment. 図17は、実施の形態3にかかる電力変換装置の第1の構成例を示す図である。FIG. 17 is a diagram of a first configuration example of the power conversion device according to the third embodiment. 図18は、実施の形態3にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 18 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the third embodiment. 図19は、実施の形態3にかかる電力変換装置のキャリア信号、駆動パルス、および母線電流の各波形図である。FIG. 19 is a waveform diagram of a carrier signal, a drive pulse, and a bus current of the power conversion device according to the third embodiment. 図20は、実施の形態3にかかる電力変換装置の第2の構成例を示す図である。FIG. 20 is a diagram of a second configuration example of the power conversion device according to the third embodiment. 図21は、実施の形態3にかかる電力変換装置の第2の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 21 is a diagram of a configuration example of the switching control unit in the second configuration example of the power conversion apparatus according to the third embodiment. 図22は、実施の形態3にかかる電力変換装置の第3の構成例を示す図である。FIG. 22 is a diagram of a third configuration example of the power conversion device according to the third embodiment. 図23は、実施の形態3にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。FIG. 23 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion device according to the third embodiment. 図24は、実施の形態3にかかる電力変換装置の第4の構成例を示す図である。FIG. 24 is a diagram of a fourth configuration example of the power conversion device according to the third embodiment. 図25は、実施の形態3にかかる電力変換装置の第4の構成例におけるスイッチング制御手段の第1の構成例を示す図である。FIG. 25 is a diagram illustrating a first configuration example of the switching control unit in the fourth configuration example of the power conversion device according to the third embodiment. 図26は、実施の形態3にかかる電力変換装置の第4の構成例におけるスイッチング制御手段の第2の構成例を示す図である。FIG. 26 is a diagram illustrating a second configuration example of the switching control unit in the fourth configuration example of the power conversion device according to the third embodiment.

以下に添付図面を参照し、本発明の実施の形態にかかる電力変換装置について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。   Hereinafter, a power converter according to an embodiment of the present invention will be described with reference to the accompanying drawings. In addition, this invention is not limited by embodiment shown below.

実施の形態1.
図1は、実施の形態1にかかる電力変換装置の第1の構成例を示す図である。図1に示すように、実施の形態1にかかる電力変換装置は、三相交流電源(以下、単に「交流電源」という)1の交流電圧を整流する三相整流器(以下、単に「整流器」という)2、チョッパ回路部3、チョッパ回路部3の出力を平滑する平滑コンデンサ7、母線電流検出手段8、母線電圧検出手段9、およびスイッチング制御手段10を備えている。整流器2は、6個の整流ダイオード2a〜2fをブリッジ接続して構成される。チョッパ回路部3は、昇圧リアクタ4と、例えばIGBT(Insulated GATE Bipolar Transistor)のようなスイッチング素子5と、例えばファストリカバリダイオードのような逆流防止素子6とにより構成される。
Embodiment 1 FIG.
FIG. 1 is a diagram of a first configuration example of the power conversion apparatus according to the first embodiment. As shown in FIG. 1, the power conversion apparatus according to the first embodiment includes a three-phase rectifier (hereinafter simply referred to as “rectifier”) that rectifies an AC voltage of a three-phase AC power source (hereinafter simply referred to as “AC power source”) 1. 2) A chopper circuit unit 3, a smoothing capacitor 7 for smoothing the output of the chopper circuit unit 3, a bus current detecting unit 8, a bus voltage detecting unit 9, and a switching control unit 10 are provided. The rectifier 2 is configured by bridge-connecting six rectifier diodes 2a to 2f. The chopper circuit unit 3 includes a boost reactor 4, a switching element 5 such as an IGBT (Insulated GATE Bipolar Transistor), and a backflow prevention element 6 such as a fast recovery diode.

スイッチング制御手段10は、母線電流検出手段8および母線電圧検出手段9の各出力信号に基づいて、スイッチング素子5を動作させる駆動パルスを生成する。母線電流検出手段8は、整流器2から負荷(図示せず)へ流れ、負荷から整流器2に流れる電流である母線電流(Idc)を検出し、スイッチング制御手段10に出力する。母線電圧検出手段9は、チョッパ回路部3の出力電圧を平滑コンデンサ7で平滑した電圧である母線電圧(Vo)を検出し、スイッチング制御手段10に出力する。   The switching control means 10 generates a drive pulse for operating the switching element 5 based on the output signals of the bus current detection means 8 and the bus voltage detection means 9. The bus current detection means 8 flows from the rectifier 2 to a load (not shown), detects a bus current (Idc) that is a current flowing from the load to the rectifier 2, and outputs it to the switching control means 10. The bus voltage detection means 9 detects a bus voltage (Vo), which is a voltage obtained by smoothing the output voltage of the chopper circuit unit 3 with the smoothing capacitor 7, and outputs it to the switching control means 10.

図2は、実施の形態1にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。図2に示すように、スイッチング制御手段10は、フィードバック制御部21およびフィードフォワード制御部22を含み構成される。フィードバック制御部21は、母線電流指令値制御手段23およびオンデューティ制御手段24を含み構成されたオンデューティ算出手段29と、オンデューティ補償手段30と、駆動パルス生成手段25とを備えている。このスイッチング制御手段10は、例えばマイコンのような演算手段を用いて構成される。   FIG. 2 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the first embodiment. As shown in FIG. 2, the switching control means 10 includes a feedback control unit 21 and a feedforward control unit 22. The feedback control unit 21 includes an on-duty calculation unit 29 that includes a bus current command value control unit 23 and an on-duty control unit 24, an on-duty compensation unit 30, and a drive pulse generation unit 25. This switching control means 10 is comprised using arithmetic means, such as a microcomputer, for example.

母線電流指令値制御手段23は、母線電圧検出手段9の出力信号である母線電圧(Vo)と、例えば予め設定される母線電圧指令値(Vo*)とから、母線電流指令値(Idc*)を演算する。この母線電流指令値(Idc*)の演算は、例えば、母線電圧検出手段9の出力信号である母線電圧(Vo)と母線電圧指令値(Vo*)との差分を比例積分制御して行う。   The bus current command value control means 23 generates a bus current command value (Idc *) from a bus voltage (Vo) that is an output signal of the bus voltage detection means 9 and, for example, a preset bus voltage command value (Vo *). Is calculated. The calculation of the bus current command value (Idc *) is performed, for example, by proportional-integral control of the difference between the bus voltage (Vo), which is an output signal of the bus voltage detection means 9, and the bus voltage command value (Vo *).

オンデューティ制御手段24は、母線電流指令値制御手段23にて演算した母線電流指令値(Idc*)と母線電流検出手段8にて検出した母線電流(Idc)とから、スイッチング素子5のオンデューティ(duty)を演算する。オンデューティ(duty)の演算は、例えば、母線電流指令値制御手段23の出力である母線電流指令値(Idc*)と母線電流検出手段8の出力信号である母線電流(Idc)との差分を比例積分制御して行う。   The on-duty control means 24 calculates the on-duty of the switching element 5 from the bus current command value (Idc *) calculated by the bus current command value control means 23 and the bus current (Idc) detected by the bus current detection means 8. (Duty) is calculated. The on-duty (duty) is calculated by, for example, calculating the difference between the bus current command value (Idc *) output from the bus current command value control means 23 and the bus current (Idc) output from the bus current detection means 8. Proportional integral control is used.

オンデューティ補償手段30は、後述するオンデューティ理論値(Don*)をベースとしてオンデューティ制御手段24にて演算したオンデューティ(duty)を補償する。   The on-duty compensation means 30 compensates the on-duty calculated by the on-duty control means 24 based on a later-described theoretical on-duty value (Don *).

駆動パルス生成手段25は、オンデューティ補償手段30により補償されたオンデューティに基づいて、スイッチング素子5を動作させる駆動パルス(pulse)を生成して出力する。この駆動パルス(pulse)は、例えば、三角波や鋸歯波のようなキャリア信号と補償後のオンデューティとを比較し、キャリア信号より補償後のオンデューティが大きくなる区間だけ、スイッチング素子5がオンするようなパルス信号である。   Based on the on-duty compensated by the on-duty compensation unit 30, the drive pulse generation unit 25 generates and outputs a drive pulse (pulse) that operates the switching element 5. This drive pulse (pulse), for example, compares a carrier signal such as a triangular wave or a sawtooth wave with a compensated on-duty, and the switching element 5 is turned on only during a period when the compensated on-duty is larger than the carrier signal. Such a pulse signal.

ここで、母線電流指令値制御手段23やオンデューティ制御手段24での演算に用いる制御パラメータは、例えば、オンデューティ制御手段24における比例制御ゲインが母線電圧に反比例して変化するのが望ましいなど、回路の動作状況に合わせた最適値が存在する。したがって、整流器2の出力電圧である整流電圧や母線電流(Idc)や母線電圧(Vo)の値に応じた計算式、もしくはテーブルを設け、回路の動作状況に合わせて制御パラメータを調整するようにしてもよい。これにより制御性を向上することができる。   Here, the control parameter used for the calculation in the bus current command value control means 23 and the on-duty control means 24 is preferably, for example, that the proportional control gain in the on-duty control means 24 changes in inverse proportion to the bus voltage. There is an optimum value according to the operation status of the circuit. Therefore, a calculation formula or a table corresponding to the value of the rectified voltage, the bus current (Idc) and the bus voltage (Vo), which are the output voltage of the rectifier 2, is provided, and the control parameters are adjusted according to the operation state of the circuit. May be. Thereby, controllability can be improved.

また、母線電流指令値制御手段23やオンデューティ制御手段24での演算手法として比例積分制御を挙げたが、これらの制御演算手法により本発明が限定されるものではなく、微分項を追加して比例積分微分制御とするなど、その他の演算手法を用いてもよい。また、母線電流指令値制御手段23やオンデューティ制御手段24での演算手法を同一の手法とする必要もない。   In addition, although proportional integral control has been mentioned as the calculation method in the bus current command value control means 23 and the on-duty control means 24, the present invention is not limited by these control calculation methods, and a differential term is added. Other calculation methods such as proportional-integral-derivative control may be used. Further, it is not necessary to use the same calculation method for the bus current command value control means 23 and the on-duty control means 24.

フィードフォワード制御部22は、オンデューティ理論値(Don*)を算出してフィードフォワード補償するブロックであり、整流電圧推定手段26およびオンデューティ理論値算出手段27を備え構成される。   The feedforward control unit 22 is a block that calculates the on-duty theoretical value (Don *) and performs feedforward compensation, and includes a rectified voltage estimation unit 26 and an on-duty theoretical value calculation unit 27.

ここで、フィードフォワード制御部22の動作を、チョッパ回路部3の動作と合わせて説明する。チョッパ回路部3には、整流器2の出力である整流電圧(Vds)が入力され、チョッパ回路部3の出力が平滑コンデンサ7で平滑され、母線電圧(Vo)が得られる。チョッパ回路部3において、スイッチング素子5がオンしたとき、逆流防止素子6の導通が阻止され、昇圧リアクタ4には整流電圧(Vds)が印加される。一方、スイッチング素子5がオフしたとき、逆流防止素子6が導通し、昇圧リアクタ4には、整流電圧(Vds)と母線電圧(Vo)との差分の電圧が、スイッチング素子5がオンしたときとは逆向きに誘導される。このとき、スイッチング素子5のオン時に昇圧リアクタ4に蓄積されたエネルギーが、スイッチング素子5のオフ時に負荷へ移送されると見ることができる。スイッチング素子5のオン/オフ時に、昇圧リアクタ4を出入りするエネルギーが等しいとすると、オンデューティ(Don)、整流電圧(Vds)、および母線電圧(Vo)の関係は下記(1)式で表される。   Here, the operation of the feedforward control unit 22 will be described together with the operation of the chopper circuit unit 3. A rectified voltage (Vds) that is an output of the rectifier 2 is input to the chopper circuit unit 3, and an output of the chopper circuit unit 3 is smoothed by the smoothing capacitor 7 to obtain a bus voltage (Vo). In the chopper circuit unit 3, when the switching element 5 is turned on, conduction of the backflow prevention element 6 is blocked, and a rectified voltage (Vds) is applied to the boost reactor 4. On the other hand, when the switching element 5 is turned off, the backflow prevention element 6 becomes conductive, and the boost reactor 4 has a difference voltage between the rectified voltage (Vds) and the bus voltage (Vo) when the switching element 5 is turned on. Are guided in the opposite direction. At this time, it can be seen that the energy stored in the boost reactor 4 when the switching element 5 is turned on is transferred to the load when the switching element 5 is turned off. Assuming that the energy entering and exiting the boost reactor 4 is equal when the switching element 5 is turned on / off, the relationship between the on-duty (Don), the rectified voltage (Vds), and the bus voltage (Vo) is expressed by the following equation (1). The

Vo=Vds/(1−Don) ・・・(1)   Vo = Vds / (1-Don) (1)

上記(1)式から明らかなように、スイッチング素子5のオンデューティ(Don)を制御することで、チョッパ回路部3の出力電圧、すなわち母線電圧(Vo)を制御することができる。   As apparent from the above equation (1), the output voltage of the chopper circuit unit 3, that is, the bus voltage (Vo) can be controlled by controlling the on-duty (Don) of the switching element 5.

上記(1)式をオンデューティ(Don)について解くと、下記(2)式が得られる。   When the above equation (1) is solved for the on-duty (Don), the following equation (2) is obtained.

Don=1−(Vds/Vo) ・・・(2)   Don = 1− (Vds / Vo) (2)

上記(2)式の母線電圧(Vo)に所望の母線電圧指令値(Vo*)を代入すると、所望の母線電圧指令値(Vo*)を得るためのオンデューティ理論値(Don*)は、下記(3)式で表される。   When a desired bus voltage command value (Vo *) is substituted into the bus voltage (Vo) in the above equation (2), the theoretical on-duty value (Don *) for obtaining the desired bus voltage command value (Vo *) is: It is represented by the following formula (3).

Don*=1−(Vds/Vo*) ・・・(3)   Don * = 1− (Vds / Vo *) (3)

図3は、実施の形態1にかかる電力変換装置の整流電圧、母線電圧指令値、およびオンデューティ理論値の各波形図である。上記(3)式から明らかなように、整流電圧(Vds)が変動すると、それに伴いオンデューティ理論値(Don*)が変動することがわかる。上述したフィードバック制御部21により、母線電圧(Vo)や母線電流(Idc)をそれぞれの指令値との差分より制御を行う場合であっても、基本的には、上記(2)式で表されるオンデューティ理論値(Don*)に追従するように制御する必要がある。   FIG. 3 is a waveform diagram of the rectified voltage, the bus voltage command value, and the on-duty theoretical value of the power converter according to the first embodiment. As is clear from the above equation (3), when the rectified voltage (Vds) varies, the on-duty theoretical value (Don *) varies accordingly. Even when the above-described feedback control unit 21 controls the bus voltage (Vo) and the bus current (Idc) based on the difference from each command value, it is basically expressed by the above equation (2). It is necessary to control so as to follow the theoretical on-duty value (Don *).

ここで、整流電圧(Vds)は、整流器2により交流電源1の交流電圧を直流に整流して得たものであるので、この整流電圧(Vds)には、電源電圧周波数の6倍の周波数で脈動する成分(以下、「6f成分」と呼ぶ)が含まれる。つまり、駆動パルス生成手段25に与える補償後のオンデューティがこの6f成分に応じて補償されている必要がある。ここで、例えば、この6f成分に応じた補償を、上述したフィードバック制御部21のみで行う、つまり、フィードバック制御部21により演算されたオンデューティを用いてスイッチング素子5の駆動パルスを生成する場合、上述した6f成分の影響を受けないように、母線電流指令値制御手段23やオンデューティ制御手段24における制御応答周波数を十分に高い値とする必要があり、スイッチング制御手段10を構成するマイコンの演算負荷が増大する。   Here, since the rectified voltage (Vds) is obtained by rectifying the AC voltage of the AC power supply 1 into DC by the rectifier 2, the rectified voltage (Vds) has a frequency six times the power supply voltage frequency. A pulsating component (hereinafter referred to as “6f component”) is included. That is, the compensated on-duty given to the drive pulse generating means 25 needs to be compensated according to the 6f component. Here, for example, the compensation according to the 6f component is performed only by the feedback control unit 21 described above, that is, when the drive pulse of the switching element 5 is generated using the on-duty calculated by the feedback control unit 21. The control response frequency in the bus current command value control means 23 and the on-duty control means 24 must be set to a sufficiently high value so as not to be affected by the above-described 6f component, and the calculation of the microcomputer constituting the switching control means 10 The load increases.

そこで、本実施の形態では、フィードフォワード制御部22のオンデューティ理論値算出手段27にて、上記(3)式を用いて整流電圧(Vds)の6f成分に応じたオンデューティ理論値(Don*)を求め、このオンデューティ理論値(Don*)をベースとし、そのオンデューティ理論値(Don*)と、オンデューティ算出手段29において演算したオンデューティ(duty)との差分(つまり、補償後のオンデューティ)を用いて、駆動パルス生成手段25において駆動パルス(pulse)を生成する。このようにすることにより、フィードバック制御部21で補償すべき外乱は6f成分以外となるので、フィードバック制御部21における制御応答周波数を下げることができ、マイコンの演算負荷を低減することができる。   Therefore, in the present embodiment, the on-duty theoretical value calculation means 27 of the feedforward control unit 22 uses the above equation (3) to calculate the on-duty theoretical value (Don *) corresponding to the 6f component of the rectified voltage (Vds). ), And the difference between the on-duty theoretical value (Don *) and the on-duty calculated by the on-duty calculation means 29 (that is, after compensation) Using the on-duty, the drive pulse generation means 25 generates a drive pulse. By doing so, since the disturbance to be compensated by the feedback control unit 21 is other than the 6f component, the control response frequency in the feedback control unit 21 can be lowered, and the calculation load of the microcomputer can be reduced.

ここで、オンデューティ理論値(Don*)を演算する際に用いる整流電圧(Vds)について説明する。整流電圧(Vds)は、フィードバック制御部21には使用しないため、整流電圧(Vds)を検出する場合には、フィードフォワード制御部22における制御に用いるために新たに整流電圧推定手段を設ける必要があり、部品の増加や、回路実装面積の増大や基板コストの増加といった問題が生じる。そこで、本実施の形態では、母線電流検出手段8から出力される母線電圧(Idc)を用いて、整流電圧(Vds)を推定し、その推定した整流電圧(Vds)を用いて、オンデューティ理論値(Don*)を演算する。母線電圧(Idc)は、フィードバック制御部21における制御にも用いる検出値であるので、フィードフォワード制御部22における制御に用いるために新たに検出部を設ける必要がないため、回路実装面積の増大や基板コストの増加を招くことなく実現することができる。   Here, the rectified voltage (Vds) used when calculating the on-duty theoretical value (Don *) will be described. Since the rectified voltage (Vds) is not used in the feedback control unit 21, when detecting the rectified voltage (Vds), it is necessary to newly provide a rectified voltage estimation unit for use in the control in the feedforward control unit 22. There are problems such as an increase in parts, an increase in circuit mounting area, and an increase in board cost. Therefore, in this embodiment, the rectified voltage (Vds) is estimated using the bus voltage (Idc) output from the bus current detecting means 8, and the on-duty theory is calculated using the estimated rectified voltage (Vds). The value (Don *) is calculated. Since the bus voltage (Idc) is a detection value that is also used for control in the feedback control unit 21, it is not necessary to provide a new detection unit for use in the control in the feedforward control unit 22. This can be realized without increasing the substrate cost.

まず、整流電圧推定手段26図4は、実施の形態1にかかる電力変換装置のキャリア信号、駆動パルス、および母線電流の各波形図である。ここでは、整流電圧推定手段26において、母線電流(Idc)、母線電圧(Vo)、およびオンデューティ(Don)の関係を用いて、整流電圧(Vds)を推定する手法について説明する。   First, rectified voltage estimating means 26 FIG. 4 is a waveform diagram of a carrier signal, a drive pulse, and a bus current of the power conversion apparatus according to the first embodiment. Here, a method for estimating the rectified voltage (Vds) using the relationship between the bus current (Idc), the bus voltage (Vo), and the on-duty (Don) in the rectified voltage estimating means 26 will be described.

図4に示すように、スイッチング素子5がオンしているとき、つまり、駆動パルス(pulse)が「H」である期間は、上述したように、昇圧リアクタ4には整流電圧(Vds)が印加され、昇圧リアクタ4を交流電源1側から負荷側に流れる母線電流Idconは、直線的に増加する。昇圧リアクタ4のインダクタンス値をLとすると、このIdconの傾きΔIdconは、下記(4)式で表される。   As shown in FIG. 4, when the switching element 5 is turned on, that is, during the period when the drive pulse (pulse) is “H”, the rectified voltage (Vds) is applied to the boost reactor 4 as described above. Then, the bus current Idcon flowing through the boost reactor 4 from the AC power supply 1 side to the load side increases linearly. If the inductance value of the boost reactor 4 is L, the slope ΔIdcon of this Idcon is expressed by the following equation (4).

ΔIdcon=Vds/L ・・・(4)   ΔIdcon = Vds / L (4)

また、スイッチング素子5がオフしているとき、つまり、駆動パルス(pulse)が「L」である期間は、上述したように、昇圧リアクタ4には整流電圧(Vds)と母線電圧(Vo)との差分の電圧が、スイッチング素子5のオン時とは逆向きに印加され、昇圧リアクタ4を交流電源1側から負荷側に流れる母線電流Idcoffは、直線的に減少する。このIdcoffの傾きΔIdcoffは下記(5)式で表される。   Further, when the switching element 5 is off, that is, during the period when the drive pulse (pulse) is “L”, the boost reactor 4 has the rectified voltage (Vds), the bus voltage (Vo), and the like as described above. Is applied in the opposite direction to that when the switching element 5 is on, and the bus current Idcoff flowing through the boost reactor 4 from the AC power supply 1 side to the load side decreases linearly. The slope ΔIdcoff of this Idcoff is expressed by the following equation (5).

ΔIdcoff=(Vds−Vo)/L ・・・(5)   ΔIdcoff = (Vds−Vo) / L (5)

スイッチング制御手段10を、例えばマイコンのような演算手段で実現する場合、母線電流検出手段8で検出した母線電流(Idc)や母線電圧検出手段9で検出した母線電圧(Vo)のアナログ値は、マイコン内のキャリア信号の谷や山に同期したタイミングでデジタル値として取り込まれる。また、このキャリア信号は、駆動パルス生成手段25で駆動パルス(pulse)を生成する際に用いられる三角波としても用いられる。   When the switching control means 10 is realized by a calculation means such as a microcomputer, for example, the analog values of the bus current (Idc) detected by the bus current detection means 8 and the bus voltage (Vo) detected by the bus voltage detection means 9 are: It is taken in as a digital value at the timing synchronized with the valley or peak of the carrier signal in the microcomputer. The carrier signal is also used as a triangular wave that is used when the drive pulse generator 25 generates a drive pulse.

上述したように、補償後のオンデューティと三角波であるキャリア信号との比較により駆動パルス(pulse)を生成する場合には、例えば、図4に示すように、キャリア信号の谷の頂点が駆動パルス(pulse)のオン期間の中間点となり、キャリア信号の山の頂点が駆動パルス(pulse)のオフ期間の中間点となる。ここで例えば、母線電流(Idc)のアナログ値をデジタル値として取り込む検出タイミングを、キャリア信号の谷および山の頂点に同期したタイミングとすると、キャリア信号の谷の頂点における検出値Idcと山の頂点における検出値Idcとの差分値ΔIdcは、ΔIdconの傾きでオン期間の1/2だけ変化した値と、ΔIdcoffの傾きでオフ期間の1/2だけ変化した値との和となる。これを、スイッチング周期をTswとして表すと、下記(6)式で表される。 As described above, when a drive pulse (pulse) is generated by comparing the compensated on-duty with a carrier signal that is a triangular wave, for example, as shown in FIG. (Pulse) is the midpoint of the on period, and the peak of the peak of the carrier signal is the midpoint of the off period of the drive pulse (pulse). Here, for example, if the detection timing at which the analog value of the bus current (Idc) is captured as a digital value is the timing synchronized with the peak of the valley and peak of the carrier signal, the detection value Idc 1 and the peak of the peak of the carrier signal valley difference value ΔIdc between the detection value Idc 2 at vertex is the sum of the values that have changed by 1/2 of the on period slope of DerutaIdcon, 1/2 only changed values of the off-period the slope of DerutaIdcoff. When this is expressed as Tsw as a switching cycle, it is expressed by the following equation (6).

ΔIdc=ΔIdcon*Don*Tsw/2
+ΔIdcoff*(1−Don)*Tsw/2 ・・・(6)
ΔIdc = ΔIdcon * Don * Tsw / 2
+ ΔIdcoff * (1-Don) * Tsw / 2 (6)

(4)式および(5)式を(6)式に代入して整流電圧(Vds)で解くと、下記(7)式が得られる。   Substituting Equations (4) and (5) into Equation (6) and solving with rectified voltage (Vds) yields Equation (7) below.

Vds=2*L*ΔIdc/Tsw+(1−Don)*Vo
=2*L*|Idc−Idc|/Tsw+(1−Don)*Vo
・・・(7)
Vds = 2 * L * ΔIdc / Tsw + (1-Don) * Vo
= 2 * L * | Idc 1 −Idc 2 | / Tsw + (1-Don) * Vo
... (7)

したがって、整流電圧(Vds)は、母線電流(Idc)、母線電圧(Vo)、およびオンデューティ(Don)の関係を用いて、上記(7)式により推定することができる。   Therefore, the rectified voltage (Vds) can be estimated by the above equation (7) using the relationship between the bus current (Idc), the bus voltage (Vo), and the on-duty (Don).

つぎに、キャリア信号の谷の頂点あるいは山の頂点のいずれか一方における母線電流(Idc)の電流変化率を用いて、整流電圧(Vds)を推定する手法について説明する。図5は、実施の形態1にかかる電力変換装置の母線電流検出タイミングにおける母線電流の傾きを示す図である。例えば、母線電流検出値(Idc)をデジタル値として取り込む場合、マイコンのA/D(アナログ/デジタル)変換ポートのうちの少なくとも2つのポートに、母線電流検出値(Idc)を入力する。これら2つのA/D変換ポート間で時間差を持ってサンプリングするようにし、これら2つのA/D変換ポートにおける母線電流の差分値ΔIdcを時間差分Tadで割ることにより、駆動パルス(pulse)のオン期間およびオフ期間における母線電流(Idc)の電流変化率を得ることができる。つまり、キャリア信号の谷の頂点における母線電流(Idc)の電流変化率を用いた場合、下記(8)式により整流電圧(Vds)を推定することができる。   Next, a method for estimating the rectified voltage (Vds) using the current change rate of the bus current (Idc) at either the peak of the valley or the peak of the peak of the carrier signal will be described. FIG. 5 is a diagram illustrating the slope of the bus current at the bus current detection timing of the power converter according to the first embodiment. For example, when the bus current detection value (Idc) is captured as a digital value, the bus current detection value (Idc) is input to at least two of the A / D (analog / digital) conversion ports of the microcomputer. Sampling is performed with a time difference between these two A / D conversion ports, and the difference value ΔIdc of the bus current in these two A / D conversion ports is divided by the time difference Tad to turn on the drive pulse (pulse). The current change rate of the bus current (Idc) in the period and the off period can be obtained. That is, when the current change rate of the bus current (Idc) at the peak of the valley of the carrier signal is used, the rectified voltage (Vds) can be estimated by the following equation (8).

Vds=L*ΔIdc/Tad ・・・(8)   Vds = L * ΔIdc / Tad (8)

同様に、キャリア信号の山の頂点における母線電流(Idc)の電流変化率を用いた場合、下記(9)式により整流電圧(Vds)を推定することができる。   Similarly, when the current change rate of the bus current (Idc) at the peak of the peak of the carrier signal is used, the rectified voltage (Vds) can be estimated by the following equation (9).

Vds=(L*ΔIdc/Tad)+Vo ・・・(9)   Vds = (L * ΔIdc / Tad) + Vo (9)

このように、整流電圧推定手段26において推定した整流電圧(Vds)を用いて、オンデューティ理論値算出手段27において上述した(3)式によりオンデューティ理論値(Don*)を求め、このオンデューティ理論値(Don*)をベースとしてオンデューティ制御手段24にて演算したオンデューティ(duty)を補償することにより、新たに整流電圧(Vds)を検出する検出回路を設けることなく、整流電圧(Vds)の変動、つまり、6f成分に応じて、オンデューティを適切に変化させることができる。   In this way, using the rectified voltage (Vds) estimated by the rectified voltage estimating means 26, the on-duty theoretical value calculating means 27 obtains the on-duty theoretical value (Don *) by the above-described equation (3), and this on-duty By compensating the on-duty (duty) calculated by the on-duty control means 24 based on the theoretical value (Don *), a rectified voltage (Vds) can be obtained without newly providing a detection circuit for detecting the rectified voltage (Vds). ), That is, the on-duty can be appropriately changed according to the 6f component.

なお、昇圧リアクタ4のインダクタンス値(L)は、一般に、リアクタ固有の直流重畳特性を持ち、リアクタに流れる電流値によって変化する。そのため、上記(5)式、(8)式、および(9)式の各式で用いるインダクタンス値(L)は、リアクタ固有の直流重畳特性を予めテーブル化、もしくは電流値に対する近似式等にて値を変化させるようにしてもよい。これにより、より正確に整流電圧(Vds)を推定することができる。   Note that the inductance value (L) of the boost reactor 4 generally has a direct current superposition characteristic unique to the reactor, and changes depending on the value of the current flowing through the reactor. Therefore, the inductance value (L) used in each of the above formulas (5), (8), and (9) is a table of reactor-specific DC superimposition characteristics in advance, or an approximation formula for current values, etc. The value may be changed. As a result, the rectified voltage (Vds) can be estimated more accurately.

また、電源電圧の位相角を得ることが可能である場合、オンデューティ理論値(Don*)を正弦関数、余弦関数、あるいは、2次関数を用いて近似することにより簡易化することが可能となる。   When the phase angle of the power supply voltage can be obtained, it can be simplified by approximating the on-duty theoretical value (Don *) using a sine function, cosine function, or quadratic function. Become.

正弦関数を用いた場合、オンデューティ理論値(Don*)の近似式であるDcmpは、例えば、オンデューティ理論値(Don*)が図3に示すような変化をすることから、例えば、Dcmpの最大値をA、Dcmpの半波正弦波の振幅をB、電源電圧の3倍の周波数の位相角をθとすると、下記(10)式で表すことができる。   When the sine function is used, Dcmp, which is an approximate expression of the on-duty theoretical value (Don *), changes, for example, from the on-duty theoretical value (Don *) as shown in FIG. When the maximum value is A, the amplitude of the half-wave sine wave of Dcmp is B, and the phase angle of the frequency three times the power supply voltage is θ, it can be expressed by the following equation (10).

Dcmp=A−B*|sinθ|(≒Don*) ・・・(10)   Dcmp = A−B * | sin θ | (≈Don *) (10)

このDcmpをオンデューティ理論値(Don*)に近似させるためには、その最大値Aは、整流電圧(Vds)が最小値(=Vdspeak*(√3)/2)となる点におけるオンデューティ理論値と同等として、下記(11)式で表される。   In order to approximate this Dcmp to the on-duty theoretical value (Don *), the maximum value A is the on-duty theory at the point where the rectified voltage (Vds) becomes the minimum value (= Vdpeak * (√3) / 2). As equivalent to the value, it is expressed by the following equation (11).

A=1−(Vdspeak*(√3)/2)/(Vo*) ・・・(11)   A = 1- (Vdpeak * (√3) / 2) / (Vo *) (11)

また、Dcmpの半波正弦波の振幅Bは、整流電圧(Vds)が最大値(=Vdspeak)となる点におけるオンデューティ理論値より、下記(12)式で表される。   The amplitude B of the Dcmp half-wave sine wave is expressed by the following equation (12) from the theoretical value of the on-duty at the point where the rectified voltage (Vds) becomes the maximum value (= Vdspeak).

B=Vdspeak/(Vo*)*(1−(√3)/2) ・・・(12)   B = Vdpeak / (Vo *) * (1- (√3) / 2) (12)

また、Dcmpの最大値AおよびDcmpの半波正弦波の振幅Bは、整流電圧(Vds)の平均値やピーク値(Vdspeak)等の一定の値を用いて、上記(11)式、(12)式に基づいて求めた定数としてもよいが、(4)〜(9)式により母線電流検出値に基づいて整流電圧(Vds)を推定し、この推定した整流電圧(Vds)の変化に応じて、AおよびBを変化させるようにしてもよい。この場合、上記(11)式および(12)式を用いてAおよびBを算出すればよい。もしくは、上記(11)式および(12)式から、A−1およびBの値が整流電圧(Vds)に比例することを利用して、予め決めた初期値を、整流電圧(Vds)の値に比例して調整するようにしてもよい。   Further, the maximum value A of Dcmp and the amplitude B of the half-wave sine wave of Dcmp are expressed by the above formula (11), (12) using a constant value such as the average value or peak value (Vdpeak) of the rectified voltage (Vds) The rectified voltage (Vds) is estimated based on the bus current detection value according to the equations (4) to (9), and the change in the estimated rectified voltage (Vds) is determined. Thus, A and B may be changed. In this case, A and B may be calculated using the above equations (11) and (12). Alternatively, based on the above equations (11) and (12), the value of A-1 and B is proportional to the rectified voltage (Vds), and the initial value determined in advance is changed to the value of the rectified voltage (Vds). You may make it adjust in proportion to.

また、位相調整用の値φを用いてDcmpの位相を調整するようにしてもよい。この位相調整用の値φを上記(10)式に適用すると、Dcmpは下記(13)式で表される。   Alternatively, the phase of Dcmp may be adjusted using the phase adjustment value φ. When this phase adjustment value φ is applied to the above equation (10), Dcmp is expressed by the following equation (13).

Dcmp=A−B*|sin(θ+φ)|(≒Don*) ・・・(13)   Dcmp = A−B * | sin (θ + φ) | (≈Don *) (13)

例えば、マイコンのA/D変換ポートの仕様などにより、A/D変換して母線電流検出値(Idc)を取り込んだ検出タイミングから、その母線電流検出値(Idc)を用いてオンデューティ理論値(Don*)の近似値(Dcomp)を演算して出力するタイミングまでには、一般的にはある程度の時間遅れが生じる。この時間遅れが問題となる場合に、予め位相調整用の値φを設定し、この位相調整用の値φを用いて位相を調整することで、より適切なオンデューティ理論値(Don*)の近似値(Dcomp)を得ることができる。   For example, according to the specifications of the A / D conversion port of the microcomputer, the on-duty theoretical value (Idc) is used by using the bus current detection value (Idc) from the detection timing at which A / D conversion is performed and the bus current detection value (Idc) is captured. Generally, there is a certain time delay until the timing of calculating and outputting the approximate value (Dcomp) of (Don *). When this time delay becomes a problem, a value φ for phase adjustment is set in advance, and the phase is adjusted using the value φ for phase adjustment, so that a more appropriate on-duty theoretical value (Don *) can be obtained. An approximate value (Dcomp) can be obtained.

なお、位相角θは電源電圧の3倍の周波数を0〜2πとするのでなく、0〜π/3としてもよい。整流電圧に含まれる6f成分は、電源電圧の正弦波の頂点部60度(π/3)区間であるため、AおよびBを求める上記(10)式および(13)式は複雑化するが、オンデューティ理論値(Don*)に対して、より近似させることができる。   The phase angle θ may be 0 to π / 3 instead of 0 to 2π, which is three times the frequency of the power supply voltage. Since the 6f component included in the rectified voltage is a 60-degree (π / 3) section of the sine wave of the power supply voltage, the equations (10) and (13) for obtaining A and B are complicated, It is possible to approximate the on-duty theoretical value (Don *).

また、上記(10)式および(13)式では正弦関数としたが、θやφを調整して余弦関数としてもよいし、二次関数を用いて近似することも可能である。例えば、電源周波数の6倍の周波数のカウンタtを作成し、その値の範囲を−1〜1とする。このとき、Dcmpをpt+qとすると、p+qはDcmpの最大値、qはDcmpの最小値となる。pおよびqを上記(11)式および(12)式のように式で表すと、下記(14)式、(15)式となる。 Although the sine function is used in the above equations (10) and (13), it may be a cosine function by adjusting θ and φ, or it can be approximated using a quadratic function. For example, a counter t having a frequency six times the power supply frequency is created, and the range of the value is set to −1 to 1. At this time, if Dcmp is pt 2 + q, p + q is the maximum value of Dcmp, and q is the minimum value of Dcmp. When p and q are represented by the equations (11) and (12), the following equations (14) and (15) are obtained.

p=Vdspeak/(Vo*)*(1−(√3)/2)=B ・・・(14)
p = Vdpeak / (Vo *) * (1- (√3) / 2) = B (14)

q=(1−Vdspeak/(Vo*)) ・・・(15)   q = (1-Vdpeak / (Vo *)) (15)

位相角θは、例えば、交流電源1の電源電圧がゼロとなる点(以下、「ゼロクロス」と呼ぶ)を検出して得る必要がある。このため、上述のようにオンデューティ理論値(Don*)を近似する手法を用いる場合には、電源電圧のゼロクロスを検出するゼロクロス検出回路が必要となる。したがって、電源電圧の欠相や周波数変動の検知等、他の機能を実現するために電源電圧のゼロクロス検出回路を設けてある場合に、上述した手法を用いてオンデューティ理論値(Don*)の近似値(Dcomp)を算出して簡易化することが望ましい。   For example, the phase angle θ needs to be obtained by detecting a point at which the power supply voltage of the AC power supply 1 becomes zero (hereinafter referred to as “zero cross”). For this reason, when the method of approximating the on-duty theoretical value (Don *) is used as described above, a zero-cross detection circuit for detecting the zero-cross of the power supply voltage is required. Therefore, when a power supply voltage zero-cross detection circuit is provided in order to realize other functions such as detection of phase loss of power supply voltage and frequency fluctuation, the on-duty theoretical value (Don *) is It is desirable to calculate and simplify the approximate value (Dcomp).

図6は、実施の形態1にかかる電力変換装置の第2の構成例を示す図である。なお、図1に示す第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。図1に示す第1の構成例では、母線電流検出値(Idc)から整流電圧(Vds)を推定する例について説明したが、図6に示すように、母線電圧検出手段9の代わりに整流電圧推定手段11を設けて、母線電圧(Vo)を推定するようにしてもよい。あるいは、母線電圧検出および整流電圧検出の双方を行わず、整流電圧(Vds)および母線電圧(Vo)の双方を推定するようにしてもよい。この場合は、キャリア信号の谷の頂点あるいは山の頂点の双方における電流変化率ΔIdconおよびΔIdcoffを算出する必要があるので、マイコンの演算負荷が大きくなるが、ハードウェアにより検出器を構成する必要がないので、マイコンの演算負荷に余裕がある場合には、回路の大型化やコスト増加を抑制することができるという効果が得られる。   FIG. 6 is a diagram of a second configuration example of the power conversion device according to the first embodiment. In addition, the same code | symbol is attached | subjected to the structure part same or equivalent to the 1st structural example shown in FIG. 1, and the detailed description is abbreviate | omitted. In the first configuration example shown in FIG. 1, the example in which the rectified voltage (Vds) is estimated from the bus current detection value (Idc) has been described. However, as shown in FIG. 6, the rectified voltage is used instead of the bus voltage detecting means 9. An estimation unit 11 may be provided to estimate the bus voltage (Vo). Alternatively, both the rectified voltage (Vds) and the bus voltage (Vo) may be estimated without performing both the bus voltage detection and the rectified voltage detection. In this case, since it is necessary to calculate the current change rates ΔIdcon and ΔIdcoff at both the peak of the carrier signal and the peak of the peak, the calculation load of the microcomputer increases, but it is necessary to configure the detector by hardware. Therefore, when there is a margin in the calculation load of the microcomputer, an effect of suppressing an increase in circuit size and cost can be obtained.

図7は、実施の形態1にかかる電力変換装置の第3の構成例を示す図である。また、図8は、実施の形態1にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。なお、図1および図2に示す第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。図1に示す第1の構成例及び図6に示す第2の構成例では、交流電源1を三相交流電源とし、整流器2を三相整流器とした例について説明したが、図7に示すように、交流電源1を単相交流電源41とし、整流器2を単相整流器42としてもよい。この場合には、単相整流器42への入力電流を正弦波状に制御するため、すなわち、母線電流指令(Idc*)を正弦波の絶対値をとった全波整流波形とするために、単相交流電源41のゼロクロスを検出するゼロクロス検出回路43を設けている。   FIG. 7 is a diagram of a third configuration example of the power conversion device according to the first embodiment. FIG. 8 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion device according to the first embodiment. In addition, the same code | symbol is attached | subjected to the component which is the same as that of the 1st structural example shown in FIG. 1 and FIG. 2, or equivalent, and the detailed description is abbreviate | omitted. In the first configuration example shown in FIG. 1 and the second configuration example shown in FIG. 6, an example in which the AC power source 1 is a three-phase AC power source and the rectifier 2 is a three-phase rectifier has been described. Alternatively, the AC power supply 1 may be a single-phase AC power supply 41 and the rectifier 2 may be a single-phase rectifier 42. In this case, in order to control the input current to the single-phase rectifier 42 in a sine wave form, that is, in order to make the bus current command (Idc *) a full-wave rectified waveform taking the absolute value of the sine wave, A zero cross detection circuit 43 for detecting the zero cross of the AC power supply 41 is provided.

図8に示す第3の構成例では、ゼロクロス検出回路43により検出される電源電圧のゼロクロス(ZC)を用いて、電源電圧のゼロクロス点の位相と電源周波数とを求めて、電源電圧に同期した正弦波を生成し、母線電流指令値制御手段23aにおいて、比例積分制御などの出力と乗算して、母線電流指令値(Idc*)を得る。これにより、整流器2への入力電流を正弦波状に制御することができる。   In the third configuration example shown in FIG. 8, the zero cross point (ZC) of the power supply voltage detected by the zero cross detection circuit 43 is used to determine the phase of the zero cross point of the power supply voltage and the power supply frequency, and the power supply voltage is synchronized. A sine wave is generated and multiplied by an output such as proportional-integral control in the bus current command value control means 23a to obtain a bus current command value (Idc *). Thereby, the input current to the rectifier 2 can be controlled in a sine wave shape.

また、図7に示すように、ゼロクロス検出回路43を設けた場合、上述したようにオンデューティ理論値(Don*)の近似値Dcmpを算出して簡易化することが可能となる。   Further, as shown in FIG. 7, when the zero-cross detection circuit 43 is provided, the approximate value Dcmp of the on-duty theoretical value (Don *) can be calculated and simplified as described above.

また、図7に示すように、単相交流電源41の交流電圧を単相整流器42にて整流する場合は、整流電圧(Vds)が正弦波の絶対値をとった全波整流波形となるため、三相交流電源の交流電圧を三相整流器にて整流する場合と比較し、オンデューティの変化が大きくなる。したがって、図7に示す第3の構成例では、フィードフォワード制御部22においてオンデューティ理論値(Don*)(あるいは、近似値Dcmp)を求め、フィードバック制御部21において演算したオンデューティ(duty)を補償することにより、マイコンの演算負荷をより軽減することが可能である。   Further, as shown in FIG. 7, when the AC voltage of the single-phase AC power supply 41 is rectified by the single-phase rectifier 42, the rectified voltage (Vds) is a full-wave rectified waveform taking the absolute value of a sine wave. Compared with the case where the AC voltage of the three-phase AC power source is rectified by a three-phase rectifier, the change in on-duty becomes larger. Therefore, in the third configuration example shown in FIG. 7, the feed-forward control unit 22 obtains the on-duty theoretical value (Don *) (or approximate value Dcmp), and the feedback control unit 21 calculates the on-duty (duty). Compensation can further reduce the computational load on the microcomputer.

本実施の形態において第1〜第3の構成例を用いて説明した例では、整流電圧(Vds)の変化、特に、整流電圧(Vds)に含まれる6f成分に応じた補償について説明した。一方で、オンデューティ理論値(Don*)を算出する上記(3)式には、母線電圧指令値(Vo*)も含まれており、母線電圧指令値(Vo*)を変化させてオンデューティ理論値(Don*)(あるいは、近似値Dcmp)を調整することにより、母線電圧(Vo)を意図的に変化させることも可能である。   In the example described using the first to third configuration examples in the present embodiment, the change in the rectified voltage (Vds), in particular, compensation according to the 6f component included in the rectified voltage (Vds) has been described. On the other hand, the above formula (3) for calculating the theoretical on-duty value (Don *) also includes the bus voltage command value (Vo *), and the on-duty is changed by changing the bus voltage command value (Vo *). It is also possible to intentionally change the bus voltage (Vo) by adjusting the theoretical value (Don *) (or approximate value Dcmp).

図9は、実施の形態1にかかる電力変換装置の第1の構成例を適用したモータ駆動制御装置の一構成例を示す図である。図9に示す例では、実施の形態1にかかる電力変換装置の負荷として、直流電圧を交流電圧に変換するインバータ31と、インバータ31の出力である交流電圧が印加されることで駆動するモータ32とを接続したモータ駆動制御装置の一例を示している。   FIG. 9 is a diagram illustrating a configuration example of the motor drive control device to which the first configuration example of the power conversion device according to the first embodiment is applied. In the example shown in FIG. 9, as a load of the power conversion device according to the first embodiment, an inverter 31 that converts a DC voltage into an AC voltage, and a motor 32 that is driven by applying an AC voltage that is the output of the inverter 31. Shows an example of a motor drive control device.

インバータ31は、例えば、IGBTのようなスイッチング素子を三相ブリッジ構成もしくは二相ブリッジ構成と、インバータ31を制御するインバータ制御手段33は、例えば、インバータ31からモータ32に流れる電流を検出するモータ電流検出器34を用いて、モータ32が所望の回転数にて回転するような電圧指令を演算して、インバータ31内のスイッチング素子を駆動するパルスを生成する。   The inverter 31 has, for example, a switching element such as an IGBT having a three-phase bridge configuration or a two-phase bridge configuration, and the inverter control means 33 that controls the inverter 31 has, for example, a motor current that detects a current flowing from the inverter 31 to the motor 32. The detector 34 is used to calculate a voltage command that causes the motor 32 to rotate at a desired rotational speed, and generate a pulse that drives the switching element in the inverter 31.

また、図9に示す構成において、スイッチング制御手段10によるコンバータ制御やインバータ制御手段33によるインバータ制御は、例えばマイコンのような演算手段を用いて実現すればよい。本実施の形態にかかる電力変換装置では、コンバータ制御の演算負荷を低減できるため、コンバータ制御およびインバータ制御の双方を1つの演算手段により実現することができ、演算手段の使用個数削減や、回路上の実装面積の縮小が可能となる。   Further, in the configuration shown in FIG. 9, the converter control by the switching control means 10 and the inverter control by the inverter control means 33 may be realized using an arithmetic means such as a microcomputer. In the power conversion device according to the present embodiment, the calculation load of converter control can be reduced, so that both converter control and inverter control can be realized by a single calculation means. The mounting area can be reduced.

このように構成されたモータ駆動制御装置では、電力変換装置への電力負荷に応じて、必要な母線電圧(Vo)が異なるという特色がある。一般に、モータ32の回転数が高回転になるほど、インバータ31からの出力電圧は高くする必要があるが、このインバータ31からの出力電圧の上限は、インバータ31への入力電圧、つまり、電力変換装置の出力である母線電圧(Vo)により制限される。インバータ31からの出力電圧が、母線電圧(Vo)により制限された上限を超えて飽和する領域を過変調領域と呼ぶ。図9に示すような構成においては、モータ32が低回転である(過変調領域に到達しない)範囲では、母線電圧(Vo)を昇圧する必要はなく、モータ32が高回転となった場合には、母線電圧(Vo)を昇圧することで、過変調領域をより高回転側にすることができる。これにより、モータ32の運転範囲を高回転側に拡大できる。また、モータ32の運転範囲を拡大する必要がなければ、その分モータ32の固定子巻線を高巻数化することができる。このとき、低回転数の領域では、モータ電圧が高くなる分、電流が少なくなり、インバータ31での損失低減が見込まれる。モータ32の運転範囲拡大と低回転数領域の損失改善の双方の効果を得るため、モータ32の高巻数化の程度を適切に設計してもよい。   The motor drive control device configured as described above has a feature that a necessary bus voltage (Vo) varies depending on a power load applied to the power converter. Generally, the higher the rotational speed of the motor 32, the higher the output voltage from the inverter 31. The upper limit of the output voltage from the inverter 31 is the input voltage to the inverter 31, that is, the power converter. Is limited by the bus voltage (Vo). A region where the output voltage from the inverter 31 saturates beyond the upper limit limited by the bus voltage (Vo) is called an overmodulation region. In the configuration shown in FIG. 9, it is not necessary to increase the bus voltage (Vo) in the range where the motor 32 is in a low rotation (not reaching the overmodulation region), and the motor 32 is in a high rotation. Can boost the overmodulation region to the higher rotation side by boosting the bus voltage (Vo). Thereby, the operating range of the motor 32 can be expanded to the high rotation side. Further, if it is not necessary to expand the operating range of the motor 32, the number of turns of the stator winding of the motor 32 can be increased accordingly. At this time, in the low rotation speed region, the current decreases as the motor voltage increases, and loss reduction in the inverter 31 is expected. In order to obtain the effects of both expanding the operating range of the motor 32 and improving the loss in the low rotation speed region, the degree of increase in the number of turns of the motor 32 may be appropriately designed.

本実施の形態にかかる電力変換装置では、電力変換装置への電力負荷の変動に応じて、オンデューティ理論値算出手段27への母線電圧指令値(Vo*)を変化させることにより、オンデューティ理論値(Don*)(あるいは、近似値Dcmp)を調整し、所望の母線電圧(Vo)が得られるように適切に制御することが可能である。図9に示すモータ駆動制御装置のように、モータ32の回転数に応じて、母線電圧(Vo)の昇圧の程度を調整したい場合には、フィードフォワード制御部22における補償量算出のためのパラメータ(ここでは、母線電圧指令値(Vo*))を調整すればよい。例えば、母線電圧にいくつかの固定値を設け、この固定値に基づく各パラメータを定数とした場合と比べた場合、本実施の形態にかかる電力変換装置では、各パラメータを調整して算出した値を用いて制御するので、線形的な制御も可能となる。   In the power converter according to the present embodiment, the on-duty theory is obtained by changing the bus voltage command value (Vo *) to the on-duty theoretical value calculation means 27 in accordance with the fluctuation of the power load to the power converter. The value (Don *) (or the approximate value Dcmp) can be adjusted and appropriately controlled so as to obtain a desired bus voltage (Vo). When the degree of boost of the bus voltage (Vo) is to be adjusted according to the rotation speed of the motor 32 as in the motor drive control device shown in FIG. 9, the parameter for calculating the compensation amount in the feedforward control unit 22 (Here, the bus voltage command value (Vo *)) may be adjusted. For example, when compared with the case where several fixed values are provided for the bus voltage and each parameter based on this fixed value is a constant, the power conversion device according to the present embodiment is a value calculated by adjusting each parameter. Since control is performed using, linear control is also possible.

以上説明したように、実施の形態1の電力変換装置によれば、フィードフォワード制御部のオンデューティ理論値算出手段において、整流電圧の6f成分に応じたオンデューティ理論値を算出し、このオンデューティ理論値をベースとしてフィードバック制御部内のオンデューティ算出部により算出されたオンデューティを補償し、この補償したオンデューティを用いて、駆動パルス生成手段において駆動パルスを生成するようにしたので、整流電圧の6f成分を抑制する一方、フィードバック制御部で補償すべき外乱は6f成分以外となるので、フィードバック制御部における制御応答周波数を下げることができ、マイコンの演算負荷を低減することができる。したがって、演算負荷の低減を図りつつ、高調波電流の抑制効果を高めることが可能となる。   As described above, according to the power conversion device of the first embodiment, the on-duty theoretical value calculating means of the feedforward control unit calculates the on-duty theoretical value corresponding to the 6f component of the rectified voltage, and this on-duty The on-duty calculated by the on-duty calculation unit in the feedback control unit is compensated based on the theoretical value, and the driving pulse is generated by the driving pulse generation unit using the compensated on-duty. While suppressing the 6f component, since the disturbance to be compensated by the feedback control unit is other than the 6f component, the control response frequency in the feedback control unit can be lowered, and the calculation load of the microcomputer can be reduced. Therefore, it is possible to enhance the suppression effect of the harmonic current while reducing the calculation load.

また、母線電流を用いて整流電流を推定するようにしたので、新たに整流電圧を検出する検出回路を設ける必要がなく、回路実装面積の増大や基板コストの増加を招くことなく実現することができ、また、整流電圧の変動、つまり、6f成分に応じて、オンデューティを適切に変化させることができる。   In addition, since the rectified current is estimated using the bus current, it is not necessary to newly provide a detection circuit for detecting the rectified voltage, which can be realized without increasing the circuit mounting area and the substrate cost. In addition, the on-duty can be appropriately changed according to the fluctuation of the rectified voltage, that is, the 6f component.

また、交流電源が単相交流電源であり、単相整流器により整流する構成である場合には、ゼロクロス検出回路が必要となるが、このゼロクロス検出回路により検出される電源電圧のゼロクロスを用いて、正弦関数、余弦関数、あるいは二次関数による近似式を用いたオンデューティ理論値の近似値の算出が可能となり、さらには、整流電圧が正弦波の絶対値をとった全波整流波形となるため、三相交流電源の交流電圧を三相整流器にて整流する場合と比較し、オンデューティの変化が大きくなるので、オンデューティ理論値の近似値を用いてオンデューティを補償することによるマイコンの演算負荷の軽減に対する効果はより大きくなる。   In addition, when the AC power supply is a single-phase AC power supply and is configured to rectify by a single-phase rectifier, a zero-cross detection circuit is required, but using the zero-cross of the power supply voltage detected by this zero-cross detection circuit, It is possible to calculate the approximate value of the on-duty theoretical value using an approximate expression using a sine function, cosine function, or quadratic function, and the rectified voltage is a full-wave rectified waveform that takes the absolute value of a sine wave. Compared with the case of rectifying the AC voltage of a three-phase AC power supply with a three-phase rectifier, the change in on-duty is larger, so the microcomputer's calculation by compensating the on-duty using the approximate value of the on-duty theoretical value The effect on reducing the load is greater.

また、母線電圧検出および整流電圧検出の双方を行わず、整流電圧および母線電圧の双方を推定するようにした場合には、キャリア信号の谷の頂点あるいは山の頂点の双方における電流変化率を算出する必要があるので、マイコンの演算負荷が大きくなるが、ハードウェアにより検出器を構成する必要がないので、マイコンの演算負荷に余裕がある場合には、回路の大型化やコスト増加を抑制することができるという効果が得られる。   Also, if both the bus voltage detection and rectification voltage detection are not performed and both the rectification voltage and the bus voltage are estimated, the current change rate is calculated at both the peak of the carrier signal and the peak of the peak. This increases the computational load on the microcomputer, but it is not necessary to configure the detector with hardware, so if there is a margin in the computational load on the microcomputer, the increase in circuit size and cost increase are suppressed. The effect that it can be obtained.

さらに、実施の形態1にかかる電力変換装置をモータ駆動制御装置に適用した場合、本実施の形態にかかる電力変換装置では、コンバータ制御の演算負荷を低減できるため、コンバータ制御およびインバータ制御の双方を1つの演算手段により実現することができ、演算手段の使用個数削減や、回路上の実装面積の縮小が可能となる。   Furthermore, when the power conversion device according to the first embodiment is applied to a motor drive control device, the power conversion device according to the present embodiment can reduce the calculation load of converter control, so both converter control and inverter control are performed. This can be realized by one arithmetic means, and the number of arithmetic means used can be reduced and the mounting area on the circuit can be reduced.

また、モータの回転数に応じて、母線電圧の昇圧の程度を調整したい場合には、オンデューティ理論値算出のためのパラメータ(例えば、母線電圧指令値)を調整すればよく、例えば、母線電圧にいくつかの固定値を設け、この固定値に基づく各パラメータを定数とした場合と比べ、本実施の形態にかかる電力変換装置では、各パラメータを調整して算出した値を用いて制御するので、線形的な制御も可能となる。   Further, when it is desired to adjust the degree of boost of the bus voltage according to the number of rotations of the motor, a parameter for calculating the on-duty theoretical value (for example, bus voltage command value) may be adjusted. For example, the bus voltage Compared with the case where several fixed values are provided in the case, and each parameter based on this fixed value is a constant, the power conversion device according to the present embodiment is controlled using values calculated by adjusting each parameter. Linear control is also possible.

実施の形態2.
図10は、実施の形態2にかかる電力変換装置の第1の構成例を示す図である。なお、図1に示す実施の形態1にかかる電力変換装置の第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。
Embodiment 2. FIG.
FIG. 10 is a diagram of a first configuration example of the power conversion device according to the second embodiment. In addition, the same code | symbol is attached | subjected to the structure part same or equivalent to the 1st structural example of the power converter device concerning Embodiment 1 shown in FIG. 1, and the detailed description is abbreviate | omitted.

図10に示すように、実施の形態2にかかる電力変換装置では、チョッパ回路部3は、昇圧リアクタ4aとスイッチング素子5aと逆流防止素子6aとからなるチョッパ回路部3aと、昇圧リアクタ4bとスイッチング素子5bと逆流防止素子6bとからなるチョッパ回路部3bとを、並列接続して構成される。このとき、チョッパ回路部3aおよびチョッパ回路部3bのそれぞれにおいて、各スイッチング素子5a,5bをオン/オフした場合の挙動は、実施の形態1において説明した挙動と同様である。   As shown in FIG. 10, in the power conversion device according to the second embodiment, the chopper circuit unit 3 includes a chopper circuit unit 3a including a boost reactor 4a, a switching element 5a, and a backflow prevention element 6a, and a boost reactor 4b. The chopper circuit unit 3b including the element 5b and the backflow prevention element 6b is connected in parallel. At this time, in each of the chopper circuit unit 3a and the chopper circuit unit 3b, the behavior when the switching elements 5a and 5b are turned on / off is the same as the behavior described in the first embodiment.

また、スイッチング制御手段10は、母線電流検出手段8および母線電圧検出手段9の各出力信号に基づいて、各スイッチング素子5a,5bを動作させる駆動パルスを生成する。   The switching control means 10 generates drive pulses for operating the switching elements 5a and 5b based on the output signals of the bus current detecting means 8 and the bus voltage detecting means 9.

図11は、実施の形態2にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。なお、図2に示す実施の形態1にかかる電力変換装置の第1の構成例におけるスイッチング制御手段と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。   FIG. 11 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the second embodiment. In addition, the same code | symbol is attached | subjected to the structure part same as or equivalent to the switching control means in the 1st structural example of the power converter device concerning Embodiment 1 shown in FIG. 2, and the detailed description is abbreviate | omitted.

図11に示すように、フィードバック制御部21は、図2に示す駆動パルス生成手段25に代えて、それぞれ各チョッパ回路部3a,3bに対応した各駆動パルス生成手段25a,25bを備えている。なお、フィードバック制御部21およびフィードフォワード制御部22を含むスイッチング制御手段10は、実施の形態1と同様に、例えばマイコンのような演算手段を用いて構成される。   As shown in FIG. 11, the feedback control unit 21 includes drive pulse generation units 25a and 25b corresponding to the chopper circuit units 3a and 3b, respectively, instead of the drive pulse generation unit 25 shown in FIG. In addition, the switching control means 10 including the feedback control unit 21 and the feedforward control unit 22 is configured by using a calculation means such as a microcomputer as in the first embodiment.

駆動パルス生成手段25aは、オンデューティ制御手段24にて演算したオンデューティ(duty)に基づいて、スイッチング素子5aを動作させる駆動パルス(pulse_a)を生成して出力する。   The drive pulse generator 25a generates and outputs a drive pulse (pulse_a) for operating the switching element 5a based on the on-duty calculated by the on-duty controller 24.

駆動パルス生成手段25bは、オンデューティ制御手段24にて演算したオンデューティ(duty)に基づいて、スイッチング素子5bを動作させる駆動パルス(pulse_b)を生成して出力する。   The drive pulse generation unit 25b generates and outputs a drive pulse (pulse_b) that operates the switching element 5b based on the on-duty calculated by the on-duty control unit 24.

図12は、実施の形態2にかかる電力変換装置のキャリア信号、駆動パルス、およびリアクタ電流の各波形図である。   FIG. 12 is a waveform diagram of a carrier signal, a drive pulse, and a reactor current of the power conversion device according to the second embodiment.

図12に示すように、母線電流検出値(Idc)の電流波形は、昇圧リアクタ4aに流れるリアクタ電流(ILa)と昇圧リアクタ4bに流れるリアクタ電流(ILb)とが加算された波形となる。図10および図11に示す構成では、各スイッチング素子5a,5bを同一のオンデューティで動作させ、スイッチング位相を互いにずらすことで、昇圧リアクタ4aに流れるリアクタ電流(ILa)と昇圧リアクタ4bに流れるリアクタ電流(ILb)とを加算して母線電流(Idc)を得ることにより、互いのスイッチングリプルが相殺し合い、各スイッチング素子5a,5bのスイッチング位相が180度ずれた場合に、ILaとILbとの加算電流(つまり、母線電流(Idc))のスイッチングリプルが最も小さくなる。   As shown in FIG. 12, the current waveform of the bus current detection value (Idc) is a waveform obtained by adding the reactor current (ILa) flowing through the boost reactor 4a and the reactor current (ILb) flowing through the boost reactor 4b. 10 and 11, the switching elements 5a and 5b are operated with the same on-duty and the switching phases are shifted from each other, whereby the reactor current (ILa) flowing through the boost reactor 4a and the reactor flowing through the boost reactor 4b are obtained. By adding the current (ILb) to obtain the bus current (Idc), the mutual switching ripples cancel each other, and when the switching phases of the switching elements 5a and 5b are shifted by 180 degrees, the addition of ILa and ILb The switching ripple of current (that is, bus current (Idc)) is the smallest.

各スイッチング素子5a,5bのスイッチング位相をずらす手法としては、例えば、図11に示す各駆動パルス生成手段25a,25bに与えるオンデューティを同一とし、それぞれに供給するキャリア信号の位相を所望の位相(例えば、180度)ずらせばよい。   As a method of shifting the switching phase of each switching element 5a, 5b, for example, the on-duty given to each drive pulse generating means 25a, 25b shown in FIG. 11 is made the same, and the phase of the carrier signal supplied to each is changed to a desired phase ( For example, it may be shifted by 180 degrees.

あるいは、各スイッチング素子5a,5bのスイッチング位相を180度ずらす別の手法として、例えば、各駆動パルス生成手段25a,25bに同一のキャリア信号を供給し、それぞれに与えるオンデューティを反転させてもよい。つまり、例えば、駆動パルス生成手段25aに与えるオンデューティをDonとした場合、駆動パルス生成手段25bに与えるオンデューティを1−Donとする。このようにすれば、各駆動パルス生成手段25a,25bに同一のキャリア信号を供給する場合でも、各スイッチング素子5a,5bのスイッチング位相を180度ずらすことができる。また、例えばスイッチング制御手段10をマイコンで構成する場合には、モータ駆動向け相補PWM機能を有しているマイコンを選定すればよく、駆動パルスの生成が簡素化できる。また、モータ駆動用マイコンは汎用的で低コストなものが多いため、コスト低減にもつながる。   Alternatively, as another method of shifting the switching phase of each switching element 5a, 5b by 180 degrees, for example, the same carrier signal may be supplied to each drive pulse generating means 25a, 25b, and the on-duty given thereto may be inverted. . That is, for example, when the on-duty given to the drive pulse generating means 25a is Don, the on-duty given to the drive pulse generating means 25b is 1-Don. In this way, even when the same carrier signal is supplied to each drive pulse generating means 25a, 25b, the switching phase of each switching element 5a, 5b can be shifted by 180 degrees. For example, when the switching control means 10 is constituted by a microcomputer, a microcomputer having a complementary PWM function for motor drive may be selected, and the generation of drive pulses can be simplified. In addition, since many motor driving microcomputers are general-purpose and low-cost, the cost can be reduced.

ここで、オンデューティが50%未満の場合、各スイッチング素子5a,5bのオン/オフの組合せは、一方がオンで他方がオフである場合(以下、「オン−オフの組み合わせ」という)と、双方がオフである場合(以下、「オフ−オフの組み合わせ」という)の2通りの組合せとなる。   Here, when the on-duty is less than 50%, the on / off combination of the switching elements 5a and 5b is when one is on and the other is off (hereinafter referred to as “on-off combination”). There are two combinations when both are off (hereinafter referred to as “off-off combination”).

各昇圧リアクタ4a,4bが同じインダクタンス値である場合、各スイッチング素子5a,5bのオン時の傾きやオフ時の傾きは同じであるので、オン−オフの組合せとなる区間において、ILaとILbとの加算電流(つまり、母線電流(Idc))の傾き(電流変化率)ΔIdcupは、実施の形態1において説明した(4)式および(5)式を用いて、ΔILonとΔILoffとを加算することにより求めることができ、下記(16)式で表される。   When the step-up reactors 4a and 4b have the same inductance value, the slopes when the switching elements 5a and 5b are on and the slopes when they are off are the same. Therefore, ILa and ILb and Of the current (ie, bus current (Idc)) ΔIdcup is obtained by adding ΔILon and ΔILoff using the equations (4) and (5) described in the first embodiment. And is represented by the following equation (16).

ΔIdcup=ΔIdcon+ΔIdcoff=(2*Vds−Vo)/L
・・・(16)
ΔIdcup = ΔIdcon + ΔIdcoff = (2 * Vds−Vo) / L
... (16)

また、オフ−オフの組合せとなる区間において、ILaとILbとの加算電流(つまり、母線電流(Idc))の傾き(電流変化率)ΔIdcdownは、上述した(4)式を用いて、ΔIdcoffの2倍で求めることができ、下記(17)式で表される。   In addition, the slope (current change rate) ΔIddown of the added current of ILa and ILb (that is, the bus current (Idc)) in the section that is an off-off combination is expressed by the equation (4) described above. It can be determined by a factor of 2 and is expressed by the following equation (17).

ΔIdcdown=2*ΔIdcoff=2*(Vds−Vo)/L ・・・(17)   ΔIdcdown = 2 * ΔIdcoff = 2 * (Vds−Vo) / L (17)

オン−オフの組合せとなる区間Tonoffは、各スイッチング素子5a,5bのオン時間と同一時間となり、下記(18)式で表すことができる。   The section Tonoff, which is an on-off combination, is the same as the on-time of each switching element 5a, 5b, and can be expressed by the following equation (18).

Tonoff=Don*Tsw ・・・(18)   Tonoff = Don * Tsw (18)

また、オフ−オフの組合せとなる区間Toffoffは、下記(19)式で表すことができる。   Further, the section Toffoff which is an off-off combination can be expressed by the following equation (19).

Toffoff=(1/2−Don)*Tsw ・・・(19)   Toffoff = (1 / 2−Don) * Tsw (19)

また、キャリア信号の谷の頂点あるいは山の頂点のいずれで母線電圧(Idc)を検出する場合でも、ILaとILbとの加算電流においては、電流が増加する範囲のみの検出となる。したがって、実施の形態2にかかる電力変換装置の第1の構成例において、母線電流検出値(Idc)より整流電圧(Vds)もしくは母線電圧(Vo)を推定する場合には、キャリア信号の谷の頂点あるいは山の頂点のいずれか一方あるいは双方において、電流変化率を求めればよい。   Even when the bus voltage (Idc) is detected at either the peak of the carrier signal or the peak of the peak, only the range in which the current increases is detected in the added current of ILa and ILb. Therefore, in the first configuration example of the power converter according to the second embodiment, when the rectified voltage (Vds) or the bus voltage (Vo) is estimated from the bus current detection value (Idc), the trough of the carrier signal What is necessary is just to obtain | require a current change rate in any one or both of the vertex or the peak of a mountain.

図13は、実施の形態2にかかる電力変換装置の第2の構成例を示す図である。なお、図11に示す第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。   FIG. 13 is a diagram of a second configuration example of the power conversion device according to the second embodiment. In addition, the same code | symbol is attached | subjected to the structure part same or equivalent to the 1st structural example shown in FIG. 11, and the detailed description is abbreviate | omitted.

図13に示すように、実施の形態2にかかる電力変換装置の第2の構成例では、母線電流検出手段8に代えて、各チョッパ回路部3a,3bの各昇圧リアクタ4a,4bに流れる各リアクタ電流(ILa,ILb)を検出する各リアクタ電流検出手段8a,8bを備えている。   As shown in FIG. 13, in the second configuration example of the power converter according to the second embodiment, instead of the bus current detection means 8, Reactor current detection means 8a and 8b for detecting the reactor current (ILa, ILb) are provided.

また、スイッチング制御手段10は、各リアクタ電流検出手段8a,8bおよび母線電圧検出手段9の各出力信号に基づいて、各スイッチング素子5a,5bを動作させる駆動パルスを生成する。   Further, the switching control means 10 generates drive pulses for operating the switching elements 5a and 5b based on the output signals of the reactor current detection means 8a and 8b and the bus voltage detection means 9.

図14は、実施の形態2にかかる電力変換装置の第2の構成例におけるスイッチング制御手段の一構成例を示す図である。なお、図11に示す第1の構成例におけるスイッチング制御手段と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。   FIG. 14 is a diagram of a configuration example of the switching control unit in the second configuration example of the power conversion apparatus according to the second embodiment. In addition, the same code | symbol is attached | subjected to the structure part same or equivalent to the switching control means in the 1st structural example shown in FIG. 11, and the detailed description is abbreviate | omitted.

図14に示す例では、フィードバック制御部21は、図11に示すオンデューティ算出部29に代えて、各チョッパ回路部3a,3bにそれぞれ対応した(つまり、各スイッチング素子5a,5bにそれぞれ対応した)各オンデューティ制御手段24a,24bを設けた各オンデューティ算出部29a,29bを備えている。また、フィードバック制御部21は、図11に示すオンデューティ補償手段30に代えて、各チョッパ回路部3a,3bにそれぞれ対応した(つまり、各スイッチング素子5a,5bにそれぞれ対応した)各オンデューティ補償手段30a,30bを備えている。   In the example shown in FIG. 14, the feedback control unit 21 corresponds to each chopper circuit unit 3a, 3b instead of the on-duty calculation unit 29 shown in FIG. 11 (that is, corresponds to each switching element 5a, 5b, respectively). ) Each on-duty calculation section 29a, 29b provided with each on-duty control means 24a, 24b is provided. Further, the feedback control unit 21 replaces the on-duty compensation means 30 shown in FIG. 11 with each on-duty compensation corresponding to each of the chopper circuit units 3a and 3b (that is, corresponding to each of the switching elements 5a and 5b). Means 30a and 30b are provided.

図10および図11に示す第1の構成例では、ILaとILbとの加算電流(つまり、母線電流(Idc))を検出して、各チョッパ回路部3a,3bの電流制御をまとめて行う構成としたが、図13および図14に示すように、リアクタ電流(ILa)およびリアクタ電流(ILb)をそれぞれ別々に検出して、各チョッパ回路部3a,3bの電流制御を個別に行う構成とすることも可能である。   In the first configuration example shown in FIG. 10 and FIG. 11, the current control of the chopper circuit portions 3a and 3b is performed collectively by detecting the addition current (that is, the bus current (Idc)) of ILa and ILb. However, as shown in FIGS. 13 and 14, the reactor current (ILa) and the reactor current (ILb) are separately detected, and the current control of the chopper circuit units 3a and 3b is individually performed. It is also possible.

さらに、オンデューティ理論値算出手段27についても個別に設け、各スイッチング素子5a,5bを駆動する各駆動パルス(pulse_a,pulse_b)のオンデューティを個別に補償するようにしてもよい。なお、オンデューティ理論値算出手段27を個別に設ける場合には、各スイッチング素子5a,5bのスイッチング位相のずれを考慮する必要がある。例えば、スイッチング位相のずれを180度とする場合、各スイッチング素子5a,5bのオンタイミングがスイッチング周期の半周期分(Tsw/2)だけ違うため、このオンタイミングの時間差を考慮してオンデューティ理論値(あるいは、近似値)を演算するよう、Tsw/2だけずらして演算させる。もしくはオフセット量を設けて、演算値が適切にずれるようにしてもよい。   Furthermore, the on-duty theoretical value calculation means 27 may be provided individually to compensate for the on-duty of each drive pulse (pulse_a, pulse_b) that drives each switching element 5a, 5b. When the on-duty theoretical value calculation means 27 is provided individually, it is necessary to consider the switching phase shift of each switching element 5a, 5b. For example, when the deviation of the switching phase is 180 degrees, the on-timing of each switching element 5a, 5b is different by the half cycle (Tsw / 2) of the switching cycle. In order to calculate the value (or approximate value), it is shifted by Tsw / 2. Alternatively, an offset amount may be provided so that the calculated value is appropriately shifted.

また、各チョッパ回路部3a,3bの構成部品の特性バラツキなどで起こる電流アンバランスなどを補償するようにしてもよい。この場合も、オンデューティ理論値算出手段27を個別に設ける場合と同様に、オンタイミングの時間差を考慮してオンデューティ理論値(あるいは、近似値)を演算し、各スイッチング素子5a,5bの補償値に加えるようにすればよい。   Further, current imbalance or the like caused by variation in characteristics of components of the chopper circuit portions 3a and 3b may be compensated. Also in this case, similarly to the case where the on-duty theoretical value calculation means 27 is provided individually, the on-duty theoretical value (or approximate value) is calculated in consideration of the time difference of the on-timing, and the compensation of the switching elements 5a and 5b is performed. Add to the value.

なお、図10〜図14に示す例では、2系統のチョッパ回路部を並列接続した構成について説明したが、3系統以上のチョッパ回路部を並列接続した構成としても、同様の効果が得られる。   In the example shown in FIGS. 10 to 14, the configuration in which two systems of chopper circuit units are connected in parallel has been described. However, the same effect can be obtained by a configuration in which three or more systems of chopper circuit units are connected in parallel.

図15は、実施の形態2にかかる電力変換装置の第3の構成例を示す図である。また、図16は、実施の形態2にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。なお、図10および図11に示す第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。   FIG. 15 is a diagram of a third configuration example of the power conversion device according to the second embodiment. FIG. 16 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion apparatus according to the second embodiment. In addition, the same code | symbol is attached | subjected to the component which is the same as that of the 1st structural example shown in FIG. 10 and FIG. 11, or equivalent, and the detailed description is abbreviate | omitted.

図10に示す第1の構成例及び図13に示す第2の構成例では、交流電源1を三相交流電源とし、整流器2を三相整流器とした例について説明したが、実施の形態1において図7を用いて説明した実施の形態1にかかる電力変換装置の第3の構成例と同様に、交流電源1を単相交流電源41とし、整流器2を単相整流器42とし、単相整流器42への入力電流を正弦波状に制御するため、すなわち、母線電流指令(Idc*)を正弦波の絶対値をとった全波整流波形とするために、単相交流電源41のゼロクロスを検出するゼロクロス検出回路43を設け、ゼロクロス検出回路43から入力される電源電圧のゼロクロス点の位相と電源周波数とを求めて、電源電圧に同期した正弦波を生成し、母線電流指令値制御手段23aにおいて、比例積分制御などの出力と乗算して、母線電流指令値(Idc*)を得る。   In the first configuration example illustrated in FIG. 10 and the second configuration example illustrated in FIG. 13, an example in which the AC power source 1 is a three-phase AC power source and the rectifier 2 is a three-phase rectifier has been described. Similarly to the third configuration example of the power conversion apparatus according to the first embodiment described with reference to FIG. 7, the AC power source 1 is a single-phase AC power source 41, the rectifier 2 is a single-phase rectifier 42, and the single-phase rectifier 42 is used. In order to control the input current to the sine wave, that is, to make the bus current command (Idc *) a full-wave rectified waveform that takes the absolute value of the sine wave, the zero cross that detects the zero cross of the single-phase AC power supply 41 is detected. A detection circuit 43 is provided, the phase of the zero cross point of the power supply voltage input from the zero cross detection circuit 43 and the power frequency are obtained, a sine wave synchronized with the power supply voltage is generated, and the bus current command value control means 23a product By multiplying the output of such control, to obtain the bus current command value (Idc *).

このように構成することにより、複数のチョッパ回路部3a,3bを並列接続した構成であっても、実施の形態1にかかる電力変換装置の第3の構成例と同様の効果を得ることができる。   By configuring in this way, the same effects as those of the third configuration example of the power conversion device according to the first embodiment can be obtained even in a configuration in which a plurality of chopper circuit portions 3a and 3b are connected in parallel. .

以上説明したように、実施の形態2の電力変換装置によれば、複数のチョッパ回路部を並列接続した構成であっても、実施の形態1と同様の効果が得られ、演算負荷の低減を図りつつ、高調波電流の抑制効果を高めることが可能となる。   As described above, according to the power conversion device of the second embodiment, the same effect as that of the first embodiment can be obtained even when a plurality of chopper circuit units are connected in parallel, and the calculation load can be reduced. It is possible to enhance the effect of suppressing harmonic currents while achieving the plan.

また、新たに整流電圧を検出する検出回路を設ける必要がないので、回路実装面積の増大や基板コストの増加を招くことなく実現することができる。   Further, since it is not necessary to newly provide a detection circuit for detecting the rectified voltage, it can be realized without increasing the circuit mounting area and the substrate cost.

さらに、例えば、オンデューティ理論値算出手段を各スイッチング素子にそれぞれ対応して個別に設けた場合には、各チョッパ回路部の構成部品の特性バラツキなどで起こる電流アンバランスなどを補償するようにすることも可能である。   Further, for example, when the on-duty theoretical value calculating means is individually provided corresponding to each switching element, current imbalance that occurs due to characteristic variations of components of each chopper circuit section is compensated. It is also possible.

実施の形態3.
図17は、実施の形態3にかかる電力変換装置の第1の構成例を示す図である。また、図18は、実施の形態3にかかる電力変換装置の第1の構成例におけるスイッチング制御手段の一構成例を示す図である。なお、図1および図2に示す実施の形態1にかかる電力変換装置の第1の構成例と同一または同等の構成部には同一符号を付して、その詳細な説明は省略する。
Embodiment 3 FIG.
FIG. 17 is a diagram of a first configuration example of the power conversion device according to the third embodiment. FIG. 18 is a diagram of a configuration example of the switching control unit in the first configuration example of the power conversion apparatus according to the third embodiment. In addition, the same code | symbol is attached | subjected to the structure part same or equivalent to the 1st structural example of the power converter device concerning Embodiment 1 shown in FIG. 1 and FIG. 2, and the detailed description is abbreviate | omitted.

図18に示すように、実施の形態3にかかる電力変換装置の第1の構成例におけるフィードフォワード制御部22では、整流電圧推定手段26およびオンデューティ理論値算出手段27に加えて、電流差分補償値算出手段28をさらに備え構成される。   As shown in FIG. 18, in the feedforward control unit 22 in the first configuration example of the power converter according to the third embodiment, in addition to the rectified voltage estimation unit 26 and the on-duty theoretical value calculation unit 27, current difference compensation A value calculating means 28 is further provided.

つぎに、電流差分補償値算出手段28の動作について説明する。図19は、実施の形態3にかかる電力変換装置のキャリア信号、駆動パルス、および母線電流の各波形図である。   Next, the operation of the current difference compensation value calculation means 28 will be described. FIG. 19 is a waveform diagram of a carrier signal, a drive pulse, and a bus current of the power conversion device according to the third embodiment.

実施の形態1において説明した(4)式および(5)式から、1スイッチング周期において、母線電流(Idc)の値は、オン期間における電流増加分とオフ期間における電流減少分との差分だけ変化することになる。ここで、1スイッチング周期においてオンデューティ(Don)がΔDonだけずれた場合の母線電流(Idc)の電流値変化分ΔIdc’は、下記(20)式で表される。   From the expressions (4) and (5) described in the first embodiment, the value of the bus current (Idc) changes by the difference between the current increase in the on period and the current decrease in the off period in one switching cycle. Will do. Here, the current value change ΔIdc ′ of the bus current (Idc) when the on-duty (Don) is shifted by ΔDon in one switching cycle is expressed by the following equation (20).

ΔIdc’=ΔDon*L/(Vo*Tsw) ・・・(20)   ΔIdc ′ = ΔDon * L / (Vo * Tsw) (20)

上記(20)式をΔDonについて解くと、下記(21)式が得られる。   When the above equation (20) is solved for ΔDon, the following equation (21) is obtained.

ΔDon=ΔIdc’*L/(Vo*Tsw) ・・・(21)   ΔDon = ΔIdc ′ * L / (Vo * Tsw) (21)

つまり、1スイッチング期間において、母線電流(Idc)の値を所望のΔIdc’だけ変化させるためには、上記(21)式で表されるΔDonだけ、オンデューティを変化させればよい。   That is, in order to change the value of the bus current (Idc) by a desired ΔIdc ′ in one switching period, it is only necessary to change the on-duty by ΔDon expressed by the above equation (21).

本実施の形態では、電流差分補償値算出手段28は、上記(21)式におけるΔIdc’の値を、所望の母線電流補償指令値であるΔIdc*とすることにより、母線電流波形が所望の波形となるように整形する電流波形整形機能を有している。   In the present embodiment, the current difference compensation value calculation means 28 sets the value of ΔIdc ′ in the above equation (21) to ΔIdc * which is a desired bus current compensation command value, so that the bus current waveform is a desired waveform. The current waveform shaping function is shaped so that

上記(21)式のΔIdc’に所望の母線電流補償指令値(ΔIdc*)を代入すると、母線電流(Idc)の波形を所望の波形とするためのオンデューティ補償指令値(ΔDon*)は、下記(22)式で表される。   When a desired bus current compensation command value (ΔIdc *) is substituted into ΔIdc ′ in the above equation (21), an on-duty compensation command value (ΔDon *) for making the waveform of the bus current (Idc) a desired waveform is It is represented by the following formula (22).

ΔDon*=(ΔIdc*)*L/(Vo*Tsw) ・・・(22)   ΔDon * = (ΔIdc *) * L / (Vo * Tsw) (22)

例えば、0<t<Tの区間において、母線電流波形をf(t)という関数で表される波形にしたい場合には、t=aの時点から、1スイッチング周期後の母線電流値(Idc)をf(a+T)−f(a)だけ変化させる必要がある。つまり、上記(22)式において、ΔIdc*=f(a+T)−f(a)とすると、f(t)という関数で表される母線電流波形を得るためのオンデューティ補償指令値(ΔDon*)が得られる。   For example, when it is desired to change the bus current waveform to a waveform represented by a function f (t) in the interval of 0 <t <T, the bus current value (Idc) after one switching cycle from the time t = a. Needs to be changed by f (a + T) -f (a). That is, in the above equation (22), if ΔIdc * = f (a + T) −f (a), an on-duty compensation command value (ΔDon *) for obtaining a bus current waveform represented by a function f (t). Is obtained.

このように、所望の母線電流波形を得るための関数f(t)から、1スイッチング周期毎に母線電流補償指令値(ΔIdc*)を求め、上記(22)式を用いて得られるオンデューティ補償指令値(ΔDon*)によりオンデューティを補償することで、母線電流波形の整形が可能となる。   Thus, the on-duty compensation obtained using the above equation (22) by obtaining the bus current compensation command value (ΔIdc *) for each switching cycle from the function f (t) for obtaining the desired bus current waveform. By compensating the on-duty with the command value (ΔDon *), the bus current waveform can be shaped.

ここで、電源からの入力電流は、三相整流器2の整流ダイオード2a〜2fの通電位相によって決まる。例えば、整流ダイオード2aと2dとに接続される相においては、相電圧が他相の相電圧と比べて最大となる120度区間では整流ダイオード2aが導通し、他相の相電圧と比べて最小となる120度区間では整流ダイオード2dが導通する。この相における電流は、整流ダイオード2aが導通する区間では、昇圧リアクタ4に流れる電流が同じ極性で現れ、整流ダイオード2dが導通する区間では、昇圧リアクタ4に流れる電流が逆の極性で現れ、それ以外の区間では零となる。したがって、昇圧リアクタ4に流れる母線電流波形を整形することにより、電源入力電流の波形を整形することができる。例えば、母線電流が一定値となるように制御したとすると、電源入力電流の波形は、120度矩形波となる。   Here, the input current from the power supply is determined by the energization phase of the rectifier diodes 2 a to 2 f of the three-phase rectifier 2. For example, in the phase connected to the rectifier diodes 2a and 2d, the rectifier diode 2a conducts in a 120-degree section where the phase voltage is maximum compared to the phase voltage of the other phase, and is minimum compared to the phase voltage of the other phase. In the 120-degree section, the rectifier diode 2d becomes conductive. In this phase, the current flowing through the boost reactor 4 appears in the same polarity in the section where the rectifier diode 2a is conducted, and the current flowing in the boost reactor 4 appears in the opposite polarity in the section where the rectifier diode 2d is conducted. It becomes zero in other sections. Therefore, by shaping the waveform of the bus current flowing through the boost reactor 4, the waveform of the power input current can be shaped. For example, assuming that the bus current is controlled to be a constant value, the waveform of the power input current is a 120-degree rectangular wave.

また、電源入力電流に含まれる高調波電流に規制がある場合、電源入力電流に含まれる高調波電流ができるだけ少ない電流波形となるように整形することで、高調波規制をクリアするために設置するアクティブフィルタなどの高調波抑制機器の台数や容量を削減でき、高調波規制対策費用を削減することができる。また、電源を共通として並列に別の機器が接続される場合、本実施の形態にかかる電力変換装置を適用した機器にて、それらの機器が含む高調波電流を相殺もしくは低減するよう、電流波形を整形してもよい。本実施の形態にかかる電力変換装置を適用した機器単体で見ると、見かけ上高調波を多く含むような電流波形になったとしても、電源側では、高調波量が低減される効果がある。   Also, if there is a restriction on the harmonic current included in the power input current, it will be installed to clear the harmonic restriction by shaping the harmonic current included in the power input current to a current waveform that is as small as possible. The number and capacity of harmonic suppression devices such as active filters can be reduced, and the cost of harmonic regulation measures can be reduced. In addition, when another device is connected in parallel with a common power supply, a current waveform is applied to a device to which the power conversion device according to the present embodiment is applied so as to cancel or reduce the harmonic current included in the device. May be shaped. When viewed as a single device to which the power conversion device according to the present embodiment is applied, even if the current waveform apparently includes many harmonics, the amount of harmonics is reduced on the power supply side.

なお、上述した電流差分補償値算出手段28を、実施の形態1および2において説明した各構成に適用することも可能である。これにより、実施の形態1および2において説明した各構成による効果に加え、電流波形整形機能を有する電流差分補償値算出手段28を備えることによって得られる効果をも得ることができる。   Note that the above-described current difference compensation value calculation means 28 can be applied to each configuration described in the first and second embodiments. Thereby, in addition to the effect by each structure demonstrated in Embodiment 1 and 2, the effect acquired by providing the current difference compensation value calculation means 28 which has a current waveform shaping function can also be acquired.

図20は、実施の形態3にかかる電力変換装置の第2の構成例を示す図である。また、図21は、実施の形態3にかかる電力変換装置の第2の構成例におけるスイッチング制御手段の一構成例を示す図である。この図20および図21に示す構成例は、図7および図8に示す実施の形態1にかかる電力変換装置の第3の構成例に対して、電流波形整形機能を有する電流差分補償値算出手段28を備えた例を示している。   FIG. 20 is a diagram of a second configuration example of the power conversion device according to the third embodiment. FIG. 21 is a diagram of a configuration example of the switching control unit in the second configuration example of the power conversion apparatus according to the third embodiment. 20 and FIG. 21 differs from the third configuration example of the power converter according to the first embodiment shown in FIGS. 7 and 8 in current difference compensation value calculation means having a current waveform shaping function. The example provided with 28 is shown.

図22は、実施の形態3にかかる電力変換装置の第3の構成例を示す図である。また、図23は、実施の形態3にかかる電力変換装置の第3の構成例におけるスイッチング制御手段の一構成例を示す図である。この図22および図23に示す構成例は、図10および図11に示す実施の形態2にかかる電力変換装置の第1の構成例に対して、電流波形整形機能を有する電流差分補償値算出手段28を備えた例を示している。   FIG. 22 is a diagram of a third configuration example of the power conversion device according to the third embodiment. FIG. 23 is a diagram of a configuration example of the switching control unit in the third configuration example of the power conversion device according to the third embodiment. The configuration example shown in FIGS. 22 and 23 is a current difference compensation value calculation means having a current waveform shaping function as compared with the first configuration example of the power converter according to the second embodiment shown in FIGS. 10 and 11. The example provided with 28 is shown.

実施の形態2において説明した(16)式〜(19)式から、各スイッチング素子5a,5bのオンデューティがΔDonだけ変化したとき、各スイッチング素子5a,5bのスイッチング周期の1/2におけるILaとILbとの加算電流(つまり、母線電流(Idc))の電流値変化分をΔIdcとすると、これらの関係は、下記(23)式で表される。   From the equations (16) to (19) described in the second embodiment, when the on-duty of each switching element 5a, 5b changes by ΔDon, ILa at 1/2 of the switching period of each switching element 5a, 5b When the change in the current value of the addition current (that is, the bus current (Idc)) with ILb is ΔIdc, these relationships are expressed by the following equation (23).

ΔDon=ΔIdc*L/(Tsw*(4*Vds−3Vo)) ・・・(23)   ΔDon = ΔIdc * L / (Tsw * (4 * Vds−3Vo)) (23)

上記(23)式のΔIdcに所望の母線電流補償指令値(ΔIdc*)を代入すると、ILaとILbとの加算電流波形(つまり、母線電流(Idc)の波形)が所望の波形となるように整形するためのオンデューティ補償指令値(ΔDon*)は、下記(24)式で表される。   When a desired bus current compensation command value (ΔIdc *) is substituted for ΔIdc in the above equation (23), the added current waveform of ILa and ILb (that is, the waveform of the bus current (Idc)) becomes a desired waveform. The on-duty compensation command value (ΔDon *) for shaping is expressed by the following equation (24).

ΔDon=(ΔIdc*)*L/(Tsw*(4*Vds−3Vo))
・・・(24)
ΔDon = (ΔIdc *) * L / (Tsw * (4 * Vds−3Vo))
... (24)

したがって、図22に示すように第1のチョッパ回路部3aと第2のチョッパ回路部3bとを並列接続した構成において、ILaとILbとの加算電流(つまり、母線電流(Idc))を用いてオンデューティの補償を行う場合には、所望のΔIdc*を求め、電流差分補償値算出手段28において、上記(24)式を用いてオンデューティ補償指令値(ΔDon*)を演算すればよい。   Therefore, as shown in FIG. 22, in the configuration in which the first chopper circuit unit 3a and the second chopper circuit unit 3b are connected in parallel, the addition current of ILa and ILb (that is, the bus current (Idc)) is used. When on-duty compensation is performed, a desired ΔIdc * is obtained, and the current-difference compensation value calculation means 28 calculates the on-duty compensation command value (ΔDon *) using the above equation (24).

図24は、実施の形態3にかかる電力変換装置の第4の構成例を示す図である。また、図25は、実施の形態3にかかる電力変換装置の第4の構成例におけるスイッチング制御手段の第1の構成例を示す図である。この図24および図25に示す構成例は、図13および図14に示す実施の形態2にかかる電力変換装置の第2の構成例に対して、電流波形整形機能を有する電流差分補償値算出手段28を備えた例を示している。   FIG. 24 is a diagram of a fourth configuration example of the power conversion device according to the third embodiment. FIG. 25 is a diagram of a first configuration example of the switching control unit in the fourth configuration example of the power conversion device according to the third embodiment. The configuration example shown in FIGS. 24 and 25 is a current difference compensation value calculation means having a current waveform shaping function, compared to the second configuration example of the power conversion device according to the second embodiment shown in FIGS. 13 and 14. The example provided with 28 is shown.

図26は、実施の形態3にかかる電力変換装置の第4の構成例におけるスイッチング制御手段の第2の構成例を示す図である。この図26に示す構成例では、図25に示した電流差分補償値算出手段28に代えて、各チョッパ回路部3a,3bにそれぞれ対応した(つまり、各スイッチング素子5a,5bにそれぞれ対応した)電流差分補償値算出手段28a,28bを備えた例を示している。   FIG. 26 is a diagram illustrating a second configuration example of the switching control unit in the fourth configuration example of the power conversion device according to the third embodiment. In the configuration example shown in FIG. 26, instead of the current difference compensation value calculating means 28 shown in FIG. 25, it corresponds to each chopper circuit unit 3a, 3b (that is, each corresponds to each switching element 5a, 5b). The example provided with the current difference compensation value calculation means 28a, 28b is shown.

この場合、各電流差分補償値算出手段28a,28bにおいてそれぞれ各昇圧リアクタ4a,4bを流れる各リアクタ電流ILa,ILbの波形を所望のリアクタ電流補償指令値であるΔILa*,ΔILb*とするための各オンデューティ補償指令値(ΔDona*,Donb*)は、下記(25)式、(26)式で表される。   In this case, in each current difference compensation value calculation means 28a, 28b, the waveform of each reactor current ILa, ILb flowing through each step-up reactor 4a, 4b is set to ΔILa *, ΔILb * which are desired reactor current compensation command values. Each on-duty compensation command value (ΔDona *, Donb *) is expressed by the following equations (25) and (26).

ΔDona*=(ΔILa*)*La/(Vo*Tsw) ・・・(25)
ΔDonb*=(ΔILb*)*Lb/(Vo*Tsw) ・・・(26)
ΔDona * = (ΔILa *) * La / (Vo * Tsw) (25)
ΔDonb * = (ΔILb *) * Lb / (Vo * Tsw) (26)

このようにすれば、例えば、各チョッパ回路部3a,3bの構成部品の特性バラツキなどで起こる電流アンバランスなどを補償することが可能となる。   In this way, for example, it is possible to compensate for a current imbalance that occurs due to characteristic variations of the components of the chopper circuit portions 3a and 3b.

以上説明したように、実施の形態3の電力変換装置によれば、母線電流(あるいはリアクタ電流)が所望の波形となるような母線電流補償指令値(あるいはリアクタ電流補償指令値)からオンデューティ補償指令値を算出し、そのオンデューティ補償指令値に基づいてさらにオンデューティを補償するようにしたので、電源入力電流に含まれる高調波電流ができるだけ少なくなるように、母線電流(あるいはリアクタ電流)の波形を整形することができ、高調波規制をクリアするために設置するアクティブフィルタなどの高調波抑制機器の台数や容量を削減でき、高調波規制対策費用を削減することができる。   As described above, according to the power conversion device of the third embodiment, the on-duty compensation is performed from the bus current compensation command value (or the reactor current compensation command value) such that the bus current (or the reactor current) has a desired waveform. Since the command value is calculated and the on-duty is further compensated based on the on-duty compensation command value, the bus current (or reactor current) is reduced so that the harmonic current contained in the power input current is minimized. Waveforms can be shaped, the number and capacity of harmonic suppression devices such as active filters installed in order to clear harmonic regulations can be reduced, and the cost of harmonic regulation measures can be reduced.

また、複数の各スイッチング素子にそれぞれ対応した電流差分補償値算出手段を備えることにより、各チョッパ回路部の構成部品の特性バラツキなどで起こる電流アンバランスなどを補償することが可能となるなど、より柔軟な対応が可能となる。   Also, by providing current difference compensation value calculation means corresponding to each of the plurality of switching elements, it becomes possible to compensate for current imbalance that occurs due to characteristic variations of the components of each chopper circuit unit, etc. Flexible response is possible.

なお、上述した実施の形態にかかる電力変換装置において、チョップ部に用いるスイッチング素子としては、ワイドバンドギャップ半導体を用いてもよい。ワイドバンドギャップ半導体とは、シリコン系スイッチング素子に比べ、バンドギャップの広い、低抵抗(低損失)の半導体素子で、炭化珪素(SiC)や窒化ガリウム(GaN)、ダイヤモンド素子などが挙げられる。これらを用いることで、損失低減を図ることができる。   In the power conversion device according to the above-described embodiment, a wide band gap semiconductor may be used as the switching element used in the chop portion. The wide band gap semiconductor is a semiconductor element having a wide band gap and a low resistance (low loss) as compared with a silicon switching element, and examples thereof include silicon carbide (SiC), gallium nitride (GaN), and a diamond element. By using these, loss can be reduced.

また、ワイドバンドギャップ半導体では、スイッチング時の損失が少なく、スイッチング周波数を高くすることができるため、制御周波数も高くすることが望ましいが、演算手段による演算時間に余裕がなくなり負担となる。本実施の形態によれば、演算手段での演算負荷を軽減できるため、ワイドギャップバンド半導体の特長を活かした、高周波スイッチングに対応でき、低損失化を図ることができる。   Further, in the wide band gap semiconductor, since the loss at the time of switching is small and the switching frequency can be increased, it is desirable to increase the control frequency. According to the present embodiment, since the calculation load on the calculation means can be reduced, it is possible to cope with high frequency switching utilizing the features of the wide gap band semiconductor, and to achieve low loss.

また、高周波スイッチングの場合には、上述したような、昇圧リアクタ4における電流リプルが低減するため、その分、昇圧リアクタのインダクタンス値を下げることも可能となる。この場合、昇圧リアクタの小型化につながり、ひいては、コスト低減にもつながる。   In the case of high-frequency switching, since the current ripple in the boost reactor 4 as described above is reduced, the inductance value of the boost reactor can be lowered accordingly. In this case, the step-up reactor is reduced in size, which leads to cost reduction.

また、上述した実施の形態で説明した電力変換装置を適用したモータ駆動制御装置を空気調和機や冷蔵庫、冷凍庫等に適用し、これらの送風機もしくは圧縮機のモータの少なくとも一つを駆動するのに用いても同様の効果が得られる。   In addition, the motor drive control device to which the power conversion device described in the above-described embodiment is applied is applied to an air conditioner, a refrigerator, a freezer, etc., to drive at least one of these blower or compressor motors. Even if it is used, the same effect can be obtained.

さらに、上述した実施の形態にかかる電力変換装置は、例えば、複数台並列接続した空気調和機を駆動するような、マルチ型の空気調和機のような機器にも有効である。通常、ビルなどに設置されるマルチ型の空気調和機は、部屋の広さなどによって、異なる容量の空気調和機が複数台設置される。このうちの、少なくとも1台の機器に本実施の形態を適用していれば、他の機器が発生する高調波を相殺もしくは低減でき、ビル全体としての高調波量を減らすことができる。このとき本実施の形態を適用する機器は、複数台設置される機器のうち、比較的大容量のものであることが望ましい。これは、大容量の機器であれば、使用される素子の電流容量も大きく、他の機器の高調波を抑制するだけの電流変化の融通が利くからである。   Furthermore, the power conversion device according to the above-described embodiment is also effective for a device such as a multi-type air conditioner that drives a plurality of air conditioners connected in parallel. Usually, a multi-type air conditioner installed in a building or the like has a plurality of air conditioners having different capacities depending on the size of the room. If this embodiment is applied to at least one of these devices, harmonics generated by other devices can be canceled or reduced, and the amount of harmonics in the entire building can be reduced. At this time, it is desirable that a device to which the present embodiment is applied is a relatively large-capacity device among a plurality of devices. This is because, in a large-capacity device, the current capacity of the element used is large, and it is possible to flexibly change the current to suppress the harmonics of other devices.

また、マルチ型の空気調和機に限らず、並列に接続される機器の電流や、電源全体の電流が分かる構成であれば、高調波を相殺もしくは低減する対象となる機器には制限はない。   In addition to the multi-type air conditioner, there is no limitation on a device for canceling or reducing harmonics as long as the current of devices connected in parallel and the current of the entire power supply can be known.

また、整流器にて整流された電圧を電源として並列に別の機器が接続される場合にも適用できる。例えば、空気調和機や冷蔵庫など、圧縮機を駆動する部分と、送風機を駆動する部分とが、少なくとも1台ずつ、整流された電圧を電源として並列に接続される場合、電源入力電流は、双方の加算電流となる。このとき、例えば、電流容量が比較的大きい圧縮機駆動部分にのみ、本実施の形態を適用した場合、送風機駆動部分の発生する高調波量を低減すべく、圧縮機駆動部分にて昇圧リアクタに流れる電流波形を整形することで、電源電流の高調波量を低減でき、上記と同様に、高調波規制対策費用を削減することができる。   Further, the present invention can be applied to a case where another device is connected in parallel using a voltage rectified by a rectifier as a power source. For example, when at least one unit that drives a compressor and a part that drives a blower, such as an air conditioner or a refrigerator, are connected in parallel using a rectified voltage as a power source, both power input currents are Is the added current. At this time, for example, when the present embodiment is applied only to a compressor driving portion having a relatively large current capacity, the compressor driving portion is used as a boost reactor in order to reduce the amount of harmonics generated by the blower driving portion. By shaping the flowing current waveform, the amount of harmonics of the power supply current can be reduced, and the harmonic regulation countermeasure cost can be reduced as described above.

また、上記では、上述した実施の形態にかかる電力変換装置を空気調和機や冷蔵庫に適用する例を挙げて、その効果を説明したが、同様に接続される機器に上述した実施の形態にかかる電力変換装置を適用する場合には、同様の効果が得られることは言うまでもない。   Moreover, in the above, the effect was demonstrated giving the example which applies the power converter device concerning embodiment mentioned above to an air conditioner or a refrigerator, However, It depends on embodiment mentioned above similarly to the apparatus connected Needless to say, the same effect can be obtained when the power converter is applied.

また、上述した実施の形態では、母線に流れる母線電流とリアクタに流れるリアクタ電流とを分けて説明したが、チョッパ回路部を1つ有する構成では(図1、図6、図7、図9、図17、図20)、母線電流とリアクタ電流とが同値であることは言うまでもない。また、チョッパ回路部を複数有する構成であっても(図10、図15、図22)、各チョッパ回路部に対して同一のオンデューティを補償する構成である場合には(図11、図16、図23)、各リアクタに流れるリアクタ電流の合計を母線電流として、その母線電流に基づいて、オンデューティおよびオンデューティの理論値を算出するように構成してもよいことは言うまでもない。また、チョッパ回路部を複数有する構成であり、且つ、各チョッパ回路部に対して異なるオンデューティを補償する構成である場合には(図13、図14、図24、図25、図26)、各リアクタに流れるリアクタ電流に基づいて、オンデューティを算出し、各リアクタ電流の合計を母線電流として、その母線電流に基づいて、オンデューティの理論値を算出するように構成すればよい。   In the above-described embodiment, the bus current flowing in the bus and the reactor current flowing in the reactor have been described separately. However, in the configuration having one chopper circuit unit (FIGS. 1, 6, 7, and 9, 17 and 20), it goes without saying that the bus current and the reactor current have the same value. Further, even in a configuration having a plurality of chopper circuit portions (FIGS. 10, 15, and 22), when the same on-duty is compensated for each chopper circuit portion (FIGS. 11 and 16). 23), it goes without saying that the on-duty and the theoretical value of the on-duty may be calculated based on the bus current with the total of the reactor currents flowing through the reactors as the bus current. Further, in the case of a configuration having a plurality of chopper circuit portions and a configuration for compensating different on-duty for each chopper circuit portion (FIGS. 13, 14, 24, 25, and 26), The on-duty may be calculated based on the reactor current flowing through each reactor, and the theoretical value of the on-duty may be calculated based on the bus current using the total of the reactor currents as the bus current.

なお、以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。   Note that the configuration shown in the above embodiment is an example of the configuration of the present invention, and can be combined with another known technique, and a part thereof is omitted without departing from the gist of the present invention. Needless to say, it is possible to change the configuration.

1 交流電源(三相交流電源)
2 整流器(三相整流器)
2a〜2f 整流ダイオード
3,3a,3b チョッパ回路部
4,4a,4b 昇圧リアクタ
5,5a,5b スイッチング素子
6,6a,6b 逆流防止素子
7 平滑コンデンサ
8 母線電流検出手段
8a,8b リアクタ電流検出手段
9 母線電圧検出手段
10 スイッチング制御手段
11 整流電圧推定手段
21 フィードバック制御部
22 フィードフォワード制御部
23 母線電流指令値制御手段
24,24a,24b オンデューティ制御手段
25 駆動パルス生成手段
26 整流電圧推定手段
27 オンデューティ理論値算出手段
28 電流差分補償値算出手段
29,29a,29b オンデューティ算出手段
30,30a,30b オンデューティ補償手段
31 インバータ
32 モータ
33 インバータ制御手段
34 モータ電流検出器
41 単相交流電源
42 単相整流器
42a〜42d 整流ダイオード
43 ゼロクロス検出回路
1 AC power supply (three-phase AC power supply)
2 Rectifier (three-phase rectifier)
2a to 2f Rectifier diode 3, 3a, 3b Chopper circuit section 4, 4a, 4b Step-up reactor 5, 5a, 5b Switching element 6, 6a, 6b Backflow prevention element 7 Smoothing capacitor 8 Bus current detection means 8a, 8b Reactor current detection means DESCRIPTION OF SYMBOLS 9 Bus voltage detection means 10 Switching control means 11 Commutation voltage estimation means 21 Feedback control part 22 Feedforward control part 23 Bus current command value control means 24, 24a, 24b On-duty control means 25 Drive pulse generation means 26 Commutation voltage estimation means 27 On-duty theoretical value calculation means 28 Current difference compensation value calculation means 29, 29a, 29b On-duty calculation means 30, 30a, 30b On-duty compensation means 31 Inverter 32 Motor 33 Inverter control means 34 Motor current detector 4 Single-phase AC power supply 42 single-phase rectifier 42a~42d rectifier diode 43 zero-crossing detecting circuit

Claims (10)

交流電源を整流する整流器と、
リアクタ、スイッチング素子、および逆流防止素子を有して構成され、前記整流器の出力をチョッピングして昇圧するチョッパ回路部と、
前記スイッチング素子を制御するスイッチング制御手段と、
前記チョッパ回路部の出力を平滑する平滑コンデンサと、
前記平滑コンデンサが平滑した母線電圧を検出する母線電圧検出手段と、
前記リアクタに流れるリアクタ電流を検出するリアクタ電流検出手段と、
を備え、
前記スイッチング制御手段は、
前記母線電圧と前記リアクタ電流とに基づいて、前記スイッチング素子に対する駆動パルスのオンデューティを算出するオンデューティ算出手段と、
少なくとも前記リアクタ電流に基づいて、前記整流器の整流電圧を推定する整流電圧推定手段と、
前記整流電圧に応じた前記オンデューティの理論値を算出するオンデューティ理論値算出手段と、
前記オンデューティと前記理論値とに基づいて前記オンデューティを補償するオンデューティ補償手段と、
前記オンデューティ補償手段により補償されたオンデューティに基づいて、前記駆動パルスを生成する駆動パルス生成手段と、
を備える
ことを特徴とする電力変換装置。
A rectifier for rectifying the AC power supply;
A chopper circuit unit configured to have a reactor, a switching element, and a backflow prevention element, and chopping and boosting the output of the rectifier;
Switching control means for controlling the switching element;
A smoothing capacitor for smoothing the output of the chopper circuit unit;
A bus voltage detecting means for detecting a bus voltage smoothed by the smoothing capacitor;
Reactor current detection means for detecting a reactor current flowing in the reactor;
With
The switching control means includes
On-duty calculation means for calculating an on-duty of a driving pulse for the switching element based on the bus voltage and the reactor current;
Rectified voltage estimating means for estimating a rectified voltage of the rectifier based on at least the reactor current;
On-duty theoretical value calculation means for calculating the theoretical value of the on-duty according to the rectified voltage;
On-duty compensation means for compensating the on-duty based on the on-duty and the theoretical value;
Drive pulse generation means for generating the drive pulse based on the on-duty compensated by the on-duty compensation means;
A power conversion device comprising:
前記整流電圧推定手段は、前記駆動パルスの1スイッチング期間におけるオン期間およびオフ期間の各所定位置における前記リアクタ電流の差分値に基づいて前記整流電圧を推定することを特徴とする請求項1に記載の電力変換装置。   2. The rectified voltage estimating unit estimates the rectified voltage based on a difference value of the reactor current at each predetermined position in an on period and an off period in one switching period of the drive pulse. Power converter. 前記整流電圧推定手段は、前記駆動パルスの1スイッチング期間におけるオン期間あるいはオフ期間のいずれか一方の所定位置における前記リアクタ電流の電流変化率に基づいて前記整流電圧を推定することを特徴とする請求項1に記載の電力変換装置。   The rectified voltage estimating means estimates the rectified voltage based on a current change rate of the reactor current at a predetermined position in either an on period or an off period in one switching period of the drive pulse. Item 4. The power conversion device according to Item 1. 前記オンデューティ理論値算出手段は、正弦関数、余弦関数、あるいは2次関数を用いて前記オンデューティの理論値を近似することを特徴とする請求項1〜3のいずれか一項に記載の電力変換装置。   4. The electric power according to claim 1, wherein the on-duty theoretical value calculation unit approximates the theoretical value of the on-duty using a sine function, a cosine function, or a quadratic function. Conversion device. 前記スイッチング制御手段は、前記リアクタ電流が所望のリアクタ電流波形指令値となるオンデューティ補償指令値を算出する電流差分補償値算出手段をさらに備え、
前記オンデューティ補償手段は、前記オンデューティ補償指令値を用いて前記オンデューティをさらに補償することを特徴とする請求項1〜4のいずれか一項に記載の電力変換装置。
The switching control means further includes a current difference compensation value calculation means for calculating an on-duty compensation command value at which the reactor current becomes a desired reactor current waveform command value,
The power converter according to any one of claims 1 to 4, wherein the on-duty compensation means further compensates the on-duty using the on-duty compensation command value.
前記チョッパ回路部および前記駆動パルス生成手段をそれぞれ複数有し、
前記オンデューティ算出手段は、前記母線電圧と前記各リアクタを流れる各リアクタ電流の合計である母線電流とに基づいて、前記各スイッチング素子に対する駆動パルスのオンデューティを算出し、
前記整流電圧推定手段は、少なくとも前記母線電流に基づいて、前記整流器の整流電圧を推定する
ことを特徴とする請求項1〜5のいずれか一項に記載の電力変換装置。
Each of the chopper circuit section and the drive pulse generating means has a plurality of
The on-duty calculation means calculates an on-duty of a driving pulse for each switching element based on the bus voltage and a bus current that is a sum of each reactor current flowing through each reactor,
The power conversion apparatus according to claim 1, wherein the rectified voltage estimating unit estimates a rectified voltage of the rectifier based on at least the bus current.
前記チョッパ回路部、前記チョッパ回路部に対応した前記リアクタ電流検出手段、前記オンデューティ算出手段、前記オンデューティ補償手段、および前記駆動パルス生成手段をそれぞれ複数有し、
前記各オンデューティ算出手段は、前記各チョッパ回路部を構成する前記各スイッチング素子に対して、前記各リアクタ電流検出手段により検出された前記各リアクタ電流と前記母線電圧とに基づいて、それぞれ前記オンデューティを算出し、
前記各オンデューティ補償手段は、前記各オンデューティと前記理論値とに基づいてそれぞれ前記各オンデューティを補償し、
前記駆動パルス生成手段は、前記オンデューティ補償手段により補償された各オンデューティに基づいて、前記各チョッパ回路部を構成する前記各スイッチング素子に対して、それぞれ前記駆動パルスを生成する
ことを特徴とする請求項1〜4のいずれか一項に記載の電力変換装置。
A plurality of the chopper circuit unit, the reactor current detection unit corresponding to the chopper circuit unit, the on-duty calculation unit, the on-duty compensation unit, and the drive pulse generation unit;
Each of the on-duty calculation means is configured to output the on-duty to each of the switching elements constituting each of the chopper circuit units based on the reactor current and the bus voltage detected by the reactor current detection means. Calculate the duty
Each on-duty compensation means compensates each on-duty based on each on-duty and the theoretical value,
The drive pulse generation means generates the drive pulse for each of the switching elements constituting each of the chopper circuit units based on each on duty compensated by the on duty compensation means. The power converter device as described in any one of Claims 1-4.
前記チョッパ回路部、前記チョッパ回路部に対応した前記リアクタ電流検出手段、前記オンデューティ算出手段、前記オンデューティ補償手段、および前記駆動パルス生成手段をそれぞれ複数有し、
前記各オンデューティ算出手段は、前記各チョッパ回路部を構成する前記各スイッチング素子に対して、前記各リアクタ電流検出手段により検出された前記各リアクタ電流と前記母線電圧とに基づいて、それぞれ前記オンデューティを算出し、
前記各オンデューティ補償手段は、前記各オンデューティと前記理論値とに基づいてそれぞれ前記各オンデューティを補償し、
前記駆動パルス生成手段は、前記オンデューティ補償手段により補償された各オンデューティに基づいて、前記各チョッパ回路部を構成する前記各スイッチング素子に対して、それぞれ前記駆動パルスを生成する
ことを特徴とする請求項5に記載の電力変換装置。
A plurality of the chopper circuit unit, the reactor current detection unit corresponding to the chopper circuit unit, the on-duty calculation unit, the on-duty compensation unit, and the drive pulse generation unit;
Each of the on-duty calculation means is configured to output the on-duty to each of the switching elements constituting each of the chopper circuit units based on the reactor current and the bus voltage detected by the reactor current detection means. Calculate the duty
Each on-duty compensation means compensates each on-duty based on each on-duty and the theoretical value,
The drive pulse generation means generates the drive pulse for each of the switching elements constituting each of the chopper circuit units based on each on duty compensated by the on duty compensation means. The power conversion device according to claim 5.
前記各チョッパ回路部にそれぞれ対応した前記電流差分補償値算出手段を複数有し、
前記各電流差分補償値算出手段は、前記各チョッパ回路部を構成する前記各スイッチング素子に対して、それぞれオンデューティ補償指令値を算出し、
前記各オンデューティ補償手段は、前記各オンデューティ補償指令値を用いてそれぞれ前記各オンデューティをさらに補償する
ことを特徴とする請求項8に記載の電力変換装置。
A plurality of current difference compensation value calculating means corresponding to each of the chopper circuit portions,
Each of the current difference compensation value calculation means calculates an on-duty compensation command value for each of the switching elements constituting each of the chopper circuit units,
The power converter according to claim 8, wherein each of the on-duty compensation means further compensates each of the on-duty using each of the on-duty compensation command values.
前記各電流差分補償値算出手段は、前記各チョッパ回路部を構成する前記各リアクタに対して、それぞれ前記リアクタ電流が所望のリアクタ電流波形指令値となるように、それぞれ前記オンデューティ補償指令値を算出することを特徴とする請求項9に記載の電力変換装置。   Each current difference compensation value calculation means calculates the on-duty compensation command value for each reactor constituting each chopper circuit unit so that the reactor current becomes a desired reactor current waveform command value. The power converter according to claim 9, wherein the power converter is calculated.
JP2012050852A 2012-03-07 2012-03-07 Power converter Active JP5451797B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012050852A JP5451797B2 (en) 2012-03-07 2012-03-07 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050852A JP5451797B2 (en) 2012-03-07 2012-03-07 Power converter

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013270060A Division JP5717838B2 (en) 2013-12-26 2013-12-26 Power converter

Publications (2)

Publication Number Publication Date
JP2013188004A JP2013188004A (en) 2013-09-19
JP5451797B2 true JP5451797B2 (en) 2014-03-26

Family

ID=49389009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050852A Active JP5451797B2 (en) 2012-03-07 2012-03-07 Power converter

Country Status (1)

Country Link
JP (1) JP5451797B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3054574B1 (en) * 2013-09-30 2020-03-11 Mitsubishi Electric Corporation Power conversion device and air conditioner using same
KR102136153B1 (en) * 2013-12-24 2020-08-26 엘지전자 주식회사 Motor driving device and air conditioner including the same
JP6911677B2 (en) * 2017-09-27 2021-07-28 富士電機株式会社 AC-DC converter
JP6993925B2 (en) * 2018-04-20 2022-01-14 株式会社デンソー Power converter control device
JP6939693B2 (en) * 2018-04-27 2021-09-22 株式会社豊田自動織機 Pulse pattern generator
JP6913056B2 (en) * 2018-05-29 2021-08-04 株式会社Soken Power converter control device
JP7283094B2 (en) * 2019-02-04 2023-05-30 富士電機株式会社 Drive signal generation circuit, power factor correction circuit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10327576A (en) * 1997-03-21 1998-12-08 Mitsubishi Electric Corp Ac-dc converter
JPH1127938A (en) * 1997-07-01 1999-01-29 Sanyo Electric Co Ltd Fuzzy equipped microcomputer controlled-type power supply equipment
JP2001320880A (en) * 2000-05-09 2001-11-16 Yoshihiro Sekino Rectifying power supply
JP4971750B2 (en) * 2006-10-31 2012-07-11 株式会社日立製作所 Power supply circuit and control circuit used therefor
JP4972142B2 (en) * 2009-10-26 2012-07-11 日立コンピュータ機器株式会社 Power factor correction apparatus and control method thereof

Also Published As

Publication number Publication date
JP2013188004A (en) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5717838B2 (en) Power converter
JP6041866B2 (en) Power conversion device, motor drive control device including the power conversion device, blower and compressor including the motor drive control device, and air conditioner including the blower or compressor
JP5451797B2 (en) Power converter
US10447191B2 (en) Power conversion device
JP5304937B2 (en) Power converter
JP6157615B2 (en) Power conversion device, motor drive control device provided with the power conversion device, compressor and blower provided with the motor drive control device, and air conditioner provided with the compressor or blower
JP6211187B2 (en) DC power supply device and refrigeration cycle application equipment including the same
JP6647416B2 (en) Power converter, motor drive controller, blower, compressor, and air conditioner
JP6369517B2 (en) Control device for power converter
CN111919375A (en) Power conversion device
JP5538481B2 (en) Power conversion device, motor drive control device, blower, compressor, and refrigerated air conditioner
JP5336309B2 (en) DC power supply
JP2014197945A (en) Power conversion device and motor drive device having the same
JP6559352B2 (en) Power conversion device, motor drive control device, blower, compressor and air conditioner
WO2022071401A1 (en) Power converter and heat pump system provided therewith
JP5550773B2 (en) DC power supply
Arunraj et al. A novel zeta converter with pi controller for power factor correction in induction motor
JP4517762B2 (en) Switching control method, rectifier, and drive system
Parihar et al. Performance analysis of improved power quality converter fed PMBLDC motor drive
JP2016154434A (en) Motor drive unit
JP6729250B2 (en) Power converter controller
JP2018038191A (en) Rectification circuit device
WO2019163068A1 (en) Rectifier circuit device
JP2017060353A (en) Power conversion device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131226

R150 Certificate of patent or registration of utility model

Ref document number: 5451797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250