JP5439723B2 - 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 - Google Patents

薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 Download PDF

Info

Publication number
JP5439723B2
JP5439723B2 JP2008011698A JP2008011698A JP5439723B2 JP 5439723 B2 JP5439723 B2 JP 5439723B2 JP 2008011698 A JP2008011698 A JP 2008011698A JP 2008011698 A JP2008011698 A JP 2008011698A JP 5439723 B2 JP5439723 B2 JP 5439723B2
Authority
JP
Japan
Prior art keywords
gate electrode
electrode
thin film
film transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008011698A
Other languages
English (en)
Other versions
JP2009176828A (ja
Inventor
敬 青木
壮一 守谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008011698A priority Critical patent/JP5439723B2/ja
Priority to US12/356,390 priority patent/US8049210B2/en
Publication of JP2009176828A publication Critical patent/JP2009176828A/ja
Application granted granted Critical
Publication of JP5439723B2 publication Critical patent/JP5439723B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、薄膜トランジスタ、特に、有機半導体膜を用いた薄膜トランジスタ等に関する。
近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）用の半導体材料として、有機半導体材料が注目を集めている（例えば、下記非特許文献１参照）。有機半導体は、塗布法や真空蒸着法といった簡便な技術を用いることによって容易に薄膜形成が可能であることに加え、アモルファスまたは多結晶シリコンを用いた従来のＴＦＴに比べて、製造プロセス温度を低温化できるという利点がある。プロセス温度の低温化により、耐熱性の低いプラスチック基板上への形成が可能となり、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを活かしたことによる用途の多様化等が期待されている。
なお、下記特許文献１には、ゲート電極及びゲート絶縁膜が透光性を有する光センサが開示されている。
特開２００５−３０２８８８号公報 「有機トランジスタ材料の評価と応用」、シーエムシー出版、第１章 材料
本発明者らは、有機トランジスタを用いた電子ペーパなどの表示装置に係る研究・開発に従事し、トランジスタ特性を良くすることにより装置特性を向上させることを検討している。
しかしながら、上記表示装置に用いられる表示装置においては、表示を繰り返す内に、トランジスタの閾値がシフトしたり、また、キャリアの移動度が低下したりするなどの現象が確認された。これは、表示を繰り返す内に、有機トランジスタ内、具体的には、有機半導体膜とゲート絶縁膜との界面やこれらの膜中に、キャリアがトラップされ、トランジスタ特性を変化させてしまうことが原因と考えられる。
そこで、本発明に係る具体的態様は、有機半導体膜を用いた薄膜トランジスタの特性の向上を図ることを目的とする。また、本発明に係る具体的態様は、上記薄膜トランジスタを用いたマトリクス基板、電気泳動装置や電子機器の特性の向上を図ることを目的とする。
本発明に係る半導体装置は、基板の上方に、対向して配置されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極間に配置された有機半導体膜と、前記有機半導体膜の第１面又は前記第１面と逆側の第２面上にゲート絶縁膜を介して形成されたゲート電極と、を有し、前記ゲート電極は、前記ソース電極およびドレイン電極間と、前記有機半導体膜とが重なるチャネル領域に、凹部を有し、前記凹部を介して前記チャネル領域に光を導入可能に構成されており、前記凹部底部に位置する前記ゲート電極は、前記凹部に導入された光が透過可能な厚みである。
かかる構成によれば、上記凹部を介して光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。また、凹部の底部に残存するゲート電極によって、凹部に対応する領域においてもチャネル電流が流れ、トランジスタの駆動能力の向上を図ることができる。
前記ゲート電極は、前記チャネル領域において、前記ソース電極と重なる領域から前記ドレイン電極と重なる領域まで繋がる経路部を有する。かかる構成によれば上記経路部によりチャネル電流の導通が図れる。
前記凹部および前記ゲート電極の膜厚部分との境界を画定する端辺であって、互いに対向する一対の端辺の各々から前記端辺に直角に前記凹部の内側へ向けて、前記ゲート絶縁膜の膜厚方向に対して４５°の角度で延ばした直線が前記ゲート絶縁膜の内部で交差する。
前記開口部は、前記ソース電極又は前記ドレイン電極の上部に形成されている。かかる構成によれば、開口部に対応する領域においてチャネル電流が流れるとともに、ゲート電極とソース電極、又はゲート電極とドレイン電極との間の寄生容量を低減できる。
前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向に延在し、一定の間隔を置いて配置された複数のライン状の第１配線を有する。このように、第１配線を複数設け、これらの間を開口部としてもよい。
前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向と交差する第２方向に延在し、一定の間隔を置いて配置された複数のライン状の第２配線を有する。このように、第２配線を複数設け、これらの間を開口部としてもよい。
前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向に延在し、一定の間隔を置いて配置された複数のライン状の第１配線と、前記第１方向と交差する第２方向に延在し、一定の間隔を置いて配置された複数のライン状の第２配線と、を有する。このように、第１および第２配線を複数設け、これらの間を開口部としてもよい。
前記第２配線は、前記チャネル領域外で、前記第１方向に延在する第３配線によって接続されている。このように、第２配線を接続してもよい。
前記ゲート電極は、前記チャネル領域において、前記開口部を複数有し、前記複数の開口部は、アレイ状に配置される。このように、アレイ状に複数の開口部を設けてもよい。
本発明に係る半導体装置は、基板の上方に、対向して配置されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極間に配置された有機半導体膜と、前記有機半導体膜の第１面又は前記第１面と逆側の第２面上にゲート絶縁膜を介して形成されたゲート電極と、を有し、前記ゲート電極は、導電性粒子を含有する液体を固化することにより形成された多孔質の導電性膜であって、前記導電性膜を介して前記有機半導体膜に光を導入可能に構成されており、前記ゲート電極の光透過率が２０−８０％である。
かかる構成によれば、上記空隙を介して光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。また、導電性粒子を含有する液体を固化することで、容易に、また、安価に上記空隙を形成することができる。
かかる構成によれば、上記凹部を介して光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。また、凹部の底部に残存するゲート電極によって、凹部に対応する領域においてもチャネル電流が流れ、トランジスタの駆動能力の向上を図ることができる。
例えば、前記凹部底部に位置する前記ゲート電極の厚さは、１００ｎｍ以下である。より好ましくは、５０ｎｍ以下である。このように、凹部底部に薄くゲート電極を残存させることで、光の透過性を向上させることができる。
例えば、前記ゲート電極は、第１導電性膜と第２導電性膜との積層膜を有し、前記凹部は、その底部に前記第１導電性膜を露出する凹部である。このように、ゲート電極を積層膜で構成してもよい。この場合、凹部底部には、第１導電性膜が位置するため、当該膜厚を制御し易くなる。即ち、光の透過性を制御し易くなる。
例えば、前記第１導電性膜の厚さは、１００ｎｍ以下である。より好ましくは、５０ｎｍ以下である。このように、凹部底部に第１導電性膜を薄く残存させることで、光の透過性を向上させることができる。
本発明に係るマトリクス基板は、上記薄膜トランジスタを複数有する。かかる構成によれば、マトリクス基板の特性の向上を図ることができる。
本発明に係る電気泳動表示装置は、上記マトリクス基板を有する。かかる構成によれば、電気泳動表示装置の特性の向上を図ることができる。
本発明に係る電子機器は、上記電気泳動表示装置を有する。かかる構成によれば、電子機器の特性の向上を図ることができる。
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
＜実施の形態１＞
［有機トランジスタの構造］
図１〜図３は、本実施の形態の有機トランジスタの製造方法を示す断面図および平面図である。まず、最終工程図である図３を参照しながら、本実施の形態の有機トランジスタ（半導体装置）の構成について説明する。図３（Ａ）および（Ｂ）は、断面図であり、図３（Ｃ）は、平面図である。図３（Ａ）および図３（Ｂ）は、それぞれ図３（Ｃ）のＡ−ＡおよびＢ−Ｂ断面に対応する。なお、断面図および平面図において、説明の便宜上スケールを変えて表示した部分がある。また、平面図においても説明を分かり易くするため適宜ハッチングを付してある。また、本実施の形態の有機トランジスタの構成は、後述する製造方法の説明においてより明確となるため、ここでは、その特徴的な構成について説明する。
図３（Ｂ）に示すように、本実施の形態の有機トランジスタは、基板１上に形成された下地絶縁膜３と、その上部に形成された有機半導体膜５と、有機半導体膜５上に一定の間隔を置いて対向して配置されたソース電極７ｓおよびドレイン電極７ｄと、有機半導体膜５上にゲート絶縁膜９を介して配置されたゲート電極１１（１１ｂ、１１ｃ）とを有する。当該有機トランジスタは、いわゆる、トップゲート型−トップコンタクト構造のトランジスタである。
ここで、上記ゲート電極１１中には、開口部１１ａが設けられている（図３（Ａ）、（Ｃ）参照）。
従って、当該開口部１１ａを介してチャネル領域へ光（可視光や紫外光など）が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。また、素子寿命を向上させることができる。なお、ここで「デトラップ」とは、半導体や絶縁膜、およびそれらの界面にトラップされたキャリア（電子又はホール）が光エネルギーを吸収し、トラップサイトから解放される事を指す。
また、開口部１１ａによって、ゲート電極の面積が減少するため、ゲート電極とソース電極間や、ゲート電極とドレイン電極間の寄生容量を低減することができる。特に、開口部１１ａをソース電極又はドレイン電極の上部に配置することで、寄生容量を低減できる。さらに、追って詳細に説明するように、後述する開口部１１ａの端部から、開口部１１ａの内側へ、鉛直方向（ゲート絶縁膜９方向へ垂直な方向）から４５°の角度で、有機半導体膜５上に投影した投影領域（Ｒ１）が開口部１１ａを覆うように開口部１１ａを形成すれば、当該開口部１１ａの下方にもチャネル（電流の経路）が形成される（図５参照）。
以上の説明のように、上記構成によれば、トランジスタ特性を向上させることができる。特に、後述するように、当該有機トランジスタを、例えば、表示装置の駆動素子として用いた場合、動作速度の向上やコントラストの向上を図ることができる。
［有機トランジスタの製造方法］
次いで、図１〜図３を参照しながら、本実施の形態の有機トランジスタの製造方法について説明するとともに、その構成をより明確にする。
（下地膜形成工程）
図１（Ａ）に示すように、基板１として、例えば、ガラス基板を準備し、基板１上に、下地絶縁膜３として例えば酸化シリコン膜をＣＶＤ（化学気相成長：Chemical Vapor Deposition）法で形成する。ガラス基板の他、アルミニウム（Ａｌ）やステンレスなどの金属基板や軽量で柔軟性のあるプラスチック基板を用いてもよい。プラスチック基板としては、熱可塑性樹脂や熱硬化性樹脂などを材料として用いることができる。
（有機半導体膜形成工程）
次いで、図１（Ｂ）および図１（Ｃ）に示すように、下地絶縁膜３上に、有機半導体膜５を形成する。例えば、有機半導体材料として、例えば、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）を用い、当該化合物溶液を下地絶縁膜３上にスピンコート法を用いて塗布し、乾燥、焼成（結晶化）することにより有機半導体膜５を形成する。その後、有機半導体膜５を所望の形状、例えば、略矩形状（図１（Ｃ）参照）にパターニングする。
例えば、有機半導体膜５上に、フォトレジスト膜を形成し、露光・現像することにより、略矩形状のフォトレジスト膜を形成する。このフォトレジスト膜をマスクに、有機半導体膜５をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。
有機半導体としては、上記ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）の他、ポリ（３−アルキルチオフェン）、ポリ（３−オクチルチオフェン）、ポリ（２、５ーチエニレンビニレン）（ＰＴＶ）、ポリ（パラ−フェニレンビニレン）（ＰＰＶ）、ポリ（９，９−ジオクチルフルオレン）（ＰＦＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ビス−Ｎ，Ｎ’−（４−メトキシフェニル）−ビス−Ｎ，Ｎ’−フェニル−１，４−フェニレンジアミン）（ＰＦＭＯ）、ポリ（９，９−ジオクチルフルオレン−コ−ベンゾチアジアゾール）（ＢＴ）、フルオレン−トリアリルアミン共重合体、トリアリルアミン系ポリマー、ポリ（９，９−ジオクチルフルオレン−コ−ジチオフェン）（Ｆ８Ｔ２）のようなフルオレン−ビチオフェン共重合体等のポリマー有機半導体材料、またＣ６０、あるいは、金属フタロシアニンあるいはそれらの置換誘導体、あるいは、アントラセン、テトラセン、ペンタセン、ヘキサセン等のアセン分子材料、あるいは、α−オリゴチオフェン類、具体的にはクォーターチオフェン（４Ｔ）、セキシチオフェン（６Ｔ）、オクタチオフェンのような低分子系有機半導体のうち１種または２種以上を混合して用いることができる。
なお、有機半導体膜５は、スピンコート法の他、ＣＶＤ法や真空蒸着などにより形成することができる。また、インクジェット法により形成してもよい。インクジェット法を用いた場合、所望の領域に上記化合物溶液を吐出することができるため、パターニング工程を省略することができる。
（ソース電極およびドレイン電極形成工程）
次いで、図２（Ａ）および図２（Ｂ）に示すように、有機半導体膜５上にソース電極７ｓおよびドレイン電極７ｄを形成する。例えば、有機半導体膜５上に、導電性膜としてＡｕ（金）膜をスパッタリングで堆積する。次いで、Ａｕ膜を、所定の間隔をおいて対向する一対の略矩形状にパターニングする。
導電性膜としては、Ａｕの他、Ａｌ、クロム（Ｃｒ）、Ｔａ（タンタル）等を用いてもよい。また、後述するゲート電極の材料（導電性材料）を用いてもよい。また、スパッタリング法に変えて、上記導電性粒子を含む液状材料を有機半導体膜５上にスピンコート法を用いて塗布し、乾燥、焼成（固化）することにより導電性膜を形成し、その後、パターニングしてもよい。また、インクジェット法を用いて上記液体材料を所望の領域に塗布し、乾燥、焼成することでソース電極７ｓおよびドレイン電極７ｄを形成してもよい。この場合、上記パターニング工程を省略することができる。また、リフトオフ法によりソース電極７ｓおよびドレイン電極７ｄを形成してもよい。例えば、基板１上に、ソース電極７ｓおよびドレイン電極７ｄの形状に対応した開口部を有するフォトレジスト膜を形成し、基板１上の全体に導電性膜を形成する。その後、フォトレジスト膜を剥離することにより、フォトレジスト膜の開口部にのみ導電性膜を残存させてもよい。
（ゲート絶縁膜形成工程）
次いで、図３（Ａ）〜図３（Ｃ）に示すように、有機半導体膜５、ソース電極７ｓおよびドレイン電極７ｄ上にゲート絶縁膜９を形成する。ゲート絶縁膜９の膜厚は、１０ｎｍ以上１μｍ以下である。例えば、ゲート絶縁膜９としてポリイミドなどの絶縁材料またはその前駆体を含む溶液を、スピンコート法を用いて、有機半導体膜５等の上部に塗布した後、熱処理を施すことによりゲート絶縁膜９を形成する。あるいは、インクジェット法を用いて上記溶液を吐出し、熱処理を施すことによりゲート絶縁膜９を形成してもよい。また、ＣＶＤ法によりゲート絶縁膜９を形成してもよい。
ゲート絶縁膜９としては、無機材料、有機材料のいずれを用いてもよい。無機材料としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜等の金属酸化物を用いることができる。また、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛等の金属複合酸化物を用いてもよい。また、有機材料としては、例えば、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリアセタール、ポリパラキシレン、ポリアクリレート、ポリアミド、ポリアミドイミド、ポリオレフィン、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリエーテルスルホン、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、エポキシ樹脂、ウレタン樹脂、フェノール樹脂、メラミン樹脂、ウレア樹脂、ポリブテン、ポリペンテン、ポリブタジエン、ブチルゴム、ポリスチレン、およびこれらの重合体を用いてもよい。
（ゲート電極形成工程）
次いで、図３（Ａ）および図３（Ｂ）に示すように、ゲート絶縁膜９上に、導電性膜を形成し、所望の形状にパターニングすることによりゲート電極１１を形成する。例えば、ゲート電極上に、導電性膜としてＡｌ（アルミニウム）膜をスパッタリングで堆積する。次いで、Ａｌ膜を、後述する形状にパターニングする。
ゲート電極１３の材料としては、例えば、Ａｌの他、Ｃｒ、Ｔａ、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｉｎ（インジウム）、Ｎｄ（ネオジム）などの金属や、これらの金属を含有する合金などを用いてもよい。また、ＩｎＯ2、ＳｎＯ2、ＩＴＯ（酸化インジウムスズ：Indium Tin Oxide）などの導電性の金属酸化物を用いてもよい。また、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子や、これらに各種添加物を加えたものを用いてもよい。添加物としては、例えば、塩酸、硫酸、スルホン酸等の酸、ＰＦ6、ＡｓＦ5、ＦｅＣｌ3等のルイス酸、ヨウ素等のハロゲン原子、Ｎａ（ナトリウム）、Ｋ（カリウム）等の金属原子等が挙げられる。また、カーボンブラックや金属粒子を分散した導電性の複合材料等をゲート電極１１として用いてもよい。
また、導電性粒子を含む液状材料を用いてスピンコート法やインクジェット法を用いて塗布し、乾燥、焼成（固化）することにより導電性膜を形成し、その後、パターニングしてもよい。また、リフトオフ法によりゲート電極９を形成してもよい。
ここで、本実施の形態の特徴的構造は、開口部１１ａを有することにある。通常のトランジスタにおいては、ソース電極７ｓ上からドレイン電極７ｄ上にライン状に延在するようゲート電極を形成するが、本実施の形態においては、当該ゲート電極１１中に複数の開口部１１ａを有する。
従って、前述したように、当該開口部１１ａを介してチャネル領域ＣＨへ光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域ＣＨ内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。
（ゲート電極の構造）
図４および図５は、本実施の形態の有機トランジスタのゲート電極の構造を説明するための平面図又は断面図である。図４（Ａ）は、チャネル領域ＣＨを示す平面図であり、図４（Ｂ）は、ゲート電極の第１配線部１１ｂを示す平面図である。図５（Ａ）および（Ｂ）は、ゲート電極の第２配線部１１ｃを示す拡大断面図である。
以下に、図３〜図５を参照しながら本実施の形態の有機トランジスタのゲート電極の構造についてさらに詳細に説明する。
本実施の形態のゲート電極１１は、図３（Ｃ）に示すように、チャネル領域ＣＨ（図４（Ａ）参照）上にｘ方向に延在する第１配線部（第１ゲート部、経路部）１１ｂと、ｙ方向に延在する複数の第２配線部（第２ゲート部）１１ｃとで構成される。第２配線部１１ｃは、幅がｄで間隔ｄを置いてｙ方向に延在している。第２配線部１１ｃのそれぞれの中心部を接続するよう第２配線部１１ｂがｘ方向に、ソース電極７ｓ上からドレイン電極７ｄ上まで延在している（図４（Ｂ）参照）。
従って、少なくとも第１配線部１１ｂに対応して、ソース電極７ｓからドレイン電極７ｄへの電流の経路は確保される。よって、トランジスタのオン動作に応じてチャネル電流が流れる。
さらに、図５に示すように、開口部１１ａの端部から、開口部１１ａの内側へ、鉛直方向（ゲート絶縁膜９方向へ垂直な方向）から４５°の角度で、有機半導体膜５上に投影した投影領域Ｒ１が、重なっている場合には、当該開口部１１ａの下方にもチャネル（電流の経路）が形成される。これは、発明者等による実験結果に基づく知見であり、当該角度が４５°以内であれば、ゲート電圧はチャネル部に正しく印加される。
よって、電流の経路が増加するため、チャネル電流を大きく確保することができる。従って、有機トランジスタの駆動能力を向上させることができる。
また、開口部１１ａの最大幅が、ゲート絶縁膜９の厚さの２倍以下であれば、開口部１１ａの下方の全域にチャネル（電流の経路）が形成される。ここで言う、ゲート絶縁膜９の厚さは、上記チャネル領域ＣＨ上（有機半導体膜５とゲート電極１１との間）に位置するゲート絶縁膜９の厚さを言う(図３（Ａ）参照）。なお、開口部１１ａの最大幅が、ゲート絶縁膜９の厚さ以上であっても、開口部１１ａの下方の全域にチャネル（電流の経路）が形成される場合がある。例えば、略矩形状の開口部の長辺がゲート絶縁膜９の厚さ以上であっても、短辺がゲート絶縁膜９の厚さ以下であれば、開口部１１ａの下方の全域にチャネル（電流の経路）が形成される。
一方、図５（Ｂ）に示すように、上記投影領域Ｒ１が重ならない場合には、当該開口部１１ａの下方にチャネルが形成されない領域Ｒ２が生じる。しかしながら、前述したように、例えば、第１配線部１１ｂにより、少なくともソース電極７ｓからドレイン電極７ｄへの電流の経路は確保されている場合には、図５（Ｂ）に示す構成でも、有機トランジスタの駆動が可能となる。
このように、開口部１１ａの大きさを調整することで、チャネル領域ＣＨの全体を電流の経路とすることができ、トランジスタ特性を向上させることができる。
（ゲート電極の形成方法）
前述したように、本実施の形態のゲート電極１１は、例えば、スパッタリング法や前述の溶液プロセスによって導電性膜を形成した後、当該導電性膜上に、図３（Ｃ）の斜線部の形状に対応するフォトレジスト膜を形成し、上記導電性膜をエッチングすることにより形成することができる。
また、図３（Ｃ）の斜線部の形状に対応する開口部を有するフォトレジスト膜を形成し、基板１上の全体に導電性膜を形成する。その後、フォトレジスト膜を剥離することにより、フォトレジスト膜の開口部にのみ導電性膜を残存させてもよい（リフトオフ法）。
また、図３（Ｃ）の斜線部の形状に対応する開口部を有するメタルマスクを基板１の上方に配置し、当該マスクを介して真空蒸着法などにより導電性膜を堆積させることで、ゲート電極１１を形成してもよい。かかる方法によれば、パターニング工程を省略できる。
（保護膜形成工程）
次いで、ゲート電極１１上に必要に応じて保護膜（図示せず）を形成する。保護膜としては、各種絶縁膜を用いることができる。但し、トップゲート型の場合には、ゲート電極１１上に形成される膜は光透過性を有することが好ましい。
以上の工程により本実施の形態の有機トランジスタが完成する。
＜実施の形態２＞
実施の形態１においては、ゲート電極１１のパターンを図３（Ｃ）に示す形状としたが、かかる形状に限定されず、種々の変形が可能である。
図６（Ａ）〜図６（Ｄ）は、ゲート電極１１のパターン例を示す平面図である。なお、本実施の形態の有機トランジスタの構造においては、ゲート電極１１以外は、実施の形態１と同様の構造を有する。よって、ゲート電極１１のパターニング工程のマスクが異なる以外は、実施の形態１と同様の製造工程で形成することができる。
（第１例）
本実施の形態の第１例のゲート電極１１は、図６（Ａ）に示すように、有機半導体膜５（チャネル領域ＣＨ）上に、ｙ方向に延在する複数の第２配線部（第２ゲート部）１１ｃと、これらをチャネル領域ＣＨの外で接続するようｘ方向に延在する第３配線部（第３ゲート部）１１ｄとを有する。第２配線部１１ｃは、幅がｄで間隔ｄを置いてｙ方向に延在している。この場合、間隔ｄをゲート絶縁膜９の厚さ以下とすることで、開口部１１ａの下方の全域にチャネル（電流の経路）を形成することができる。
（第２例）
本実施の形態の第２例のゲート電極１１は、図６（Ｂ）に示すように、有機半導体膜５（チャネル領域ＣＨ）上に、ｘ方向に延在する複数の第１配線部（第１ゲート部、経路部）１１ｂと、ｙ方向に延在する第２配線部（第２ゲート部）１１ｃとを有する。第１配線部１１ｂは、幅がｄで間隔ｄを置いてｙ方向に延在している。第１配線部１１ｂのそれぞれの中心部を接続するよう第２配線部１１ｃがｘ方向に延在している。
この場合、第１配線部１１ｂが、ソース電極７ｓ上からドレイン電極７ｄ上まで延在しているので、第１配線部１１ｂに対応して、ソース電極７ｓからドレイン電極７ｄへの電流の経路は確保される。さらに、間隔ｄをゲート絶縁膜９の厚さ以下とすることで、開口部１１ａの下方の全域にチャネル（電流の経路）を形成することができる。
（第３例）
本実施の形態の第３例のゲート電極１１は、図６（Ｃ）に示すように、有機半導体膜５（チャネル領域ＣＨ）上に、ｘ方向に延在する複数の第１配線部（第１ゲート部、経路部）１１ｂと、ｙ方向に延在する複数の第２配線部（第２ゲート部）１１ｃとを有する。第１および第２配線部１１ｂ、１１ｃは、それぞれ幅がｄで間隔ｄを置いてｘ又はｙ方向に延在している。
この場合、第１配線部１１ｂが、ソース電極７ｓ上からドレイン電極７ｄ上まで延在しているので、第１配線部１１ｂに対応して、ソース電極７ｓからドレイン電極７ｄへの電流の経路は確保される。さらに、間隔ｄをゲート絶縁膜９の厚さ以下とすることで、開口部１１ａの下方の全域にチャネル（電流の経路）を形成することができる。
（第４例）
本実施の形態の第４例のゲート電極１１は、図６（Ｄ）に示すように、アレイ状に配置された略円形の開口部１１ａを有する。開口部１１ａの半径はｄ（直径は２ｄ）である。
この場合、有機半導体膜５（チャネル領域ＣＨ）上に、ソース電極７ｓ上からドレイン電極７ｄ上まで延在する経路部が存在しているので、第１配線部１１ｂに対応して、ソース電極７ｓからドレイン電極７ｄへの電流の経路は確保される。さらに、半径ｄをゲート絶縁膜９の厚さ以下とすることで、開口部１１ａの下方の全域にチャネル（電流の経路）を形成することができる。
このように、本実施の形態のゲート電極を有する有機トランジスタにおいても、実施の形態１と同様の効果を奏する。
＜実施の形態３＞
実施の形態１においては、ゲート電極１１に開口部１１ａを形成したが（図３（Ａ）参照）、ゲート電極１１に凹部１１ｇを形成してもよい。
図７は、本実施の形態の有機トランジスタの構造を示す断面図および平面図である。図７（Ａ）および図７（Ｂ）は、それぞれ図７（Ｃ）のＡ−ＡおよびＢ−Ｂ断面に対応する。
本実施の形態のゲート電極形成工程においては、例えば、実施の形態１と同様のフォトレジスト膜のマスク（図３（Ｃ）参照）を用いエッチングを行うが、エッチングを途中で終了し、凹部１１ｇの底部にゲート絶縁膜１１を薄く残存させる。凹部１１ｇの底部のゲート電極１１の膜厚は、１００ｎｍ以下、より好ましくは、５０ｎｍ以下である。
このような薄い膜であれば光の透過が可能で、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。
さらに、凹部１１ｇの底部にゲート電極１１が残存するため、かかる領域にもチャネルが形成される。よって、凹部１１ｇの下方の全域にチャネル（電流の経路）を形成することができ、トランジスタ特性を向上させることができる。
なお、本実施の形態の有機トランジスタにおいては、ゲート電極１１の構成以外は、実施の形態１と同様である。よって、上記ゲート電極１１の製造工程以外は、実施の形態１と同様である。
＜実施の形態４＞
実施の形態３においては、ゲート電極１１を単層としたが、多層とし、下層の膜を凹部１１ｇの底部に残存させてもよい。
図８は、本実施の形態の有機トランジスタの構造を示す断面図である。図８（Ａ）および図８（Ｂ）は、それぞれ図７（Ｃ）のＡ−ＡおよびＢ−Ｂ断面に対応する。
本実施の形態のゲート電極形成工程においては、例えば、ゲート絶縁膜９上に、第１導電性膜１１ｆを形成した後、その上部に第２導電性膜１１ｓを形成する。第１導電性膜１１ｆの膜厚は、１００ｎｍ以下、より好ましくは、５０ｎｍ以下である。次いで、実施の形態１と同様のフォトレジスト膜のマスク（図３（Ｃ）参照）を用い、第１導電性膜１１ｆが露出するまで第２導電性膜１１ｓをエッチングする。この場合、凹部１１ｇの底部にはゲート絶縁膜１１を構成する第１導電性膜１１ｆが薄く残存する。
よって、第１導電性膜１１ｆを介して光が透過し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。
さらに、本実施の形態においては、第１、第２導電性膜１１ｆ、１１ｓを異なる導電性膜で構成したので、エッチングの終点が分かり易く、また、凹部１１ｇの底部に残存させる膜の膜厚を制御しやすくなる。
なお、第１、第２導電性膜の材料に特に限定はなく、実施の形態１において説明した各種材料を用いることができる。また、第１導電性膜は、第２導電性膜より光透過性の高い膜を用いることで、上記デトラップ現象を促進できる。
また、本実施の形態の有機トランジスタにおいては、ゲート電極１１の構成以外は、実施の形態１と同様である。よって、上記ゲート電極１１の製造工程以外は、実施の形態１と同様である。
＜実施の形態５＞
また、ゲート電極１１の膜厚自体を薄くしてもよい。図９は、本実施の形態の有機トランジスタの構造を示す断面図および平面図である。図９（Ａ）は、図９（Ｂ）のＡ−Ａ断面に対応する。
本実施の形態のゲート電極形成工程においては、例えば、図９（Ａ）に示すように、ゲート絶縁膜９上に、１００ｎｍ以下、より好ましくは、５０ｎｍ以下の導電性膜を堆積し、図９（Ｂ）に示すような略矩形状にパターニングすることによりゲート電極１１ｔを形成する。即ち、実施の形態１等で説明した開口部１１ａは形成しない。
このような薄い膜であれば開口部を形成するまでもなく、光の透過が可能で、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。
なお、本実施の形態に用いる導電性膜の材料に特に限定はなく、実施の形態１において説明した各種材料を用いることができる。
また、本実施の形態の有機トランジスタにおいては、ゲート電極１１の構成以外は、実施の形態１と同様である。よって、上記ゲート電極１１の製造工程以外は、実施の形態１と同様の工程で形成することができる。
＜実施の形態６＞
実施の形態１〜４においては、ゲート電極１１に開口部１１ａ又は凹部１１ｇを設けたが、ゲート電極の構成材料をポーラス（多孔質）としてもよい。
図１０は、本実施の形態の有機トランジスタの構造を示す断面図および平面図である。
本実施の形態のゲート電極形成工程においては、例えば、導電性粒子を含む液状材料を有機半導体膜５上にインクジェット法を用いて例えば略矩形の領域に塗布し、乾燥、焼成（固化）することにより導電性膜を形成する。この際、導電性微粒子の直径や、溶媒（分散液）などを調整し、膜中に空隙（隙間、孔）１１ｐを形成する。
この場合、空隙１１ｐを介してチャネル領域へ光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。チャネル領域内にキャリアがトラップされることによる閾値の変動やキャリアの移動度の低下を是正することができる。
また、上記工程によれば、微細な開口部１１ａのパターニングが不要となる。よって、簡易な工程で安価に、有機トランジスタを形成することができる。
なお、上記インクジェット法に変えてスピンコート法を用いてもよい。この場合、導電性膜を例えば略矩形にパターニングする工程が必要となるが、微細な開口部のパターニングが不要となり、高度なエッチング制御が不要となる。
上記多孔質なゲート電極１１ｐを形成する方法として、例えば、導電性微粒子の粒径（直径）を１００ｎｍ〜１μｍ程度とする事がこのましい。また、導電性微粒子の分散した溶液の濃度は１％〜５０％である事が好ましい。かかる濃度の溶液を用いる事により良好な空隙を有するゲート電極を形成することが可能である。
また、上記多孔質なゲート電極１１ｐの光透過率は２０〜８０％、より好ましくは４０〜６０％程度である。
なお、本実施の形態の有機トランジスタにおいては、ゲート電極１１の構成以外は、実施の形態１と同様である。よって、上記ゲート電極１１の製造工程以外は、実施の形態１と同様である。
＜実施の形態７＞
上記実施の形態においては、トップゲート型−トップコンタクト構造のトランジスタを例に説明したが、他の構造のトランジスタにも適用可能である。
図１１は、本実施の形態の有機トランジスタの構造を示す断面図である。
図１１（Ａ）に、トップゲート型−ボトムコンタクト構造のトランジスタの断面図を示す。
当該有機トランジスタは、基板１上に形成された下地絶縁膜３と、その上部に一定の距離離間して対向するよう配置されたソース電極７ｓおよびドレイン電極７ｄと、ソース電極７ｓおよびドレイン電極７ｄ間から露出した下地絶縁膜３上にソース電極７ｓおよびドレイン電極７ｄと接するよう配置された有機半導体膜５と、有機半導体膜５上にゲート絶縁膜９を介して配置されたゲート電極１１とを有する。
このゲート電極１１中には、実施の形態１〜４で説明したように開口部１１ａや凹部１１ｇが設けられている。また、ゲート電極１１は、実施の形態５で説明したように薄く（膜厚１００ｎｍ以下、より好ましくは、５０ｎｍ以下）形成されている。また、ゲート電極１１は、実施の形態６で説明したように多孔質膜である。
これらの形成工程は、実施の形態１で説明した各工程を、「下地絶縁膜形成工程」、「ソース電極およびドレイン電極形成工程」、「有機半導体膜形成工程」、「ゲート絶縁膜形成工程」および「ゲート電極形成工程」の順に行えば良い。
図１１（Ｂ）に、ボトムゲート型−ボトムコンタクト構造のトランジスタの断面図を示す。
当該有機トランジスタは、基板１上に形成されたゲート電極１１と、その上部に形成されたゲート絶縁膜９と、その上部に一定の距離離間して対向するよう配置されたソース電極７ｓおよびドレイン電極７ｄと、ソース電極７ｓおよびドレイン電極７ｄ間から露出したゲート絶縁膜９上にソース電極７ｓおよびドレイン電極７ｄと接するよう配置された有機半導体膜５と、有機半導体膜５上に配置された保護膜１３とを有する。なお、ここでは、下地絶縁膜３の形成は省略されている。
このゲート電極１１中には、実施の形態１〜４で説明したように開口部１１ａや凹部１１ｇが設けられている。また、ゲート電極１１は、実施の形態５で説明したように薄く（膜厚１００ｎｍ以下、より好ましくは、５０ｎｍ以下）形成されている。また、ゲート電極１１は、実施の形態６で説明したように多孔質膜である。
これらの形成工程は、実施の形態１で説明した各工程を、「ゲート電極形成工程」、「ゲート絶縁膜形成工程」、「ソース電極およびドレイン電極形成工程」、「有機半導体膜形成工程」、および「保護膜形成工程」の順に行えば良い。なお、図１１（Ｂ），（Ｃ）に示すボトムゲート型においては、ゲート電極１１下に配置される基板１が光透過性を有することを前提としている。
図１１（Ｃ）に、ボトムゲート型−トップコンタクト構造のトランジスタの断面図を示す。
当該有機トランジスタは、基板１上に形成されたゲート電極１１と、その上部に形成されたゲート絶縁膜９と、その上部に形成された有機半導体膜５と、有機半導体膜５上に一定の間隔を置いて対向して配置されたソース電極７ｓおよびドレイン電極７ｄと、有機半導体膜５上に配置された保護膜１３とを有する。なお、ここでは、下地絶縁膜３の形成は省略されている。
このゲート電極１１中には、実施の形態１〜４で説明したように開口部１１ａや凹部１１ｇが設けられている。また、ゲート電極１１は、実施の形態５で説明したように薄く（膜厚１００ｎｍ以下、より好ましくは、５０ｎｍ以下）形成されている。また、ゲート電極１１は、実施の形態６で説明したように多孔質膜である。
これらの形成工程は、実施の形態１で説明した各工程を、「ゲート電極形成工程」、「ゲート絶縁膜形成工程」、「有機半導体膜形成工程」、「ソース電極およびドレイン電極形成工程」、および「保護膜形成工程」の順に行えば良い。
＜電気光学装置および電子機器＞
図１２は、有機トランジスタを用いたアクティブマトリクス基板の構成例を示す回路図である。図１２に示すように、表示装置１は、表示領域１ａ内にマトリクス状に配置された複数の画素を有する。この画素は、配線２７とゲート電極線ＧＬとの交点に配置されている。また、各画素は、画素電極２１および有機トランジスタＴを有している。例えば、配線２７は、Ｘドライバにより駆動され、また、ゲート電極線ＧＬは、Ｙドライバにより駆動される。
上記アクティブマトリクス基板の薄膜トランジスタＴとして上記有機トランジスタを用いることができる。また、ＸドライバやＹドライバに用いられる周辺回路として上記有機トランジスタを用いることができる。
図１３は、上記アクティブマトリクス基板を有する電気泳動装置の構成例を示す平面図および断面図である。
図１３（Ａ）に示すように、アクティブマトリクス基板１は、配線２７と、ゲート電極線ＧＬと、これらの交点に配置された、画素電極２１および有機トランジスタＴを有する。有機トランジスタＴは、図１３（Ｂ）に示すアクティブマトリクス基板１上の層２中に、実施の形態１〜６で詳細に説明したように配置されている。例えば、ソース電極７ｓが配線（ソース線）２７と接続され、ドレイン電極７ｄが画素電極２１と接続される。
図１３（Ｂ）に示すように、アクティブマトリクス基板１の上層には、前述の有機トランジスタＴや、画素電極２１などを含む素子層２が形成されている。そして、素子層２の上層には、複数のマイクロカプセル１０３を有する電気泳動シート１０５が配置される。当該電気泳動シート１０５には、対向電極１０２が形成された対向基板１０１が含まれている。
マイクロカプセル１０３内には、それぞれ特性の異なる複数種の電気泳動粒子、例えば、電荷および色の異なる２種の電気泳動粒子を含む電気泳動分散液が封入されている。対向電極１０２は、例えば、ＩＴＯ等の透明電極材料からなる。
上記電気泳動表示装置においては、ゲート線ＧＬに選択信号（選択電圧）が供給されると、この選択信号が供給されたゲート線ＧＬに接続する有機トランジスタＴがオン状態となる。これにより、当該有機トランジスタＴに接続されている配線２７と画素電極２１とは実質的に導通する。このとき、配線２７に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極２１に供給される。このとき、画素電極２１と対向電極１０２との間に電界が生じ、この電界の方向、強さ等に応じて、マイクロカプセル１０３中の電気泳動粒子はいずれかの電極（上方）１０２または画素電極（下方）２１に向かって電気泳動する。
一方、この状態から、ゲート線ＧＬへの選択信号の供給を停止すると、有機トランジスタＴはオフとなり、かかる有機トランジスタＴに接続されている配線２７と画素電極２１とは非導通状態となる。
したがって、ゲート線ＧＬへの選択信号の供給および停止、あるいは、配線２７へのデータの供給および停止を適宜組み合わせて行なうことにより、電気泳動表示装置の表示画素には所望の画像を表示させることができる。
このように、上記アクティブマトリクス基板１や電気泳動表示装置に上記実施の形態の有機トランジスタを組み込むことで、これらの特性を向上させることができる。
上記電気泳動表示装置は、各種電子機器に組み込むことができる。電子機器の例として、電子ペーパについて説明する。図１４は、電子ペーパの斜視図である。
図１４に示す電子ペーパ１２００は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体１２０１と、表示ユニット１２０２とを備えている。このような電子ペーパ１２００では、表示ユニット１２０２が、前述したような電気泳動表示装置で構成されている。
上記電子ペーパは、例えば、新聞記事などの文字情報を表示して使用することができる。このような、電子ペーパは、駆動電圧が比較的大きく、有機トランジスタのオフ電流の影響を受け難い。また、電子ペーパにおいては、表示画像の切り替えまでの時間が長く、オフ電流によるデメリットよりも、光照射によるキャリアのデトラップの効果が大きい。また、光の下で表示することが多いため、非使用状態（トランジスタのオフ状態）において、蓄積されたキャリアを随時デトラップでき、品質を改善しつつ、長期間の使用が可能となる。このように、本実施の形態の有機トランジスタは、上記電子ペーパに用いて好適である。
なお、上記電気泳動表示装置は、上記電子ペーパのみならず、当該装置を用いたパソコンや時計など表示部を有する各種電子機器に広く適用可能である。
また、上記実施の形態の有機トランジスタやアクティブマトリクス基板は、上記電気泳動表示装置の他、有機ＥＬを用いた表示装置や液晶を用いた表示装置等にも使用することができる。
また、これらの表示装置を使用した電子機器としては、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、上記表示装置、アクティブマトリクス基板や有機トランジスタを適用することが可能である。
また、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
実施の形態１の有機トランジスタの製造方法を示す断面図および平面図である。 実施の形態１の有機トランジスタの製造方法を示す断面図および平面図である。 実施の形態１の有機トランジスタの製造方法を示す断面図および平面図である。 実施の形態１の有機トランジスタのゲート電極の構造を説明するための平面図である。 実施の形態１の有機トランジスタのゲート電極の構造を説明するための拡大断面図である。 実施の形態２の有機トランジスタのゲート電極１１のパターン例を示す平面図である。 実施の形態３の有機トランジスタの構造を示す断面図および平面図である。 実施の形態４の有機トランジスタの構造を示す断面図である。 実施の形態５の有機トランジスタの構造を示す断面図および平面図である。 実施の形態６の有機トランジスタの構造を示す断面図および平面図である。 実施の形態７の有機トランジスタの構造を示す断面図である。 有機トランジスタを用いたアクティブマトリクス基板の構成例を示す回路図である。 アクティブマトリクス基板を有する電気泳動装置の構成例を示す平面図および断面図である。 電子ペーパの斜視図である。
符号の説明
１…基板、１ａ…表示領域、２…層、３…下地絶縁膜、５…有機半導体膜、７ｓ…ソース電極、７ｄ…ドレイン電極、９…ゲート絶縁膜、１１…ゲート電極、１１ａ…開口部、１１ｂ…第１配線部、１１ｃ…第２配線部、１１ｄ…第３配線部、１１ｇ…凹部、１１ｆ…第１導電性膜、１１ｓ…第２導電性膜、１１ｔ…ゲート電極、１１ｐ…空隙、１３…保護膜、２１…画素電極、２７…配線、１０１…対向基板、１０２…対向電極、１０３…マイクロカプセル、１０５…電気泳動シート、１２００…電子ペーパ、１２０１…本体、１２０２…表示ユニット、ＣＨ…チャネル領域、ＧＬ…ゲート電極線、Ｒ１…投影領域、Ｔ…有機トランジスタ

Claims (18)

  1. 基板の上方に、対向して配置されたソース電極およびドレイン電極と、
    前記ソース電極およびドレイン電極間に配置された有機半導体膜と、
    前記有機半導体膜の第１面又は前記第１面と逆側の第２面上にゲート絶縁膜を介して形成されたゲート電極と、
    を有し、
    前記ゲート電極は、前記ソース電極およびドレイン電極間と、前記有機半導体膜とが重なるチャネル領域に、凹部を有し、
    前記凹部を介して前記チャネル領域に光を導入可能に構成されており、
    前記凹部底部に位置する前記ゲート電極は、前記凹部に導入された光が透過可能な厚みである、
    薄膜トランジスタ。
  2. 前記ゲート電極は、前記チャネル領域において、前記ソース電極と重なる領域から前記ドレイン電極と重なる領域まで繋がる経路部を有する、請求項１に記載の薄膜トランジスタ。
  3. 前記凹部および前記ゲート電極の膜厚部分との境界を画定する端辺であって、互いに対向する一対の端辺の各々から前記端辺に直角に前記凹部の内側へ向けて、前記ゲート絶縁膜の膜厚方向に対して４５°の角度で延ばした直線が前記ゲート絶縁膜の膜厚以内で交差する、請求項１に記載の薄膜トランジスタ。
  4. 前記凹部は、前記ソース電極又は前記ドレイン電極の上部に形成されていることを特徴とする請求項３に記載の薄膜トランジスタ。
  5. 前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向に延在し、一定の間隔を置いて配置された複数のライン状の第１配線を有することを特徴とする請求項１乃至４のいずれか一項に記載の薄膜トランジスタ。
  6. 前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向と交差する第２方向に延在し、一定の間隔を置いて配置された複数のライン状の第２配線を有することを特徴とする請求項１乃至４のいずれか一項に記載の薄膜トランジスタ。
  7. 前記第２配線は、前記チャネル領域外で、前記第１方向に延在する第３配線によって接続されていることを特徴とする請求項６に記載の薄膜トランジスタ。
  8. 前記ゲート電極は、前記チャネル領域において、前記ソース電極から前記ドレイン電極への第１方向に延在し、一定の間隔を置いて配置された複数のライン状の第１配線と、
    前記第１方向と交差する第２方向に延在し、一定の間隔を置いて配置された複数のライン状の第２配線と、を有することを特徴とする請求項１乃至４のいずれか一項に記載の薄膜トランジスタ。
  9. 前記ゲート電極は、前記チャネル領域において、前記凹部を複数有し、
    前記複数の凹部は、アレイ状に配置されることを特徴とする請求項１乃至４のいずれか一項に記載の薄膜トランジスタ。
  10. 基板の上方に、対向して配置されたソース電極およびドレイン電極と、
    前記ソース電極およびドレイン電極間に配置された有機半導体膜と、
    前記有機半導体膜の第１面又は前記第１面と逆側の第２面上にゲート絶縁膜を介して形成されたゲート電極と、
    を有し、
    前記ゲート電極は、導電性粒子を含有する液体を固化することにより形成された多孔質の導電性膜であって、
    前記導電性膜を介して前記有機半導体膜に光を導入可能に構成されており、
    前記ゲート電極の光透過率が２０−８０％である、
    薄膜トランジスタ。
  11. 前記凹部底部に位置する前記ゲート電極の厚さは、１００ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  12. 前記凹部底部に位置する前記ゲート電極の厚さは、５０ｎｍ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  13. 前記ゲート電極は、第１導電性膜と第２導電性膜との積層膜を有し、前記凹部は、その底部に前記第１導電性膜を露出する凹部であることを特徴とする請求項１に記載の薄膜トランジスタ。
  14. 前記第１導電性膜の厚さは、１００ｎｍ以下であることを特徴とする請求項１３に記載の薄膜トランジスタ。
  15. 前記第１導電性膜の厚さは、５０ｎｍ以下であることを特徴とする請求項１３に記載の薄膜トランジスタ。
  16. 請求項１乃至１５のいずれか一項に記載の薄膜トランジスタを複数有することを特徴とするマトリクス基板。
  17. 請求項１６に記載のマトリクス基板を有することを特徴とする電気泳動表示装置。
  18. 請求項１７に記載の電気泳動表示装置を有することを特徴とする電子機器。
JP2008011698A 2008-01-22 2008-01-22 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器 Expired - Fee Related JP5439723B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008011698A JP5439723B2 (ja) 2008-01-22 2008-01-22 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US12/356,390 US8049210B2 (en) 2008-01-22 2009-01-20 Thin film transistor, matrix substrate, electrophoresis display device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008011698A JP5439723B2 (ja) 2008-01-22 2008-01-22 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器

Publications (2)

Publication Number Publication Date
JP2009176828A JP2009176828A (ja) 2009-08-06
JP5439723B2 true JP5439723B2 (ja) 2014-03-12

Family

ID=40875747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008011698A Expired - Fee Related JP5439723B2 (ja) 2008-01-22 2008-01-22 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器

Country Status (2)

Country Link
US (1) US8049210B2 (ja)
JP (1) JP5439723B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011049230A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
JP5515660B2 (ja) 2009-11-13 2014-06-11 セイコーエプソン株式会社 半導体装置用基板の製造方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
CN107330180A (zh) * 2017-06-27 2017-11-07 东南（福建）汽车工业有限公司 一种电泳仿真开孔优化方法
JP7242999B2 (ja) * 2018-03-16 2023-03-22 三菱マテリアル株式会社 熱電変換素子
GB2590427B (en) * 2019-12-17 2024-08-28 Flexenable Tech Limited Semiconductor devices
CN112736097B (zh) * 2021-01-19 2023-10-03 Tcl华星光电技术有限公司 显示装置及显示装置的制备方法
CN113629054B (zh) * 2021-07-02 2024-10-25 芯盟科技有限公司 U型晶体管阵列及其形成方法、半导体器件及其形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09251171A (ja) * 1996-03-15 1997-09-22 Toshiba Electron Eng Corp 液晶表示装置およびその製造方法
KR100904523B1 (ko) * 2002-12-26 2009-06-25 엘지디스플레이 주식회사 액티브 매트릭스형 유기전계발광 소자용 박막트랜지스터
US7274076B2 (en) * 2003-10-20 2007-09-25 Micron Technology, Inc. Threshold voltage adjustment for long channel transistors
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2005302888A (ja) * 2004-04-08 2005-10-27 Sharp Corp 光センサー、光センサーアレイ及びその駆動方法
KR101200444B1 (ko) * 2005-07-14 2012-11-12 삼성디스플레이 주식회사 박막트랜지스터와 이를 이용한 박막트랜지스터 기판 및 그제조방법 및 액정표시장치
KR101279296B1 (ko) * 2006-04-17 2013-06-26 엘지디스플레이 주식회사 유기 반도체 구조물, 이의 제조 방법, 이를 이용한 유기박막 트랜지스터 및 이의 제조 방법 및 이를 이용한표시장치

Also Published As

Publication number Publication date
US20090184314A1 (en) 2009-07-23
JP2009176828A (ja) 2009-08-06
US8049210B2 (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP5376287B2 (ja) 回路基板、電気光学装置、電子機器
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP4348644B2 (ja) 薄膜トランジスタ、電気光学装置および電子機器
JP4946286B2 (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
US8502228B2 (en) Thin film transistor array, method for manufacturing the same, and active matrix type display using the same
KR100766513B1 (ko) 유기 반도체 장치의 제조 방법, 유기 반도체 장치, 전자장치 및 전자 기기
JP5200443B2 (ja) 有機トランジスタ及びアクティブマトリックス基板
US20120326154A1 (en) Manufacturing method of thin film transistor and thin film transistor, and display
JP2008042043A (ja) 表示装置
TWI618228B (zh) Thin film transistor, manufacturing method thereof, and image display device
US20140145310A1 (en) Thin film device, method of manufacturing the same, and method of manufacturing display
JP2007281188A (ja) トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP2010224403A (ja) アクティブマトリックス基板の製造方法、アクティブマトリックス基板、電気光学装置、および電子機器
JP6135427B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
WO2016170770A1 (ja) 薄膜トランジスタアレイ形成基板、画像表示装置用基板および薄膜トランジスタアレイ形成基板の製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP2015197633A (ja) 薄膜トランジスタアレイおよびその製造方法
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
KR20090017792A (ko) 리프트 오프 방법을 이용한 유기 반도체층의 패터닝방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees