JP5428214B2 - Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method - Google Patents

Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method Download PDF

Info

Publication number
JP5428214B2
JP5428214B2 JP2008160934A JP2008160934A JP5428214B2 JP 5428214 B2 JP5428214 B2 JP 5428214B2 JP 2008160934 A JP2008160934 A JP 2008160934A JP 2008160934 A JP2008160934 A JP 2008160934A JP 5428214 B2 JP5428214 B2 JP 5428214B2
Authority
JP
Japan
Prior art keywords
wafer
etching
semiconductor wafer
manufacturing
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008160934A
Other languages
Japanese (ja)
Other versions
JP2010003842A (en
Inventor
健夫 加藤
友裕 橋井
克彦 村山
栄 古屋田
和成 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008160934A priority Critical patent/JP5428214B2/en
Publication of JP2010003842A publication Critical patent/JP2010003842A/en
Application granted granted Critical
Publication of JP5428214B2 publication Critical patent/JP5428214B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Description

本発明は、半導体ウェーハの結晶欠陥を評価する技術に関するものである。   The present invention relates to a technique for evaluating crystal defects in a semiconductor wafer.

従来、シリコンウェーハ(代表的な半導体ウェーハ)は、シリコン単結晶インゴットをスライスして得られたウェーハを、研削工程や研磨工程を経てその表面を高精度に平坦化することにより製造されるようになっているが(なお、こうしたシリコンウェーハの各製造工程については、例えば特許文献1に詳しく開示されている)、単結晶インゴットは全て、製品としてのシリコンウェーハを製造するのに先立って、その結晶成長に起因する結晶欠陥などの品質評価がなされるようになっている。   Conventionally, a silicon wafer (a typical semiconductor wafer) is manufactured by flattening the surface of a wafer obtained by slicing a silicon single crystal ingot through a grinding process or a polishing process with high accuracy. (Note that each manufacturing process of such a silicon wafer is disclosed in detail in, for example, Patent Document 1), but all of the single crystal ingots are crystallized prior to manufacturing a silicon wafer as a product. Quality evaluations such as crystal defects caused by growth have been made.

そして、このシリコン単結晶インゴットの品質評価に用いられるシリコンウェーハ(評価用ウェーハ)は、実際の製品としてのシリコンウェーハ(製品ウェーハ)を製造する製造工程と同様の製造工程で製造されるようになっている。
特開2006−100799号公報
And the silicon wafer (evaluation wafer) used for the quality evaluation of this silicon single crystal ingot is manufactured in the same manufacturing process as that for manufacturing a silicon wafer (product wafer) as an actual product. ing.
JP 2006-1000079 A

図6は、製品ウェーハを製造するための代表的な製造工程を示すものである。一般的に、製品ウェーハは、シリコン単結晶インゴットからウェーハをスライスするスライス工程S110と、スライス工程S110でスライスされたウェーハの表裏面(両面)を同時に荒い研削を施して平坦化加工する両面研削工程S120と、両面研削工程S120で得られたウェーハの表裏面を片面ずつ順に細かな研削を施して平坦化加工する片面研削工程S130と、片面研削工程S130で得られたウェーハの表裏面を鏡面に加工する両面研磨工程S140と、両面研磨工程S140で得られたウェーハの表面(デバイスの形成される主面)を研磨して仕上げの鏡面加工を施す片面研磨工程S150とをこの順に経て製造されるようになっている。   FIG. 6 shows a typical manufacturing process for manufacturing a product wafer. Generally, a product wafer is sliced from a silicon single crystal ingot S110, and a double-sided grinding process in which the front and back surfaces (both sides) of the wafer sliced in the slicing step S110 are simultaneously subjected to rough grinding and flattened. S120, a single-sided grinding step S130 in which the front and back surfaces of the wafer obtained in the double-sided grinding step S120 are subjected to fine grinding in order one by one and flattened, and the front and back surfaces of the wafer obtained in the single-sided grinding step S130 are mirrored. The double-side polishing step S140 to be processed and the single-side polishing step S150 for polishing the surface of the wafer (the main surface on which the device is formed) obtained in the double-side polishing step S140 to finish the mirror surface are manufactured in this order. It is like that.

しかしながら、前述の評価用ウェーハの製造工程は製品ウェーハの場合と同様に複雑であるために、その製造に時間を要し、評価用ウェーハを製造して評価するには数日を要する。そのため、評価が終了するまでに単結晶インゴットを長期間保管しておかなければならないが、その保管のための空間の確保や、保管空間の防塵等の管理に多大なコストがかかる。   However, since the manufacturing process of the evaluation wafer is complicated as in the case of the product wafer, it takes time to manufacture the evaluation wafer, and it takes several days to manufacture and evaluate the evaluation wafer. For this reason, the single crystal ingot must be stored for a long period of time before the evaluation is completed, but enormous costs are required to secure a space for the storage and to manage dust storage in the storage space.

また、評価用ウェーハを製造するための設備は製品ウェーハを製造するための設備とは別に用意するのが通常であり、しかも評価用ウェーハの製造工程は製品ウェーハの場合と同様に複雑であるために、評価用ウェーハの製造用の設備に多大なコストがかかる。
また、評価用ウェーハに限らず、製品ウェーハを製造するための設備や工程についてもより簡素化できるようにして、製造時間の短縮や製造コストの削減を促進したいという要請も強い。特に、両面研磨工程S140にあっては、スライス工程S110や研削工程S120,S130で生じた機械的加工ダメージを除去するまで鏡面研磨を行わなければならず、長時間作業を要し、製造コスト上昇の大きな要因となっている。
Also, the equipment for manufacturing the evaluation wafer is usually prepared separately from the equipment for manufacturing the product wafer, and the manufacturing process of the evaluation wafer is as complex as the product wafer. In addition, the equipment for manufacturing the evaluation wafer is very expensive.
In addition, there is a strong demand not only for evaluation wafers but also for facilitating shortening of manufacturing time and manufacturing cost by making it possible to further simplify equipment and processes for manufacturing product wafers. In particular, in the double-side polishing step S140, mirror polishing must be performed until mechanical processing damage generated in the slicing step S110 and the grinding steps S120 and S130 is removed, which requires a long time and increases manufacturing costs. It is a big factor.

本発明はこのような課題に鑑み案出されたもので、半導体ウェーハの製造を簡素化して、製造時間の短縮や製造コストの削減を促進することができるようにし、評価用ウェーハにあっては、評価にかかる時間及びコストを低減することができるようにした、半導体ウェーハの製造方法、半導体ウェーハ、及び、半導体ウェーハの結晶評価方法を提供することを目的とする。   The present invention has been devised in view of such problems, and can simplify the manufacture of semiconductor wafers and promote the reduction of manufacturing time and the reduction of manufacturing costs. An object of the present invention is to provide a semiconductor wafer manufacturing method, a semiconductor wafer, and a semiconductor wafer crystal evaluation method capable of reducing the time and cost required for evaluation.

上記目的を達成するために、請求項1記載の本発明の半導体ウェーハの製造方法は、単結晶インゴットの品質評価を行なうための評価用ウェーハを製造する、半導体ウェーハの製造方法であって、該単結晶インゴットから該ウェーハをスライスするスライス工程と、該スライス工程でスライスされた該ウェーハを回転させ、回転状態の該ウェーハの表面にエッチング液を噴射して該ウェーハの表面をエッチングする枚葉エッチング工程と、該枚葉エッチング工程の直前工程として、該ウェーハの表面を研削して平坦化加工する研削工程とを備え、該研削工程では、#1000〜#8000の研削砥石を使用して該ウェーハの表面を研削し、該枚葉エッチング工程では、該エッチングの処理後の基準となる該ウェーハの表面の凹凸形状を設定し、該エッチングの処理前の該ウェーハの表面の凹凸形状と該エッチングの処理後の基準となる該ウェーハの表面の凹凸形状とを比較し、該ウェーハの各点におけるエッチング量を演算し、該エッチング量になるように該ウェーハの表面をエッチングすることを特徴としている。 In order to achieve the above object, a method for producing a semiconductor wafer according to claim 1 of the present invention is a method for producing a semiconductor wafer for producing an evaluation wafer for performing quality evaluation of a single crystal ingot, Slicing step of slicing the wafer from a single crystal ingot, and single wafer etching for rotating the wafer sliced in the slicing step and injecting an etching solution onto the surface of the rotated wafer to etch the surface of the wafer And a grinding process for grinding and flattening the surface of the wafer as a process immediately before the single wafer etching process. In the grinding process, a # 1000 to # 8000 grinding wheel is used. grinding the surface of the該枚wafer etching process, and set the uneven surface of the wafer as a reference after processing of the etching Comparing the concavo-convex shape of the surface of the wafer before the etching treatment with the concavo-convex shape of the surface of the wafer serving as a reference after the etching treatment, calculating the etching amount at each point of the wafer, the etching amount The surface of the wafer is etched so that

本発明の半導体ウェーハの製造方法は、上記の半導体ウェーハの製造方法において、該研削工程では、キャリアプレートのホルダ内にセットされた該ウェーハを、該研削砥石が取り付けられた上定盤と下定盤とで挟み込むように保持し、サンギヤとインターナルギヤとで該キャリアプレートを遊星運動させ、同時に、該上定盤と該下定盤とを相対方向に回転させることによって、該ウェーハの両面を研削することが好ましい
本発明の半導体ウェーハの製造方法は、上記の半導体ウェーハの製造方法において、該枚葉エッチング工程の次工程として、エッチングされた該ウェーハの表面を研磨して鏡面加工する研磨工程を備えたことが好ましい。
The method for producing a semiconductor wafer according to the present invention is the above-described method for producing a semiconductor wafer. In the grinding step, the wafer set in a carrier plate holder is divided into an upper surface plate and a lower surface plate to which the grinding wheel is attached. The carrier plate is moved in a planetary motion with the sun gear and the internal gear, and at the same time, the upper surface plate and the lower surface plate are rotated in a relative direction to grind both surfaces of the wafer. It is preferable .
The method for producing a semiconductor wafer according to the present invention may comprise a polishing step for polishing the surface of the etched wafer to provide a mirror finish as the next step of the single wafer etching step in the method for producing a semiconductor wafer. preferable.

本発明の半導体ウェーハは、上記の半導体ウェーハの製造方法で製造されたことが好ましい
本発明の半導体ウェーハの結晶評価方法は、上記の半導体ウェーハの製造方法によって製造された半導体ウェーハの結晶欠陥を評価する評価工程を備えたことが好ましい
The semiconductor wafer of the present invention is preferably manufactured by the method for manufacturing a semiconductor wafer described above .
Crystal evaluation method of a semiconductor wafer of the present invention is preferably provided with an evaluation step of evaluating crystal defects of a semiconductor wafer produced by the method of manufacturing the semiconductor wafer.

本発明によれば、枚葉エッチングによる表面処理の制御性の高さに着目して半導体ウェーハの製造方法に枚葉エッチング工程を取り入れることにより、従来のように研削工程や研磨工程を経なくても、半導体ウェーハの表面を良好に鏡面状態にすることができ、特に、評価用の結晶欠陥検出を可能とする程度にウェーハの表面処理を行なうことができる。つまり、単結晶インゴットの結晶成長に起因した結晶欠陥などは、スライス工程や研削工程で生じたウェーハ表面の機械的加工ダメージを除去し、且つウェーハ表面を鏡面状態としなければ正確に検出し難いものであるが、枚葉エッチングによればウェーハ内の加工ダメージを低減でき、且つウェーハ表面を良好に鏡面状態にすることが可能であるので、少なくとも枚葉エッチングを行なえば評価用ウェーハを製造することができる。したがって、半導体ウェーハ特に評価用ウェーハの製造を簡素化し、製造にかかる時間及びコストを低減し、評価にかかる時間及びコストを低減することができる。   According to the present invention, focusing on the high controllability of surface treatment by single wafer etching, by incorporating the single wafer etching process into the semiconductor wafer manufacturing method, the conventional grinding process and polishing process are not required. However, the surface of the semiconductor wafer can be satisfactorily mirror-finished, and in particular, the surface treatment of the wafer can be performed to the extent that crystal defects can be detected for evaluation. In other words, crystal defects caused by crystal growth of single crystal ingots are difficult to detect accurately unless mechanical damage on the wafer surface caused by the slicing process or grinding process is removed and the wafer surface is not mirror-finished. However, according to single wafer etching, processing damage in the wafer can be reduced, and the wafer surface can be satisfactorily mirror-finished, so that at least single wafer etching can be performed to produce an evaluation wafer. Can do. Therefore, it is possible to simplify the manufacture of a semiconductor wafer, particularly an evaluation wafer, reduce the time and cost required for manufacturing, and reduce the time and cost required for evaluation.

以下、図面により、本発明及びその関連発明の実施の形態について説明する。
[第1実施形態]
図1〜図3は本発明の関連発明に係る第1実施形態半導体ウェーハの製造方法及びその関連装置を示すもので、図1はその製造工程のフローチャート、図2はその製造工程で使用される枚葉エッチング装置の模式図、図3はその製造工程で使用される片面研磨装置の模式図である。
Hereinafter, embodiments of the present invention and related inventions will be described with reference to the drawings.
[First Embodiment]
1 to 3 show a manufacturing method and related apparatus for semiconductor wafer of the first embodiment according to the related inventions of the present invention, FIG. 1 is a flow chart of the manufacturing process, Figure 2 is used in the manufacturing process FIG. 3 is a schematic view of a single-side polishing apparatus used in the manufacturing process.

なお、本実施形態では、評価用ウェーハとして用いる代表的な半導体ウェーハであるシリコンウェーハを製造するものとして説明する。
本実施形態では、シリコン単結晶インゴット(単結晶インゴット)の品質評価を行なうための評価用ウェーハ(シリコンウェーハ)は、図1に示すように、シリコン単結晶インゴットからウェーハをスライスするスライス工程S10と、スライス工程S10でスライスされたウェーハを枚葉エッチングする枚葉エッチング工程S20と、枚葉エッチング工程S20でエッチングされたウェーハを片面研磨して鏡面加工する片面研磨工程S30とをこの順に経て製造されるようになっている。そして、このようなスライス工程S10,枚葉エッチング工程S20及び片面研磨工程S30からなる製造方法で製造された評価用ウェーハは、片面研磨工程S30に続く評価工程において、適宜の評価手法(例えばCuデコレーション法)によりウェーハの結晶欠陥を評価されるようになっている。
In the present embodiment, description will be made assuming that a silicon wafer, which is a typical semiconductor wafer used as an evaluation wafer, is manufactured.
In the present embodiment, as shown in FIG. 1, an evaluation wafer (silicon wafer) for quality evaluation of a silicon single crystal ingot (single crystal ingot) includes a slicing step S10 for slicing the wafer from the silicon single crystal ingot. The single-wafer etching step S20 for single-wafer etching the wafer sliced in the slicing step S10, and the single-side polishing step S30 for mirror-finishing the wafer etched in the single-wafer etching step S20 are manufactured in this order. It has become so. The evaluation wafer manufactured by the manufacturing method including the slicing step S10, the single wafer etching step S20, and the single-side polishing step S30 is subjected to an appropriate evaluation method (for example, Cu decoration) in the evaluation step subsequent to the single-side polishing step S30. Method), the crystal defects of the wafer are evaluated.

上記各工程について、以下、詳細に説明する。
《スライス工程》
スライス工程S10では、シリコン単結晶インゴットから所定枚数の評価用ウェーハがワイヤソーや内周刃等のスライス装置(スライス手段)によってスライスされるようになっている。この評価用ウェーハの枚数や厚みは、評価手法の種類によって設定可能なものである。
Each of the above steps will be described in detail below.
《Slicing process》
In the slicing step S10, a predetermined number of evaluation wafers are sliced from the silicon single crystal ingot by a slicing device (slicing means) such as a wire saw or an inner peripheral blade. The number and thickness of the evaluation wafers can be set according to the type of evaluation method.

《エッチング工程》
エッチング工程S20は、図2に示すような枚葉エッチング装置1によって行なわれるようになっている。この枚葉エッチング装置1は、ウェーハ回動装置(ウェーハ回動手段)10と、ウェーハ温度調整装置(ウェーハ温度調整手段)20と、エッチング液供給装置(エッチング液供給手段)30と、リンス液供給装置(リンス液供給手段)40と、ウェーハ表面形状測定装置(ウェーハ表面形状測定手段)50と、制御装置(制御手段)60とを備えて構成されている。
<< Etching process >>
The etching step S20 is performed by a single wafer etching apparatus 1 as shown in FIG. This single wafer etching apparatus 1 includes a wafer rotating device (wafer rotating means) 10, a wafer temperature adjusting device (wafer temperature adjusting means) 20, an etching solution supply device (etching solution supply unit) 30, and a rinsing solution supply. The apparatus (rinsing liquid supply means) 40, a wafer surface shape measuring device (wafer surface shape measuring means) 50, and a control device (control means) 60 are provided.

ウェーハ回動装置10は、ウェーハを支持する円板状のチャック(支持手段)11と、チャック11中心部分に接続された回転軸12と、回転軸12に接続され回転軸12を介してチャック11を回転駆動するモータ等の回転駆動装置(回転駆動手段)13とを有している。なお、ここでは、チャック11はウェーハの形状に沿った円板状に形成されているが、円板状以外の板状でも良い。つまり、チャック11はウェーハを安定して支持できればよく、形状は特に限定されない。   The wafer rotation device 10 includes a disk-shaped chuck (support means) 11 that supports a wafer, a rotating shaft 12 connected to the central portion of the chuck 11, and a chuck 11 connected to the rotating shaft 12 via the rotating shaft 12. And a rotation driving device (rotation driving means) 13 such as a motor for rotating the motor. Here, the chuck 11 is formed in a disc shape along the shape of the wafer, but may have a plate shape other than the disc shape. That is, the chuck 11 is not particularly limited as long as it can stably support the wafer.

ウェーハ温度調整装置20は、チャック11の表面側に設けられた複数の温度制御素子21a,21bを有している。温度制御素子21a,21bは、制御装置60によって制御され、ウェーハ表面の各位置における温度を変化させることで、ウェーハ表面の各位置におけるエッチング反応速度を制御することができるようになっている。詳しくは、温度制御素子21a,21bはそれぞれ、チャック11の上面において、ウェーハ回転中心と同心状とされ、且つウェーハ中心側位置に対応した円形状の中心部11aと、中心部11aの外側から外周縁までの円環状の外周部11bとの位置に対応してそれぞれ配置されている。そして、温度制御素子21a,21bは何れも制御装置60によって各部11a,11bごとにその発熱量を設定されるようになっている。   The wafer temperature adjusting device 20 has a plurality of temperature control elements 21 a and 21 b provided on the surface side of the chuck 11. The temperature control elements 21a and 21b are controlled by the control device 60, and can control the etching reaction rate at each position on the wafer surface by changing the temperature at each position on the wafer surface. Specifically, each of the temperature control elements 21a and 21b is concentric with the wafer rotation center on the upper surface of the chuck 11, and has a circular center portion 11a corresponding to the wafer center side position and an outer side of the center portion 11a. It arrange | positions corresponding to the position with the annular outer peripheral part 11b to a periphery, respectively. The temperature control elements 21a and 21b are set by the control device 60 so that the heat generation amount is set for each of the parts 11a and 11b.

エッチング液供給装置30は、チャック11に支持されたウェーハに臨み、ウェーハに向かってエッチング液を噴射するノズル31と、エッチング液を貯留するとともに、ノズル31にエッチング液を供給するエッチング液供給部32と、ノズル31の位置を移動させるノズル移動装置(ノズル移動手段)33と、ノズル31の噴射状態を調整するノズル噴射状態調節装置(ノズル噴射状態調節手段)34とを有している。なお、エッチング液としては、HF(フッ酸),HNO3(硝酸)及びH3PO4(リン酸)を所定比で混合した混酸液を用いるようになっている。ただし、エッチング液の組成や混合比はこれに限定されるものではない。 The etchant supply device 30 faces the wafer supported by the chuck 11, and a nozzle 31 that jets the etchant toward the wafer, and an etchant supply unit 32 that stores the etchant and supplies the etchant to the nozzle 31. And a nozzle moving device (nozzle moving means) 33 that moves the position of the nozzle 31 and a nozzle injection state adjusting device (nozzle injection state adjusting means) 34 that adjusts the injection state of the nozzle 31. As an etching solution, a mixed acid solution in which HF (hydrofluoric acid), HNO 3 (nitric acid), and H 3 PO 4 (phosphoric acid) are mixed at a predetermined ratio is used. However, the composition and mixing ratio of the etching solution are not limited to this.

ノズル移動装置33は、ノズル31を支持するノズル基部33aと、ノズル基部33aを移動可能に案内するとともにノズル基部33aの面内方向での位置・移動を規制するガイド部33bとを有している。詳しくは、ガイド部33bは、ウェーハの回転中心を通りウェーハ径方向にノズル31が移動するように、ノズル基部33aを案内している。また、ガイド部33bは、ウェーハ回転中心を中心としてウェーハ面内方向に回動可能に、図示しない支持部に支持されており、ガイド部材33bをウェーハ面内方向に回動させることで、ノズル31をウェーハ面内方向に移動させることができるようになっている。   The nozzle moving device 33 includes a nozzle base portion 33a that supports the nozzle 31 and a guide portion 33b that guides the nozzle base portion 33a so as to be movable and restricts the position and movement of the nozzle base portion 33a in the in-plane direction. . Specifically, the guide portion 33b guides the nozzle base portion 33a so that the nozzle 31 moves in the wafer radial direction through the rotation center of the wafer. The guide portion 33b is supported by a support portion (not shown) so as to be rotatable in the wafer surface direction around the wafer rotation center, and the guide member 33b is rotated in the wafer surface direction, whereby the nozzle 31 is rotated. Can be moved in the wafer plane direction.

ノズル噴射状態調節装置34は、ノズル基部33aに設けられ、詳細には図示しないが、ノズル基部33aに対してノズル31の角度を調節する角度調節装置(角度調節手段)と、ノズル先端部のウェーハからの高さ位置を調節する高さ調節装置(高さ調節手段)と、ノズル31からのエッチング液の噴射・非噴射を切り替える噴射切替装置(噴射切替手段)とを有している。
リンス液供給装置40は、チャック11に支持されたウェーハに臨み、ウェーハに向かって純水等のリンス液を噴射するノズル41と、リンス液を貯留するとともに、ノズル41にリンス液を供給するリンス液供給部42と、ノズル41からのリンス液の噴射・非噴射を切り替える図示しない噴射切替装置(噴射切替手段)とを有している。
The nozzle injection state adjusting device 34 is provided in the nozzle base 33a, and although not shown in detail, an angle adjusting device (angle adjusting means) for adjusting the angle of the nozzle 31 with respect to the nozzle base 33a and a wafer at the nozzle tip portion. A height adjusting device (height adjusting means) for adjusting the height position from the nozzle and an injection switching device (injection switching means) for switching between injection and non-injection of the etching solution from the nozzle 31.
The rinsing liquid supply device 40 faces the wafer supported by the chuck 11, and rinses the nozzle 41 for injecting a rinsing liquid such as pure water toward the wafer, and storing the rinsing liquid and supplying the rinsing liquid to the nozzle 41. The liquid supply unit 42 and an injection switching device (injection switching means) (not shown) that switches between injection and non-injection of the rinse liquid from the nozzle 41 are provided.

ウェーハ表面形状測定装置50は、非接触式のレーザ反射方式や静電容量方式等でウェーハの表面形状を測定するようになっている。
制御装置60は、記憶部61と演算部62と指令部63とを有しており、ウェーハ回動装置10の回転駆動装置13の回転数を制御してウェーハ回転数を設定し、また、ウェーハ温度設定装置20の温度制御素子21a,21bを制御して各部11a,11bのウェーハ温度を設定し、また、エッチング液供給部32を制御してエッチング液の供給量を設定し、また、ノズル移動装置33及びノズル噴射状態調節装置34を制御してノズル31の位置及び噴射状態を設定するようになっている。さらに、制御装置60は、所定の状態になるようにエッチングを行なったら、エッチング液の供給を停止するとともにリンス液を供給してウェーハ表面のエッチング液を洗浄するように、エッチング液供給装置30の噴射切替装置及びリンス液供給装置40の噴射切替装置を制御するようになっている。
The wafer surface shape measuring apparatus 50 measures the surface shape of the wafer by a non-contact type laser reflection method or a capacitance method.
The control device 60 includes a storage unit 61, a calculation unit 62, and a command unit 63, controls the number of rotations of the rotation driving device 13 of the wafer rotation device 10 and sets the number of wafer rotations. The temperature control elements 21a and 21b of the temperature setting device 20 are controlled to set the wafer temperatures of the respective portions 11a and 11b, the etching solution supply unit 32 is set to set the supply amount of the etching solution, and the nozzle is moved. The position of the nozzle 31 and the injection state are set by controlling the device 33 and the nozzle injection state adjusting device 34. Further, when the control device 60 performs etching so as to be in a predetermined state, the control device 60 stops the supply of the etching solution and supplies the rinsing solution to clean the etching solution on the wafer surface. The injection switching device and the injection switching device of the rinse liquid supply device 40 are controlled.

詳しくは、記憶部61は、エッチング処理後の基準となるウェーハ表面の凹凸形状(基準凹凸形状)を記憶する第一記憶部61aと、ウェーハ回転数とエッチング状態との対応関係を記憶する第二記憶部61bと、ウェーハ温度とエッチング状態との対応関係を記憶する第三記憶部61cと、エッチング液供給量とエッチング状態との対応関係を記憶する第四記憶部61dと、ノズル31位置とエッチング状態との対応関係を記憶する第五記憶部61eと、ノズル31噴射角度とエッチング状態との対応関係を記憶する第六記憶部61fとを有している。なお、これらの対応関係は、予め計測により求められている。   Specifically, the storage unit 61 stores a first storage unit 61a that stores a concavo-convex shape (reference concavo-convex shape) on the wafer surface that is a reference after the etching process, and a second storage unit that stores a correspondence relationship between the wafer rotation speed and the etching state. A storage unit 61b, a third storage unit 61c that stores the correspondence between the wafer temperature and the etching state, a fourth storage unit 61d that stores a correspondence between the etching solution supply amount and the etching state, the position of the nozzle 31 and the etching It has a fifth storage unit 61e for storing the correspondence relationship with the state, and a sixth storage unit 61f for storing the correspondence relationship between the nozzle 31 injection angle and the etching state. These correspondences are obtained in advance by measurement.

ここで、基準凹凸形状は、最終的に製造する評価用ウェーハの表面形状に対して、片面研磨工程S30における処理特性から規定される片面研磨工程S30前のウェーハ表面形状が設定されるようになっている。具体的には、片面研磨工程S30では周縁部にダレが発生しやすいので、発生するダレの分を補償して中央部分が凹状態となるように基準凹凸形状が設定されたり、あるいは、周囲のダレを防止するように周縁部を立たせた形状となるように基準凹凸形状が設定されたりするようになっている。   Here, the reference concavo-convex shape is set to the wafer surface shape before the single-side polishing step S30 defined by the processing characteristics in the single-side polishing step S30 with respect to the surface shape of the evaluation wafer to be finally manufactured. ing. Specifically, in the single-side polishing step S30, sagging is likely to occur at the peripheral portion, so that the reference uneven shape is set so that the center portion becomes concave by compensating for the sagging that occurs, In order to prevent sagging, the reference uneven shape is set so that the peripheral edge is raised.

演算部62は、ウェーハ表面形状測定装置50によって測定されたエッチング処理直前のウェーハ表面の凹凸形状が入力されるとともに、第一記憶部61aから基準凹凸形状を読み込むようになっている。そして、エッチング処理前の表面凹凸形状と基準凹凸形状とを比較し、ウェーハの各点におけるエッチング量(面内取り代分布)を演算するようになっている。また、第二記憶部61b〜第六記憶部61fからパラメータ(ウェーハ回転数,ウェーハ温度,エッチング液供給量,ノズル位置,ノズル移動パターン,噴射角度)毎のエッチング状態を読み込み、読み込んだデータを基に上記面内取り代分布になるような各パラメータの設定を演算し、指令部63にその設定を出力するようになっている。   The computing unit 62 is input with the concavo-convex shape of the wafer surface immediately before the etching process measured by the wafer surface shape measuring device 50, and reads the reference concavo-convex shape from the first storage unit 61a. And the surface uneven | corrugated shape before an etching process and a reference | standard uneven | corrugated shape are compared, and the etching amount (in-plane machining allowance distribution) in each point of a wafer is calculated. Further, the etching state for each parameter (wafer rotation speed, wafer temperature, etching solution supply amount, nozzle position, nozzle movement pattern, spray angle) is read from the second storage unit 61b to the sixth storage unit 61f, and the read data is based on the read data. The parameters are set such that the above in-plane machining allowance distribution is obtained, and the settings are output to the command unit 63.

指令部63は、演算部62から入力された各パラメータの設定に基づき、各装置10,20,30,40に指令を送り各装置10,20,30,40を制御するようになっている。例えば、ウェーハ回動装置10に対し、ウェーハ回転数を600rpmとする指令を送り、エッチング液供給装置30のノズル移動装置33に対し、ノズル位置をウェーハ中心から0,15,35,60,90,120,135,150mmのように移動させる指令を送るようになっている。   The command unit 63 controls each device 10, 20, 30, 40 by sending a command to each device 10, 20, 30, 40 based on the setting of each parameter input from the calculation unit 62. For example, a command to set the wafer rotation speed to 600 rpm is sent to the wafer rotation device 10, and the nozzle position is set to 0, 15, 35, 60, 90, from the wafer center to the nozzle moving device 33 of the etching solution supply device 30. A command for movement such as 120, 135, and 150 mm is sent.

《片面研磨工程》
次に、片面研磨工程S30について説明する。片面研磨工程S30は、図3に示すような片面研磨装置7によって行なわれるようになっている。この片面研磨装置7は、研磨液(研磨剤)を供給するノズル71と、ウェーハがワックス接着された研磨プレート72を着脱自在に保持する研磨ヘッド73と、研磨布74aの貼られた研磨定盤74とを有しており、ウェーハを研磨プレート72を介して装着した研磨ヘッド73を研磨定盤74に押し付け、ウェーハに圧力をかけた状態でノズル71から研磨液を供給し、研磨ヘッド73と研磨定盤74との少なくとも何れかを回転させることで、ウェーハ表面(主面)が鏡面になるまで機械化学複合的に研磨するようになっている。なお、ここでは、ウェーハがワックス接着された研磨プレート72を用いて鏡面研磨する場合について説明したが、直接、ウェーハを真空吸着により研磨ヘッド73に保持する構成としても良い。また、ウェーハの処理枚数は一枚づつ処理する枚葉方式あるいは複数枚同時処理方式であっても良い。
《Single-side polishing process》
Next, the single-side polishing step S30 will be described. The single-side polishing step S30 is performed by a single-side polishing apparatus 7 as shown in FIG. This single-side polishing apparatus 7 includes a nozzle 71 for supplying a polishing liquid (abrasive), a polishing head 73 for detachably holding a polishing plate 72 to which a wafer is bonded by wax, and a polishing surface plate to which a polishing cloth 74a is attached. 74, and a polishing head 73 mounted with a wafer via a polishing plate 72 is pressed against the polishing surface plate 74, and a polishing liquid is supplied from the nozzle 71 in a state where pressure is applied to the wafer. By rotating at least one of the polishing surface plate 74 and the wafer surface (main surface) becomes a mirror surface, the surface is polished in a mechanochemical combination. Although the case where the wafer is mirror-polished using the polishing plate 72 bonded with wax is described here, the wafer may be directly held on the polishing head 73 by vacuum suction. Further, the number of wafers to be processed may be a single wafer processing method for processing one by one or a multiple processing method for simultaneously processing a plurality of wafers.

そして、片面研磨工程S30では、ウェーハ表面の片側一面(片面)の取り代は、0.3μm〜2.0μm程度に設定されるようになっている。これによりウェーハ表面の更なる鏡面化を図ることができ、ウェーハ表面の結晶欠陥の評価精度をより向上させることができる。なお、ここでは、ウェーハの片面のみ研磨する場合について説明したが、必要に応じて、ウェーハ表裏面それぞれを片面ずつ順に鏡面研磨するようにしても良く、あるいは片面研磨装置に代えて両面研磨装置を用いて、上記設定取り代の範囲で仕上げの鏡面研磨加工するようにしても良い。   In the single-side polishing step S30, the allowance for one side (one side) of the wafer surface is set to about 0.3 μm to 2.0 μm. Thereby, the mirror surface of the wafer surface can be further mirrored, and the evaluation accuracy of crystal defects on the wafer surface can be further improved. Here, the case where only one side of the wafer is polished has been described, but if necessary, the front and back surfaces of the wafer may be mirror-polished one by one in order, or a double-side polishing apparatus may be used instead of the single-side polishing apparatus. It is possible to finish mirror polishing within the range of the setting allowance.

《評価工程》
上記した片面研磨工程S30後のウェーハについて、通常実施される所定のウェーハ品質項目について評価を行なう。例えば、公知のCuデコレーション法によるウェーハ表面の微小欠陥の評価や、各種公知の手法を用いたウェーハ中の比抵抗値,酸素濃度,少数キャリアライフタイム,表面光起電力及びBMD密度などの評価を行なう。これにより単結晶インゴットの品質を評価することができる。
<< Evaluation process >>
The wafer after the above-described single-side polishing step S30 is evaluated for a predetermined wafer quality item that is normally performed. For example, evaluation of minute defects on the wafer surface by a known Cu decoration method, and evaluation of specific resistance value, oxygen concentration, minority carrier lifetime, surface photovoltaic power, BMD density, etc. in the wafer using various known methods . Thereby, the quality of a single crystal ingot can be evaluated.

本発明の関連発明に係る第1実施形態半導体ウェーハの製造方法及びその製造方法に用いる装置は上述のようであるので、以下のような作用・効果がある。
枚葉エッチングによる表面処理の制御性の高さに着目し、評価用ウェーハの製造方法に枚葉エッチング工程S20を取り入れることにより、従来のように研削工程や両面研磨工程を経なくても、評価用の結晶欠陥検出を可能とする程度にウェーハの面質を維持することができる。
Since the semiconductor wafer manufacturing method and the apparatus used in the manufacturing method of the first embodiment according to the related invention of the present invention are as described above, there are the following operations and effects.
Focusing on the high controllability of surface treatment by single wafer etching, by incorporating the single wafer etching step S20 into the evaluation wafer manufacturing method, evaluation can be performed without going through a grinding step or double-side polishing step as in the past. Therefore, the surface quality of the wafer can be maintained to such an extent that crystal defects can be detected.

つまり、本発明者は、枚葉エッチング後のウェーハの表面粗さについて着目したところ、枚葉エッチング後のウェーハ表面の10μm以下の波長粗さ成分は、両面研磨加工後のそれより低減することを実験的に確認した。つまり、枚葉エッチングにより細かい粗さが除去され、ウェーハ表面を鏡面状態にすることが可能であることから、従来必要とされていた両面研磨工程を省略しても、従来実施されている製品ウェーハを用いた評価結果と同等レベルの評価結果を得ることができることを確認した。しかも、枚葉エッチングは化学加工であるので、枚葉エッチング自体による加工ダメージがほとんどなしに、スライス工程のような機械加工による加工歪み等の加工ダメージを除去することができ、従来必要とされていた研削工程を省略できることも確認した。   In other words, the present inventors paid attention to the surface roughness of the wafer after the single wafer etching, and that the wavelength roughness component of 10 μm or less on the wafer surface after the single wafer etching is less than that after the double-side polishing processing. Confirmed experimentally. In other words, since the fine roughness is removed by single wafer etching and the wafer surface can be made into a mirror surface state, even if the double-side polishing process that has been conventionally required is omitted, the product wafer that has been conventionally implemented It was confirmed that an evaluation result of the same level as the evaluation result using can be obtained. Moreover, since single-wafer etching is chemical processing, processing damage such as processing distortion due to mechanical processing such as a slicing process can be removed with almost no processing damage due to single-wafer etching itself, which is conventionally required. It was also confirmed that the grinding process can be omitted.

したがって、少なくとも枚葉エッチング工程S20を取り入れることで、評価用ウェーハの製造工程を簡素化し、評価にかかる時間及びコストを低減することができる。
また、ウェーハ径方向におけるノズル位置を変化させることで、ウェーハの径方向に分割された領域11a,11bにおいて取り代を良好に設定することが可能となる。
また、本実施形態の枚葉エッチングはスピン式であるので、エッチング処理前のウェーハの表面形状に対応してウェーハ表面液分布を制御して、ウェーハ表面の各点における取り代を正確に制御し、且つ、高い加工自由度を得ることができる。また、HF,HNO3及びH3PO4からなる混酸液を使用するので、高速処理し、且つ、表面粗さが低いという利点がある。
Therefore, by incorporating at least the single wafer etching step S20, the manufacturing process of the evaluation wafer can be simplified, and the time and cost for evaluation can be reduced.
Further, by changing the nozzle position in the wafer radial direction, it is possible to satisfactorily set the machining allowance in the regions 11a and 11b divided in the wafer radial direction.
Further, since the single wafer etching of this embodiment is a spin type, the wafer surface liquid distribution is controlled corresponding to the surface shape of the wafer before the etching process, and the machining allowance at each point on the wafer surface is accurately controlled. In addition, a high degree of processing freedom can be obtained. Further, since a mixed acid solution composed of HF, HNO 3 and H 3 PO 4 is used, there are advantages of high-speed processing and low surface roughness.

また、所定枚数だけ評価用ウェーハをスライスして評価用ウェーハ即ち単結晶インゴットを評価し、その評価で良判定を受け選別された単結晶インゴットに限り単結晶インゴット全体をスライスして製品ウェーハを製造することができるので、単結晶インゴット全体をウェーハへワイヤソー等でスライスする長時間かかる作業を実際の製品ウェーハの製造工程に回すことができる。これにより、単結晶インゴット全体をウェーハ状にスライスした状態で保管することに比べて、単結晶インゴットのハンドリング性も上がることに加え、もっとも扱いに注意が必要で清浄度の維持が必要となるデバイス領域となるウェーハ面がインゴット状態で露出しておらず、ウェーハの表裏面を空気中にさらさずに保管できるため、保管空間における清浄度の要求を低下させ、保管空間に対する建設コスト、維持コストを削減することができる。また、ウェーハ状にスライスしていないため、保管空間の省スペースを図ることが可能となる。   In addition, a predetermined number of evaluation wafers are sliced to evaluate an evaluation wafer, that is, a single crystal ingot, and a product wafer is manufactured by slicing the entire single crystal ingot only for single crystal ingots that have been selected based on the evaluation. As a result, it is possible to turn a long time-consuming operation of slicing the entire single crystal ingot into a wafer with a wire saw or the like to an actual product wafer manufacturing process. As a result, compared to storing the entire single crystal ingot in the state of being sliced into a wafer, the handling of the single crystal ingot is improved, and the device that requires the most care and must maintain its cleanliness. Since the wafer surface, which is the area, is not exposed in the ingot state and can be stored without exposing the front and back surfaces of the wafer to the air, the requirement for cleanliness in the storage space is reduced, and the construction and maintenance costs for the storage space are reduced. Can be reduced. Further, since the wafer is not sliced, the storage space can be saved.

さらに、引き上げた単結晶をインゴットに切断するのと同時に、引き上げた単結晶をインゴットに切断するのに用いるワイヤソーによって評価用ウェーハをスライスすることも可能であり(つまり、スライス工程をインゴット加工工程と同一工程にすることが可能であり)、作業時間の大幅な短縮を図ることができる。
[第2実施形態]
次に、図4及び図5を参照して、本発明の第2実施形態について説明する。
Furthermore, at the same time that the pulled single crystal is cut into an ingot, it is also possible to slice the evaluation wafer with a wire saw that is used to cut the pulled single crystal into an ingot (that is, the slicing step is referred to as an ingot processing step). It is possible to make the same process), and the working time can be greatly reduced.
[Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIGS. 4 and 5.

図4及び図5は本発明の第2実施形態に係る半導体ウェーハの製造方法及びその関連装置を示すもので、図4はその製造工程のフローチャート、図5はその製造工程で使用される両面研削装置の模式図である。なお、第2実施形態のものと同じ部材等は、第1実施形態の説明と同一の符号で説明する。
第2実施形態では、評価用ウェーハは、図4に示すように、第1実施形態の製造工程にさらに両面研削工程S15が追加された工程で製造される。つまり、単結晶インゴットから評価用のウェーハをスライスするスライス工程S10と、スライス工程S10でスライスされたウェーハの両面を研削して平坦化加工する両面研削工程(平坦化工程)S15と、両面研削工程S15で研削されたウェーハを枚葉エッチングする枚葉エッチング工程S20と、枚葉エッチング工程S20でエッチングされたウェーハを片面研磨する片面研磨工程S30とを経て製造されるようになっている。そして、このような製造方法で製造された評価用ウェーハにより、結晶中の欠陥が評価されるようになっている。
4 and 5 show a semiconductor wafer manufacturing method and related apparatus according to the second embodiment of the present invention. FIG. 4 is a flowchart of the manufacturing process, and FIG. 5 is double-side grinding used in the manufacturing process. It is a schematic diagram of an apparatus. The same members and the like as those of the second embodiment will be described with the same reference numerals as those of the first embodiment.
In the second embodiment, as shown in FIG. 4, the evaluation wafer is manufactured in a process in which a double-side grinding process S15 is further added to the manufacturing process of the first embodiment. That is, a slicing step S10 for slicing an evaluation wafer from a single crystal ingot, a double-sided grinding step (flattening step) S15 for grinding and flattening both surfaces of the wafer sliced in the slicing step S10, and a double-sided grinding step The wafer is manufactured through a single wafer etching step S20 for etching the wafer ground in S15 and a single side polishing step S30 for polishing the wafer etched in the single wafer etching step S20. And the defect in a crystal | crystallization is evaluated with the wafer for evaluation manufactured with such a manufacturing method.

なお、スライス工程S10,枚葉エッチング工程S20及び片面研磨工程S30で使用される装置は、第1実施形態と同様である。
《両面研削工程》
新たに追加された両面研削工程S15について説明する。両面研削工程S15は、図5に示すような両面研削装置8によって行なわれるようになっている。
The apparatus used in the slicing step S10, the single wafer etching step S20, and the single-side polishing step S30 is the same as that in the first embodiment.
《Double-sided grinding process》
The newly added double-side grinding step S15 will be described. The double-side grinding step S15 is performed by a double-side grinding apparatus 8 as shown in FIG.

両面研削装置8は、サンギア81とインターナルギア82に噛合され、そのホルダ内にウェーハがセットされるキャリアプレート83と、研削砥石が取り付けられた上定盤84及び下定盤85と、砥粒を供給するノズル86とを有している。そして、両面研削装置8は、ホルダ内にセットされたウェーハの両面を上定盤84と下定盤85とで挟み込むように保持し、ノズル86から砥粒を供給し、サンギア81とインターナルギア82とでキャリアプレート83を遊星運動させ、同時に、上定盤84と下定盤85とを相対方向に回転させることによって、ウェーハの両面を機械的に研削するようになっている。使用する研削砥石としては、レジノイド研削砥石またはメタルボンド研削砥石などが望ましく、#1000〜#8000の研削砥石を使用することが望ましい。   The double-side grinding apparatus 8 meshes with a sun gear 81 and an internal gear 82, and supplies a carrier plate 83 on which a wafer is set in the holder, an upper surface plate 84 and a lower surface plate 85 to which grinding wheels are attached, and abrasive grains. And a nozzle 86. Then, the double-side grinding device 8 holds both surfaces of the wafer set in the holder so as to be sandwiched between the upper surface plate 84 and the lower surface plate 85, supplies abrasive grains from the nozzle 86, the sun gear 81, the internal gear 82, Thus, the carrier plate 83 is caused to make a planetary motion, and at the same time, the upper surface plate 84 and the lower surface plate 85 are rotated in relative directions, whereby both surfaces of the wafer are mechanically ground. As a grinding wheel to be used, a resinoid grinding wheel or a metal bond grinding wheel is desirable, and it is desirable to use a grinding wheel of # 1000 to # 8000.

なお、両面研削工程S15では、両面研削後のウェーハ表面に残存する加工ダメージ層の厚みが大きい場合には、後のエッチング工程S20におけるウェーハのエッチング量や片面研磨工程S30におけるウェーハの研磨量が増大してしまうため、生産性低下および製造コスト上昇を招くことになる。このため、両面研削時のウェーハ表面への加工ダメージ層の厚みが2μm以下となるように両面研削することが有効である。   In the double-side grinding step S15, if the thickness of the processing damage layer remaining on the wafer surface after double-side grinding is large, the amount of wafer etching in the subsequent etching step S20 and the amount of wafer polishing in the single-side polishing step S30 increase. Therefore, the productivity is lowered and the manufacturing cost is increased. For this reason, it is effective to perform double-side grinding so that the thickness of the processing damage layer on the wafer surface during double-side grinding is 2 μm or less.

なお、図5に示す両面研削装置8は一例であって、片面研削装置を用いてウェーハ表裏面をそれぞれ順に研削するようにしても良く、あるいは、両面研削装置を用いてウェーハ表裏面を同時に研削するようにしても良い。
本発明の第2実施形態にかかる半導体ウェーハの製造方法及びその製造方法に用いる装置は上述のように構成されているので、第1実施形態と同様の作用・効果を奏する。しかも、枚葉エッチングにより細かい粗さが除去され、両面研削工程S15を経たウェーハ表面を鏡面状態にすることができ、また、枚葉エッチングにより加工ダメージ量も十分に低減できるので、従来必要とされていた両面研磨工程を省略しても、従来実施されている製品ウェーハを用いた評価結果と同等レベルの評価結果を得ることができる。
[その他]
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
Note that the double-side grinding device 8 shown in FIG. 5 is an example, and the front and back surfaces of the wafer may be ground in order using a single-side grinding device, or the front and back surfaces of the wafer may be ground simultaneously using a double-side grinding device. You may make it do.
Since the semiconductor wafer manufacturing method and the apparatus used for the manufacturing method according to the second embodiment of the present invention are configured as described above, the same operations and effects as those of the first embodiment are achieved. In addition, fine roughness is removed by single-wafer etching, the wafer surface that has undergone the double-side grinding step S15 can be made into a mirror surface state, and processing damage can be sufficiently reduced by single-wafer etching, which is conventionally required. Even if the double-side polishing step that has been performed is omitted, an evaluation result equivalent to the evaluation result using a product wafer that has been conventionally performed can be obtained.
[Others]
As mentioned above, although embodiment of this invention was described, this invention is not limited to the said embodiment, A various deformation | transformation is possible in the range which does not deviate from the meaning of this invention.

例えば、上記各実施形態において、枚葉エッチング装置1は、チャック11の表面側に設けられた複数の温度制御素子21a,21bを有するウェーハ温度調整装置20を備えているが、そのような構成のウェーハ温度調整装置20を備えることに限定されず、ウェーハの面内方向にエッチング反応分布を所望の状態に設定できるものであれば、どのようなものを備えていても良い。つまり、ウェーハの位置毎のエッチング反応を操作し、ウェーハの面内方向のエッチング反応分布を設定することができるエッチング反応操作装置として、上記各実施形態におけるウェーハ温度調整装置20に代えて、ウェーハに熱あるいは光を照射する赤外線ランプあるいはレーザ発振器等のウェーハ照射手段と、ウェーハ照射手段の照射位置及び照射量を設定するウェーハ照射設定手段とを有する装置を備えても良い。これらウェーハ照射手段とウェーハ照射設定手段とは、制御装置60に接続され、所望のエッチング反応分布が入力されるようになっている。そして、ウェーハ照射手段が赤外線ランプである場合には、ウェーハ照射設定手段は、ランプとウェーハとの間に位置して、照射領域及び照射時間を制限するようにすることができ、また、ウェーハ照射手段がレーザ発振器である場合には、ウェーハ照射設定手段はレーザ照射位置を制御するように発振器に設けられた制御とすることができる。   For example, in each of the embodiments described above, the single wafer etching apparatus 1 includes the wafer temperature adjustment apparatus 20 having a plurality of temperature control elements 21 a and 21 b provided on the surface side of the chuck 11. The present invention is not limited to the provision of the wafer temperature adjusting device 20, and any device may be provided as long as the etching reaction distribution can be set in a desired state in the in-plane direction of the wafer. That is, instead of the wafer temperature adjusting device 20 in each of the above embodiments, an etching reaction operating device capable of operating the etching reaction for each position of the wafer and setting the etching reaction distribution in the in-plane direction of the wafer is used for the wafer. You may provide the apparatus which has wafer irradiation means, such as an infrared lamp or a laser oscillator which irradiates a heat | fever or light, and the wafer irradiation setting means which sets the irradiation position and irradiation amount of a wafer irradiation means. These wafer irradiation means and wafer irradiation setting means are connected to the control device 60 so that a desired etching reaction distribution is inputted. When the wafer irradiation means is an infrared lamp, the wafer irradiation setting means can be positioned between the lamp and the wafer to limit the irradiation area and the irradiation time. When the means is a laser oscillator, the wafer irradiation setting means can be a control provided in the oscillator so as to control the laser irradiation position.

また、上記各実施形態において、ウェーハ温度調整装置20等のエッチング反応操作装置に加えて、エッチング液の温度を設定するエッチング液温度設定装置(エッチング液温度設定手段)やエッチング液の混合比を変更するエッチング液混合比変更装置(エッチング液混合比変更手段)を備えても良いし、エッチング反応操作装置を備えずに、エッチング液温度設定装置やエッチング液混合比変更装置のみを備えるようにしても良い。   In each of the above embodiments, in addition to the etching reaction operation device such as the wafer temperature adjusting device 20, the etching solution temperature setting device (etching solution temperature setting means) for setting the temperature of the etching solution and the mixing ratio of the etching solution are changed. An etching solution mixture ratio changing device (etching solution mixture ratio changing means) may be provided, or an etching reaction temperature control device and an etching solution mixture ratio changing device may be provided without an etching reaction operation device. good.

また、上記各実施形態において、スライス工程S10でシリコン単結晶インゴットから所定枚数の評価用ウェーハのみをスライスするようにしたが、インゴット全体をウェーハ状にスライスするようにしても良い。
また、上記第2実施形態において、両面研削工程S15を片面研削工程(平坦化工程)に代えても良い。つまり、枚葉エッチング工程S20前の研削がウェーハの少なくとも表面片面に施されれば良い。なお、このとき、表面片面の取り代は10μm以下とするのが好ましい。
In each of the above embodiments, only a predetermined number of evaluation wafers are sliced from the silicon single crystal ingot in the slicing step S10. However, the entire ingot may be sliced into a wafer.
Moreover, in the said 2nd Embodiment, you may replace double-sided grinding process S15 with a single-sided grinding process (flattening process). That is, it suffices that at least one surface of the wafer be ground before the single wafer etching step S20. At this time, it is preferable that the allowance for one surface of the surface be 10 μm or less.

また、上記各実施形態において、半導体ウェーハとして代表的なシリコンウェーハについて説明したが、シリコン以外の材料からなる半導体ウェーハに本発明を適用してももちろん良い。   Moreover, in each said embodiment, although the typical silicon wafer was demonstrated as a semiconductor wafer, of course, you may apply this invention to the semiconductor wafer which consists of materials other than silicon.

本発明の関連発明に係る第1実施形態半導体ウェーハの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the semiconductor wafer of 1st Embodiment which concerns on the related invention of this invention. 本発明の関連発明に係る第1実施形態半導体ウェーハの製造方法で用いる枚葉エッチング装置を示す模式図である。It is a schematic diagram which shows the single wafer etching apparatus used with the manufacturing method of the semiconductor wafer of 1st Embodiment which concerns on the related invention of this invention. 本発明の関連発明に係る第1実施形態半導体ウェーハの製造方法で用いる片面研磨装置を示す模式図である。It is a schematic diagram which shows the single-side polish apparatus used with the manufacturing method of the semiconductor wafer of 1st Embodiment which concerns on the related invention of this invention. 本発明の第2実施形態に係る半導体ウェーハの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the semiconductor wafer which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る半導体ウェーハの製造方法で用いる両面研削装置を示す模式図である。It is a schematic diagram which shows the double-sided grinding apparatus used with the manufacturing method of the semiconductor wafer which concerns on 2nd Embodiment of this invention. 従来の半導体ウェーハの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of the conventional semiconductor wafer.

符号の説明Explanation of symbols

1 枚葉エッチング装置
7 片面研磨装置
8 両面研削装置
1 Single wafer etching equipment 7 Single-side polishing equipment 8 Double-side grinding equipment

Claims (5)

単結晶インゴットの品質評価を行なうための評価用ウェーハを製造する、半導体ウェーハの製造方法であって、
該単結晶インゴットから該ウェーハをスライスするスライス工程と、
該スライス工程でスライスされた該ウェーハを回転させ、回転状態の該ウェーハの表面にエッチング液を噴射して該ウェーハの表面をエッチングする枚葉エッチング工程と、
該枚葉エッチング工程の直前工程として、該ウェーハの表面を研削して平坦化加工する研削工程とを備え、
該研削工程では、#1000〜#8000の研削砥石を使用して該ウェーハの表面を研削し、
該枚葉エッチング工程では、該エッチングの処理後の基準となる該ウェーハの表面の凹凸形状を設定し、該エッチングの処理前の該ウェーハの表面の凹凸形状と該エッチングの処理後の基準となる該ウェーハの表面の凹凸形状とを比較し、該ウェーハの各点におけるエッチング量を演算し、該エッチング量になるように該ウェーハの表面をエッチングする
ことを特徴とする、半導体ウェーハの製造方法。
A method for manufacturing a semiconductor wafer, for manufacturing a wafer for evaluation for performing quality evaluation of a single crystal ingot,
Slicing the wafer from the single crystal ingot;
A single wafer etching step in which the wafer sliced in the slicing step is rotated, and an etching solution is sprayed onto the surface of the rotated wafer to etch the surface of the wafer;
As a step immediately before the single wafer etching step, a grinding step of grinding and planarizing the surface of the wafer,
In the grinding step, the surface of the wafer is ground using a grinding wheel of # 1000 to # 8000 ,
In the single wafer etching step, the uneven shape of the surface of the wafer to be a reference after the etching process is set, and the uneven shape of the surface of the wafer before the etching process and the reference after the etching process are set. Comparing the uneven shape of the surface of the wafer, calculating the etching amount at each point of the wafer, and etching the surface of the wafer so as to be the etching amount Manufacturing method.
該研削工程では、キャリアプレートのホルダ内にセットされた該ウェーハを、該研削砥石が取り付けられた上定盤と下定盤とで挟み込むように保持し、サンギヤとインターナルギヤとで該キャリアプレートを遊星運動させ、同時に、該上定盤と該下定盤とを相対方向に回転させることによって、該ウェーハの両面を研削する
ことを特徴とする、請求項1記載の半導体ウェーハの製造方法
In the grinding step, the wafer set in a carrier plate holder is held so as to be sandwiched between an upper surface plate and a lower surface plate to which the grinding wheel is attached, and the carrier plate is held by a sun gear and an internal gear. 2. The method of manufacturing a semiconductor wafer according to claim 1, wherein both surfaces of the wafer are ground by causing planetary motion and simultaneously rotating the upper surface plate and the lower surface plate in a relative direction .
該枚葉エッチング工程の次工程として、エッチングされた該ウェーハの表面を研磨して鏡面加工する研磨工程を備えた
ことを特徴とする、請求項1又は2記載の半導体ウェーハの製造方法。
As a next step in該枚wafer etching process, the etched characterized by comprising a polishing step of mirror finishing by polishing the surface of the wafer, method for manufacturing a semiconductor wafer according to claim 1 or 2, wherein.
請求項1〜の何れか1項に記載の半導体ウェーハの製造方法で製造された
ことを特徴とする、半導体ウェーハ。
A semiconductor wafer manufactured by the method for manufacturing a semiconductor wafer according to any one of claims 1 to 3 .
請求項1〜の何れか1項に記載の半導体ウェーハの製造方法によって製造された半導体ウェーハの結晶欠陥を評価する評価工程を備えた
ことを特徴とする、半導体ウェーハの結晶評価方法。
Characterized by comprising an evaluation step of evaluating crystal defects of a semiconductor wafer produced by the method for producing a semiconductor wafer according to any one of claim 1 to 3 crystal evaluation method of a semiconductor wafer.
JP2008160934A 2008-06-19 2008-06-19 Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method Active JP5428214B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160934A JP5428214B2 (en) 2008-06-19 2008-06-19 Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160934A JP5428214B2 (en) 2008-06-19 2008-06-19 Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method

Publications (2)

Publication Number Publication Date
JP2010003842A JP2010003842A (en) 2010-01-07
JP5428214B2 true JP5428214B2 (en) 2014-02-26

Family

ID=41585325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160934A Active JP5428214B2 (en) 2008-06-19 2008-06-19 Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method

Country Status (1)

Country Link
JP (1) JP5428214B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5742739B2 (en) * 2012-02-01 2015-07-01 信越半導体株式会社 Screening method of silicon substrate for metal contamination assessment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528166B2 (en) * 1998-09-10 2004-05-17 三菱住友シリコン株式会社 Manufacturing method of high flatness wafer
JP4537643B2 (en) * 2002-01-24 2010-09-01 信越半導体株式会社 Manufacturing method of silicon single crystal wafer
JP2006100799A (en) * 2004-09-06 2006-04-13 Sumco Corp Method of manufacturing silicon wafer
JP4835069B2 (en) * 2005-08-17 2011-12-14 株式会社Sumco Silicon wafer manufacturing method

Also Published As

Publication number Publication date
JP2010003842A (en) 2010-01-07

Similar Documents

Publication Publication Date Title
KR100955962B1 (en) Manufacturing method for semiconductor wafers and wire saw used for the same
JP6312976B2 (en) Manufacturing method of semiconductor wafer
KR101002250B1 (en) Method for manufacturing epitaxial wafer
JP5060755B2 (en) Semiconductor wafer rough polishing method and semiconductor wafer polishing apparatus
JP4517867B2 (en) Etching solution for controlling surface shape of silicon wafer and method for producing silicon wafer using the etching solution
CN103854991B (en) The method for manufacturing semiconductor crystal wafer
KR100903602B1 (en) Method for manufacturing silicon wafer
JP4835069B2 (en) Silicon wafer manufacturing method
TWI285924B (en) Method for manufacturing silicon wafer
TWI752045B (en) Polishing device
CN105313234A (en) Processing method for double-sided polished sapphire wafers
JP2013258227A (en) Semiconductor wafer manufacturing method
JP2010034128A (en) Production method of wafer and wafer obtained by this method
JP3943869B2 (en) Semiconductor wafer processing method and semiconductor wafer
JP5428214B2 (en) Semiconductor wafer manufacturing method, semiconductor wafer, and semiconductor wafer crystal evaluation method
US7645702B2 (en) Manufacturing method of silicon wafer
KR101328775B1 (en) Method for producing silicon epitaxial wafer
JP5074845B2 (en) Semiconductor wafer grinding method and semiconductor wafer processing method
KR101485830B1 (en) Single Crystal Silicon Componet with Improved Durability for Plasma Appratus and Preparation Method Thereof
KR102102719B1 (en) Silicon wafer single side polishing method
JP5454091B2 (en) Silicon wafer surface flattening method and silicon wafer surface flattening apparatus before finish polishing
JP2010003847A (en) Manufacturing method of semiconductor wafer
JP2003142434A (en) Method of manufacturing mirror-surface wafer
JP2010003846A (en) Method and device for manufacturing semiconductor wafer
JP2003007659A (en) Method of manufacturing silicon semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5428214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250