JP5075282B1 - 入力装置 - Google Patents

入力装置 Download PDF

Info

Publication number
JP5075282B1
JP5075282B1 JP2012026901A JP2012026901A JP5075282B1 JP 5075282 B1 JP5075282 B1 JP 5075282B1 JP 2012026901 A JP2012026901 A JP 2012026901A JP 2012026901 A JP2012026901 A JP 2012026901A JP 5075282 B1 JP5075282 B1 JP 5075282B1
Authority
JP
Japan
Prior art keywords
layer
transparent
input device
bridge wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012026901A
Other languages
English (en)
Other versions
JP2013164698A (ja
Inventor
正宜 竹内
清 佐藤
徹也 鈴木
大悟 青木
学 矢沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2012026901A priority Critical patent/JP5075282B1/ja
Priority to PCT/JP2012/059963 priority patent/WO2013118314A1/ja
Priority to KR1020147022302A priority patent/KR101562487B1/ko
Priority to CN201290001166.XU priority patent/CN204166512U/zh
Application granted granted Critical
Publication of JP5075282B1 publication Critical patent/JP5075282B1/ja
Priority to TW102102534A priority patent/TWI489343B/zh
Publication of JP2013164698A publication Critical patent/JP2013164698A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Position Input By Displaying (AREA)

Abstract

【課題】良好な不可視特性及び、透明基材側との良好な密着性を確保でき、加えて、ブリッジ配線の耐環境性を向上させることが可能な入力装置を提供する。
【解決手段】透明基材と、透明基材の第1の面に形成された複数の透明電極5と、透明電極5間を電気的に接続するブリッジ配線10と、前記透明基材とブリッジ配線10間に形成された絶縁層20と、を有し、ブリッジ配線10は、絶縁層20の表面20aと接するITOからなる下地層35と、下地層35の表面に形成され下地層35よりも低抵抗の金属層36と、を有する。
【選択図】図3

Description

本発明は、操作面の操作位置を検知可能な入力装置に係り、特に、透明基材表面に形成された透明電極間を接続するブリッジ配線の構成に関する。
特許文献1には、複数の透明電極間を電気的に接続するブリッジ配線(特許文献1には交差部分、中継電極と記載されている)をITOで形成した入力装置が開示されている。
また特許文献2には、複数の透明電極間を電気的に接続するブリッジ配線をMo、Al、Au等で形成した入力装置が開示されている。
なお透明電極の形成面を構成する透明基材と、ブリッジ配線との間には絶縁層が介在している。すなわちブリッジ配線は絶縁層の表面を通って各透明電極間を電気的に接続している。
特開2008−310550号公報 特開2010−271796号公報
特許文献1では、ブリッジ配線をITOで形成しており、ブリッジ配線の配線抵抗が大きくなる問題があった。
また特許文献2のように、金属材料でブリッジ配線を形成することで、ブリッジ配線の配線抵抗をITOで形成するより低くできるが、良好な不可視特性、すなわちブリッジ配線が見えてはならず、さらにブリッジ配線の形成面を構成する絶縁層との間の良好な密着性を確保することが必要であった。加えて、ブリッジ配線の耐環境性(耐湿性や耐熱性)を向上させることが必要であった。
特に、絶縁層との密着性の悪い低抵抗の金属を用いた場合、良好な不可視特性とともに良好な密着性を確保することが必要であった。
後述の実験に示すように本発明者らは、例えば低抵抗の金属としてAuを選択したが、特許文献1及び特許文献2にはブリッジ配線としてAuを用いた際、特に、良好な不可視特性とともに絶縁層との良好な密着性を確保するための構造が開示されていない。
そこで本発明は上記従来の課題を解決するためのものであり、特に、良好な不可視特性及び、透明基材側との良好な密着性を確保でき、加えて、ブリッジ配線の耐環境性を向上させることが可能な入力装置を提供することを目的とする。
本発明における入力装置は、透明基材と、前記透明基材の第1の面に形成された複数の透明電極と、前記透明電極間を電気的に接続するブリッジ配線と、前記透明基材と前記ブリッジ配線との間に形成された絶縁層と、を有し、
前記透明電極は、複数の第1の透明電極と、複数のITOからなる第2の透明電極とを備え、各第1の透明電極が第1の方向に連結されており、前記第1の透明電極の連結部の表面に前記絶縁層が形成され、前記絶縁層の絶縁表面を通って形成された前記ブリッジ配線により各第2の透明電極が、前記第1の方向と交叉する第2の方向に連結されており、
前記絶縁層は、ノボラック樹脂で形成されており、
前記絶縁層は、前記第1の透明電極の連結部と前記第2の透明電極との間の空間を埋めるとともに前記第2の透明電極の表面にまで乗り上げて形成されており、
前記ブリッジ配線は、前記絶縁層の表面から前記第2の透明電極の表面にかけてして形成されたアモルファスITOからなる下地層と、前記下地層の表面のみに形成されたAuからなる金属層と、前記金属層の表面のみに形成されたアモルファスITOからなる導電性酸化物保護層との積層構造を備えることを特徴とするものである。
これにより良好な不可視特性を確保できるとともに、ブリッジ配線の低抵抗を実現でき、さらにブリッジ配線と絶縁層との間の密着性を良好にできる。また、ITOからなる下地層は、絶縁層の吸水性に起因する水分に対するバリア層として機能する。さらに環境変化に伴う絶縁層の収縮に対してITOからなる下地層は適切に追従できる。このように良好な耐環境性(耐湿性、耐熱性)も確保できる。
記金属層は、Auで形成される。これにより、良好な不可視特性を確保でき、また低抵抗を実現できる。
また本発明では、前記金属層の表面にITOからなる導電性酸化物保護層が形成される。このようにブリッジ配線の表面に金属層を露出させず、金属層の表面を導電性酸化物保護層で覆うことで、導電性酸化物保護層を、ブリッジ配線の表面側から流入してくる水分に対するバリア層として機能させることができ、ブリッジ配線の耐環境性をより効果的に向上させることができる。また、不可視特性をより向上させることができる。
また本発明では、導電性酸化物保護層をITOで形成することにより、ブリッジ配線の低抵抗化と静電破壊耐性を向上させることができる。
本発明では、前記ブリッジ配線は、2kV以上のESD特性を備えることが好ましい。また、前記ブリッジ配線のシート抵抗値Rsは、40Ω/□未満であることが好ましい。また、前記金属層の膜厚は、2〜20nmであることが好ましい。また、前記金属層の膜厚は、2〜6nmであることが好ましい。また、前記下地層の膜厚は、5〜40nmであることが好ましい。また、前記導電性酸化物保護層の膜厚は、5〜40nmであることが好ましい。また、前記ブリッジ配線の幅寸法は、5〜50μmであり、前記ブリッジ配線の長さ寸法は、150〜500μmであることが好ましい。また、前記ブリッジ配線は、各透明電極の表面、前記絶縁層の表面及び前記透明基材の表面に、前記下地層、前記金属層及び前記導電性酸化物保護層を重ねて積層した後、フォトリソグラフィ技術により前記絶縁層の表面から前記第2の透明電極層の表面にかけて細長い形状に残したものであることが好ましい。また、前記絶縁層には、ブリーチングが施されていることが好ましい。
また本発明は、前記絶縁表面を構成する絶縁層を、ノボラック樹脂で形成する構成に好ましく適用できる。
また本発明は、前記ブリッジ配線の表面に、透明基材間の接合材である光学透明粘着層が接している構成に好ましく適用できる。また、透明基材の第1の面側と、表面が操作面であるパネル間を前記光学透明粘着層により接合する構成に好ましく適用できる。
本発明の入力装置によれば、良好な不可視特性を確保できるとともに、低抵抗を実現でき、さらにブリッジ配線と絶縁層との間の密着性を良好にできる。また、ITOからなる下地層は、絶縁層の吸水性に起因する水分に対するバリア層として機能する。さらに環境変化に伴う絶縁層の収縮に対してITOからなる下地層は適切に追従できる。このように良好な耐環境性(耐湿性、耐熱性)も確保できる。
図1は、本実施形態における入力装置(タッチパネル)を構成する透明基材の表面に形成された各透明電極及び配線部を示す平面図である。 図2(a)は、図1に示す入力装置の拡大平面図であり、図2(b)は、図2(a)をA−Aに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図2(c)は、図2(b)とは一部異なる入力装置の部分拡大縦断面図である。 図3(a)は、参考例におけるブリッジ配線の拡大縦断面図であり、図3(b)は、実施形態におけるブリッジ配線の拡大縦断面図である。 図4は、本実施形態における入力装置の製造方法を示す工程図であり、図4の右図が部分縦断面図、図4の左図が平面図である。
図1は、本実施形態における入力装置(タッチパネル)を構成する透明基材の表面に形成された各透明電極及び配線部を示す平面図であり、図2(a)は、図1に示す入力装置の拡大平面図であり、図2(b)は、図2(a)をA−Aに沿って切断し矢印方向から見た入力装置の部分拡大縦断面図であり、図2(c)は、図2(b)とは一部異なる入力装置の部分拡大縦断面図である。
なおこの明細書において、「透明」「透光性」とは可視光線透過率が50%以上(好ましくは80%以上)の状態を指す。更にヘイズ値が6以下であることが好適である。
なお図1には、入力装置1を構成する透明基材2の表面(第1の面)2aに形成された各透明電極4,5及び配線部6を図示したが、実際には図2(b)のように、透明基材2の表面側に透明なパネル3が設けられ、また配線部6の位置には加飾層が存在するので、配線部6をパネル3の表面側から見ることはできない。なお透明電極は透明なので視認できないが、図1では透明電極の外形を示している。
透明基材2は、ポリエチレンテレフタレート(PET)等のフィルム状の透明基材やガラス基材等で形成される。また各透明電極4,5は、ITO(Indium Tin Oxide)等の透明導電材料でスパッタや蒸着等により成膜される。
図1に示すように、表示領域11(指などの操作体により操作を行うことができる、表示ディスプレイが対向する表示画面)内には複数の第1の透明電極4と複数の第2の透明電極5とが形成される。
図1、図2(a)に示すように複数の第1の透明電極4は、透明基材2の表面2aに形成され、各第1の透明電極4は、細長い連結部7を介してY1−Y2方向(第1の方向)に連結されている。そしてY1−Y2方向に連結された複数の第1の透明電極4からなる第1の電極8がX1−X2方向に間隔を空けて配列されている。
また図1、図2(a)に示すように複数の第2の透明電極5は、透明基材2の表面2aに形成される。このように、第2の透明電極5は、第1の透明電極4と同じ面(透明基材2の表面2a)に形成される。図1、図2(a)に示すように、各第2の透明電極5は、細長いブリッジ配線10を介してX1−X2方向(第2の方向)に連結されている。そして、X1−X2方向に連結された複数の第2の透明電極5からなる第2の電極12がY1−Y2方向に間隔を空けて配列されている。
図2(a)(b)に示すように、第1の透明電極4間を連結する連結部7の表面には絶縁層20が形成されている。図2(b)に示すように、絶縁層20は、連結部7と第2の透明電極5との間の空間を埋め、また第2の透明電極5の表面にも多少、乗り上げている。
そして図2(a)(b)に示すように、ブリッジ配線10は、絶縁層20の表面20aから絶縁層20のX1−X2方向の両側に位置する各第2の透明電極5の表面にかけて形成されている。ブリッジ配線10は、各第2の透明電極5間を電気的に接続している。
図2(a)(b)に示すように各第1の透明電極4間を接続する連結部7の表面には絶縁層20が設けられ、この絶縁層20の表面に各第2の透明電極5間を接続するブリッジ配線10が設けられる。このように連結部7とブリッジ配線10との間には絶縁層20が介在し、第1の透明電極4と第2の透明電極5とは電気的に絶縁された状態となっている。そして本実施形態では、第1の透明電極4と第2の透明電極5とを同じ面(透明基材2の表面2a)に形成することができ、入力装置1の薄型化を実現できる。
なお連結部7、絶縁層20及びブリッジ配線10はいずれも表示領域11内に位置するものであり、透明電極4,5と同様に透明、透光性で構成される。
図1に示すように、表示領域11の周囲は額縁状の加飾領域(非表示領域)25となっている。表示領域11は透明、透光性であるが、加飾領域25は不透明、非透光性である。よって加飾領域25に設けられた配線部6や外部接続部27は入力装置1の表面(パネル3の表面)から見ることはできない。
図1に示すように、加飾領域25には、各第1の電極8及び各第2の電極12から引き出された複数本の配線部6が形成されている。各配線部6は、Cu、Cu合金、CuNi合金、Ni、Ag、Au等の金属材料を有して形成される。
図1に示すように、各配線部6の先端は、フレキシブルプリント基板(図示しない)と電気的に接続される外部接続部27を構成している。
図2(b)に示すように、透明基材2の表面2a側とパネル3との間が光学透明粘着層(OCA;Optical Clear Adhesive)30を介して接合されている。パネル3は特に材質を限定するものではないが、ガラス基材やプラスチック基材が好ましく適用される。光学透明粘着層(OCA)30は、アクリル系粘着剤や両面粘着テープ等である。
図1に示す静電容量式の入力装置1では、図2(b)に示すようにパネル3の操作面3a上に接触させると、指Fと指Fに近い第1の透明電極4との間、及び第2の透明電極5との間で静電容量が生じる。このときの静電容量変化に基づいて、指Fの接触位置を算出することが可能である。指Fの位置は、第1の電極8との間の静電容量変化に基づいてX座標を検知し、第2の電極12との間の静電容量変化に基づいてY座標を検知する(自己容量検出型)。また、第1の電極8と第2の電極12の一方の第1の電極の一列に駆動電圧を印加し、他方の第2の電極により指Fとの間の静電容量の変化を検知して第2の電極によりY位置を検知し、第1の電極によりX位置を検知する相互容量検出型であってもよい。
本実施形態では、第2の透明電極5間を連結するブリッジ配線10の構造に特徴的部分がある。
図3(a)に示すように、参考例のブリッジ配線10は、絶縁層20の表面20aから第2の透明電極5の表面5aにかけて形成されたITOからなる透明な下地層35と、下地層35の表面に形成され下地層35よりも低抵抗で透明な金属層36との2層構造である。
金属層36は、Au、Au合金、CuNi、Niのうちいずれかにより形成されることが好適である。この中でも特にAuを選択することがより好適である。Auを選択した理由は、耐熱、耐湿、環境試験でも酸化せず抵抗変化が小さく、低抵抗を維持できる材料のためである。
図3(a)の構成によれば、良好な不可視特性を確保できるとともに、ブリッジ配線10と絶縁層20との間の密着性を向上させることができる。またITOからなる下地層35は、絶縁層20の吸水性に起因する水分に対するバリア層としても機能する。またITOからなる下地層35は、静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上できる。図3(a)では、絶縁層20にノボラック樹脂(レジスト)を使用することができ、第2の透明電極5と連結部7との間の隙間を適切に埋めることができる。また絶縁層20の表面20aをなだらかに形成でき、凹凸を小さくできる。図3(a)におけるITOからなる下地層35は、ノボラック樹脂の吸水性に起因する水分に対するバリア層として機能し、さらに環境変化に対する絶縁層20の収縮に適切に追従できる。このようにITOからなる下地層35と金属層36との積層構造により良好な耐環境性(耐湿性、耐熱性)をも得ることができる。
また、ITOからなる下地層35と金属層36との積層構造により静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上させることができる。
ここで絶縁層20の最大膜厚は、0.5〜4μm程度であり、下地層35の膜厚は、5〜40nm程度であり、金属層36の膜厚は、2〜20nm程度である。またブリッジ配線の幅寸法(Y1−Y2方向への長さ寸法)は、5〜50μm程度であり、長さ寸法(X1−X2方向への長さ寸法)は、150〜500μm程度である。
図3(a)では、ITOよりも十分に低い電気抵抗率を有するAu等の金属層36を薄く且つ幅細で形成してもITOの単層膜でブリッジ配線を形成した場合に比べてブリッジ配線10を低抵抗化でき、しかも図3(a)では金属層36の膜厚を薄く幅寸法を小さく形成したことで不可視特性を向上させることができる。
またITOからなる下地層35と各透明電極4,5にITOを用いることで、良好な密着性とともに、良好な電気的接合を確保することができる。
また図3(b)に示すように、実施形態のブリッジ配線10は、絶縁層20の表面20aから第2の透明電極5の表面5aにかけて形成されたITOからなる透明な下地層35と、下地層35の表面に形成され下地層35よりも低抵抗で透明なAuからなる金属層36と、金属層36の表面に形成されたITOからなる透明な保護層37との3層構造である。ITOからなる導電性酸化物保護層37の膜厚は、5〜40nm程度である。
図3(b)のように、金属層36の表面をITOからなる導電性酸化物保護層37で覆うことで、導電性酸化物保護層37を、図3(b)に示すアクリル系粘着剤等で形成された光学透明粘着層(OCA)30の吸水性に起因する水分に対するバリア層として機能させることができる。また、導電性酸化物保護層37には透明性の高いITOを用いることで、ブリッジ配線の低抵抗化と静電破壊耐性を向上させることができる。また、金属層36の表面をITOからなる導電性酸化物保護層37で覆うことで、ブリッジ配線10の反射率を抑制でき、結果として透過率/反射率の比を大きくでき、不可視特性をさらに効果的に向上させることができる。
なお図3(b)に示す実施形態においても、金属層36の下にITOからなる下地層35を敷いたことで、ブリッジ配線10と絶縁層20との間の密着性を向上させることができる。また、下地層35を、絶縁層20の吸水性に起因する水分に対するバリア層としても機能させることができる。よって図3(b)に示したように、金属層36の表裏面にITOからなる下地層35と導電性酸化物保護層37とを設けることで、より効果的に耐環境性を向上させることができる。
またITOからなる下地層35は、静電破壊電圧値(耐圧値)を増加させることができ、静電破壊耐性を向上できる。またITOからなる下地層35と各透明電極4,5にITOを用いることで、良好な密着性とともに良好な電気的接合を確保できる。
なお、図3(a)の2層構造とすると金属層36の表面は、光学透明粘着層(OCA)30と接する状態となるが、2層構造としても、後述の実験結果に示すように、入力装置1として使用可能な耐環境性を得ることができた。
なお本実施形態では図2(b)に示すように、透明基材2のパネル3側に向く表面2aに各透明電極4,5、絶縁層20、ブリッジ配線10を設けているが、図2(c)に示すように、透明基材2の裏面2b(第1の面)側に各透明電極4,5、絶縁層20及びブリッジ配線10を設けていることもできる。図2(c)では、透明基材2の裏面2bと、別の透明基材26との間の接合材である光学透明粘着層(OCA)28が、ブリッジ配線10に接している。
また第1の透明電極4間を連結する連結部7はITOで形成できる。すなわち各第1の透明電極4と連結部とを一体的に形成することができる。
またブリッジ配線10の下地層35や導電性酸化物保護層37を構成するITOには、アモルファスITOを用いることができる。ただし、下地層35や導電性酸化物保護層37を結晶ITOで形成することもできる。
図4は、本実施形態における入力装置1の製造方法を示す工程図である。図4の左図は部分縦断面図であり、右図は平面図である。なお左図と右図とでは寸法比が異なる。図4に示した部分縦断面図は図2(b)に示す部分縦断面図と同様にX1−X2方向に沿って切断したものである。なお図4には、透明電極4,5の部分を図示した。
図4(a)の工程では、透明基材2の表面2aにITOからなる各透明電極4,5を形成する。このとき、第1の透明電極4,4間を連結する連結部7を前記第1の透明電極4と一体的にITOにより形成する。
次に図4(b)の工程では、連結部7上を覆うとともに、連結部7のX1−X2方向の両側に位置する第2の透明電極5との間を埋めるノボラック樹脂等からなる絶縁層20を形成する。このとき全面露光により絶縁層20を透明にするブリーチングを行うことが好適である。
続いて図4(c)の工程では、各透明電極4,5の表面、絶縁層20の表面及び透明基材2の表面にITOからなる下地層35/Auからなる金属層36/ITOからなる導電性酸化物保護層37の3層構造からなるブリッジ配線10を形成する。このとき、下地層35、金属層36及び導電性酸化物保護層37の各層をスパッタや蒸着法等で形成する。
そして図4(d)では、ブリッジ配線10を、フォトリソグラフィ技術等を用いて絶縁層20の表面から、絶縁層20の両側に位置する第2の透明電極4の表面にかけてX1−X2方向に細長い形状で残す。なおこのとき、各透明電極4,5の表面が削られないように選択エッチングを行うことが好適である。これにより第2の透明電極5,5間をブリッジ配線10を介して電気的に接続することができる。
その後、図2(b)に示すように透明基材2の表面2a側と表面が操作面3aとされたパネル3間を光学透明粘着層30を介して接合する。
本実施形態における入力装置は、携帯電話機、デジタルカメラ、PDA、ゲーム機、カーナビゲーション等に使用される。
実験では、透明基材上に図2に示す構造の透明電極(ITO)、絶縁層(ノボラック樹脂)、及びブリッジ配線を形成した。第2の透明電極間を連結するブリッジ配線を、以下の表1に示す実施例1〜実施例3のアモルファスITO(下地層)/Au(金属層)/アモルファスITO(導電性酸化物保護層)の3層構造、参考例1参考例3のアモルファスITO(下地層)/Au(金属層)の2層構造、比較例1のCuNi(下地層)/Au(金属層)の2層構造、比較例2のTi(下地層)/Au(金属層)の2層構造、比較例3〜比較例5のITO単層膜で形成した。
表1には、各層の膜厚、ブリッジ配線の幅寸法(図2(a)で示すY1−Y2方向の長さ)、及びブリッジ配線の長さ寸法(図2(a)に示すX1−X2方向の長さ)が示されている。なお表1に示す透過率、反射率についてはブリッジ配線の形状に加工する前に、基材表面に全体に形成した状態(ベタ膜状態)で測定した。
Figure 0005075282
表1に示す不可視ランクであるが、×は、比較例3のITO単層膜を基準とした。なお比較例3では、ITOからなるブリッジ配線が見えた。△は、比較例3に比べてブリッジ配線は見えないが、傾けるとブリッジ配線が見える状態、○は、傾けると、ブリッジ配線総数の10%以下が見える状態、◎は、傾けても、ブリッジ配線が全く見えない状態である。
またブリッジ配線のシート抵抗値Rsについては、60Ω/□より大きい場合を×、40〜60Ω/□を○、40Ω/□未満を◎とした。
また、加速試験として温度を85℃、湿度を85%RHとした環境試験における電気抵抗変化については、変化率が±100%以上または断線した場合には×とし、変化率が±30%以上±100%未満である場合を△とし、変化率が±30%以内である場合を○とした。
また、85℃で乾燥雰囲気中での環境試験における密着性については、断線があれば×、断線がなければ○とした。
また、ESD(Electro-Static Discharge)試験(静電破壊電圧試験)については、1kv未満を×、1kV以上2kV未満を△、2kV以上を○とした。
表1に示すように、比較例1では、ESD特性(静電破壊電圧)が低下し使用不能となった。また比較例2では、耐環境試験で断線が生じた。比較例2では、下地としてのTiが絶縁層(ノボラック樹脂)の収縮に追従できずに、剥離し断線した。
表1に示す比較例3〜比較例5では、不可視特性、シート抵抗値Rsのいずれかが×となった。
これに対して実施例では、シート抵抗値Rs、不可視特性、環境試験のいずれにおいても×がなかった。また実施例では良好なESD特性(静電破壊電圧)を得ることができた。
Auの表裏面にITOを形成した3層構造の実施例1〜実施例3のほうが、ITO/Auの2層構造とした参考例1参考例3に比べて、反射率を抑制でき、結果として透過率/反射率の比を高くでき、良好な不可視特性を得ることができた。
1 入力装置
2 透明基材
3 パネル
4 第1の透明電極
5 第2の透明電極
6 配線部
7 連結部
10 ブリッジ配線
11 表示領域
20 絶縁層
25 加飾領域
30 光学透明粘着層(OCA)
35 下地層
36 金属層
37 導電性酸化物保護層

Claims (10)

  1. 透明基材と、前記透明基材の第1の面に形成された複数の透明電極と、前記透明電極間を電気的に接続するブリッジ配線と、前記透明基材と前記ブリッジ配線との間に形成された絶縁層と、を有し、
    前記透明電極は、複数の第1の透明電極と、複数のITOからなる第2の透明電極とを備え、各第1の透明電極が第1の方向に連結されており、前記第1の透明電極の連結部の表面に前記絶縁層が形成され、前記絶縁層の絶縁表面を通って形成された前記ブリッジ配線により各第2の透明電極が、前記第1の方向と交叉する第2の方向に連結されており、
    前記絶縁層は、ノボラック樹脂で形成されており、
    前記絶縁層は、前記第1の透明電極の連結部と前記第2の透明電極との間の空間を埋めるとともに前記第2の透明電極の表面にまで乗り上げて形成されており、
    前記ブリッジ配線は、前記絶縁層の表面から前記第2の透明電極の表面にかけてして形成されたアモルファスITOからなる下地層と、前記下地層の表面のみに形成されたAuからなる金属層と、前記金属層の表面のみに形成されたアモルファスITOからなる導電性酸化物保護層との積層構造を備えることを特徴とする入力装置。
  2. 前記ブリッジ配線は、2kV以上のESD特性を備える請求項1記載の入力装置。
  3. 前記ブリッジ配線のシート抵抗値Rsは、40Ω/□未満である請求項1又は2に記載の入力装置。
  4. 前記金属層の膜厚は、2〜20nmである請求項1ないし3のいずれか1項に記載の入力装置。
  5. 前記金属層の膜厚は、2〜6nmである請求項4記載の入力装置。
  6. 前記下地層の膜厚は、5〜40nmである請求項1ないし5のいずれか1項に記載の入力装置。
  7. 前記導電性酸化物保護層の膜厚は、5〜40nmである請求項1ないし6のいずれか1項に記載の入力装置。
  8. 前記ブリッジ配線の幅寸法は、5〜50μmであり、前記ブリッジ配線の長さ寸法は、150〜500μmである請求項1ないし7のいずれか1項に記載の入力装置。
  9. 前記ブリッジ配線は、各透明電極の表面、前記絶縁層の表面及び前記透明基材の表面に、前記下地層、前記金属層及び前記導電性酸化物保護層を重ねて積層した後、フォトリソグラフィ技術により前記絶縁層の表面から前記第2の透明電極層の表面にかけて細長い形状に残したものである請求項1ないし8のいずれか1項に記載の入力装置。
  10. 前記絶縁層には、ブリーチングが施されている請求項1ないし9のいずれか1項に記載の入力装置。
JP2012026901A 2012-02-10 2012-02-10 入力装置 Active JP5075282B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012026901A JP5075282B1 (ja) 2012-02-10 2012-02-10 入力装置
PCT/JP2012/059963 WO2013118314A1 (ja) 2012-02-10 2012-04-12 入力装置
KR1020147022302A KR101562487B1 (ko) 2012-02-10 2012-04-12 입력 장치
CN201290001166.XU CN204166512U (zh) 2012-02-10 2012-04-12 输入装置
TW102102534A TWI489343B (zh) 2012-02-10 2013-01-23 Input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012026901A JP5075282B1 (ja) 2012-02-10 2012-02-10 入力装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012101360A Division JP5075287B1 (ja) 2012-04-26 2012-04-26 入力装置
JP2012101363A Division JP2013164828A (ja) 2012-04-26 2012-04-26 入力装置

Publications (2)

Publication Number Publication Date
JP5075282B1 true JP5075282B1 (ja) 2012-11-21
JP2013164698A JP2013164698A (ja) 2013-08-22

Family

ID=47435452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012026901A Active JP5075282B1 (ja) 2012-02-10 2012-02-10 入力装置

Country Status (5)

Country Link
JP (1) JP5075282B1 (ja)
KR (1) KR101562487B1 (ja)
CN (1) CN204166512U (ja)
TW (1) TWI489343B (ja)
WO (1) WO2013118314A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134994A (ja) * 2013-01-11 2014-07-24 Alps Electric Co Ltd 入力装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104699285B (zh) * 2013-12-09 2017-11-21 宸鸿科技(厦门)有限公司 触控感测结构及其形成方法
CN104777924B (zh) * 2014-01-09 2018-03-02 宸鸿科技(厦门)有限公司 触控面板及其制作方法
JP5849110B2 (ja) 2014-01-09 2016-01-27 アルプス電気株式会社 入力装置
KR102263975B1 (ko) * 2014-12-16 2021-06-11 삼성디스플레이 주식회사 터치 패널 및 그 제조방법
JP6444787B2 (ja) * 2015-03-23 2018-12-26 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP2016224631A (ja) * 2015-05-28 2016-12-28 大日本印刷株式会社 タッチパネルセンサ、タッチパネルモジュール、及びタッチパネルセンサ付きカラーフィルタ
JP6826610B2 (ja) * 2016-10-06 2021-02-03 アルプスアルパイン株式会社 静電容量式センサ
CN110096169B (zh) * 2018-01-30 2021-01-22 京东方科技集团股份有限公司 触控基板及其制造方法、电子装置
CN109032402B (zh) * 2018-07-03 2021-09-03 京东方科技集团股份有限公司 一种柔性触控面板的制作方法、柔性触控面板和装置
CN113433747B (zh) * 2021-07-12 2023-06-27 武汉华星光电技术有限公司 阵列基板及制作方法、移动终端

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302448A (ja) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
WO2010150668A1 (ja) * 2009-06-23 2010-12-29 ジオマテック株式会社 静電容量型入力装置及びその製造方法
JP2011128674A (ja) * 2009-12-15 2011-06-30 Sony Corp 静電容量型入力装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010271796A (ja) 2009-05-19 2010-12-02 Optrex Corp 電極間接続構造およびタッチパネル

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004302448A (ja) * 2003-03-19 2004-10-28 Nec Lcd Technologies Ltd 液晶表示装置及びその製造方法
WO2010150668A1 (ja) * 2009-06-23 2010-12-29 ジオマテック株式会社 静電容量型入力装置及びその製造方法
JP2011128674A (ja) * 2009-12-15 2011-06-30 Sony Corp 静電容量型入力装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014134994A (ja) * 2013-01-11 2014-07-24 Alps Electric Co Ltd 入力装置

Also Published As

Publication number Publication date
WO2013118314A1 (ja) 2013-08-15
KR101562487B1 (ko) 2015-10-21
KR20140115345A (ko) 2014-09-30
JP2013164698A (ja) 2013-08-22
TWI489343B (zh) 2015-06-21
TW201337680A (zh) 2013-09-16
CN204166512U (zh) 2015-02-18

Similar Documents

Publication Publication Date Title
JP5075282B1 (ja) 入力装置
JP5865819B2 (ja) 入力装置
KR101476026B1 (ko) 입력 장치
JP6029842B2 (ja) 静電容量式入力装置
JP6002047B2 (ja) 入力装置
JP5846953B2 (ja) 入力装置及びその製造方法
JP5520162B2 (ja) 入力装置及びその製造方法
JP2015069440A (ja) タッチパネルセンサおよびタッチパネルモジュール
US10746770B2 (en) Capacitive sensor suppressing breakage of electrode linking parts due to electrostatic discharge
JP5075287B1 (ja) 入力装置
JP6735850B2 (ja) 静電容量式センサおよび機器
WO2016002461A1 (ja) 入力装置およびその製造方法
JP2015032104A (ja) タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP6405298B2 (ja) 静電容量式センサ、タッチパネルおよび電子機器
JP2014194720A (ja) タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP5932590B2 (ja) 入力装置の製造方法
JP5982955B2 (ja) タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP2013164828A (ja) 入力装置
JP2014153790A (ja) 入力装置
JP2013210732A (ja) タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP2019079081A (ja) 静電容量式センサ
WO2017175521A1 (ja) 静電容量式センサ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120824

R150 Certificate of patent or registration of utility model

Ref document number: 5075282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350