JP5024137B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5024137B2 JP5024137B2 JP2008069543A JP2008069543A JP5024137B2 JP 5024137 B2 JP5024137 B2 JP 5024137B2 JP 2008069543 A JP2008069543 A JP 2008069543A JP 2008069543 A JP2008069543 A JP 2008069543A JP 5024137 B2 JP5024137 B2 JP 5024137B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- semi
- underfill resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体装置の製造方法に関し、より具体的には、複数の電極パッドと、複数の電極パッドに設けられた突起電極と、突起電極間に配置されたアンダーフィル樹脂とを備えた半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more specifically, a semiconductor including a plurality of electrode pads, protruding electrodes provided on the plurality of electrode pads, and an underfill resin disposed between the protruding electrodes. The present invention relates to a device manufacturing method.
近年、半導体チップと回路基板とを備えた半導体装置の高密度実装を可能とするため、バンプと称される突起電極を用いたフリップチップ接続構造が広く採用されている(図1参照)。 In recent years, in order to enable high-density mounting of a semiconductor device including a semiconductor chip and a circuit board, a flip chip connection structure using bump electrodes called bumps has been widely adopted (see FIG. 1).
図1を参照するに、従来の半導体装置10は、半導体チップ11と、回路基板12と、突起電極であるバンプ13と、アンダーフィル樹脂14とを有する。
Referring to FIG. 1, a
半導体チップ11は、複数の電極パッド16を有する。半導体チップ11は、回路基板12にフリップチップ接続されている。回路基板12は、半導体チップ11と電気的に接続される複数のパッド17を有する。バンプ13は、一方の端部が電極パッド16と接続されており、他方の端部がパッド17と接続されている。バンプ13としては、例えば、半田バンプを用いることができる。
The
アンダーフィル樹脂14は、半導体チップ11と回路基板12との隙間を充填するように配置されている。アンダーフィル樹脂14は、回路基板12に半導体チップ11を実装後、半導体チップ11と回路基板12との隙間にアンダーフィル樹脂14の母材となる樹脂(溶媒を含んだ樹脂)を充填し、その後、樹脂を半硬化(このとき樹脂に含まれる溶媒が揮発する)させることで形成する。
The
近年、上記方法よりも容易にアンダーフィル樹脂14を形成する方法として、後述する図2〜図4に示すような方法がある。
In recent years, methods for forming the
図2〜図4を参照して、従来の半導体装置10の製造方法について説明する。始めに、図2に示す工程では、半導体チップ11の電極パッド16にバンプ13を形成する。
A conventional method for manufacturing the
次いで、図3に示す工程では、スピンコート法、塗布法、印刷法等の方法により、アンダーフィル樹脂14の母材となる樹脂(溶媒を含んだ樹脂)を半導体チップ11に形成する。続いて、樹脂に含まれる溶媒を揮発させて樹脂を半硬化させることでアンダーフィル樹脂14を形成する。このとき、図3に示すように、バンプ13の端面13A(回路基板12のパッド17と接続される部分)がアンダーフィル樹脂14を覆う場合、バンプ13の端面13Aに形成されたアンダーフィル樹脂14を除去する。これにより、半導体チップ11にアンダーフィル樹脂14が形成されたアンダーフィル樹脂付き半導体チップ20が形成される。
Next, in the process shown in FIG. 3, a resin (resin containing a solvent) that is a base material of the
次いで、図4に示す工程では、図3に示すアンダーフィル樹脂付き半導体チップ20の上下反転させ、バンプ13を再溶融してバンプ13と回路基板12のパッド17とを熱圧着(アンダーフィル樹脂付き半導体チップ20を回路基板12に実装)する。その後、バンプ13の再溶融温度よりも低い温度でアンダーフィル樹脂14を加熱して、アンダーフィル樹脂14を完全に硬化させる。これにより、従来の半導体装置10が製造される(例えば、特許文献1参照。)。
しかしながら、従来の半導体装置10の製造方法では、バンプ13の端面13Aを露出するようにアンダーフィル樹脂14を形成することが困難である。従って、バンプ13の端面13Aに形成されたアンダーフィル樹脂14を除去する工程(例えば、プラズマ処理工程)を行う必要があるため、半導体装置10の製造コストが増加してしまうという問題があった。この問題は、アンダーフィル樹脂14の母材となる樹脂の量が多い場合に顕著となる。
However, in the conventional method for manufacturing the
図5及び図6は、従来の半導体装置の製造方法の問題点を説明するための図である。図5及び図6において、従来の半導体装置10と同一構成部分には同一符号を付す。
5 and 6 are diagrams for explaining problems of the conventional method for manufacturing a semiconductor device. 5 and 6, the same components as those of the
図5に示すように、アンダーフィル樹脂14の母材となる樹脂の量を減らして樹脂を半硬化させた場合、バンプ13間に形成された樹脂の体積収縮(具体的には、樹脂に含まれる溶媒成分の減少による体積収縮)が大きくなってしまう。このため、バンプ13の端面13Aとバンプ間に形成されたアンダーフィル樹脂14の面14Aとの間に段差が形成される。
As shown in FIG. 5, when the amount of the resin used as the base material of the
このような段差を有したアンダーフィル樹脂付き半導体チップ20を回路基板12に実装すると、図6に示すように、パッド17間にボイド21が形成されてしまう。このようなボイド21が形成された場合、再溶融したバンプ13がボイド21に流れ出ることでバンプ13間においてショートが発生したり、半導体チップ11と回路基板12との間の密着性の低下によりバンプ13とパッド17との間の接合強度が低下したりする。従って、半導体チップ11と回路基板12との間の電気的接続信頼性が低下してしまうという問題があった。
When the
そこで、本発明は、上記の点に鑑みてなされたものであって、半導体装置の製造コストを低減できると共に、半導体チップと回路基板との間の電気的接続信頼性を向上させることのできる半導体装置の製造方法を提供することを本発明の目的とする。 Therefore, the present invention has been made in view of the above points, and can reduce the manufacturing cost of a semiconductor device and improve the reliability of electrical connection between a semiconductor chip and a circuit board. It is an object of the present invention to provide a method for manufacturing a device.
本発明の一観点によれば、基板の表面に複数の突起電極を形成する工程と、表面に複数の凹部を有する板体を用意し、前記凹部を前記複数の突起電極の間に合わせて、前記板体の表面と前記突起電極とを接触させる工程と、樹脂を前記基板と前記板体との間及び前記凹部内に充填し、前記樹脂を半硬化させる工程と、前記樹脂が半硬化した後に、前記板体を除去する工程とを含むことを特徴とする半導体装置の製造方法が提供される。 According to an aspect of the present invention, a step of forming a plurality of protruding electrodes on a surface of a substrate, a plate body having a plurality of recessed portions on the surface, the recessed portions are aligned between the plurality of protruding electrodes, A step of bringing the surface of the plate body into contact with the protruding electrode, a step of filling a resin between the substrate and the plate body and in the recess, and semi-curing the resin, and after the resin is semi-cured And a step of removing the plate body. A method of manufacturing a semiconductor device is provided.
本発明によれば、半導体装置の製造コストを低減できると共に、半導体チップと回路基板との間の電気的接続信頼性を向上させることのできる半導体装置の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a semiconductor device that can reduce the manufacturing cost of the semiconductor device and improve the reliability of electrical connection between the semiconductor chip and the circuit board.
以下、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below.
(第1の実施の形態)
図7〜図13を参照して、第1の実施の形態に係る半導体装置100の製造方法について説明する。なお、本実施の形態では、複数の突起電極103が形成される基板として半導体チップ101を用いた場合を例に挙げて以下の説明を行う。
(First embodiment)
A method for manufacturing the
始めに、図7に示す工程では、所定のピッチで配置された複数の電極パッド102を備えた半導体チップ101(半導体素子)を準備し、複数の電極パッド102の上面に突起電極103を形成する。図示を省略するが、半導体チップ101は、半導体基板と、半導体基板に形成された半導体集積回路とを有する。複数の電極パッド102は、半導体集積回路と電気的に接続されている。
First, in the process shown in FIG. 7, a semiconductor chip 101 (semiconductor element) having a plurality of
電極パッド102の配設ピッチは、例えば、250μmにすることができる。上記構成とされた半導体チップ101の外形サイズは、例えば、15mm角にすることができる。突起電極103としては、例えば、バンプ(具体的には、例えば、はんだバンプ等)を用いることができる。突起電極103としてはんだバンプを用いた場合、突起電極103の直径は、例えば、100μmとすることができる。
The arrangement pitch of the
次いで、図8に示す工程では、表面105Aに複数の凹部106を有した板体105を用意する。板体105は、電極パッド102が形成された側の半導体チップ101の面101Aに、アンダーフィル樹脂109の母材となる樹脂108(溶媒を含んだ樹脂)を形成する際に使用される(図10参照)。樹脂108を充填する際、板体105は、図7に示す構造体に設けられた突起電極103の端面103A上に配置される(図9参照)。樹脂108は、半導体チップ101と板体105との間に充填される(図10参照)。
Next, in the process shown in FIG. 8, a
凹部106は、半導体チップ101の面101Aのうち、突起電極103間に位置する面101Aと対向する部分の板体105に形成されている。凹部106は、アンダーフィル樹脂109の母材となる樹脂108を突起電極103間に余分に配置するための空間である(図10参照)。
The
このように、突起電極103間に位置する部分の板体105にアンダーフィル樹脂109の母材となる樹脂108を配置する凹部106を形成することにより、半導体チップ101と板体105との隙間に充填された樹脂108を半硬化させる際、突起電極103間に形成されるアンダーフィル樹脂109の上面と突起電極103の端面103Aとを略面一にすることができる(図11参照)。
Thus, by forming the
凹部106として、例えば、複数の開口部(例えば、穴)を形成してもよく、また、溝を形成してもよい。或いは、開口部と溝を組み合わせて凹部106を形成してもよい。凹部106として溝を用いる場合、溝の断面形状として、例えば、四角形、V字形状、半楕円形状等を用いることができる。なお、図8では、溝の断面形状が四角形の場合を例に挙げて図示している。断面形状が四角形とされた溝を凹部106として用いる場合、例えば、溝の幅を100μm、溝の深さを10μmにしてもよい。
As the
このように、凹部106として溝を用いることにより、凹部106に十分な量の樹脂108を配置することが可能になると共に、開口部と比較して凹部106に樹脂108を容易に導入することができる。
Thus, by using a groove as the
また、図8に示す工程では、凹部106が形成された部分の板体105の表面を親水性にしてもよい。これにより、凹部106Aにアンダーフィル樹脂109の母材となる樹脂108を容易に導入することができる。
Further, in the step shown in FIG. 8, the surface of the
さらに、図8に示す工程では、凹部106が形成された表面105Aであって、凹部106が形成されていない箇所に親水性をもたせてもよい。これにより、半導体チップ101と板体105との隙間にアンダーフィル樹脂109の母材となる樹脂108をさらに容易に導入することができる。板体105を親水性にする方法としては、例えば、プラズマを照射する方法や、界面活性剤(例えば、シランカップリング剤)を塗布する方法等を用いるとよい。
Further, in the step shown in FIG. 8, hydrophilicity may be imparted to the
上記構成とされた板体105の材料としては、例えば、金属(例えば、ステンレス)やテフロン(登録商標)等を用いることができる。
As a material of the
次いで、図9に示す工程では、凹部106を突起電極103の間に合わせて、板体105の表面105Aと突起電極103とを接触させて、突起電極103上に板体105を配置する。これにより、板体105の表面105Aと突起電極103の端面103Aとが接触する。
Next, in the step shown in FIG. 9, the
このように、突起電極103の端面103Aと板体105の表面105Aとを接触させることにより、後述する図10に示す工程において樹脂108を充填する際、突起電極103の端面103Aに樹脂108が形成されることがなくなる。これにより、従来必要であった突起電極103の端面103Aに形成されたアンダーフィル樹脂109を除去する工程が不要となるため、半導体装置100の製造コストを低減することができる。
In this way, by bringing the
次いで、図10に示す工程では、アンダーフィル樹脂109の母材となる液状の樹脂108を半導体チップ101と板体105との隙間に充填する。具体的には、例えば、ディスペンサ107から樹脂108を供給して、毛細管現象により半導体チップ101と板体105との間を樹脂108で充填する。このとき、凹部106にも樹脂108が充填される。樹脂108は、溶媒を含んだ樹脂である。液状の樹脂108としては、例えば、熱硬化性のエポキシ系樹脂を用いるとよい。
Next, in the step shown in FIG. 10, a
このように、毛細管現象により半導体チップ101と板体105との隙間を樹脂108で充填することにより、半導体チップ101と板体105との間にボイドが発生することを抑制できる。
In this way, by filling the gap between the
また、例えば、スピンコート法やスクリーン印刷法等の方法(毛細管現象を用いない方法)により、半導体チップ101の面101A及び/又は板体105の表面105A(凹部106を含む)に樹脂108を形成し、その後、半導体チップ101と板体105とを対向配置することで、半導体チップ101と板体105との間に樹脂108を形成してもよい。この場合、半導体チップ101と板体105との間にボイドが発生する虞があるため、半導体チップ101と板体105とを対向配置させた後、真空脱泡を行うとよい。
Further, for example, the
次いで、図11に示す工程では、図10に示す樹脂108を半硬化させることで、半導体チップ101と板体105との間にアンダーフィル樹脂109を形成する。
Next, in the step shown in FIG. 11, the
このとき、樹脂108に含まれる溶媒を揮発させることで、突起電極103間に配置された樹脂108の体積は減少するが、この減少分を凹部106に配置された樹脂108が補うため、アンダーフィル樹脂109の上面109Aを突起電極103の端面103Aと略面一にすることが可能となる。樹脂108が熱硬化性樹脂の場合、樹脂108の半硬化は、例えば、図10に示す構造体を100℃に加熱された恒温槽に15分間放置することで行う。
At this time, by volatilizing the solvent contained in the
なお、凹部106の体積及び形状は、アンダーフィル樹脂109の上面109Aと突起電極103の端面103Aとが略面一になるように形成するとよい。また、凹部106の体積及び形状は、アンダーフィル樹脂109の母材となる樹脂108の特性を考慮して適宜選択するとよい。
The volume and shape of the
次いで、図12に示す工程では、図11に示す板体105を半硬化状態とされたアンダーフィル樹脂109から除去する。具体的には、アンダーフィル樹脂109から板体105を取り外す。これにより、半導体チップ101と、突起電極103と、半硬化状態とされたアンダーフィル樹脂109とを備えたアンダーフィル樹脂付き半導体チップ110が形成される。
Next, in the step shown in FIG. 12, the
次いで、図13に示す工程では、アンダーフィル樹脂付き半導体チップ110に設けられた突起電極103と回路基板112に設けられたパッド113とを接合する(アンダーフィル樹脂付き半導体チップ110を回路基板112に実装する)と共に、アンダーフィル樹脂109を完全に硬化させる。突起電極103とパッド113との接合する方法としては、例えば、熱圧着法(この場合、例えば、250℃に加熱する)やリフロー法等を用いることができる。これにより、第1の実施の形態の半導体装置100が製造される。
Next, in the step shown in FIG. 13, the
このように、アンダーフィル樹脂109の上面109Aと突起電極103の端面103Aとが略面一とされたアンダーフィル樹脂付き半導体チップ110を回路基板112に実装することで、半導体チップ101と回路基板112との間にボイドが発生することがなくなるため、半導体チップ101と回路基板112との間の電気的接続信頼性を向上させることができる。
As described above, the
本実施の形態の半導体装置の製造方法によれば、突起電極103間に位置する部分に凹部106を備えた板体105を突起電極13上に配置し、半導体チップ101と板体105との隙間(凹部106も含む)に液状の樹脂108を充填し、樹脂108を半硬化させることでアンダーフィル樹脂109を形成することにより、アンダーフィル樹脂109の上面109Aと突起電極103の端面103Aとが略面一とされたアンダーフィル樹脂付き半導体チップ110を形成することが可能となる。これにより、アンダーフィル樹脂付き半導体チップ110を回路基板112に実装した際、半導体チップ101と回路基板112との間にボイドが発生することがなくなるため、半導体チップ101と回路基板112との間の電気的接続信頼性を向上させることができる。
According to the manufacturing method of the semiconductor device of the present embodiment, the
また、突起電極103の端面103Aと板体105の表面105Aとを接触させることにより、突起電極103の端面103Aに樹脂108が形成されることがなくなる。これにより、従来必要であった突起電極103の端面103Aに形成されたアンダーフィル樹脂109を除去する工程が不要となるため、半導体装置100の製造コストを低減することができる。
Further, the
なお、本実施の形態では、半導体チップ101にアンダーフィル樹脂109を形成する場合を例に挙げて説明したが、先に説明した図7〜図13に示す工程と同様な手法により、半導体基板(例えば、シリコンウエハ等)に複数の半導体チップ101が形成された基板に、アンダーフィル樹脂109を形成してもよい。この場合も本実施の形態と同様な効果を得ることができる。
In the present embodiment, the case where the
[ボイドの評価]
本実施の形態の半導体装置の製造方法により製造した半導体装置100のボイドの評価を行うために以下のような条件により、3つの半導体装置A,B,Cを作製した。
[Void evaluation]
In order to evaluate voids of the
半導体装置A(実施例)は、15mm角の半導体チップ101の電極パッド102に、突起電極103としてφ100μmのはんだバンプを250μmピッチで配設し、次いで、凹部106として断面形状が四角形(幅100μm、深さ10μm)の溝が形成された板体105(材質はテフロン(登録商標))をはんだバンプ上に配置し、その後、キャピタリーフローにより半導体チップ101と板体105との間に樹脂108を充填し、次いで、恒温槽(温度100℃)内に15分放置して半硬化状態のアンダーフィル樹脂109を形成し、その後、恒温槽から取り出し、板体105をアンダーフィル樹脂109から取り外してアンダーフィル樹脂付き半導体チップ110を形成し、これを回路基板112である42.5mm角の樹脂基板に実装(加熱温度250℃)することで作製した。
In the semiconductor device A (Example), solder bumps of φ100 μm are arranged as
半導体装置B(実施例)は、スクリーン印刷法を用いて、半導体チップ101の面101Aと、板体105の凹部106とに樹脂108を形成し、その後、突起電極103上に板体105を配置した以外は、半導体装置Aの作製方法と同様な手法により作製した。なお、半導体チップ101に形成する樹脂108は、半導体チップ101の面101Aに形成する樹脂108の上面と突起電極103の端面103Aとが略等しくなるように調整する。
In the semiconductor device B (example), the
半導体装置C(比較例)は、半導体装置Aの作製時に使用した板体105の代わりに凹部106を有していない平板を用いて、半導体装置Aの作製方法と同様な手法により作製した。
The semiconductor device C (comparative example) was manufactured by a method similar to the manufacturing method of the semiconductor device A, using a flat plate having no
上記方法により作製した半導体装置A,B,Cのボイドの有無を、超音波映像装置(SAT)を用いて評価したところ、半導体装置A,Bには半導体チップ101と回路基板112との間にはボイドの発生は確認できなかったが、半導体装置Cには、半導体チップ101の面積に対して1%のボイドの発生が確認できた。
When the presence or absence of voids in the semiconductor devices A, B, and C manufactured by the above method was evaluated using an ultrasonic imaging device (SAT), the semiconductor devices A and B included between the
この結果から、凹部106を備えた板体105を用いてアンダーフィル樹脂109を形成することにより、半導体チップ101と回路基板112との間におけるボイドの発生を防止できることが確認できた。
From this result, it was confirmed that the formation of the void between the
(第2の実施の形態)
図14〜図19を参照して、第2の実施の形態の半導体装置115の製造方法について説明する。始めに、第1の実施の形態で説明した図7に示す構造体を形成する。続く、図14に示す工程では、図7に示す構造体に設けられた突起電極103の端面103A(板体105の上面105Aと接触する部分の突起電極103)にフラックス116(溶媒を含むフラックス)を形成する。具体的には、例えば、平板(材料は、例えばステンレス)にスキージ印刷により、厚さ20μmのフラックス116を形成し、その後、フラックス116と突起電極103の端面103Aとが接触するように、平板を突起電極103に押し当てることで、突起電極103の端面103Aにフラックス116を形成する。
(Second Embodiment)
A method for manufacturing the
このように、板体105の表面105Aと突起電極103の端面103Aとを接触させる工程の前に、突起電極103の端面103Aにフラックス116を形成することにより、アンダーフィル樹脂109の母材となる樹脂108を充填する際、突起電極103の端面103Aに樹脂108が形成されることがなくなる。これにより、従来必要であった突起電極103の端面103Aに形成されたアンダーフィル樹脂109を除去する工程が不要となるので、半導体装置115の製造コストを低減することができる。
As described above, the
その後、第1の実施の形態で説明した図8に示す工程の処理を行うことにより、凹部106を有した板体105を形成する。
After that, the
次いで、図15に示す工程では、凹部106を突起電極103間に合わせて、板体105の表面105Aとフラックス116の上面116Aとを接触させる。
Next, in the step shown in FIG. 15, the
次いで、図16に示す工程では、第1の実施の形態で説明した図10に示す工程と同様な処理を行うことにより、半導体チップ101と板体105との間(凹部106も含む)をアンダーフィル樹脂109の母材となる樹脂108で充填する。
Next, in the process shown in FIG. 16, the same process as the process shown in FIG. 10 described in the first embodiment is performed, so that the space between the
次いで、図17に示す工程では、図16に示す樹脂108を半硬化させることで、半導体チップ101と板体105との間に、半硬化状態とされたアンダーフィル樹脂109を形成する。具体的には、樹脂108が熱硬化性樹脂の場合、例えば、図16に示す構造体を100℃に加熱された恒温槽に15分間放置することで、半硬化状態とされたアンダーフィル樹脂109を形成する。
Next, in the process shown in FIG. 17, the
このとき、樹脂108に含まれる溶媒を揮発させることで樹脂108の体積が減少するため、突起電極103間に配置された部分の樹脂108の上面の位置が下方に移動するが、突起電極103間に配置された部分の樹脂108の減少分を凹部106に配置された樹脂108が補うため、アンダーフィル樹脂109の上面109Aをフラックス116の上面116Aと略面一にすることが可能となる。なお、この際、フラックス116に含まれる溶媒も揮発される。上記説明した図16及び図17に示す工程が樹脂硬化工程に相当する工程である。
At this time, since the volume of the
次いで、図18に示す工程では、図17に示す板体105を半硬化状態とされたアンダーフィル樹脂109から除去する。具体的には、アンダーフィル樹脂109から板体105を取り外す。これにより、半導体チップ101と、突起電極103と、半硬化状態とされたアンダーフィル樹脂109と、フラックス116とを備えたアンダーフィル樹脂付き半導体チップ120が形成される。
Next, in the step shown in FIG. 18, the
次いで、図19に示す工程では、フラックス116を介して、アンダーフィル樹脂付き半導体チップ120に設けられた突起電極103と回路基板112に設けられたパッド113とを接合する(アンダーフィル樹脂付き半導体チップ120を回路基板112に実装する)と共に、アンダーフィル樹脂109を完全に硬化させる。突起電極103とパッド113との接合する方法としては、例えば、熱圧着法(この場合、例えば、250℃に加熱する)やリフロー法等を用いることができる。これにより、第2の実施の形態の半導体装置115が製造される。
Next, in the step shown in FIG. 19, the
このように、アンダーフィル樹脂109の上面109Aとフラックス116の上面116Aとが略面一とされたアンダーフィル樹脂付き半導体チップ120を回路基板112に実装することで、半導体チップ101と回路基板112との間にボイドが発生することがなくなる。よって、半導体チップ101と回路基板112との間の電気的接続信頼性を向上させることができる。
Thus, by mounting the
本実施の形態の半導体装置の製造方法によれば、突起電極103の端面103Aにフラックス116を形成し、その後、凹部106を備えた板体105をフラックス116上に配置し、半導体チップ101と板体105との間(凹部106も含む)に液状の樹脂108を充填し、樹脂108を半硬化させることでアンダーフィル樹脂109を形成することにより、アンダーフィル樹脂109の上面109Aとフラックス116の上面116Aとが略面一とされたアンダーフィル樹脂付き半導体チップ120を形成することが可能となる。
According to the manufacturing method of the semiconductor device of the present embodiment, the
これにより、アンダーフィル樹脂付き半導体チップ120を回路基板112に実装した際に半導体チップ101と回路基板112との間にボイドが発生することがなくなるため、半導体チップ101と回路基板112との間の電気的接続信頼性を向上させることができる。
As a result, voids are not generated between the
また、板体配置工程の前に、突起電極103の端面103Aにフラックス116を形成することで、従来必要であった突起電極103の端面103Aに形成されたアンダーフィル樹脂109を除去する工程が不要となるため、半導体装置115の製造コストを低減することができる。
In addition, the step of removing the
なお、本実施の形態では、半導体チップ101にアンダーフィル樹脂109を形成する場合を例に挙げて説明したが、先に説明した図14〜図19に示す工程と同様な手法により、半導体基板(例えば、シリコンウエハ等)に複数の半導体チップ101が形成された基板(図示せず)に、アンダーフィル樹脂109を形成してもよい。この場合も本実施の形態と同様な効果を得ることができる。
In the present embodiment, the case where the
[ボイドの評価]
本実施の形態の半導体装置の製造方法により製造した半導体装置115のボイドの評価を行うために以下のような条件により、半導体装置Dを作製した。
[Void evaluation]
In order to evaluate the void of the
半導体装置D(実施例)は、15mm角の半導体チップ101の電極パッド102に、突起電極103としてφ100μmのはんだバンプを250μmピッチで配設し、次いで、厚さ20μmのフラックス116を突起電極103の端面103Aに形成し、次いで、凹部106として断面形状が四角形(幅100μm、深さ10μm)の溝が形成された板体105(材質はテフロン(登録商標))をはんだバンプ上に配置し、その後、キャピタリーフローにより半導体チップ101と板体105との間に樹脂108を充填し、次いで、恒温槽(温度100℃)内に15分放置して半硬化状態のアンダーフィル樹脂109を形成し、その後、恒温槽から取り出し、板体105をアンダーフィル樹脂109から取り外してアンダーフィル樹脂付き半導体チップ120を形成し、これを回路基板112である42.5mm角の樹脂基板に実装(加熱温度250℃)することで作製した。
In the semiconductor device D (example), solder bumps having a diameter of 100 μm are arranged as
このような方法により作製した半導体装置Dのボイドの有無を、超音波映像装置(SAT)を用いて評価したところ、半導体チップ101と回路基板112との間にはボイドの発生は確認できなかった。この結果から、本実施例によれば、半導体チップ101と回路基板112との間におけるボイドの発生を防止できることが確認できた。
When the presence or absence of voids in the semiconductor device D manufactured by such a method was evaluated using an ultrasonic imaging device (SAT), generation of voids between the
(第3の実施の形態)
図20〜図24を参照して、第3の実施の形態に係る半導体装置125の製造方法について説明する。なお、本実施の形態では、樹脂108を半硬化させた際、突起電極103間に配置された部分の樹脂108が突起電極103の端面103Aから突出してしまう場合を例に挙げて以下の説明を行う。
(Third embodiment)
A method for manufacturing the
始めに、第1の実施の形態で説明した図7〜図10に示す工程と同様な処理を行うことで、図10に示す構造体を形成する。続く、図20に示す工程では、図10に示す樹脂108を加熱(加熱温度は、例えば100℃)して、樹脂108を第1の半硬化状態にする。このとき、凹部106の体積が大きい場合には、図20に示すように、凹部106の下方に位置する部分の樹脂108に凸部108Aが形成される。
First, the structure shown in FIG. 10 is formed by performing the same process as the process shown in FIGS. 7 to 10 described in the first embodiment. In the subsequent step shown in FIG. 20, the
次いで、図21に示す工程では、樹脂108を加熱(加熱温度は、例えば100℃)した状態で、第1の半硬化状態にある樹脂108から板体105を除去する。
Next, in the step shown in FIG. 21, the
次いで、図22に示す工程では、平坦な面126Aを有した平坦な板126を予め準備し、第1の半硬化状態にある樹脂108を加熱した状態で、平坦な面126Aと凸部108Aとが接触するように平坦な板126を樹脂108に押圧して、樹脂108を半硬化させることで第2の半硬化状態とされたアンダーフィル樹脂109を形成する。
Next, in the step shown in FIG. 22, a
このように、第1の半硬化状態にある樹脂108に凸部108Aが形成された場合、板体105を除去して、平坦な板126の平坦な面126Aを凸部108Aが形成された側から樹脂108に押圧することにより、第2の半硬化状態とされたアンダーフィル樹脂109の上面109Aを平坦な面にすることが可能になると共に、アンダーフィル樹脂109の上面109Aと突起電極103の端面103Aとを略面一にすることができる。
Thus, when the
なお、平坦な板126の材料は、第1の実施の形態で説明した板体105の材料と同様なものを用いることができる。
As the material of the
次いで、図23に示す工程では、第2の半硬化状態とされたアンダーフィル樹脂109から図22に示す平坦な板126を除去する。これにより、半導体チップ101と、突起電極103と、平坦な上面109Aを有したアンダーフィル樹脂109とを備えたアンダーフィル樹脂付き半導体チップ130が形成される。
Next, in the step shown in FIG. 23, the
次いで、図24に示す工程では、アンダーフィル樹脂付き半導体チップ130に設けられた突起電極103と回路基板112に設けられたパッド113とを接合する(アンダーフィル樹脂付き半導体チップ130を回路基板112に実装する)と共に、第2の半硬化状態とされたアンダーフィル樹脂109を完全に硬化させる。突起電極103とパッド113との接合する方法としては、例えば、熱圧着法(この場合、例えば、250℃に加熱する)やリフロー法等を用いることができる。これにより、第3の実施の形態の半導体装置125が製造される。
Next, in the step shown in FIG. 24, the protruding
本実施の形態の半導体装置の製造方法によれば、第1の半硬化状態にある樹脂108に凸部108Aが形成された場合、第1の半硬化状態にある樹脂108から板体105を除去し、その後、平坦な板126の平坦な面126Aを凸部108Aが形成された側から樹脂108に押圧することで、第2の半硬化状態とされたアンダーフィル樹脂109の上面109Aを平坦な面にすることが可能になると共に、アンダーフィル樹脂109の上面109Aを突起電極103の端面103Aと略面一にすることが可能となる。
According to the method for manufacturing a semiconductor device of the present embodiment, when the
これにより、アンダーフィル樹脂付き半導体チップ130を回路基板112に実装後、半導体チップ101と回路基板112との間にボイドが発生することがなくなるため、半導体チップ101と回路基板112との間の電気的接続信頼性を向上させることができる。
As a result, voids are not generated between the
なお、本実施の形態では、半導体チップ101にアンダーフィル樹脂109を形成する場合を例に挙げて説明したが、先に説明した図20〜図24に示す工程と同様な手法により、半導体基板(例えば、シリコンウエハ等)に複数の半導体チップ101が形成された基板に、アンダーフィル樹脂109を形成してもよい。この場合も本実施の形態と同様な効果を得ることができる。
In this embodiment, the case where the
以上、本発明の実施の形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形及び変更が可能である。 Although the embodiment of the present invention has been described in detail above, the present invention is not limited to the specific embodiment, and various modifications and changes are within the scope of the gist of the present invention described in the claims. It can be changed.
以上の説明に関し、更に以下の付記を開示する。
(付記1)
基板の表面に複数の突起電極を形成する工程と、
表面に複数の凹部を有する板体を用意し、前記凹部を前記複数の突起電極の間に合わせて、前記板体の表面と前記突起電極とを接触させる工程と、
前記樹脂を前記基板と前記板体との間に充填し、前記樹脂を半硬化させる工程と、
前記樹脂が半硬化した後に、前記板体を除去する工程とを含むことを特徴とする半導体装置の製造方法。
(付記2)
前記樹脂を半硬化させる工程は、
前記基板と前記板体との間に充填した前記樹脂を硬化させ、前記樹脂を第1の半硬化状態にする工程と、
次いで、前記第1の半硬化状態の前記樹脂から前記板体を除去する工程と、
次いで、前記樹脂に平坦な板を押圧して前記樹脂を硬化させ、前記樹脂を第2の半硬化状態にする工程と、
次いで、前記平坦な板を除去する工程とを含むことを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記樹脂は、毛細管現象により前記半導体素子又は前記基板と前記板体との隙間に充填されることを特徴とする付記1又は2に記載の半導体装置の製造方法。
(付記4)
前記凹部が形成された部分の前記板体の表面が親水性を有することを特徴とする付記1乃至3のいずれか一項に記載の半導体装置の製造方法。
(付記5)
前記板体は、前記凹部が形成された面であって、前記凹部が形成されていない箇所に親水性をもたせることを特徴とする付記1ないし4のうち、いずれか1項記載の半導体装置の製造方法。
(付記6)
前記板体の表面と前記突起電極とを接触させる工程の前に、前記板体と接触する部分の前記突起電極にフラックスを形成することを特徴とする付記1乃至4のいずれか一項に記載の半導体装置の製造方法。
(付記7)
前記凹部は、溝であることを特徴とする付記1乃至6のいずれか一項に記載の半導体装置の製造方法。
Regarding the above description, the following additional notes are disclosed.
(Appendix 1)
Forming a plurality of protruding electrodes on the surface of the substrate;
Preparing a plate having a plurality of recesses on the surface, aligning the recesses between the plurality of protruding electrodes, and contacting the surface of the plate with the protruding electrodes;
Filling the resin between the substrate and the plate, and semi-curing the resin;
And a step of removing the plate after the resin is semi-cured.
(Appendix 2)
The step of semi-curing the resin includes
Curing the resin filled between the substrate and the plate, and bringing the resin into a first semi-cured state;
Next, the step of removing the plate body from the resin in the first semi-cured state,
Next, a step of pressing a flat plate against the resin to cure the resin and bringing the resin into a second semi-cured state;
Then, the process of removing the said flat board, The manufacturing method of the semiconductor device of Additional remark 1 characterized by the above-mentioned.
(Appendix 3)
3. The method of manufacturing a semiconductor device according to claim 1, wherein the resin is filled in a gap between the semiconductor element or the substrate and the plate body by a capillary phenomenon.
(Appendix 4)
The method of manufacturing a semiconductor device according to any one of appendices 1 to 3, wherein the surface of the plate in the portion where the recess is formed has hydrophilicity.
(Appendix 5)
5. The semiconductor device according to claim 1, wherein the plate body is a surface on which the concave portion is formed, and a portion where the concave portion is not formed has hydrophilicity. Production method.
(Appendix 6)
5. The flux according to any one of appendices 1 to 4, wherein a flux is formed on the protruding electrode in a portion in contact with the plate before the step of bringing the surface of the plate into contact with the protruding electrode. Semiconductor device manufacturing method.
(Appendix 7)
The method for manufacturing a semiconductor device according to any one of appendices 1 to 6, wherein the recess is a groove.
10,100,115,125 半導体装置
11,101 半導体チップ
12,112 回路基板
13 バンプ
14,109 アンダーフィル樹脂
14A,101A 面
16,102 電極パッド
17,113 パッド
20,110,120,130 アンダーフィル樹脂付き半導体チップ
21 ボイド
103 突起電極
103A 端面
105 板体
105A 表面
106 凹部
107 ディスペンサ
108 樹脂
108A 凸部
109A,116A 上面
116 フラックス
126 平坦な板
126A 平坦な面
10, 100, 115, 125
Claims (5)
表面に複数の凹部を有する板体を用意し、前記凹部を前記複数の突起電極の間に合わせて、前記板体の表面と前記突起電極とを接触させる工程と、
樹脂を前記基板と前記板体との間及び前記凹部内に充填し、前記樹脂を半硬化させる工程と、
前記樹脂が半硬化した後に、前記板体を除去する工程とを含むことを特徴とする半導体装置の製造方法。 Forming a plurality of protruding electrodes on the surface of the substrate;
Preparing a plate having a plurality of recesses on the surface, aligning the recesses between the plurality of protruding electrodes, and contacting the surface of the plate with the protruding electrodes;
Filling resin between the substrate and the plate and in the recess, and semi-curing the resin;
And a step of removing the plate after the resin is semi-cured.
前記基板と前記板体との間及び前記凹部内に充填した前記樹脂を硬化させ、前記樹脂を第1の半硬化状態にする工程と、
次いで、前記第1の半硬化状態の前記樹脂から前記板体を除去する工程と、
次いで、前記樹脂に平坦な板を押圧して前記樹脂を硬化させ、前記樹脂を第2の半硬化状態にする工程と、
次いで、前記平坦な板を除去する工程とを含むことを特徴とする請求項1に記載の半導体装置の製造方法。 The step of semi-curing the resin includes
Curing the resin filled between the substrate and the plate and in the recess, and bringing the resin into a first semi-cured state;
Next, the step of removing the plate body from the resin in the first semi-cured state,
Next, a step of pressing a flat plate against the resin to cure the resin and bringing the resin into a second semi-cured state;
The method for manufacturing a semiconductor device according to claim 1, further comprising a step of removing the flat plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069543A JP5024137B2 (en) | 2008-03-18 | 2008-03-18 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008069543A JP5024137B2 (en) | 2008-03-18 | 2008-03-18 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224681A JP2009224681A (en) | 2009-10-01 |
JP5024137B2 true JP5024137B2 (en) | 2012-09-12 |
Family
ID=41241130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008069543A Expired - Fee Related JP5024137B2 (en) | 2008-03-18 | 2008-03-18 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5024137B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000216179A (en) * | 1999-01-21 | 2000-08-04 | Sharp Corp | Apparatus and method of manufacturing semiconductor integrated circuit device, and mold for use therein |
JP3450236B2 (en) * | 1999-09-22 | 2003-09-22 | Necエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP2003297977A (en) * | 2002-03-28 | 2003-10-17 | Sanyu Rec Co Ltd | Method for producing electronic component |
-
2008
- 2008-03-18 JP JP2008069543A patent/JP5024137B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009224681A (en) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6476503B1 (en) | Semiconductor device having columnar electrode and method of manufacturing same | |
JP6004441B2 (en) | Substrate bonding method, bump forming method, and semiconductor device | |
JP4243487B2 (en) | Apparatus and method for accurately sealing flip chip interconnects | |
JP2008311584A (en) | Mounting structure of semiconductor package | |
JP5226937B2 (en) | Method of mounting semiconductor chip on substrate using flip chip bonding technology | |
KR101208028B1 (en) | Method of fabricating a semiconductor package and the semiconductor package | |
JP2016184612A (en) | Method for mounting semiconductor device | |
JPH0296343A (en) | Manufacture of hybrid integrated circuit device | |
JP5160390B2 (en) | Wiring board with lead pins and method for manufacturing the same | |
JP5569676B2 (en) | Electronic component mounting method | |
JP5422830B2 (en) | Wiring board with lead pins and method for manufacturing the same | |
JP4129837B2 (en) | Manufacturing method of mounting structure | |
JP5024137B2 (en) | Manufacturing method of semiconductor device | |
JP2011142119A (en) | Semiconductor device and method of manufacturing the same | |
JP4882570B2 (en) | Module manufacturing method and module manufactured thereby | |
JP2009049115A (en) | Semiconductor device, and manufacturing method thereof | |
JP4586583B2 (en) | Semiconductor device bonding method | |
JP2006156794A (en) | Method and structure of joining semiconductor device | |
JP2007220740A (en) | Semiconductor device and manufacturing method thereof | |
JP2007059638A (en) | Semiconductor device and its manufacturing method | |
JP4215685B2 (en) | Method for manufacturing electronic circuit element | |
JP5577734B2 (en) | Electronic device and method for manufacturing electronic device | |
TW202326878A (en) | Bump manufacturing method and imprint die used in same | |
JPH11274235A (en) | Semiconductor device and producing method therefor | |
JP2003243447A (en) | Method of mounting semiconductor element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |