JP4892787B2 - Schottky diode and manufacturing method thereof - Google Patents

Schottky diode and manufacturing method thereof Download PDF

Info

Publication number
JP4892787B2
JP4892787B2 JP2001110591A JP2001110591A JP4892787B2 JP 4892787 B2 JP4892787 B2 JP 4892787B2 JP 2001110591 A JP2001110591 A JP 2001110591A JP 2001110591 A JP2001110591 A JP 2001110591A JP 4892787 B2 JP4892787 B2 JP 4892787B2
Authority
JP
Japan
Prior art keywords
forming
lower region
semiconductor layer
semiconductor substrate
upper region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001110591A
Other languages
Japanese (ja)
Other versions
JP2002314099A (en
Inventor
剛 遠藤
英夫 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001110591A priority Critical patent/JP4892787B2/en
Publication of JP2002314099A publication Critical patent/JP2002314099A/en
Application granted granted Critical
Publication of JP4892787B2 publication Critical patent/JP4892787B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素によるショットキー構造によるショットキーダイオード及びその製造方法に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
インバータなどの電力変換機器には、スイッチング素子と共に整流用、転流用、あるいは還流路形成用などのために高耐圧ダイオードが使用される。このダイオードでは、低損失化のため、低オン電圧が望まれていると共に、逆回復電流の低減が望まれている。
【０００３】
また、逆回復特性の改善が望まれる場合のダイオードとしては、ショットキーダイオードが知られている。このショットキーダイオードは、多数キャリアが整流特性を支配しているため、少数キャリアの蓄積効果がなくなり、逆回復電流が低減されてスイッチング損失が低減する。しかしながら、シリコンを半導体材料として用いた場合には、物性値の限界から、耐圧１００Ｖを超えるショットキーダイオードを実現することができない。
【０００４】
このため、半導体材料に炭化珪素を用いたショットキーダイオードが考えられている。このような炭化珪素を用いた場合、炭化珪素がワイドバンドギャップ半導体であることから、ショットキー電極のバリアハイトを高く設定することができ、高耐圧化に有利である。また、アバランシェ降伏による臨界電界が高いので、炭化珪素内の不純物濃度を高くでき、シリコンと比べて、同じ耐圧で導通時の損失を２桁低減できる。
【０００５】
一方、ショットキーダイオードは、ショットキー電極に用いる金属材のバリアハイトによって逆方向の漏れ電流と順方向のオン電圧が決まる。バリアハイトの高い金属を使用すると、逆方向の漏れ電流を低減できるが、順方向のオン電圧が増加し、順方向の損失が増加してしまう。また、半導体とメタル界面の電界強度が増加すると、ショットキーバリアハイトが低下するというショットキー効果があり、ショットキーダイオードを高耐圧化した場合、漏れ電流が増加するという本質的な問題がある。
【０００６】
従って、ショットキーダイオードの特性を向上させるためには、バリアハイトの小さいバリアメタルを使用し、逆方向漏れ電流が増加しないようにショットキー接合界面の電界強度を緩和させる必要がある。このように界面の電界を緩和する従来技術が特開昭５２−２４４６５号公報で提案されているが、この従来技術では順方向電圧の増加について配慮されておらず、損失が多くなってしまうという問題がある。
【０００７】
本発明は上記点に鑑みて、逆方向の電界緩和効果を低下させることなく、低オン抵抗化を図り、順方向のオン電圧を低減することで損失の低減を図ることを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、炭化珪素からなる第１導電型の半導体基板（１）と、半導体基板の表面上に形成され、半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）と、半導体層の表層部に複数個形成された第２導電型の拡散層（３）と、拡散層の表面及び半導体層の表面に形成され、拡散層及び半導体層とに電気的に接続されたショットキー電極（５）と、半導体基板の裏面側に形成されたオーミック電極（６）とを備え、複数個の拡散層は、半導体基板から遠い側に相当する上部領域（３ａ）と近い側に相当する下部領域（３ｂ）とを有して構成され、下部領域において隣り合う複数個の拡散層同士の距離が短くなるように構成されていることを特徴としている。
【０００９】
このような構成とすれば、各拡散層の下部領域から伸びる空乏層によって各拡散層の間がピンチオフされることで、逆方向における電界緩和が成される。また、拡散層の上部領域の幅を狭くしてあるため、半導体層のうちショットキー電極との接触部位を広くとれ、半導体層とショットキー電極との接触抵抗を低減および電流経路の増大を図ることができ、低オン抵抗化を図ることができる。
【００１０】
請求項３に記載の発明では、半導体層は、下部領域が形成された第１半導体層と上部領域が形成された第２半導体層とから構成され、第２半導体層が第１半導体層よりも高濃度で構成されていることを特徴とする。このように、第２半導体層を第１半導体層よりも高濃度とすれば、より低抵抗化を図ることができる。
【００１１】
請求項５に記載の発明では、複数個の拡散層を形成する工程では、半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、下部領域を形成する工程では、上部領域よりも下部領域の幅を広くすることで、下部領域において隣り合う複数個の拡散層同士の距離が短くなるようにすることを特徴とする。このような製造方法により、請求項１に記載のショットキーダイオードを製造できる。
【００１２】
また、請求項５に記載の発明では、第１半導体層を形成する工程を行った後に、下部領域を形成する工程を行うことで第１半導体層に下部領域を形成し、その後、第２半導体層を形成する工程を行った後に、上部領域を形成する工程を行うことで第２半導体層に上部領域を形成することを特徴とする。このような製造方法により、拡散層の注入深さを得ることができ、逆方向リークを低減することができる。さらに、第２半導体層を第１半導体層よりも高濃度とすれば、請求項３に記載のショットキーダイオードとすることができる。
具体的には、請求項５に示すように、上部領域を形成する工程では、第２導電型不純物としてＡｌをイオン注入し、下部領域を形成する工程では、第２導電型不純物としてＢもしくはＢ及びＣをイオン注入し、Ｂを熱拡散させることで、下部領域が上部領域よりも幅が広くなるようにすることができる。
【００１３】
請求項８に記載の発明では、上部領域を形成する工程および下部領域を形成する工程では、上部領域を形成する際に用いるイオン注入用マスクと下部領域を形成する際に用いるイオン注入用マスクを同一マスクとすることを特徴としている。これにより、製造工程の簡略化を図ることができる。
【００１７】
請求項９または１０に記載の発明では、ショットキー電極を形成する工程では、複数個の拡散層の表面に電極材料を配置したのち、７００℃以上の熱処理を施すことで、電極材料と複数個の拡散層とをオーミック接触させたのち、該電極材料の上にショットキー電極を形成することを特徴とする。このようにしても、ショットキー電極と上部領域とがオーミック接触とすることができ、スイッチング時の局所的な電界集中による素子破壊を防止することができる。
【００１８】
請求項１１に記載の発明では、ショットキー電極を形成する工程では、ショットキー電極を形成したのち熱処理を行うことを特徴とする。このようにすることで、ショットキー電極と複数個の拡散層とをオーミック接触させることができ、コンタクト抵抗の低減を図ることができる。この場合、請求項１２に示すように、熱処理温度を７００℃以下とすることで、ショットキー特性の悪化を防止することが可能となる。
【００１９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００２０】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用したショットキーダイオードの断面構成を示す。以下、この図に基づいて本実施形態におけるショットキーダイオードの構成についての説明を行う。
【００２１】
図１に示すように、高濃度にｎ型不純物がドーピングされた炭化珪素からなるｎ+型基板１の上に、ｎ+型基板１よりも低濃度にｎ型不純物がドーピングされたｎ-型エピ層２が形成され、このｎ-型エピ層２の表層部には複数のｐ型拡散層３が形成されている。複数のｐ型拡散層３は、ｎ+型基板１から遠い側に相当する上部領域３ａよりもｎ+型基板１に近い側に相当する下部領域３ｂの方が幅広で構成され、下部領域３ｂにおいて隣り合うｐ型拡散層３同士の距離が短くなるように構成されている。上部領域３ａにはｐ型不純物としてＡｌが用いられており、下部領域３ｂにはｐ型不純物としてＢが用いられている。そして、上部領域３ａの方が下部領域３ｂよりも高濃度で構成されている。なお、図１においては表されないが、ｐ型拡散層３の平面形状はストライプ形状、ドット形状、六角形状、同心円状のいずれであっても良い。
【００２２】
また、ｎ-型エピ層２の表面には酸化膜４が備えられていると共に、この酸化膜４に形成されたコンタクトホールを介して各ｐ型拡散層３及びｎ-型エピ層２と電気的に接続されたショットキー電極５が備えられている。そして、ｎ+型基板１の裏面側に、ｎ+型基板１とオーミック接触されたオーミック電極６が備えられ、図１に示すショットキーダイオードが構成されている。
【００２３】
このように構成されたショットキーダイオードにおいては、各ｐ型拡散層３の下部領域３ｂから伸びる空乏層によって各ｐ型拡散層３の間がピンチオフされることで、逆方向における電界緩和が成されるようになっている。また、ｐ型拡散層３の上部領域３ａの幅を狭くしてあるため、ｎ-型エピ層２のうちショットキー電極５との接触部位を広くとれ、ｎ-型エピ層２とショットキー電極５との接触抵抗を低減および電流経路の増大を図ることができ、低オン抵抗化を図ることができる。
【００２４】
このように、本実施形態の構成とすることで、逆方向の電界緩和効果を低下させることなく、順方向電圧の増加を図り、低オン抵抗化を図ることで損失を低減することができる。
【００２５】
続いて、図２、図３に、上記構成のショットキーダイオードの製造工程を示し、これらの図に従って本実施形態におけるショットキーダイオードの製造方法を説明する。
【００２６】
〔図２（ａ）に示す工程〕
まず、｛０００１｝Ｓｉ面を有するｎ+型基板１の表面に、ｎ+型基板１と同様の結晶形のｎ-型エピ層２が形成されたものを用意する。そして、ｎ-型エピ層２の表面にＬＴＯ膜１０を配置したのち、フォトリソグラフィ及びＲＩＥ（リアクティブイオンエッチング）によってＬＴＯ膜１０をパターニングし、開口部を形成する。このとき、開口部の形状と、上述したｐ型拡散層３のうちの上部領域３ａとを一致させるようにする。
【００２７】
その後、ＬＴＯ膜１０をマスクとして、ｐ型不純物であるＢ（ボロン）を高エネルギーでイオン注入することで、ｐ型拡散層３のうちの下部領域３ｂを１×１０19ｃｍ-3の不純物濃度で形成する。例えば、Ｂの注入エネルギーを多段階に変えたボックスプロファイルとすることで、所望の位置に下部領域３ｂが形成される。
【００２８】
このとき、ｐ型不純物としてＢを用いることにより、後工程で行われる熱処理によって注入されたイオンが拡散されるようにできる。また、Ｂと共にＣ（炭素）をイオン注入するようにすれば、ＢとＣとの注入割合に応じてＢの拡散量を適宜調整することが可能である。例えば、Ｂの不純物濃度が１×１０19ｃｍ-3となるようにし、Ｃの不純物濃度が１×１０20ｃｍ-3となるようにすれば、Ｂを単独で用いた場合よりもＢの拡散量を抑制することができ、下部領域３ｂの間に位置するｎ-型エピ層２の幅が狭まり過ぎないようにできる。
【００２９】
〔図２（ｂ）に示す工程〕
再び、ＬＴＯ膜１０をマスクとしてｐ型不純物であるＡｌ（アルミニウム）を低エネルギーかつ高ドーズ量でイオン注入することで、ｐ型拡散層３のうちの上部領域３ａを１×１０20ｃｍ-3の不純物濃度で形成する。例えば、Ａｌの注入エネルギーを多段階に変えたボックスプロファイルとすることで、所望の位置に上部領域３ａが形成される。このとき、ｐ型不純物としてＡｌを用いることにより、後工程で熱処理が行われても注入されたイオンがほとんど拡散しないようにできる。また、このように上部領域３ａ、下部領域３ｂを形成するためのマスクをＬＴＯ膜１０によって兼用しているため、製造工程の簡略化を図ることも可能である。
【００３０】
〔図２（ｃ）に示す工程〕
ＬＴＯ膜１０をＨＦによって除去したのち、活性化熱処理を１６００℃、３０分行う。これにより、注入された不純物が活性化される。このとき、Ｂに関しては熱拡散され、ｐ型拡散層３のうち下部領域３ｂが上部領域３ａよりも幅が広く構成される。
【００３１】
〔図３（ａ）に示す工程〕
ｐ型拡散層３の表面を含み、ｎ-型エピ層２の表面に層間絶縁膜となる酸化膜４を成膜する。その後、ｎ+型基板１の裏面にＮｉ（ニッケル）を蒸着したのち、１０００℃、１０分のアニールを行うことで、オーミック電極６を形成する。
【００３２】
〔図３（ｂ）、（ｃ）に示す工程〕
まず、図３（ｂ）に示すように、フォトリソグラフィによって酸化膜４に対し、コンタクトホールを形成する。その後、ｎ-型エピ層２及びｐ型拡散層３の表面にＮｉを成膜したのちＮｉをパターニングすることで、図３（ｃ）に示すように、ショットキー電極５を形成する。このとき、ｐ型拡散層３の上部領域３ａをＡｌで構成しているため、ショットキー電極５とｐ型拡散層３とがオーミック接合となるようにできる。そして、Ａｒガス中において４５０℃、１０分、ショットキー電極５をシンター処理（熱処理）する。これにより、ショットキー電極５とｐ型拡散層３との間のオーミック特性が向上する。ただし、このときのシンター処理（熱処理）温度が７００℃を超えるとショットキー電極５とｎ-型エピ層２との間のショットキー特性が悪化するため、７００℃以下とするのが好ましい。このようにして、図１に示すショットキーダイオードが完成する。
【００３３】
このような製造方法によれば、Ａｌを不純物として上部領域３ａを形成しているおり、Ａｌの固溶限が高くＡｌを高濃度に注入できるため、ショットキー電極５とｐ型拡散層３とがオーミック接合となるようにできる。このため、スイッチング時の局所的な電界集中が起こらないようにすることも可能である。参考として、図４に、Ｂ単独でｐ型拡散層３を形成した場合と表面側をＡｌとした場合それぞれにおけるＴＬＭの電圧−電流特性を調べた結果を示す。この図に示されるように、表面側をＡｌとすることによりショットキー電極５とｐ型拡散層３とがオーミック接触となるようにできることが分かる。
【００３４】
また、Ａｌを高ドーズ量で注入することで、Ａｌが注入された領域がアモルファス化され、その領域においてＢの拡散が抑制されるため、正確に図１に示す構成のショットキーダイオードを得ることができる。
【００３５】
また、ｐ型拡散層３をＡｌ単独で形成しようとすると、ｐ型拡散層３の接合深さが得られないが、Ａｌと共にＢを用いることにより接合深さを得られるようにすることができる。また、Ａｌは熱拡散し難いため、ｐ型拡散層３のコーナー部での電界集中が発生し易くなり、耐圧低下が生じるが、この耐圧低下も防止することができる。さらに、Ａｌだとイオン注入時の欠陥による逆方向漏れ電流の増加が懸念されるが、Ｂによって下部領域３ｂを形成しているため、漏れ電流の増加を抑制することができる。
【００３６】
（第２実施形態）
図５、図６に、本発明の第２実施形態を適用したショットキーダイオードの製造工程を示す。第１実施形態では１つのマスクによって上部領域３ａ、下部領域３ｂを形成しているが、本実施形態では２つのマスクを用いる場合について説明する。
【００３７】
まず、図５（ａ）に示す工程では、図２（ａ）と同様の工程を行い、下部領域３ｂを形成する。この後、図５（ｂ）に示す工程において、下部領域３ｂの形成用マスクとして用いたＬＴＯ膜１０を除去し、再びＬＴＯ膜１１を成膜したのち、ＲＩＥによってＬＴＯ膜１１をパターニングすることで、ＬＴＯ膜１１により上部領域３ａを形成するためのマスクを構成する。そして、ＬＴＯ膜１１をマスクとして図２（ｂ）と同様の工程を行い、上部領域３ａを形成する。この後は、図５（ｃ）、図６（ａ）〜（ｃ）に示す工程において、図２（ｃ）、図３（ａ）〜（ｃ）と同様の工程を行うことで、ショットキーダイオードが完成する。
【００３８】
このように、上部領域３ａと下部領域３ｂの形成用マスクを別々としても、第１実施形態に示したショットキーダイオードを形成することができ、第１実施形態と同様の効果を得ることができる。
【００３９】
また、本実施形態のように上部領域３ａと下部領域３ｂの形成用マスクを別々とした場合、上部領域３ａの形成用マスク（ＬＴＯ膜１１）の開口部のサイズを下部領域３ｂの幅と無関係に決定できるため、開口部のサイズを小さくすることで上部領域３ａの幅を小さくすることができる。これにより、ｎ-型エピ層２とショットキー電極５との接触抵抗を低減および電流経路の増大を図ることができ、より低オン抵抗化を図ることができる。
【００４０】
（第３実施形態）
図７、図８に、本発明の第３実施形態を適用したショットキーダイオードの製造工程を示す。第１、第２実施形態では一層のｎ-型エピ層２に上部領域３ａと下部領域３ｂを形成しているが、本実施形態では２層のｎ-型エピ層（第１半導体層）２、ｎ型エピ層（第２半導体層）２ａに上部領域３ａと下部領域３ｂを形成する場合について説明する。
【００４１】
まず、図７（ａ）に示す工程では、図２（ａ）と同様の工程を行い、下部領域３ｂを形成する。このとき、下部領域３ｂを形成するためのイオン注入エネルギーを調整することで、ｎ-型エピ層２の表面に下部領域３ｂが形成されるようにする。続いて、図７（ｂ）に示すように、ＨＦによってＬＴＯ膜１０を除去したのち、１６００℃、３０分の熱処理により注入されたイオンを活性化させ、１０８０℃、３００分の犠牲酸化処理を施したのち、下部領域３ｂの表面上を含むｎ-型エピ層２の表面上にｎ型エピ層２ａを成膜する。このとき、ｎ型エピ層２ａをｎ-型エピ層２よりも不純物濃度が高濃度となるようにする。そして、図７（ｃ）に示すように、図５（ｂ）と同様の工程によりｎ型エピ層２ａにイオン注入を行うことで上部領域３ａを形成する。
【００４２】
このように、ｎ-型エピ層２とｎ型エピ層２ａという２層のエピ層に上部領域３ａと下部領域３ｂを形成するようにしてもよい。また、このように２層のエピ層とする場合、上部領域３ａが形成されるｎ型エピ層２ａ側を高濃度とすることができるため、より低抵抗化を図ることが可能となる。
【００４３】
また、下部領域３ｂを形成するためのイオン注入を行うに際し、表面から深い位置までイオン注入が行えるため、下部領域３ｂを深い位置に形成することが可能となる。このため、逆方向リークの低減、ショットキー界面の電界強度の緩和を図ることができる。
【００４４】
（他の実施形態）
上記各実施形態では、ショットキー電極５を１層のＮｉで構成するようにしているが、ｐ型拡散層３に対してオーミック特性が得られる電極材料をｐ型拡散層３の上に配置したのち、７００℃以下での熱処理によってオーミック電極を形成しておき、そのオーミック電極の上にショットキー電極５を形成するようにした２層電極構造としてもよい。また、上記実施形態において導電型を逆としたショットキーダイオードとしても良い。
【００４５】
なお、方位を示す場合、本来ならば所望の数字の上にバー（−）を付すべきであるが、表現の制約上、本明細書では所望の数字の後ろにバーを付して表すこととする。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるショットキーダイオードの断面構成を示す図である。
【図２】図１に示すショットキーダイオードの製造工程を示す図である。
【図３】図２に続くショットキーダイオードの製造工程を示す図である。
【図４】ｐ型拡散層３をＢ単独で形成した場合と表面にＡｌを用いた場合とにおける電圧−電流特性を調べた結果を示す図である。
【図５】本発明の第２実施形態におけるショットキーダイオードの製造工程を示す図である。
【図６】図５に続くショットキーダイオードの製造工程を示す図である。
【図７】本発明の第３実施形態におけるショットキーダイオードの製造工程を示す図である。
【図８】図７に続くショットキーダイオードの製造工程を示す図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、２ａ…ｎ型エピ層、３…ｐ型拡散層、
３ａ…上部領域、３ｂ…下部領域、４…層間絶縁膜、５…ショットキー電極、
６…オーミック電極、１０、１１…ＬＴＯ膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a Schottky diode having a Schottky structure made of silicon carbide and a method for manufacturing the same.
[0002]
[Background Art and Problems to be Solved by the Invention]
In a power conversion device such as an inverter, a high voltage diode is used together with a switching element for rectification, commutation, or reflux path formation. In this diode, in order to reduce loss, a low on-voltage is desired and a reduction in reverse recovery current is desired.
[0003]
A Schottky diode is known as a diode when improvement in reverse recovery characteristics is desired. In this Schottky diode, since majority carriers dominate the rectification characteristics, the effect of storing minority carriers is lost, reverse recovery current is reduced, and switching loss is reduced. However, when silicon is used as a semiconductor material, a Schottky diode exceeding a withstand voltage of 100 V cannot be realized due to the limit of physical properties.
[0004]
For this reason, Schottky diodes using silicon carbide as a semiconductor material are considered. When such silicon carbide is used, since silicon carbide is a wide band gap semiconductor, the barrier height of the Schottky electrode can be set high, which is advantageous for high breakdown voltage. In addition, since the critical electric field due to avalanche breakdown is high, the impurity concentration in silicon carbide can be increased, and the loss during conduction can be reduced by two orders of magnitude with the same breakdown voltage compared to silicon.
[0005]
On the other hand, in the Schottky diode, the reverse leakage current and the forward on-voltage are determined by the barrier height of the metal material used for the Schottky electrode. When a metal having a high barrier height is used, the reverse leakage current can be reduced, but the forward ON voltage increases and the forward loss increases. Further, when the electric field strength at the semiconductor / metal interface is increased, there is a Schottky effect that the Schottky barrier height is lowered. When the Schottky diode has a high breakdown voltage, there is an essential problem that leakage current increases.
[0006]
Therefore, in order to improve the characteristics of the Schottky diode, it is necessary to use a barrier metal having a small barrier height and relax the electric field strength at the Schottky junction interface so that the reverse leakage current does not increase. A conventional technique for relaxing the electric field at the interface is proposed in Japanese Patent Laid-Open No. 52-24465. However, this conventional technique does not consider the increase of the forward voltage, and the loss increases. There's a problem.
[0007]
In view of the above points, an object of the present invention is to reduce the loss by reducing the on-resistance in the forward direction and reducing the on-voltage in the forward direction without reducing the electric field relaxation effect in the reverse direction.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, there is provided a first conductivity type semiconductor substrate (1) made of silicon carbide and silicon carbide formed on the surface of the semiconductor substrate and having a lower concentration than the semiconductor substrate. A first conductive type semiconductor layer (2, 2a) comprising a plurality of second conductive type diffusion layers (3) formed on the surface layer portion of the semiconductor layer, and formed on the surface of the diffusion layer and the surface of the semiconductor layer. A Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer, and an ohmic electrode (6) formed on the back side of the semiconductor substrate, the plurality of diffusion layers comprising the semiconductor substrate An upper region (3a) corresponding to the side far from the lower region and a lower region (3b) corresponding to the near side, and the distance between a plurality of adjacent diffusion layers in the lower region is configured to be short. It is characterized by having.
[0009]
With such a configuration, electric field relaxation in the reverse direction is achieved by pinching off between the diffusion layers by the depletion layer extending from the lower region of each diffusion layer. In addition, since the width of the upper region of the diffusion layer is narrowed, the contact portion between the semiconductor layer and the Schottky electrode can be widened, the contact resistance between the semiconductor layer and the Schottky electrode is reduced, and the current path is increased. Thus, a low on-resistance can be achieved.
[0010]
In the invention according to claim 3, the semiconductor layer includes a first semiconductor layer in which a lower region is formed and a second semiconductor layer in which an upper region is formed, and the second semiconductor layer is more than the first semiconductor layer. It is characterized by a high concentration. Thus, if the concentration of the second semiconductor layer is higher than that of the first semiconductor layer, the resistance can be further reduced.
[0011]
In the invention according to claim 5 , in the step of forming the plurality of diffusion layers, the step of forming the upper region (3a) corresponding to the side far from the semiconductor substrate, and the lower region corresponding to the side closer to the semiconductor substrate ( In the step of forming the lower region, the width of the lower region is made wider than the upper region so that the distance between the plurality of adjacent diffusion layers in the lower region is shortened. It is characterized by doing. By such a manufacturing method, the Schottky diode according to claim 1 can be manufactured.
[0012]
According to a fifth aspect of the present invention, after the step of forming the first semiconductor layer is performed, the step of forming the lower region is performed to form the lower region in the first semiconductor layer, and then the second semiconductor is formed. An upper region is formed in the second semiconductor layer by performing a step of forming an upper region after performing the step of forming a layer. With such a manufacturing method, the implantation depth of the diffusion layer can be obtained, and the reverse leakage can be reduced. Furthermore, if the second semiconductor layer has a higher concentration than the first semiconductor layer, the Schottky diode according to claim 3 can be obtained.
Specifically, as shown in claim 5, in the step of forming the upper region, Al is ion-implanted as the second conductivity type impurity, and in the step of forming the lower region, B or B is used as the second conductivity type impurity. And C are ion-implanted and B is thermally diffused, so that the lower region can be made wider than the upper region.
[0013]
In the invention according to claim 8 , in the step of forming the upper region and the step of forming the lower region, the ion implantation mask used for forming the upper region and the ion implantation mask used for forming the lower region are provided. It is characterized by having the same mask. Thereby, the manufacturing process can be simplified.
[0017]
In the invention according to claim 9 or 10 , in the step of forming the Schottky electrode, after the electrode material is disposed on the surface of the plurality of diffusion layers, a heat treatment at 700 ° C. or more is performed, whereby the electrode material and the plurality of electrode materials are formed. After the ohmic contact with the diffusion layer, a Schottky electrode is formed on the electrode material. Even in this case, the Schottky electrode and the upper region can be in ohmic contact, and element breakdown due to local electric field concentration during switching can be prevented.
[0018]
The invention according to claim 11 is characterized in that in the step of forming the Schottky electrode, heat treatment is performed after the Schottky electrode is formed. By doing so, the Schottky electrode and the plurality of diffusion layers can be in ohmic contact, and the contact resistance can be reduced. In this case, as shown in claim 12 , by setting the heat treatment temperature to 700 ° C. or lower, it is possible to prevent deterioration of the Schottky characteristics.
[0019]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a cross-sectional configuration of a Schottky diode to which an embodiment of the present invention is applied. Hereinafter, the configuration of the Schottky diode in the present embodiment will be described based on this figure.
[0021]
As shown in FIG. 1, on an n + type substrate 1 made of silicon carbide doped with an n-type impurity at a high concentration, an n − type doped with an n-type impurity at a lower concentration than the n + type substrate 1. An epi layer 2 is formed, and a plurality of p type diffusion layers 3 are formed in the surface layer portion of the n − type epi layer 2. The plurality of p-type diffusion layer 3, toward the lower area 3b than the upper region 3a corresponding to the side farther from the n + -type substrate 1 corresponding to the side close to the n + -type substrate 1 is composed of wide, the lower region 3b In FIG. 3, the distance between adjacent p-type diffusion layers 3 is shortened. Al is used as the p-type impurity in the upper region 3a, and B is used as the p-type impurity in the lower region 3b. The upper region 3a is configured with a higher concentration than the lower region 3b. Although not shown in FIG. 1, the planar shape of the p-type diffusion layer 3 may be any of a stripe shape, a dot shape, a hexagonal shape, and a concentric circle shape.
[0022]
Further, an oxide film 4 is provided on the surface of the n − type epi layer 2, and each p type diffusion layer 3 and the n − type epi layer 2 are electrically connected to each other through a contact hole formed in the oxide film 4. Connected Schottky electrodes 5 are provided. Then, on the back side of the n + -type substrate 1, n + -type substrate 1 and the ohmic electrode 6 ohmic contact is provided, the Schottky diode shown in FIG. 1 is constructed.
[0023]
In the Schottky diode configured in this way, electric field relaxation in the reverse direction is achieved by pinching off between the p-type diffusion layers 3 by the depletion layer extending from the lower region 3b of each p-type diffusion layer 3. It has become so. Since it has a narrow width of the p-type diffusion layer 3 of the upper region 3a, n - -type epitaxial layer take large contact portion between the Schottky electrode 5 of 2, n - -type epitaxial layer 2 and the Schottky electrode 5 can be reduced, the current path can be increased, and the on-resistance can be reduced.
[0024]
Thus, with the configuration of the present embodiment, the forward voltage can be increased and the loss can be reduced by reducing the on-resistance without reducing the reverse electric field relaxation effect.
[0025]
Next, FIGS. 2 and 3 show a manufacturing process of the Schottky diode having the above configuration, and a manufacturing method of the Schottky diode in this embodiment will be described with reference to these drawings.
[0026]
[Step shown in FIG. 2 (a)]
First, the n + -type surface of the substrate 1 having a {0001} Si surface, the n + -type substrate 1 and similar crystalline form n - type epitaxial layer 2 is prepared those formed. Then, after the LTO film 10 is disposed on the surface of the n − -type epi layer 2, the LTO film 10 is patterned by photolithography and RIE (reactive ion etching) to form an opening. At this time, the shape of the opening and the upper region 3a of the p-type diffusion layer 3 described above are matched.
[0027]
Thereafter, B (boron), which is a p-type impurity, is ion-implanted with high energy using the LTO film 10 as a mask, so that the lower region 3b of the p-type diffusion layer 3 has an impurity concentration of 1 × 10 19 cm −3 . Form with. For example, the lower region 3b is formed at a desired position by using a box profile in which the implantation energy of B is changed in multiple stages.
[0028]
At this time, by using B as a p-type impurity, ions implanted by a heat treatment performed in a later process can be diffused. Further, if C (carbon) is ion-implanted together with B, the amount of diffusion of B can be appropriately adjusted according to the implantation ratio of B and C. For example, if the impurity concentration of B is set to 1 × 10 19 cm −3 and the impurity concentration of C is set to 1 × 10 20 cm −3 , the diffusion of B is larger than the case where B is used alone. The amount can be suppressed, and the width of the n − -type epitaxial layer 2 located between the lower regions 3b can be prevented from becoming too narrow.
[0029]
[Step shown in FIG. 2 (b)]
Again, Al (aluminum), which is a p-type impurity, is ion-implanted with a low energy and a high dose using the LTO film 10 as a mask, so that the upper region 3a of the p-type diffusion layer 3 is 1 × 10 20 cm −3. The impurity concentration is formed. For example, the upper region 3a is formed at a desired position by using a box profile in which Al implantation energy is changed in multiple stages. At this time, by using Al as the p-type impurity, the implanted ions can be hardly diffused even if heat treatment is performed in a later step. In addition, since the mask for forming the upper region 3a and the lower region 3b is also used by the LTO film 10, the manufacturing process can be simplified.
[0030]
[Step shown in FIG. 2 (c)]
After removing the LTO film 10 by HF, activation heat treatment is performed at 1600 ° C. for 30 minutes. Thereby, the implanted impurities are activated. At this time, B is thermally diffused, and the lower region 3b of the p-type diffusion layer 3 is configured wider than the upper region 3a.
[0031]
[Step shown in FIG. 3 (a)]
An oxide film 4 serving as an interlayer insulating film is formed on the surface of the n − -type epi layer 2 including the surface of the p-type diffusion layer 3. Then, after depositing Ni (nickel) on the back surface of the n + type substrate 1, annealing is performed at 1000 ° C. for 10 minutes to form the ohmic electrode 6.
[0032]
[Steps shown in FIGS. 3B and 3C]
First, as shown in FIG. 3B, a contact hole is formed in the oxide film 4 by photolithography. Thereafter, Ni is formed on the surfaces of the n − -type epi layer 2 and the p-type diffusion layer 3 and then Ni is patterned to form a Schottky electrode 5 as shown in FIG. At this time, since the upper region 3a of the p-type diffusion layer 3 is made of Al, the Schottky electrode 5 and the p-type diffusion layer 3 can be in ohmic contact. Then, the Schottky electrode 5 is sintered (heat treated) in Ar gas at 450 ° C. for 10 minutes. Thereby, ohmic characteristics between the Schottky electrode 5 and the p-type diffusion layer 3 are improved. However, since the sintering process (heat treatment) temperature at this time exceeds 700 ° C., the Schottky characteristics between the Schottky electrode 5 and the n − -type epi layer 2 are deteriorated, and therefore, the temperature is preferably set to 700 ° C. or less. In this way, the Schottky diode shown in FIG. 1 is completed.
[0033]
According to such a manufacturing method, the upper region 3a is formed using Al as an impurity, and since Al has a high solid solubility limit and Al can be injected at a high concentration, the Schottky electrode 5, the p-type diffusion layer 3, Can be an ohmic junction. For this reason, it is possible to prevent local electric field concentration during switching. For reference, FIG. 4 shows the results of examining the voltage-current characteristics of the TLM when the p-type diffusion layer 3 is formed of B alone and when the surface side is Al. As shown in this figure, it is understood that the Schottky electrode 5 and the p-type diffusion layer 3 can be in ohmic contact by making the surface side Al.
[0034]
Also, by injecting Al at a high dose, the Al-injected region is made amorphous, and B diffusion is suppressed in that region, so that a Schottky diode having the configuration shown in FIG. 1 can be obtained accurately. Can do.
[0035]
Further, when the p-type diffusion layer 3 is formed by Al alone, the junction depth of the p-type diffusion layer 3 cannot be obtained, but the junction depth can be obtained by using B together with Al. . Further, since Al is difficult to thermally diffuse, electric field concentration is likely to occur at the corners of the p-type diffusion layer 3 and a breakdown voltage is reduced, but this breakdown can be prevented. Further, although Al is concerned about an increase in reverse leakage current due to defects during ion implantation, since the lower region 3b is formed of B, an increase in leakage current can be suppressed.
[0036]
(Second Embodiment)
5 and 6 show a manufacturing process of the Schottky diode to which the second embodiment of the present invention is applied. In the first embodiment, the upper region 3a and the lower region 3b are formed by one mask, but in this embodiment, a case where two masks are used will be described.
[0037]
First, in the process shown in FIG. 5A, the same process as in FIG. 2A is performed to form the lower region 3b. Thereafter, in the step shown in FIG. 5B, the LTO film 10 used as a mask for forming the lower region 3b is removed, the LTO film 11 is formed again, and then the LTO film 11 is patterned by RIE. A mask for forming the upper region 3a is formed by the LTO film 11. Then, using the LTO film 11 as a mask, the same process as in FIG. 2B is performed to form the upper region 3a. Thereafter, in the steps shown in FIGS. 5C and 6A to 6C, the same steps as those in FIGS. 2C and 3A to 3C are performed, so that the Schottky is obtained. The diode is completed.
[0038]
As described above, the Schottky diode shown in the first embodiment can be formed even if the formation masks for the upper region 3a and the lower region 3b are separately provided, and the same effect as in the first embodiment can be obtained. .
[0039]
Further, when the upper region 3a and lower region 3b forming masks are separated as in this embodiment, the size of the opening of the upper region 3a forming mask (LTO film 11) is independent of the width of the lower region 3b. Therefore, the width of the upper region 3a can be reduced by reducing the size of the opening. Thereby, the contact resistance between the n − -type epi layer 2 and the Schottky electrode 5 can be reduced and the current path can be increased, and the on-resistance can be further reduced.
[0040]
(Third embodiment)
7 and 8 show a manufacturing process of the Schottky diode to which the third embodiment of the present invention is applied. In the first and second embodiments, the upper region 3a and the lower region 3b are formed in a single n − type epi layer 2, but in this embodiment, two n − type epi layers (first semiconductor layers) 2 are formed. The case where the upper region 3a and the lower region 3b are formed in the n-type epi layer (second semiconductor layer) 2a will be described.
[0041]
First, in the process shown in FIG. 7A, the same process as in FIG. 2A is performed to form the lower region 3b. At this time, the lower region 3b is formed on the surface of the n − -type epi layer 2 by adjusting the ion implantation energy for forming the lower region 3b. Subsequently, as shown in FIG. 7B, after the LTO film 10 is removed by HF, ions implanted by heat treatment at 1600 ° C. for 30 minutes are activated to perform sacrificial oxidation treatment at 1080 ° C. for 300 minutes. After the application, an n-type epi layer 2a is formed on the surface of the n − -type epi layer 2 including the surface of the lower region 3b. At this time, the impurity concentration of the n - type epi layer 2 a is set higher than that of the n − -type epi layer 2. Then, as shown in FIG. 7C, the upper region 3a is formed by performing ion implantation into the n-type epi layer 2a by the same process as in FIG. 5B.
[0042]
As described above, the upper region 3a and the lower region 3b may be formed in the two epilayers of the n − type epilayer 2 and the n type epilayer 2a. Further, when the two epitaxial layers are formed as described above, the n-type epitaxial layer 2a side where the upper region 3a is formed can be made high in concentration, so that the resistance can be further reduced.
[0043]
In addition, when performing ion implantation for forming the lower region 3b, since ion implantation can be performed from the surface to a deep position, the lower region 3b can be formed at a deep position. For this reason, it is possible to reduce the reverse leakage and relax the electric field strength at the Schottky interface.
[0044]
(Other embodiments)
In each of the above embodiments, the Schottky electrode 5 is composed of a single layer of Ni. However, an electrode material capable of obtaining ohmic characteristics with respect to the p-type diffusion layer 3 is disposed on the p-type diffusion layer 3. Thereafter, an ohmic electrode may be formed by heat treatment at 700 ° C. or lower, and a Schottky electrode 5 may be formed on the ohmic electrode. In the above embodiment, a Schottky diode with the conductivity type reversed may be used.
[0045]
In order to indicate the direction, a bar (-) should be added above the desired number, but in the present specification, a bar is added after the desired number due to restrictions on expression. To do.
[Brief description of the drawings]
FIG. 1 is a diagram showing a cross-sectional configuration of a Schottky diode in a first embodiment of the present invention.
2 is a diagram showing a manufacturing process of the Schottky diode shown in FIG. 1. FIG.
FIG. 3 is a diagram illustrating a manufacturing process of the Schottky diode subsequent to FIG. 2;
FIG. 4 is a diagram showing the results of examining voltage-current characteristics when a p-type diffusion layer 3 is formed of B alone and when Al is used for the surface.
FIG. 5 is a diagram showing a manufacturing process of the Schottky diode in the second embodiment of the present invention.
6 is a diagram showing the manufacturing process for the Schottky diode following FIG. 5. FIG.
FIG. 7 is a diagram showing a manufacturing process of a Schottky diode in a third embodiment of the present invention.
8 is a diagram showing the manufacturing process for the Schottky diode following FIG. 7. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... n <+> type | mold board | substrate, 2 ... n < - > type | mold epilayer, 2a ... n type epilayer, 3 ... p type diffusion layer
3a ... upper region, 3b ... lower region, 4 ... interlayer insulating film, 5 ... Schottky electrode,
6 ... Ohmic electrode, 10, 11 ... LTO film.

Claims (12)

炭化珪素からなる第１導電型の半導体基板（１）と、
前記半導体基板の表面上に形成され、前記半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）と、
前記半導体層の表層部に複数個形成された第２導電型の拡散層（３）と、
前記拡散層の表面及び前記半導体層の表面に形成され、前記拡散層及び前記半導体層とに電気的に接続されたショットキー電極（５）と、
前記半導体基板の裏面側に形成されたオーミック電極（６）とを備え、
前記複数個の拡散層は、前記半導体基板から遠い側に相当する上部領域（３ａ）と近い側に相当する下部領域（３ｂ）とを有して構成され、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるように構成されており、
前記上部領域には第１導電型不純物としてＡｌが用いられ、前記下部領域には第１導電型不純物としてＢ及びＣが用いられていることを特徴とするショットキーダイオード。A first conductivity type semiconductor substrate (1) made of silicon carbide;
A first conductivity type semiconductor layer (2, 2a) formed on the surface of the semiconductor substrate and made of silicon carbide having a lower concentration than the semiconductor substrate;
A plurality of second conductivity type diffusion layers (3) formed on the surface layer of the semiconductor layer;
A Schottky electrode (5) formed on the surface of the diffusion layer and the surface of the semiconductor layer and electrically connected to the diffusion layer and the semiconductor layer;
An ohmic electrode (6) formed on the back side of the semiconductor substrate,
The plurality of diffusion layers include an upper region (3a) corresponding to a side far from the semiconductor substrate and a lower region (3b) corresponding to a side closer to the semiconductor substrate, and the plurality of diffusion layers adjacent to each other in the lower region. It is configured so that the distance between the diffusion layers of the
A Schottky diode, wherein Al is used as a first conductivity type impurity in the upper region, and B and C are used as first conductivity type impurities in the lower region. 前記上部領域の方が前記下部領域よりも高濃度となっていることを特徴とする請求項１に記載のショットキーダイオード。  The Schottky diode according to claim 1, wherein the upper region has a higher concentration than the lower region. 前記半導体層は、前記下部領域が形成された第１半導体層と前記上部領域が形成された第２半導体層とから構成され、前記第２半導体層が前記第１半導体層よりも高濃度で構成されていることを特徴とする請求項１又は２に記載のショットキーダイオード。  The semiconductor layer includes a first semiconductor layer in which the lower region is formed and a second semiconductor layer in which the upper region is formed, and the second semiconductor layer has a higher concentration than the first semiconductor layer. The Schottky diode according to claim 1, wherein the Schottky diode is provided. 前記複数個の拡散層に電気的に接続されたオーミック用の電極を有し、前記ショットキー電極は、前記オーミック用の電極の上に形成されていることを特徴とする請求項１乃至３のいずれか１つに記載のショットキーダイオード。  4. The ohmic electrode electrically connected to the plurality of diffusion layers, wherein the Schottky electrode is formed on the ohmic electrode. The Schottky diode as described in any one. 炭化珪素からなる第１導電型の半導体基板（１）を用意し、該半導体基板の表面上に、該半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）を形成する工程と、
前記半導体層の表層部に、複数個の第２導電型の拡散層を形成する工程と、
前記拡散層の表面及び前記半導体層の表面に、前記拡散層及び前記半導体層とに電気的に接続されるショットキー電極（５）を形成する工程と、
前記半導体基板の裏面側にオーミック電極（６）を形成する工程とを有し、
前記複数個の拡散層を形成する工程では、前記半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、前記半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、
前記下部領域を形成する工程では、前記上部領域よりも前記下部領域の幅を広くすることで、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるようにし、
前記半導体層を形成する工程では、前記下部領域が形成される第１半導体層を形成する工程と、前記上部領域が形成される第２半導体層を形成する工程とを行い、
前記第１半導体層を形成する工程を行った後に、前記下部領域を形成する工程を行うことで前記第１半導体層に前記下部領域を形成し、その後、前記第２半導体層を形成する工程を行った後に、前記上部領域を形成する工程を行うことで前記第２半導体層に前記上部領域を形成し、
前記上部領域を形成する工程では、前記第２導電型不純物としてＡｌをイオン注入し、前記下部領域を形成する工程では、前記第２導電型不純物としてＢ及びＣをイオン注入し、Ｂを熱拡散させることで、前記下部領域が前記上部領域よりも幅が広くなるようにすることを特徴とするショットキーダイオードの製造方法。A first conductive type semiconductor substrate (1) made of silicon carbide is prepared, and a first conductive type semiconductor layer (2, 2a) made of silicon carbide having a lower concentration than the semiconductor substrate is formed on the surface of the semiconductor substrate. Forming a step;
Forming a plurality of second conductivity type diffusion layers on a surface layer portion of the semiconductor layer;
Forming a Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer on the surface of the diffusion layer and the surface of the semiconductor layer;
Forming an ohmic electrode (6) on the back side of the semiconductor substrate,
In the step of forming the plurality of diffusion layers, a step of forming an upper region (3a) corresponding to a side far from the semiconductor substrate and a step of forming a lower region (3b) corresponding to a side closer to the semiconductor substrate. And
In the step of forming the lower region, by making the width of the lower region wider than the upper region, the distance between the plurality of adjacent diffusion layers in the lower region is shortened,
In the step of forming the semiconductor layer, a step of forming a first semiconductor layer in which the lower region is formed and a step of forming a second semiconductor layer in which the upper region is formed are performed.
After performing the step of forming the first semiconductor layer, performing the step of forming the lower region to form the lower region in the first semiconductor layer, and then forming the second semiconductor layer And performing the step of forming the upper region to form the upper region in the second semiconductor layer,
In the step of forming the upper region, Al is ion-implanted as the second conductivity type impurity, and in the step of forming the lower region, B and C are ion-implanted as the second conductivity type impurity, and B is thermally diffused. In this case, the width of the lower region is wider than that of the upper region . 炭化珪素からなる第１導電型の半導体基板（１）を用意し、該半導体基板の表面上に、
該半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）を形成する工程と、
前記半導体層の表層部に、複数個の第２導電型の拡散層を形成する工程と、
前記拡散層の表面及び前記半導体層の表面に、前記拡散層及び前記半導体層とに電気的に接続されるショットキー電極（５）を形成する工程と、
前記半導体基板の裏面側にオーミック電極（６）を形成する工程とを有し、
前記複数個の拡散層を形成する工程では、前記半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、前記半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、
前記下部領域を形成する工程では、前記上部領域よりも前記下部領域の幅を広くすることで、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるようにし、
前記上部領域を形成する工程および前記下部領域を形成する工程では、前記半導体層に第２導電型不純物をイオン注入することで前記上部領域および前記下部領域を形成し、
前記上部領域を形成する工程では、前記第２導電型不純物としてＡｌをイオン注入し、前記下部領域を形成する工程では、前記第２導電型不純物としてＢ及びＣをイオン注入し、Ｂを熱拡散させることで、前記下部領域が前記上部領域よりも幅が広くなるようにすることを特徴とするショットキーダイオードの製造方法。A semiconductor substrate (1) of the first conductivity type made of silicon carbide is prepared, and on the surface of the semiconductor substrate,
Forming a first conductivity type semiconductor layer (2, 2a) made of silicon carbide having a lower concentration than the semiconductor substrate;
Forming a plurality of second conductivity type diffusion layers on a surface layer portion of the semiconductor layer;
Forming a Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer on the surface of the diffusion layer and the surface of the semiconductor layer;
Forming an ohmic electrode (6) on the back side of the semiconductor substrate,
In the step of forming the plurality of diffusion layers, a step of forming an upper region (3a) corresponding to a side far from the semiconductor substrate and a step of forming a lower region (3b) corresponding to a side closer to the semiconductor substrate. And
In the step of forming the lower region, by making the width of the lower region wider than the upper region, the distance between the plurality of adjacent diffusion layers in the lower region is shortened,
In the step of forming the upper region and the step of forming the lower region, the upper region and the lower region are formed by ion-implanting a second conductivity type impurity into the semiconductor layer,
In the step of forming the upper region, Al is ion-implanted as the second conductivity type impurity, and in the step of forming the lower region, B and C are ion-implanted as the second conductivity type impurity, and B is thermally diffused. In this case, the width of the lower region is wider than that of the upper region. 炭化珪素からなる第１導電型の半導体基板（１）を用意し、該半導体基板の表面上に、該半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）を形成する工程と、
前記半導体層の表層部に、複数個の第２導電型の拡散層を形成する工程と、
前記拡散層の表面及び前記半導体層の表面に、前記拡散層及び前記半導体層とに電気的に接続されるショットキー電極（５）を形成する工程と、
前記半導体基板の裏面側にオーミック電極（６）を形成する工程とを有し、
前記複数個の拡散層を形成する工程では、前記半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、前記半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、
前記下部領域を形成する工程では、前記上部領域よりも前記下部領域の幅を広くすることで、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるようにし、
前記上部領域を形成する工程および前記下部領域を形成する工程では、前記半導体層に第２導電型不純物をイオン注入することで前記上部領域および前記下部領域を形成し、
前記上部領域を形成する工程および前記下部領域を形成する工程では、前記上部領域を形成する際に用いるイオン注入用マスク（１１）と前記下部領域を形成する際に用いるイオン注入用マスク（１０）を別々とし、
前記下部領域を形成する工程では、前記第２導電型不純物としてＢ及びＣをイオン注入し、さらに、前記上部領域を形成する工程では、前記第２導電型不純物としてＡｌもイオン注入することを特徴とするショットキーダイオードの製造方法。A first conductive type semiconductor substrate (1) made of silicon carbide is prepared, and a first conductive type semiconductor layer (2, 2a) made of silicon carbide having a lower concentration than the semiconductor substrate is formed on the surface of the semiconductor substrate. Forming a step;
Forming a plurality of second conductivity type diffusion layers on a surface layer portion of the semiconductor layer;
Forming a Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer on the surface of the diffusion layer and the surface of the semiconductor layer;
Forming an ohmic electrode (6) on the back side of the semiconductor substrate,
In the step of forming the plurality of diffusion layers, a step of forming an upper region (3a) corresponding to a side far from the semiconductor substrate and a step of forming a lower region (3b) corresponding to a side closer to the semiconductor substrate. And
In the step of forming the lower region, by making the width of the lower region wider than the upper region, the distance between the plurality of adjacent diffusion layers in the lower region is shortened,
In the step of forming the upper region and the step of forming the lower region, the upper region and the lower region are formed by ion-implanting a second conductivity type impurity into the semiconductor layer,
In the step of forming the upper region and the step of forming the lower region, an ion implantation mask (11) used for forming the upper region and an ion implantation mask (10) used for forming the lower region. Separate
In the step of forming a pre-Symbol lower region, the B and C ions are implanted as the second conductivity type impurity, and further, in the step of forming the upper region, that Al also ion-implanted as said second conductivity type impurity A method for manufacturing a Schottky diode, which is characterized. 炭化珪素からなる第１導電型の半導体基板（１）を用意し、該半導体基板の表面上に、該半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）を形成する工程と、
前記半導体層の表層部に、複数個の第２導電型の拡散層を形成する工程と、
前記拡散層の表面及び前記半導体層の表面に、前記拡散層及び前記半導体層とに電気的に接続されるショットキー電極（５）を形成する工程と、
前記半導体基板の裏面側にオーミック電極（６）を形成する工程とを有し、
前記複数個の拡散層を形成する工程では、前記半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、前記半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、
前記下部領域を形成する工程では、前記上部領域よりも前記下部領域の幅を広くすることで、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるようにし、
前記上部領域を形成する工程および前記下部領域を形成する工程では、前記半導体層に第２導電型不純物をイオン注入することで前記上部領域および前記下部領域を形成し、
前記上部領域を形成する工程および前記下部領域を形成する工程では、前記上部領域を形成する際に用いるイオン注入用マスクと前記下部領域を形成する際に用いるイオン注入用マスクを同一マスクとし、
前記下部領域を形成する工程では、前記第２導電型不純物としてＢ及びＣをイオン注入し、さらに、前記上部領域を形成する工程では、前記第２導電型不純物としてＡｌもイオン注入することを特徴とするショットキーダイオードの製造方法。A first conductive type semiconductor substrate (1) made of silicon carbide is prepared, and a first conductive type semiconductor layer (2, 2a) made of silicon carbide having a lower concentration than the semiconductor substrate is formed on the surface of the semiconductor substrate. Forming a step;
Forming a plurality of second conductivity type diffusion layers on a surface layer portion of the semiconductor layer;
Forming a Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer on the surface of the diffusion layer and the surface of the semiconductor layer;
Forming an ohmic electrode (6) on the back side of the semiconductor substrate,
In the step of forming the plurality of diffusion layers, a step of forming an upper region (3a) corresponding to a side far from the semiconductor substrate and a step of forming a lower region (3b) corresponding to a side closer to the semiconductor substrate. And
In the step of forming the lower region, by making the width of the lower region wider than the upper region, the distance between the plurality of adjacent diffusion layers in the lower region is shortened,
In the step of forming the upper region and the step of forming the lower region, the upper region and the lower region are formed by ion-implanting a second conductivity type impurity into the semiconductor layer,
In the step of forming the upper region and the step of forming the lower region, the ion implantation mask used when forming the upper region and the ion implantation mask used when forming the lower region are the same mask,
In the step of forming a pre-Symbol lower region, the B and C ions are implanted as the second conductivity type impurity, and further, in the step of forming the upper region, that Al also ion-implanted as said second conductivity type impurity A method for manufacturing a Schottky diode, which is characterized. 前記ショットキー電極を形成する工程では、前記複数個の拡散層の表面に電極材料を配置したのち、７００℃以上の熱処理を施すことで、前記電極材料と前記複数個の拡散層とをオーミック接触させたのち、該電極材料の上に前記ショットキー電極を形成することを特徴とする請求項５乃至８のいずれか１つに記載のショットキーダイオードの製造方法。In the step of forming the Schottky electrode, an electrode material is disposed on the surface of the plurality of diffusion layers, and then subjected to a heat treatment at 700 ° C. or more to make ohmic contact between the electrode material and the plurality of diffusion layers. After then, the manufacturing method of the Schottky diode according to any one of claims 5 to 8, characterized by forming a Schottky electrode on the electrode material. 炭化珪素からなる第１導電型の半導体基板（１）を用意し、該半導体基板の表面上に、該半導体基板よりも低濃度の炭化珪素からなる第１導電型の半導体層（２、２ａ）を形成する工程と、
前記半導体層の表層部に、複数個の第２導電型の拡散層を形成する工程と、
前記拡散層の表面及び前記半導体層の表面に、前記拡散層及び前記半導体層とに電気的に接続されるショットキー電極（５）を形成する工程と、
前記半導体基板の裏面側にオーミック電極（６）を形成する工程とを有し、
前記複数個の拡散層を形成する工程では、前記半導体基板から遠い側に相当する上部領域（３ａ）を形成する工程と、前記半導体基板から近い側に相当する下部領域（３ｂ）を形成する工程とを行い、
前記下部領域を形成する工程では、前記上部領域よりも前記下部領域の幅を広くすることで、前記下部領域において隣り合う前記複数個の拡散層同士の距離が短くなるようにし、
前記ショットキー電極を形成する工程では、前記複数個の拡散層の表面に電極材料を配置したのち、７００℃以上の熱処理を施すことで、前記電極材料と前記複数個の拡散層とをオーミック接触させたのち、該電極材料の上に前記ショットキー電極を形成することを特徴とするショットキーダイオードの製造方法。A first conductive type semiconductor substrate (1) made of silicon carbide is prepared, and a first conductive type semiconductor layer (2, 2a) made of silicon carbide having a lower concentration than the semiconductor substrate is formed on the surface of the semiconductor substrate. Forming a step;
Forming a plurality of second conductivity type diffusion layers on a surface layer portion of the semiconductor layer;
Forming a Schottky electrode (5) electrically connected to the diffusion layer and the semiconductor layer on the surface of the diffusion layer and the surface of the semiconductor layer;
Forming an ohmic electrode (6) on the back side of the semiconductor substrate,
In the step of forming the plurality of diffusion layers, a step of forming an upper region (3a) corresponding to a side far from the semiconductor substrate and a step of forming a lower region (3b) corresponding to a side closer to the semiconductor substrate. And
In the step of forming the lower region, by making the width of the lower region wider than the upper region, the distance between the plurality of adjacent diffusion layers in the lower region is shortened,
In the step of forming the Schottky electrode, an electrode material is disposed on the surface of the plurality of diffusion layers, and then subjected to a heat treatment at 700 ° C. or more to make ohmic contact between the electrode material and the plurality of diffusion layers. And then forming the Schottky electrode on the electrode material. 前記ショットキー電極を形成する工程では、前記ショットキー電極を形成したのち熱処理を行うことを特徴とする請求項５乃至１０のいずれか１つに記載のショットキーダイオードの製造方法。The shot in the step of forming the key electrode, a manufacturing method of the shot according to any one of claims 5 to 10, characterized in that heat treatment is performed after the key electrode formed a Schottky diode. 前記熱処理温度を７００℃以下とすることを特徴とする請求項１１に記載のショットキーダイオードの製造方法。The method of manufacturing a Schottky diode according to claim 11 , wherein the heat treatment temperature is 700 ° C. or lower.
JP2001110591A 2001-04-09 2001-04-09 Schottky diode and manufacturing method thereof Expired - Fee Related JP4892787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001110591A JP4892787B2 (en) 2001-04-09 2001-04-09 Schottky diode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001110591A JP4892787B2 (en) 2001-04-09 2001-04-09 Schottky diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2002314099A JP2002314099A (en) 2002-10-25
JP4892787B2 true JP4892787B2 (en) 2012-03-07

Family

ID=18962329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001110591A Expired - Fee Related JP4892787B2 (en) 2001-04-09 2001-04-09 Schottky diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4892787B2 (en)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810776B2 (en) * 2001-08-03 2011-11-09 富士電機株式会社 Semiconductor device
JP2005191227A (en) * 2003-12-25 2005-07-14 Sanyo Electric Co Ltd Semiconductor device
JP4944460B2 (en) 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド Semiconductor device
JP2006295062A (en) * 2005-04-14 2006-10-26 Rohm Co Ltd Semiconductor device
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP4844125B2 (en) * 2006-01-04 2011-12-28 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
US7728403B2 (en) * 2006-05-31 2010-06-01 Cree Sweden Ab Semiconductor device
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2052414B1 (en) 2006-08-17 2016-03-30 Cree, Inc. High power insulated gate bipolar transistors
JP2008085187A (en) 2006-09-28 2008-04-10 Sanyo Electric Co Ltd Semiconductor device
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4356767B2 (en) 2007-05-10 2009-11-04 株式会社デンソー Silicon carbide semiconductor device having junction barrier Schottky diode
JP4420062B2 (en) 2007-05-10 2010-02-24 株式会社デンソー Silicon carbide semiconductor device having junction barrier Schottky diode
JP5101985B2 (en) * 2007-10-23 2012-12-19 株式会社日立製作所 Junction barrier Schottky diode
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP2010200585A (en) * 2009-02-27 2010-09-09 Nissan Motor Co Ltd Switching circuit
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP5537219B2 (en) * 2010-03-30 2014-07-02 新電元工業株式会社 Schottky barrier diode
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2011003919A (en) * 2010-08-23 2011-01-06 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing the same
JP2011023739A (en) * 2010-09-27 2011-02-03 Toyota Central R&D Labs Inc Diode
JP5644536B2 (en) * 2011-01-21 2014-12-24 三菱電機株式会社 Power semiconductor device
JP5591151B2 (en) * 2011-02-28 2014-09-17 三菱電機株式会社 Silicon carbide junction barrier Schottky diode and method for manufacturing the same
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2013110388A (en) * 2011-10-28 2013-06-06 Hitachi Ltd Semiconductor device
WO2013145545A1 (en) * 2012-03-30 2013-10-03 三菱電機株式会社 Semiconductor device
JP6053103B2 (en) 2012-04-12 2016-12-27 富士電機株式会社 Wide band gap semiconductor device and method of manufacturing the same
KR101416361B1 (en) * 2012-09-14 2014-08-06 현대자동차 주식회사 Shottky barrier diode and method for manufacturing the same
KR101427948B1 (en) 2012-12-18 2014-08-08 현대자동차 주식회사 Schottky barrier diode and method for manufacturing the same
JP5735611B2 (en) * 2013-11-01 2015-06-17 ローム株式会社 SiC semiconductor device
KR101518905B1 (en) 2013-12-30 2015-05-11 현대자동차 주식회사 Shottky barrier diode and method for manufacturing the same
JP6287377B2 (en) * 2014-03-11 2018-03-07 住友電気工業株式会社 Wide band gap semiconductor device
CN204966510U (en) 2014-06-20 2016-01-13 意法半导体股份有限公司 Broad -band gap high density semiconductor switch device
JP2015057843A (en) * 2014-11-04 2015-03-26 三菱電機株式会社 Power semiconductor device
JP2016201448A (en) * 2015-04-09 2016-12-01 トヨタ自動車株式会社 Diode and method for manufacturing diode
JP6745458B2 (en) * 2015-04-15 2020-08-26 パナソニックＩｐマネジメント株式会社 Semiconductor element
US9773924B2 (en) 2015-04-22 2017-09-26 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having barrier region and edge termination region enclosing barrier region
KR101724464B1 (en) * 2015-07-27 2017-04-07 현대자동차 주식회사 Schottky barrier diode and method for manufacturing the same
JP6505625B2 (en) 2016-03-16 2019-04-24 株式会社東芝 Semiconductor device
JP6289600B2 (en) * 2016-12-22 2018-03-07 三菱電機株式会社 Semiconductor device
CN106711190A (en) * 2017-01-24 2017-05-24 深圳基本半导体有限公司 Semiconductor device with high performance and manufacturing method thereof
SE542709C2 (en) * 2018-05-22 2020-06-30 Ascatron Ab Buried grid with shield in a wide band gap material
CN110112209B (en) * 2019-06-10 2024-08-13 洛阳鸿泰半导体有限公司 Fast recovery diode structure based on three-dimensional semiconductor wafer
IT202100002333A1 (en) * 2021-02-03 2022-08-03 St Microelectronics Srl JBS DEVICE WITH IMPROVED ELECTRICAL PERFORMANCE, AND JBS DEVICE MANUFACTURING PROCESS
CN112993017B (en) * 2021-02-23 2022-08-09 厦门市三安集成电路有限公司 Silicon carbide device epitaxial structure and preparation method thereof
CN115602735B (en) * 2022-12-12 2023-03-21 苏州锴威特半导体股份有限公司 Silicon carbide junction barrier Schottky diode and manufacturing method thereof
EP4456141A1 (en) * 2023-04-28 2024-10-30 Nexperia B.V. Improved control of the forward and reverse characteristics of vertically oriented semiconductor devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254718A (en) * 1992-12-24 1995-10-03 Nippon Inter Electronics Corp Semiconductor device
JPH0786621A (en) * 1993-09-09 1995-03-31 Sansha Electric Mfg Co Ltd Composite diode
JPH10233515A (en) * 1996-12-19 1998-09-02 Toshiba Corp Schottky barrier semiconductor device and its manufacturing method
SE9700141D0 (en) * 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method of production thereof
JP3467381B2 (en) * 1997-05-22 2003-11-17 株式会社日立製作所 Silicon carbide diode
JPH11243215A (en) * 1998-02-26 1999-09-07 Hitachi Ltd Semiconductor device and method for manufacturing the same
JP3361062B2 (en) * 1998-09-17 2003-01-07 株式会社東芝 Semiconductor device
JP4100652B2 (en) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 SiC Schottky diode
JP2002009082A (en) * 2000-06-21 2002-01-11 Fuji Electric Co Ltd Semiconductor device and its fabricating method
JP3692063B2 (en) * 2001-03-28 2005-09-07 株式会社東芝 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2002314099A (en) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4892787B2 (en) Schottky diode and manufacturing method thereof
US9029870B2 (en) Semiconductor device and manufacturing method thereof
JP4450122B2 (en) Silicon carbide semiconductor device
TWI422029B (en) Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection
KR100937276B1 (en) Semiconductor device and manufacturing method thereof
CN109841616B (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP4683075B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
CN104285301A (en) Semiconductor device and method for manufacturing same
JP4595144B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP6010773B2 (en) Semiconductor device and manufacturing method thereof
JP6183087B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US11489047B2 (en) Semiconductor device and method of manufacturing the same
CN113140639A (en) Silicon carbide power diode and manufacturing method thereof
JP4088852B2 (en) SiC Schottky diode
JP4948784B2 (en) Semiconductor device and manufacturing method thereof
CN211828777U (en) Silicon carbide power diode
JP3817915B2 (en) Schottky diode and manufacturing method thereof
CN210349845U (en) Silicon carbide junction barrier Schottky diode
JP6648852B1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP3543803B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
CN112310227A (en) High-potential-barrier SiC JBS device and preparation method thereof
JP3750311B2 (en) Semiconductor device and manufacturing method thereof
JP2023110951A (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2004335919A (en) Semiconductor device and method for manufacturing the same
JP2000188406A (en) Silicon carbide schottky barrier diode and its manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees