JP4720464B2 - Film forming method, film forming apparatus, and storage medium - Google Patents
Film forming method, film forming apparatus, and storage medium Download PDFInfo
- Publication number
- JP4720464B2 JP4720464B2 JP2005345951A JP2005345951A JP4720464B2 JP 4720464 B2 JP4720464 B2 JP 4720464B2 JP 2005345951 A JP2005345951 A JP 2005345951A JP 2005345951 A JP2005345951 A JP 2005345951A JP 4720464 B2 JP4720464 B2 JP 4720464B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- film forming
- gas
- substrate
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明は、半導体ウエハ等の基板に対して金属合金の薄膜を形成する成膜方法及び成膜装置に関し、更にその方法を実行するためのプログラムを格納した記憶媒体に関する。 The present invention relates to a film forming method and a film forming apparatus for forming a metal alloy thin film on a substrate such as a semiconductor wafer, and further relates to a storage medium storing a program for executing the method.
従来、集積回路(IC)等の半導体デバイスには、例えばシリコン基板などの半導体ウエハ(以下ウエハと略す)において、シリコン酸化膜(SiO2膜)等により形成される絶縁膜中に導体としての金属が埋め込まれる形で配線が形成されている。配線の形成手法としては、例えば前記シリコン基板の表面に形成されたシリコン酸化膜などの絶縁膜に配線溝を形成し、この配線溝に導体としての金属を埋め込んだ後、CMP(Chemical Mechanical Polishing 化学的機械研磨法)により余分な金属膜を除去し、ウエハの表面を平坦化する手法が知られている。この埋め込みは、CVD(Chemical Vapor Deposition)を用いると表面が粗くなり形成された配線が各所で電気抵抗が大きく異なってしまう場合があるので通常、電解メッキにより行われている。つまり、先ず形成された配線溝の表面に例えばALD技術を用いたCVD、あるいはスパッタ等のPVD(Physical Vapor Deposition)等の手法により、チタンナイトライド(TiN)等からなるバリア層を形成する。このバリア層は後に配線を構成する金属を埋め込んだ際に当該金属が絶縁膜(SiO2)中に浸透するのを抑える働きを持つ。なおALD(Atomic Layer Deposition)とは、基板表面に原子または分子層を一層ずつ積み上げて薄膜を形成していく手法であり、形成する膜厚のコントロールに優れている。またスパッタとは高真空中で、金属のバルクにアルゴンイオンなどの高エネルギーのイオンをぶつけて、玉突きの要領でバルクの表面の金属原子を叩き出し、その叩き出した金属原子を基板の表面に層状に付着させるという手法である。 Conventionally, a semiconductor device such as an integrated circuit (IC) has a metal as a conductor in an insulating film formed by a silicon oxide film (SiO2 film) or the like in a semiconductor wafer (hereinafter abbreviated as a wafer) such as a silicon substrate. The wiring is formed so as to be embedded. As a method for forming the wiring, for example, a wiring groove is formed in an insulating film such as a silicon oxide film formed on the surface of the silicon substrate, a metal as a conductor is buried in the wiring groove, and then CMP (Chemical Mechanical Polishing Chemical) is performed. There is known a method of removing an excess metal film by a mechanical mechanical polishing method and flattening a wafer surface. This burying is usually performed by electrolytic plating because the use of CVD (Chemical Vapor Deposition) may cause the surface to become rough and the formed wiring may have different electrical resistances in various places. That is, first, a barrier layer made of titanium nitride (TiN) or the like is formed on the surface of the formed wiring trench by a technique such as CVD using ALD technology or PVD (Physical Vapor Deposition) such as sputtering. This barrier layer has a function of suppressing the permeation of the metal into the insulating film (SiO2) when the metal constituting the wiring is buried later. ALD (Atomic Layer Deposition) is a method of forming a thin film by stacking atomic or molecular layers one by one on the surface of the substrate, and is excellent in controlling the film thickness to be formed. Sputtering is a high vacuum in which high-energy ions such as argon ions are struck against a metal bulk, and metal atoms on the surface of the bulk are struck out in the manner of a ball, and the struck metal atoms are applied to the surface of the substrate. It is a technique of making it adhere in layers.
それからこのバリア層の表面に電解メッキを行う際の電極用下地として、シード層と呼ばれる金属の薄膜を形成する。このシード層の形成は上述のように表面が平滑な配線を得るためにスパッタを用いることで行われる。シード層が形成された後、電解メッキ法によってそのシード層を構成する金属と同種の金属により前記配線溝が埋め込まれる。なお前記CMP処理後、配線溝が形成された絶縁膜上にさらに絶縁膜を形成して、同様な工程を繰り返すことで多層配線構造が形成される。 Then, a metal thin film called a seed layer is formed on the surface of the barrier layer as an electrode base for electrolytic plating. The seed layer is formed by using sputtering in order to obtain a wiring having a smooth surface as described above. After the seed layer is formed, the wiring trench is filled with the same kind of metal as that constituting the seed layer by electrolytic plating. After the CMP process, an insulating film is further formed on the insulating film in which the wiring trench is formed, and a multilayer wiring structure is formed by repeating similar processes.
ところで近年、半導体デバイスの高集積化及び高速化の要望に伴って、上記のように多層配線構造を形成する以外にも、配線幅を縮小化させる試みが進められている。しかしこの試みが進むにつれて新たな課題が浮かび上がってきた。上述のようにシード層を形成する場合に用いているスパッタとは金属バルクの原子を叩き出して散乱させて基板表面に吸着させる手法である。従ってその原子が散乱する方向を制御することは困難である。即ち配線幅が小さくなることで、配線溝のアスペクト比(配線溝の深さ/配線溝の入口の幅)が大きくなると金属原子は効率よく配線溝やビアホールに侵入しにくくなり、それらに対する段差被覆性が悪くなり、またシード層に不連続点が形成されてしまう。前述のように電解メッキ法などによって配線溝を埋め込む場合に、メッキを構成する金属が完全に配線溝を埋め尽くさず、形成された配線中にボイドが発生することになる。このようにボイドが発生した配線はストレスマイグレーション(金属配線とその周囲の絶縁膜との熱膨張係数との差が原因で配線に応力が働き、配線中の金属原子が移動する現象)やエレクトロマイグレーション(金属中に電流が流れているときに電子が原子に衝突する結果原子が移動する現象)を引き起こしやすくなる。その結果として断線が起こりやすくなる。 Incidentally, in recent years, with the demand for higher integration and higher speed of semiconductor devices, attempts have been made to reduce the wiring width in addition to forming the multilayer wiring structure as described above. However, new challenges emerged as this trial progressed. Sputtering used when forming a seed layer as described above is a technique in which atoms in a metal bulk are knocked out and scattered to be adsorbed on the substrate surface. Therefore, it is difficult to control the direction in which the atoms are scattered. In other words, when the wiring width becomes smaller and the aspect ratio of the wiring groove (wiring groove depth / wiring groove entrance width) becomes larger, it becomes difficult for metal atoms to efficiently enter the wiring groove and via hole, and the step coverage against them is reduced. And the discontinuity is formed in the seed layer. As described above, when the wiring groove is filled by the electrolytic plating method or the like, the metal constituting the plating does not completely fill the wiring groove, and voids are generated in the formed wiring. Wiring in which voids are generated in this way is stress migration (a phenomenon in which stress acts on the wiring due to the difference in thermal expansion coefficient between the metal wiring and the surrounding insulating film, and metal atoms move in the wiring) and electromigration (A phenomenon in which atoms move as a result of electrons colliding with atoms when current flows in the metal). As a result, disconnection is likely to occur.
また配線幅を小さくすることにより起こる前述のストレスマイグレーションやエレクトロマイグレーションの影響を小さくするために現在では、かつて広く用いられていたAl(アルミニウム)に代わり、Alよりも高い強度を持ち、かつ電気抵抗の低いCu(銅)を用いて配線が形成されることが多くなった。 In addition, in order to reduce the influence of the aforementioned stress migration and electromigration caused by reducing the wiring width, instead of Al (aluminum) which has been widely used at present, it has higher strength than Al and has an electric resistance. Wiring is often formed using low Cu (copper).
しかしこのCuは原子または分子同士の凝集力が強いという性質を持っている。図6はPVDにより、ウエハW表面にシード層を形成する場合のCu原子1の動態を模式的に示している。シード層形成の初期においてはウエハW表面にまばらにCu原子1が付着していくが、ウエハW表面に付着したCu原子1が多くなると(図6(a))、当該Cu原子1は周囲に存在する原子と互いに引き合い凝集する(図6(b))。凝集を繰り返した結果、島のような巨大なCu分子12が形成成長する(図6(c))。そして島状成長の結果、ウエハ表面に供給されるCuの量が不充分であるとシード層には不連続点が形成されることになる。不連続点が形成されていると前述のように電解メッキなどによって配線溝を埋め立てた場合に配線中にボイドが形成され断線を引き起こし易くなる。このような理由からアスペクト比の大きい凹部について膜厚の小さいシード層を得ることは困難であり、従って配線幅の縮小化も困難になっていた。
However, this Cu has a property that the cohesive force between atoms or molecules is strong. FIG. 6 schematically shows the dynamics of Cu atoms 1 when a seed layer is formed on the surface of the wafer W by PVD. In the initial stage of seed layer formation, Cu atoms 1 are sparsely attached to the surface of the wafer W. However, when the number of Cu atoms 1 attached to the surface of the wafer W increases (FIG. 6A), the Cu atoms 1 are surrounded by the surroundings. The atoms that are present attract each other and aggregate (FIG. 6B). As a result of repeating the aggregation,
本発明の課題は上記した従来技術の欠点を除くことにあるが、更に合金薄膜を金属原料ガスにより得ようとすると、互いに異なる原料が反応しないように原料ガスを選定する必要があるので、その原料ガスの自由度が小さく、この点を解決することも課題の一つである。 The object of the present invention is to eliminate the above-mentioned drawbacks of the prior art. However, when an alloy thin film is obtained from a metal source gas, it is necessary to select a source gas so that different raw materials do not react with each other. It is one of the problems to solve this point because the degree of freedom of the source gas is small.
即ち本発明のその目的とするところは、金属原料の組み合わせを考慮することなく、合金薄膜を成膜することのできる技術を提供することにある。そして凝集性の高い金属を用いた場合においてもウエハ等の基板表面に連続した薄膜を形成し、さらに例えばアスペクト比の高い配線溝においても高い被覆性を示す成膜手法及び成膜装置並びにその手法を実施するプログラムを格納した記憶媒体を提供することである。 That is, an object of the present invention is to provide a technique capable of forming an alloy thin film without considering a combination of metal raw materials. Further, even when a highly cohesive metal is used, a thin film is formed continuously on the surface of a substrate such as a wafer, and further, for example, a film forming method and a film forming apparatus exhibiting high coverage even in a wiring groove having a high aspect ratio, and the method It is providing the storage medium which stored the program which implements.
本発明に係る成膜方法は、基板を反応容器内に搬入して載置部に載置する工程と、次いで、前記反応容器内に第1の金属の化合物を含む原料ガスを供給して前記基板の表面に当該第1の金属の化合物を吸着させる吸着工程と、前記基板に吸着された第1の金属の化合物を、還元反応のためのエネルギーを当該化合物に供給しながら還元用ガスに接触させることにより還元して第1の金属層を得る還元工程と、前記基板に対向し、第1の金属とは異なる、少なくとも表面部が第2の金属からなるターゲット電極に、スパッタ用ガスを活性化して得たスパッタ用プラズマを接触させて叩き出された第2の金属を前記第1の金属層中に注入して第1の金属及び第2の金属の合金層を得る合金化工程と、を含み、前記吸着工程、還元工程及び合金化工程からなる一連のサイクルを1回以上行うことを特徴とする。 The film forming method according to the present invention includes a step of carrying a substrate into a reaction vessel and placing the substrate on a placement unit, and then supplying a source gas containing a first metal compound into the reaction vessel, An adsorption process for adsorbing the first metal compound on the surface of the substrate, and the first metal compound adsorbed on the substrate in contact with the reducing gas while supplying energy for the reduction reaction to the compound A reduction step in which a first metal layer is obtained by reduction, and a sputtering gas is activated on a target electrode that is opposite to the substrate and that is different from the first metal and has at least a surface portion made of the second metal. An alloying step of injecting into the first metal layer a second metal struck out by contacting with the sputtering plasma obtained by converting into a first metal and an alloy layer of the second metal; The adsorption process, reduction process and alloying process And carrying out one or more times a series of cycles consisting of.
合金化工程は、例えば基板を加熱しながら行われ、それによってアニールされるので第2の金属が第1の金属を伝って拡散するが、本発明では、合金化工程の後に例えば別の装置で加熱を行ってアニールしてもよい。このアニールによりアスペクト比が大きい凹部の場合には、奥深くまで第2の金属が拡散するが、本発明は、第2の金属を拡散させることは必ずしも必要ではない。第1の金属層を得る還元工程において、還元反応のため前記化合物に供給されるエネルギーは、例えば還元用ガスを活性化して得られた還元用プラズマのエネルギーを好適な例として挙げることができるが、熱エネルギーあるいは光エネルギーなどであってもよい。前記方法において、前記吸着工程の後、還元工程及び合金化工程を同時に行ってもよく、還元用プラズマを利用する場合には、還元用プラズマ及びスパッタ用プラズマが混合されたプラズマを反応容器内に生成することにより実施することができる。より具体的には、平行平板電極の一方の電極及び他方の電極を夫々基板の載置部及びターゲット電極とし、これら電極間に高周波電圧を印加することにより前記還元工程及び合金化工程を実施してもよい。またターゲット電極、例えば平行平板電極の前記他方の電極に第2の金属層をプリコートしておくことにより本発明を実施できる。さらに前記他方の電極は多数のガス供給孔が形成されていて、前記原料ガス、還元用ガス及びスパッタ用ガスを反応容器内に供給するように構成されていること、つまりガスの吹き出し部を兼用することが好ましい。また還元用ガスは、例えば水素ガスまたはアンモニアガスを挙げることができ、第1の金属の好適な例としては銅を挙げることができる。 The alloying process is performed, for example, while heating the substrate, and is annealed thereby, so that the second metal diffuses along the first metal. In the present invention, the alloying process is performed, for example, by another apparatus after the alloying process. You may anneal by heating. In the case of a recess having a large aspect ratio by this annealing, the second metal diffuses deeply, but the present invention does not necessarily require the second metal to diffuse. In the reduction process for obtaining the first metal layer, the energy supplied to the compound for the reduction reaction can be exemplified by, for example, the energy of the reduction plasma obtained by activating the reduction gas. It may be thermal energy or light energy. In the method, after the adsorption step, a reduction step and an alloying step may be performed simultaneously. When using a reduction plasma, a plasma in which the reduction plasma and the sputtering plasma are mixed is put in a reaction vessel. It can be implemented by generating. More specifically, one of the parallel plate electrodes and the other electrode are used as a substrate mounting portion and a target electrode, respectively, and the reduction step and the alloying step are performed by applying a high frequency voltage between these electrodes. May be. Further, the present invention can be implemented by pre-coating a second metal layer on the other electrode of the target electrode, for example, a parallel plate electrode. Further, the other electrode has a number of gas supply holes, and is configured to supply the source gas, the reducing gas, and the sputtering gas into the reaction vessel, that is, the gas blowing part is also used. It is preferable to do. The reducing gas can be, for example, hydrogen gas or ammonia gas, and a suitable example of the first metal is copper.
本発明に係る成膜装置は、基板を載置するための載置部が設けられた反応容器と、前記載置部に載置された基板を加熱するための加熱手段と、この反応容器内に第1の金属の化合物を含む原料ガスを供給して前記基板の表面に当該第1の金属の化合物を吸着させるための原料ガス供給手段と、前記反応容器内に、第1の金属の化合物を還元するための還元用ガスを供給するための還元用ガス供給手段と、前記基板に吸着された第1の金属の化合物に還元反応のためのエネルギーを供給する手段と、前記基板に対向し、第1の金属とは異なる、少なくとも表面部が第2の金属からなるターゲット電極と、前記ターゲット電極をスパッタするために、スパッタ用ガスを活性化して得たスパッタ用プラズマ雰囲気を反応容器内に形成するためのプラズマ発生手段と、前記原料ガス供給手段により基板に前記原料ガスを供給するステップ、基板に吸着された第1の金属の化合物に前記エネルギーを与えながら還元用ガスにより当該化合物を還元するステップ、ターゲット電極に、スパッタ用プラズマを接触させることにより第2の金属を叩き出し、前記第1の金属層中に注入して第1の金属及び第2の金属の合金層を得るステップを含む一連のサイクルを1回以上行うように前記各手段を制御するための制御部と、を備えたことを特徴とする。 A film forming apparatus according to the present invention includes a reaction vessel provided with a placement portion for placing a substrate, a heating means for heating the substrate placed on the placement portion, and an inside of the reaction vessel. A source gas supply means for supplying a source gas containing a first metal compound to the substrate and adsorbing the first metal compound on the surface of the substrate; and a first metal compound in the reaction vessel A reducing gas supply means for supplying a reducing gas for reducing the gas, a means for supplying energy for a reduction reaction to the first metal compound adsorbed on the substrate, and a substrate facing the substrate. A target electrode, which is different from the first metal and has at least a surface portion made of the second metal, and a sputtering plasma atmosphere obtained by activating the sputtering gas in order to sputter the target electrode are contained in the reaction vessel. Plastic for forming Generating source, supplying the source gas to the substrate by the source gas supplying unit, reducing the compound with a reducing gas while applying the energy to the first metal compound adsorbed on the substrate, target A series of cycles including the steps of striking a second metal by bringing a sputtering plasma into contact with the electrode and injecting it into the first metal layer to obtain an alloy layer of the first metal and the second metal. And a control unit for controlling each of the means so as to be performed once or more.
還元反応のためのエネルギーを供給する手段としては、前記還元用ガスを活性化して還元用プラズマ雰囲気を前記反応容器内に形成するためのプラズマ発生手段、熱エネルギー発生手段、及び/または光エネルギー発生手段を好ましい例として挙げることができる。また基板の載置部及びターゲット電極は、例えば夫々平行平板電極の一方の電極及び他方の電極を兼用し、これら電極間に高周波電圧を印加することにより、前記還元用プラズマ及びスパッタ用プラズマを発生させようにしてもよい。 As means for supplying energy for the reduction reaction, plasma generating means, thermal energy generating means, and / or light energy generation for activating the reducing gas to form a reducing plasma atmosphere in the reaction vessel. Means can be mentioned as a preferred example. The substrate mounting portion and the target electrode are also used as, for example, one electrode and the other electrode of parallel plate electrodes, respectively. By applying a high-frequency voltage between these electrodes, the reducing plasma and the sputtering plasma are generated. You may make it let it.
本発明は、上述の方法を実施するためのプログラムを格納した記憶媒体としても成り立つものであり、本発明の記憶媒体は、反応容器内に基板を搬入して成膜処理を行うための成膜装置に用いられるコンピュータ用のプログラムであって、本発明の方法を実施するためのプログラムを格納したことを特徴とする。具体的には、プログラムは、上記の各ステップを実施するための命令群を含むものである。 The present invention can also be realized as a storage medium storing a program for performing the above-described method, and the storage medium of the present invention is a film formation for carrying a film formation process by carrying a substrate into a reaction vessel. A computer program used in the apparatus, which stores a program for executing the method of the present invention. Specifically, the program includes a group of instructions for performing the above steps.
本発明によれば、原料ガスを用いて第1の金属を基板表面に吸着させ、次いでスパッタにより第2の金属を基板に付着させて合金化しているので、合金薄膜を容易に得ることができ、例えば配線自体の形成などに適用することができる。そして例えば凹部内に合金薄膜を形成する場合、凹部のアスペクト比が大きくても第1の金属は底部まで吸着する。次いでスパッタによる第2の金属が凹部内に付着するが、基板を加熱してアニールすることにより第2の金属は第1の金属を伝って拡散していくので、結果として凹部の底部まで合金薄膜を形成することができ、この点においてスパッタのみによる薄膜形成法に比べて優れている。また第1の金属の凝集力が例えばCuのように強い場合でも、第2の金属との合金が形成されることで第1の金属の基板表面における移動が抑制される。その結果、第1の金属を含む金属薄膜(合金薄膜)を小さい膜厚で形成することができる。 According to the present invention, the first metal is adsorbed on the substrate surface using the source gas, and then the second metal is adhered to the substrate by sputtering and alloyed. Therefore, an alloy thin film can be easily obtained. For example, it can be applied to the formation of the wiring itself. For example, when an alloy thin film is formed in the recess, the first metal is adsorbed to the bottom even if the aspect ratio of the recess is large. Next, the second metal by sputtering adheres in the recess. However, by heating and annealing the substrate, the second metal diffuses along the first metal. As a result, the alloy thin film reaches the bottom of the recess. This is superior to the thin film formation method using only sputtering in this respect. Even when the cohesive force of the first metal is strong, such as Cu, the movement of the first metal on the substrate surface is suppressed by forming an alloy with the second metal. As a result, a metal thin film (alloy thin film) containing the first metal can be formed with a small film thickness.
このため本発明の利用価値は大きい。例えば半導体デバイスの配線層をメッキにより形成するために凹部にシード層を形成する手法として、本発明に係る方法を適用することで、膜厚の小さい連続的なシード層を形成することができる。従って形成されたシード層に対してメッキを施して配線を形成した場合に配線中のボイドの発生が抑えられる。 Therefore, the utility value of the present invention is great. For example, as a method for forming a seed layer in a recess in order to form a wiring layer of a semiconductor device by plating, a continuous seed layer having a small film thickness can be formed by applying the method according to the present invention. Therefore, generation of voids in the wiring can be suppressed when the wiring is formed by plating the formed seed layer.
図1に本発明に係る成膜方法を実施するための成膜装置の一例を示す。当該装置は被処理体としてのウエハWの表面にCu(銅)により構成されるシード層を形成する成膜装置であるが、先ずこの成膜装置の全体の構成を説明する。図中2は処理容器であり、その底面中央には凹部20が形成されている。この凹部20の側壁には排気口21が形成されており、排気口21は圧力調整部22を介して、当該圧力調整部22と共に真空排気手段を構成する真空ポンプ23と連通しており、更に圧力調整部22は後述の制御部5からの制御信号により例えばバルブの開度が調節されて処理容器2内を所定の真空圧に維持できるようになっている。また、処理容器2の側壁部にはウエハWの受け渡し時に搬送アーム(不図示)の進入が可能なように開口部24が形成されて、ゲートバルブGにより、開閉自在とされている。処理容器2の壁部には例えば抵抗発熱体よりなり、後述の制御部5により発熱量が制御されるヒータ25が埋設されている。
FIG. 1 shows an example of a film forming apparatus for carrying out the film forming method according to the present invention. The apparatus is a film forming apparatus for forming a seed layer made of Cu (copper) on the surface of a wafer W as an object to be processed. First, the entire structure of the film forming apparatus will be described. In the figure,
処理容器2内には基板の載置部として構成されている載置台3が支持部31を介して支持して設けられている。この載置台3は例えばアルミニウムよりなると共にその形状は円柱状とされており、上面は図示しない静電チャックの働きによりウエハWを吸着保持できるようになっている。載置台3の内部にはヒータなどの加熱手段や冷媒流路などを組み合わせた温調手段32が設けられており、プラズマの発熱とこの温調手段32の温調作用によりウエハWが予め設定した温度に維持される。また載置台3の内部には、搬送アーム(不図示)との間でウエハWの受け渡しを行う例えば3本のリフトピン33が設けられている。リフトピン33は突没自在とされており、その昇降はリフトピン33の下端部を支持する支持部材34を介し昇降機構35の働きにより行われる。
In the
処理容器2の内部には、上部側に例えばセラミックスなどよりなる絶縁部材2a及び支持部2bを介してガス供給部であるガスシャワーヘッド23が設けられている。またガスシャワーヘッド23の天井部には第1及び第2のガス供給管4a、4bが接続されていると共に下面側には多数のガス供給孔2cが形成されており、第1のガス供給管4a及び第2のガス供給管4bからのガスが夫々ガス流路27、28を介して互いに交じり合うことなくガス供給孔2cから分散して処理雰囲気に供給されるように構成されている。
Inside the
前記ガスシャワーヘッド23には整合器23aを介して高周波電源部23bが接続されている。高周波電源部23bは後述の制御部5と接続されており、制御部5からの制御信号に基づいて電力が制御されるように構成されている。一方載置台3は例えば接地されており、従って整合器23bからの高周波電圧がガスシャワーヘッド23と載置台3との間に印加されて処理ガスをプラズマ化できることとなる。この例では高周波電源部23b及び整合器23aは還元用プラズマを発生するためのプラズマ発生手段及びスパッタ用プラズマを発生させるプラズマ発生手段に相当する。図2はガスシャワーヘッド23の拡大図である。ガスシャワーヘッド23の下面には第2の金属である、例えばNi(ニッケル)によりプリコートされたコーティング層2dが載置台3と対向するように形成されている。ここでプリコートとはCVD法、ALD法、メッキ、溶射等により、所望の金属を予めコーティングしておくことを言う。前述のように電力がガスシャワーヘッド23に供給されると当該コーティング層2dは処理容器2内でスパッタを行う際のターゲット電極(陰極)として機能する。なお、この陰極としての作用を強めるため、図1中に破線で示すように、高周波電源部23bに加えて、負の直流電源23cをターゲット電極に印加してもよい。
A high
続いてガス供給系について述べておくと、ガスシャワーヘッド23の天井部に接続された第1のガス供給管4aの上流側は途中で分岐して、その一端はガス供給機器群41を介してスパッタ用ガスであるArガスを供給するガス供給源42と接続されている。また第1のガス供給管4aの他端はガス供給機器群43を介して、第1の金属の化合物を還元するためのH2(水素)ガスを供給するガス供給源44と接続されている。ガス供給機器群41、43には例えばバルブ、マスフローコントローラー(以下MFCと略す)などが組み込まれており、制御部5からの制御信号によりガス供給源42からのArガス及びガス供給源44からのH2ガスの給断及び流量が制御される。なおH2以外にもNH3(アンモニア)、N2H4(ヒドラジン)、NH(CH3)2(ジメチルアミン)、N2O(一酸化二窒素)などのガスを還元ガスとして用いてもよい。この例では、ガス供給機器群43及びガスシャワーヘッド23は還元用ガス供給手段に相当する。
Subsequently, the gas supply system will be described. The upstream side of the first
前記ガスシャワーヘッド23の天井部に接続された第2のガス供給管4bの上流側には、ガス供給機器群45が接続されている。このガス供給機器群45にはガス供給管4cを介してArなどのキャリアガス供給部46が接続され、さらに液体ソース供給管4dを介して液体ソース供給源としての液体ソース供給タンク47が接続されている。この液体ソース供給タンク47には第1の金属の化合物の液体であるBis(6-ethyl-2,2-dimethyl-3,5-decanedionato)copper(以下Cu(edmdd)2と表記する)が貯留されている。ガス供給機器群45には例えば気化器、液体マスフローコントローラー(LMFC)、ガスマスフローコントローラーMFC及び、バルブなどが組み込まれており、後述の制御部5により各部の動作が制御される。なお第1の金属であるCuの化合物としては、Cu(edmdd)2に代えて、Cu(hfac)2やこのCu(hfac)2に類似するCuとβ-ジケトン系化合物とが結合した金属化合物やCu(CH3COO)2、Cu(CF3COO)2等の金属カルボン酸錯体も金属ソースとして用いてもよい。この例ではガス供給機器群45及び液体ソース供給タンク47は、原料ガス供給手段に相当する。
A gas
本成膜装置においては例えばコンピュータからなる制御部5が設けられておりプログラム51、メモリ、CPUからなるデータ処理部などを備えている。前記プログラム51には後述の当該装置の作用で述べるようなシード層の形成が実施できるように命令が組まれている。また、例えばメモリには処理圧力、処理時間、ガス流量、電力値などの処理パラメータの値が書き込まれる領域を備えており、CPUがプログラム51の各命令を実行する際これらの処理パラメータが読み出され、そのパラメータ値に応じた制御信号が各部位に送られることになる。このプログラム(処理パラメータの入力用画面に関連するプログラムも含む)は、記憶媒体例えばフレキシブルディスク、コンパクトディスク、MO(光磁気ディスク)などに格納されて制御部5にインストールされる。
In this film forming apparatus, for example, a control unit 5 including a computer is provided, and includes a
次に上述の装置を用いてウエハWの表面に形成されている凹部である配線溝及びビアホールにCu及びNi(ニッケル)からなるシード層を形成し、さらに配線を形成するプロセスを図3及び図4を参照しながら説明する。先ず当該装置による処理が開始される前のウエハWの状態を説明すると、図3(a)に示すようにウエハWの表面部には半導体集積回路の一部をなす配線層の上に更に配線層を形成するためにSiO2等の絶縁膜61が形成されていると共にこの絶縁膜には配線溝6a及びビアホール6bが形成されており、この配線溝6a及びビアホール6bからなる凹部を含むウエハWの表面は例えばTiNからなるバリア層62により既に被覆されている。
Next, a process of forming a seed layer made of Cu and Ni (nickel) in a wiring groove and a via hole, which are recesses formed on the surface of the wafer W, using the above-described apparatus, and further forming a wiring is shown in FIGS. This will be described with reference to FIG. First, the state of the wafer W before the processing by the apparatus is started will be described. As shown in FIG. 3A, the surface of the wafer W is further wired on the wiring layer forming a part of the semiconductor integrated circuit. In order to form a layer, an insulating
前述の装置において先ずゲートバルブGが開き前記ウエハWが図示しない搬送アームにより処理容器2内部に搬入されて、当該ウエハWは載置台3上に水平に載置される。前記搬送アームが処理容器2内から退去した後ゲートバルブGが閉じられ、その後真空ポンプ23により排気口21を介して処理容器2内の真空引きが行われて内部圧力が例えば133Pa(1Torr)に維持される。またこのとき温調手段32により載置台3の表面がプロセス温度例えば150℃まで加熱されていると共に、ヒータ25により処理容器2内の温度が例えば50〜120℃程度に保たれている。その後、以下のようなステップが行われる。
In the above-described apparatus, first, the gate valve G is opened, and the wafer W is loaded into the
(ステップ1:原料を処理容器2内に供給する)
液体ソース供給タンク47内へHeガスが供給され、当該タンク47内に貯留されているCu(edmdd)2からなる原料が例えば0.05〜3ml/秒の流量でガス供給機器群45内に流入する。ガス供給機器群45内でCu(edmdd)2は気化されて、原料ガスとなり、その原料ガスがガス供給管4b内を流通してキャリアガスと共にガスシャワーヘッド23を介して処理容器2内に供給される。図4(a)に模式的に示したように処理容器2内に供給された処理ガス中のCu(edmdd)2分子7は、例えば140℃まで加熱されているウエハWのバリア層62の表面に吸着され、例えば数分子〜数十分子の分子層が形成される。
(Step 1: Feed the raw material into the processing container 2)
He gas is supplied into the liquid
(ステップ2:処理容器内のパージ、排気)
Cu(edmdd)2ガスの処理容器2内への供給を停止した後、パージガス例えばArガスを処理容器2内に供給しながら真空排気し、次いでパージガスの供給を止めて例えば圧力調整部22であるバタフライバルブを全開にして処理容器2内を引き切り状態とし、こうしてバリア層62に吸着されなかったCu(edmdd)2ガスを処理容器2内から除去する。このようにパージガスを供給する理由は、パージガスにより原料ガスを押し出すことにより排気効率を高めるためである。
(Step 2: Purge and exhaust in the processing vessel)
After the supply of Cu (edmdd) 2 gas into the
(ステップ3:原料の還元とスパッタ)
そしてガス供給源44からのH2ガス及びガス供給源42からのArガスがガス供給管4a及びガスシャワーヘッド23を介して処理容器2内に供給される。そして高周波電源部23bにより上部電極であるガスシャワーヘッド23と下部電極である載置台3との間に高周波電圧が印加され、スパッタ用ガスであるArがプラズマ化(活性化)されてスパッタ用プラズマが発生すると共に、還元用ガスであるH2ガスがプラズマ化されて還元用プラズマが発生する。図4(b)はプラズマが発生した状態における処理容器2内に起こる反応を模式的に示している。プラズマ中の水素イオン71や水素ラジカル(図示せず)などの活性種はバリア層62表面のCu(edmdd)2分子7と反応して当該分子を還元し、バリア層62表面にはCu原子7aが残留し、Cu(edmdd)2分子7を構成していたedmddは図中番号7bで表すように処理容器2の気相中へと飛散する。即ちCu(edmdd)2分子7は、還元ガスであるH2ガスと反応系に加えられる(この例では水素ガスに加えられる)プラズマのエネルギーとによって還元されることになる。
(Step 3: Reduction of raw materials and sputtering)
Then,
一方Ar+イオン72はガスシャワーヘッド23のコーティング層2dに衝突してコーティング層を構成するNi原子73をスパッタする。スパッタされたNi原子73はCu層中に注入され、Cu原子7aと固溶又は結合することで合金が形成される。シード層を形成すべき凹部のアスペクト比が大きい場合には、Ni原子73は凹部の奥深くまで達成しきれない場合があるかもしれないが、ウエハWが加熱されているため、NiがいわばアニールされてCu層の表面を伝って拡散し、その結果凹部の底面に至るまでCu層中に注入されることとなる。ここでNi原子73とCu原子7aとの状態については、Cu(edmdd)2分子7が還元された後にそのCu原子7aにNi原子73が衝突した場合に限らず、還元される前のCu(edmdd)2分子7にNi原子73が衝突した場合であっても、Niのスパッタ量は少ないため当該Cu(edmdd)2分子7は水素プラズマにより還元され、当該Ni73とCu7aとが結合又は固溶状態となる。従ってCu(edmdd)2分子7の還元処理とNiのスパッタ処理とは同時でなくとも、互いに相前後して行うようにしてもよい。つまりH2ガス及びArガスの内いずれか一方のガスを先に供給して処理容器2内にプラズマを発生させて反応を起こし、更に他方のガスを供給してから再度プラズマを発生させて反応を起こしてもよい。また、還元用ガスとスパッタ用ガスとは同じであってもよい。例えばこれらガスとしてH2ガスを用い、高周波電源部23bのパワーを高くすると、プラズマ化されたH2ガスにより吸着された原料ガスの還元とターゲットのスパッタを同時に起こすことができる。
On the other hand, Ar +
(ステップ4:処理容器内のパージ、排気)
高周波電源部23bをオフにしてプラズマの発生が停止した後、既述のステップ2と同様にパージガスの供給、真空排気を行い、バリア層62に吸着していない分子及び原子を処理容器2内から除去する。
(Step 4: Purge and exhaust in the processing vessel)
After the generation of plasma is stopped by turning off the high frequency
このような一連のステップ1〜4において、例えばステップ1は1秒間、ステップ2は1秒間、ステップ3は1秒間、ステップ4は1秒間実施される。その後上記のステップ1〜4を、図4(d)に示すようにバリア層62の表面がCu原子7a及びNi原子73により、即ちCu−Ni合金層により完全に覆われシード層63が形成されるまで繰り返す。繰り返し回数は例えば5〜100回程度であり、シード層63の厚さは例えば5〜10nm程度である。シード層63が形成された状態を配線溝6a及びビアホール6b全体で見ると図3(b)のようになる。しかる後ウエハWは例えば電解メッキ法によりCuが被着されて凹部である配線溝6a及びビアホール6bに対しCuが埋め込まれ、さらに表面がCMP処理により平坦化され、図3(c)に示すようにCuによる配線64が形成されることとなる。
In such a series of steps 1 to 4, for example, step 1 is performed for 1 second,
上述の実施の形態によれば、ウエハWの表面にCu化合物の分子層を吸着させるいわゆるALD(Atomic Layer Deposition)法を利用し、これを還元してCuを凹部内に被着させているので、アスペクト比が大きい凹部であっても底部に至るまでCuを供給することができる。そしてスパッタによりNiをCuに付着させているが、既述のようにNiがCu層を伝って拡散するので凹部の底面に至るまで、つまり良好な段差被覆性(ステップカバレッジ)をもってCu−Ni合金層からなるシード層が形成される。 According to the above-described embodiment, the so-called ALD (Atomic Layer Deposition) method of adsorbing the molecular layer of the Cu compound on the surface of the wafer W is utilized, and this is reduced to deposit Cu in the recess. Even if the recess has a large aspect ratio, Cu can be supplied to the bottom. Ni is adhered to Cu by sputtering, but as described above, Ni diffuses through the Cu layer, so that it reaches the bottom of the recess, that is, a Cu-Ni alloy with good step coverage (step coverage). A seed layer consisting of layers is formed.
そしてCu原子とNi原子との結合による合金化によりCu原子の移動がNi原子により抑制される。そのためCu原子の凝集及びCu分子の島状成長が抑制されるのでシード層63を連続膜として形成することができる。従ってその後Cuを埋め込むことで配線64を形成する際に配線64中にボイドが発生するのが抑えられるため配線64について高い信頼性を得られる。上述の例では、Cu(edmdd)2分子7を還元するために還元性ガスであるH2ガスとプラズマのエネルギーとを用いているが、還元するために反応系に加えられるエネルギーはプラズマのエネルギーに限らず、例えばウエハWを還元に必要な温度に加熱して熱エネルギーを供給する場合や光を照射して光エネルギーを印加する場合などであってもよい。
And the movement of Cu atom is suppressed by Ni atom by alloying by the coupling | bonding of Cu atom and Ni atom. Therefore, aggregation of Cu atoms and island-like growth of Cu molecules are suppressed, so that the
更にNiをアニールにより凹部内に拡散させるにあたっては、上述の例ではウエハWを加熱して、その熱によりNiが拡散されるが、そのためにウエハWを加熱することが必ずしも要件ではない。例えばNiをアニールするために、一連の工程が終了した後、別途ウエハWを加熱してもよいし、あるいはウエハWにレーザ光を照射するなどしてもよい。本実施の形態はCu層に対して、スパッタされたNiを注入しているために、NiがCu層を伝って凹部の奥まで拡散していくことが可能になったものであり、この点においてCuのシード層をスパッタにより形成する場合と全く異なり、Cu(edmdd)2分子7の還元工程とNiをスパッタする工程とを組み合わせるという考え方によって成り立つものである。 Further, in diffusing Ni into the recess by annealing, in the above example, the wafer W is heated and Ni is diffused by the heat. However, it is not always necessary to heat the wafer W. For example, in order to anneal Ni, after a series of steps is completed, the wafer W may be separately heated, or the wafer W may be irradiated with laser light. In this embodiment, since sputtered Ni is implanted into the Cu layer, it is possible for Ni to diffuse through the Cu layer to the depth of the recess. Unlike the case where the Cu seed layer is formed by sputtering, it is based on the idea of combining the reduction process of Cu (edmdd) 2 molecules 7 and the process of sputtering Ni.
本実施形態においては第1の金属としてCuを用いて成膜を行ったが第1の金属としてはCuに限られずTi(チタン)、Sn(錫)、W(タングステン)、Ta(タンタル)、Mg(マグネシウム)、In(インジウム)、Al(アルミニウム)、Ag(銀)、Co(コバルト)、Nb(ニオブ)、B(ボロン)、V(バナジウム)、Mn(マンガン)等の金属が好ましく用いられる。第2の金属としても上記実施形態ではNiに限られず前記各金属の中から選択することが可能である。ただし第2の金属は、第1の金属原子の凝集を効率良く抑制するために第1の金属と比べて高い融点を持つ金属、あるいは同じ融点を持つ金属を用いることが好ましい。また上述のCuとNiのような2種の金属が結合した合金の他に3種以上の金属からなる合金によりシード層63を構成してもよい。即ち例えば第2の金属をウエハ表面に付着させ、真空引きを行った後更に第3の金属をスパッタによりウエハ表面に吸着させて3種の金属からなる合金をウエハ表面に形成してもよい。
In the present embodiment, film formation was performed using Cu as the first metal, but the first metal is not limited to Cu, and Ti (titanium), Sn (tin), W (tungsten), Ta (tantalum), Metals such as Mg (magnesium), In (indium), Al (aluminum), Ag (silver), Co (cobalt), Nb (niobium), B (boron), V (vanadium), Mn (manganese) are preferably used. It is done. The second metal is not limited to Ni in the above embodiment, and can be selected from the metals. However, for the second metal, it is preferable to use a metal having a higher melting point than the first metal or a metal having the same melting point in order to efficiently suppress aggregation of the first metal atoms. Further, the
本実施の形態において載置台3に対向する上部電極が、ガスを供給するガスシャワーヘッドを兼用する構成とする代わりにガス供給口が上部電極と別個に例えば反応容器2の側壁に設けられていてもよい。更にまたターゲット電極は上部電極の下面に第2の金属をプリコートしたものでなくとも、上部電極自体の材質を第2の金属で構成してもよいが、プリコートをすれば、プリコート部分が消失した後、再度プリコートすればよいので電極全体を交換しなくて済む利点がある。なお本実施の形態はシード層を成膜することに限られず、例えば配線層全体を形成する場合であってもよいし、その他の合金の薄膜を形成する場合に適用できる。そしてまた還元用ガス及びスパッタ用ガスをプラズマ化させる電極とターゲット電極とは別個のものであってもよく、この場合例えば誘導結合プラズマ方式を用いた装置においてターゲット電極を載置台に対向配置した構成を挙げることができる。
本発明における基板としては、上述の実施の形態のようにウエハに限られるものではなく、液晶ディスプレイ若しくはプラズマディスプレイなどに用いられるフラットパネル用のガラス基板、あるいはセラミックス基板等であってもよい。
In the present embodiment, instead of the upper electrode facing the mounting table 3 also serving as a gas shower head for supplying gas, a gas supply port is provided separately from the upper electrode, for example, on the side wall of the
The substrate in the present invention is not limited to a wafer as in the above-described embodiment, and may be a glass substrate for a flat panel used in a liquid crystal display or a plasma display, a ceramic substrate, or the like.
次に本発明の効果を確認するために、実施形態で詳述した成膜装置を用いてベアシリコンウエハの表面にシード層の形成を行った。第1の金属の化合物としてはCu(edmdd)2を、第2の金属としてNiを夫々用いた。還元性ガスとしてH2ガスを用いて還元用プラズマを発生させ、スパッタ用ガスとしてArガスを用いてスパッタ用プラズマを発生させることにより実験を行った。Cu層の成膜条件は変えずに、スパッタの条件を変えて3通りのシード層を得た。各層のシード層中のNiの含有量(原子%)は夫々9原子%、17原子%及び36原子%であり、これらを夫々実施例1〜3とする。またNiのスパッタを行わないシード層(Niが0原子%のシード層を比較例とし、これら各例におけるウエハ表面の状態を走査型電子顕微鏡(SEM)を用いて撮影した。 Next, in order to confirm the effect of the present invention, a seed layer was formed on the surface of the bare silicon wafer by using the film forming apparatus described in detail in the embodiment. Cu (edmdd) 2 was used as the first metal compound, and Ni was used as the second metal. Experiments were performed by generating a reducing plasma using H2 gas as the reducing gas and generating a sputtering plasma using Ar gas as the sputtering gas. Three seed layers were obtained by changing the sputtering conditions without changing the Cu film formation conditions. The Ni content (atomic%) in the seed layer of each layer is 9 atomic%, 17 atomic%, and 36 atomic%, respectively. In addition, a seed layer in which Ni is not sputtered (a seed layer in which Ni is 0 atomic% was used as a comparative example, and the state of the wafer surface in each of these examples was photographed using a scanning electron microscope (SEM).
比較例及び各実施例1〜3において撮影された画像を図5(a)〜(d)に示す。また比較例及び各実施例1〜3において形成されたシード層に対して四探針測定法によりシート抵抗(Rs(単位:Ω/sq))を測定した。このシート抵抗と蛍光X線分析(XRF)により得られた膜厚とを用いて比抵抗(ρs(単位:μΩ・cm))を算出した。その結果を図5に併せて記載しておく。 Images taken in the comparative example and Examples 1 to 3 are shown in FIGS. Further, sheet resistance (Rs (unit: Ω / sq)) was measured by a four-probe measurement method for the seed layer formed in the comparative example and each of Examples 1 to 3. The specific resistance (ρs (unit: μΩ · cm)) was calculated using the sheet resistance and the film thickness obtained by fluorescent X-ray analysis (XRF). The results are also shown in FIG.
表示した各画像はそれぞれ上段がウエハ表面を横から撮影した画像、下段がウエハ表面の拡大画像である。図5(b)〜(d)より、各実施例におけるウエハ表面においては金属が密に敷き詰められていることが分かる。また実施例に対して比較例におけるウエハ表面は図5(a)に示すようにCuが凝集して巨大分子となっているため凹凸が激しいことが分かる。さらに図5に示したように各実施例におけるウエハのシート抵抗はいずれも測定可能であったが、比較例におけるウエハのシート抵抗は測定不可であった。即ち各実施例におけるシード層は連続膜として形成されているが、比較例におけるシード層は不連続膜であることがわかる。よって本発明に係る方法及び装置を用いることで、シード層を形成する際の不連続点の発生を抑えることができることが証明された。 In the displayed images, the upper row is an image obtained by photographing the wafer surface from the side, and the lower row is an enlarged image of the wafer surface. 5B to 5D, it can be seen that the metal is densely spread on the wafer surface in each example. Further, it can be seen that the surface of the wafer in the comparative example is severely uneven because Cu is agglomerated into macromolecules as shown in FIG. Further, as shown in FIG. 5, the sheet resistance of the wafer in each example could be measured, but the sheet resistance of the wafer in the comparative example could not be measured. That is, the seed layer in each example is formed as a continuous film, but the seed layer in the comparative example is a discontinuous film. Therefore, it has been proved that the use of the method and apparatus according to the present invention can suppress the occurrence of discontinuous points when forming the seed layer.
W ウエハ
2 処理容器
23 ガスシャワーヘッド
3 載置台
5 制御部
62 バリア層
63 シード層(Cu-Ni合金層)
7 Cu(edmdd)2分子(Cu化合物)
73 Ni原子
7 Cu (edmdd) 2 molecule (Cu compound)
73 Ni atom
Claims (17)
次いで、前記反応容器内に第1の金属の化合物を含む原料ガスを供給して前記基板の表面に当該第1の金属の化合物を吸着させる吸着工程と、
前記基板に吸着された第1の金属の化合物を、還元反応のためのエネルギーを当該化合物に供給しながら還元用ガスに接触させることにより還元して第1の金属層を得る還元工程と、
前記基板に対向し、第1の金属とは異なる、少なくとも表面部が第2の金属からなるターゲット電極に、スパッタ用ガスを活性化して得たスパッタ用プラズマを接触させて叩き出された第2の金属を前記第1の金属層中に注入して第1の金属及び第2の金属の合金層を得る合金化工程と、を含み、
前記吸着工程、還元工程及び合金化工程からなる一連のサイクルを1回以上行うことを特徴とする成膜方法。 Carrying the substrate into the reaction vessel and placing it on the placement unit;
Next, an adsorption step of supplying a source gas containing a first metal compound into the reaction vessel to adsorb the first metal compound on the surface of the substrate;
A reduction step of reducing the first metal compound adsorbed on the substrate by bringing it into contact with a reducing gas while supplying energy for the reduction reaction to the compound to obtain a first metal layer;
A second electrode that is opposed to the substrate and is sputtered by bringing a sputtering plasma obtained by activating the sputtering gas into contact with a target electrode that is different from the first metal and has at least a surface portion made of the second metal. And injecting the metal into the first metal layer to obtain an alloy layer of the first metal and the second metal,
A film forming method comprising performing a series of cycles including the adsorption step, the reduction step, and the alloying step one or more times.
前記載置部に載置された基板を加熱するための加熱手段と、
この反応容器内に第1の金属の化合物を含む原料ガスを供給して前記基板の表面に当該第1の金属の化合物を吸着させるための原料ガス供給手段と、
前記反応容器内に、第1の金属の化合物を還元するための還元用ガスを供給するための還元用ガス供給手段と、
前記基板に吸着された第1の金属の化合物に還元反応のためのエネルギーを供給する手段と、
前記基板に対向し、第1の金属とは異なる、少なくとも表面部が第2の金属からなるターゲット電極と、
前記ターゲット電極をスパッタするために、スパッタ用ガスを活性化して得たスパッタ用プラズマ雰囲気を反応容器内に形成するためのプラズマ発生手段と、
前記原料ガス供給手段により基板に前記原料ガスを供給するステップ、基板に吸着された第1の金属の化合物に前記エネルギーを与えながら還元用ガスにより当該化合物を還元するステップ、ターゲット電極に、スパッタ用プラズマを接触させることにより第2の金属を叩き出し、前記第1の金属層中に注入して第1の金属及び第2の金属の合金層を得るステップを含む一連のサイクルを1回以上行うように前記各手段を制御するための制御部と、を備えたことを特徴とする成膜装置。 A reaction vessel provided with a placement portion for placing a substrate;
A heating means for heating the substrate placed on the placement portion;
A source gas supply means for supplying a source gas containing a first metal compound into the reaction vessel to adsorb the first metal compound on the surface of the substrate;
A reducing gas supply means for supplying a reducing gas for reducing the first metal compound into the reaction vessel;
Means for supplying energy for a reduction reaction to the first metal compound adsorbed on the substrate;
A target electrode facing the substrate and different from the first metal, at least the surface portion being made of the second metal;
Plasma generating means for forming a sputtering plasma atmosphere in a reaction vessel obtained by activating a sputtering gas to sputter the target electrode;
Supplying the source gas to the substrate by the source gas supply means; reducing the compound with a reducing gas while applying the energy to the first metal compound adsorbed on the substrate; A series of cycles including the step of knocking out the second metal by contacting the plasma and injecting it into the first metal layer to obtain an alloy layer of the first metal and the second metal is performed once or more. And a control unit for controlling each of the means as described above.
還元用プラズマ雰囲気を形成するためのプラズマ発生手段及びスパッタ用プラズマ雰囲気を形成するためのプラズマ発生手段を兼用すると共に前記平行平板電極間に高周波電圧を印加する高周波電源部を設けたことを特徴とする請求項12ないし14のいずれか一つに記載の成膜装置。 The mounting part of the substrate and the target electrode also serve as one electrode and the other electrode of the parallel plate electrodes, respectively.
The plasma generating means for forming the reducing plasma atmosphere and the plasma generating means for forming the sputtering plasma atmosphere are used together, and a high frequency power supply unit for applying a high frequency voltage between the parallel plate electrodes is provided. The film forming apparatus according to any one of claims 12 to 14.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345951A JP4720464B2 (en) | 2004-11-30 | 2005-11-30 | Film forming method, film forming apparatus, and storage medium |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004346293 | 2004-11-30 | ||
JP2004346293 | 2004-11-30 | ||
JP2005345951A JP4720464B2 (en) | 2004-11-30 | 2005-11-30 | Film forming method, film forming apparatus, and storage medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006183145A JP2006183145A (en) | 2006-07-13 |
JP4720464B2 true JP4720464B2 (en) | 2011-07-13 |
Family
ID=36736468
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345951A Expired - Fee Related JP4720464B2 (en) | 2004-11-30 | 2005-11-30 | Film forming method, film forming apparatus, and storage medium |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4720464B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008053568A (en) | 2006-08-25 | 2008-03-06 | Nec Electronics Corp | Semiconductor device and method for manufacturing the same |
JP5228094B2 (en) * | 2011-08-29 | 2013-07-03 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP6669070B2 (en) | 2014-09-19 | 2020-03-18 | 凸版印刷株式会社 | Film forming apparatus and film forming method |
JP6547271B2 (en) * | 2014-10-14 | 2019-07-24 | 凸版印刷株式会社 | Deposition method by vapor deposition on flexible substrate |
JP6672595B2 (en) | 2015-03-17 | 2020-03-25 | 凸版印刷株式会社 | Film forming equipment |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275538A (en) * | 1993-03-23 | 1994-09-30 | Sanyo Electric Co Ltd | Formation of amorphous silicon alloy film |
-
2005
- 2005-11-30 JP JP2005345951A patent/JP4720464B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06275538A (en) * | 1993-03-23 | 1994-09-30 | Sanyo Electric Co Ltd | Formation of amorphous silicon alloy film |
Also Published As
Publication number | Publication date |
---|---|
JP2006183145A (en) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100873504B1 (en) | Deposition Method and Deposition Apparatus and Storage Media | |
US6410383B1 (en) | Method of forming conducting diffusion barriers | |
JP4889227B2 (en) | Substrate processing method and film forming method | |
WO2007142329A1 (en) | Film forming apparatus, film forming method, computer program and storage medium | |
WO2012133400A1 (en) | Method for forming copper wire | |
JP4720464B2 (en) | Film forming method, film forming apparatus, and storage medium | |
JP6268008B2 (en) | Manufacturing method of Cu wiring | |
JP2020534702A (en) | Methods and equipment for filling board features with cobalt | |
TW200909601A (en) | Controlled surface oxidation of aluminum interconnect | |
TWI651807B (en) | Cu wiring manufacturing method | |
JP5526189B2 (en) | Method for forming Cu film | |
JP2017050304A (en) | Semiconductor device manufacturing method | |
JP4931170B2 (en) | Method for forming tantalum nitride film | |
JP2006241522A (en) | Method for depositing tantalum nitride film | |
JP6584326B2 (en) | Manufacturing method of Cu wiring | |
JP2018056227A (en) | Method of manufacturing nickel wiring | |
JP2017135237A (en) | MANUFACTURING METHOD OF Cu WIRING AND MANUFACTURING SYSTEM OF Cu WIRING | |
JP2002329682A (en) | Cu THIN FILM MANUFACTURING METHOD | |
JP4640281B2 (en) | Barrier metal layer and method for forming the same | |
TWI410517B (en) | Method for forming tantalum nitride film | |
TW201114942A (en) | Film forming method and plasma film forming apparatus | |
JP4931173B2 (en) | Method for forming tantalum nitride film | |
JP3988256B2 (en) | Deposition method | |
JP2008141051A (en) | Method and apparatus for manufacturing semiconductor device | |
JP4931172B2 (en) | Method for forming tantalum nitride film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |