JP4694108B2 - 酸化膜形成方法、酸化膜形成装置および電子デバイス材料 - Google Patents

酸化膜形成方法、酸化膜形成装置および電子デバイス材料 Download PDF

Info

Publication number
JP4694108B2
JP4694108B2 JP2003146228A JP2003146228A JP4694108B2 JP 4694108 B2 JP4694108 B2 JP 4694108B2 JP 2003146228 A JP2003146228 A JP 2003146228A JP 2003146228 A JP2003146228 A JP 2003146228A JP 4694108 B2 JP4694108 B2 JP 4694108B2
Authority
JP
Japan
Prior art keywords
oxide film
plasma
electronic device
processing chamber
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003146228A
Other languages
English (en)
Other versions
JP2004349546A (ja
JP2004349546A5 (ja
Inventor
淳一 北川
真司 井出
成則 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003146228A priority Critical patent/JP4694108B2/ja
Priority to US10/849,883 priority patent/US20050005844A1/en
Publication of JP2004349546A publication Critical patent/JP2004349546A/ja
Publication of JP2004349546A5 publication Critical patent/JP2004349546A5/ja
Priority to US11/508,871 priority patent/US7632758B2/en
Priority to US12/612,471 priority patent/US20100048033A1/en
Application granted granted Critical
Publication of JP4694108B2 publication Critical patent/JP4694108B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、電子デバイスのプロセスの要素技術の一つである酸化膜形成を好適に行うことができる酸化膜の形成方法、該酸化膜の形成方法に好適に使用可能な酸化膜形成装置、および該形成方法ないし形成装置によって好適に形成可能な電子デバイス材料に関する。本発明の酸化膜形成方法は、例えば、半導体ないし半導体デバイス（例えば、ＭＯＳ型半導体構造を有するもの、薄膜トランジスタ（ＴＦＴ）構造を有するもの等）、ないしは液晶デバイスのための材料の形成に好適に使用することが可能である。
【０００２】
【従来の技術】
近年の半導体デバイスの高集積化に伴い、素子間分離技術がＬＯＣＯＳ（フィールド酸化膜による分離）からＳＴＩ（トレンチ講による分離）に移行して行く傾向にある。これは、ＳＴＩによれば、より深く、確実な素子分離ができるという利点が容易に得られるからである。
【０００３】
このＳＴＩを用いる場合、まず信頼性の高い酵化膜を下地酸化膜としてトレンチ溝表面に形成した後、ＣＶＤ（化学気相堆積）等を用いた酸化膜でトレンチ溝を埋める。この際、下地酸化膜の形成には、従来より熱酸化法が用いられて来た。
【０００４】
【発明が解決しようとする課題】
上記した熱酸化法では、１０００℃程度の高温が必要となる。このため、上記ＳＴＩ（トレンチ酸化）はデバイス全工程中で、熱酸化による熱的ダメージが問題とならない極めて初期の工程でしか適応できない。
【０００５】
また、上記ＳＴＩを採用した場合には、これにより得られる構造は必然的に三次元化する。このような三次元構造では、Ｓｉ基板の異なる結晶方位面を酸化する必要があるが、熱酸化法ではその成長速度が結晶方位に依存するため、熱酸化法により得られた膜を有するトレンチ溝においては、仕上がりの酸化膜厚さがＳｉ基板の結晶方位ごとに異なる傾向が強い。したがって、最低膜厚を確保しようとした場合には、不用意に厚く酸化される結晶方位面ができてしまい、デバイス微細化の妨げとなっていた。
【０００６】
更に、酸化膜の信頼性向上のために、熱酸化法においても（Ｈ２Ｏ）または（Ｈ２＋Ｏ２）を用いたウェット酸化法が用いられ、酸化温度の低速化技術開発も進んではいるものの、依然として熱酸化法では８００℃程度以上の温度が必要である。素子分離を確実なものとするために、基板には予め不純物が所定のプロファイルでドーピングされることが通常であるが、熱酸化法による８００℃以上の処理では不純均の再拡散等が発生して、問題を引き起こす傾向があった。
【０００７】
本発明の目的は、上記した従来技術の欠点を解消した酸化膜形成方法および酸化膜形成装置、および良質な酸化膜を有する電子デバイス材料を提供することにある。
【０００８】
本発明の他の目的は、酸化膜の膜厚コントロールが容易で、且つ、良質な酸化膜を与える酸化膜形成方法および酸化膜形成装置、およびこのような良質な酸化膜を有する電子デバイス材料を提供することにある。
【０００９】
本発明の更に他の目的は、被処理体に対する熱的ダメージを最小限に抑制することが可能な酸化膜形成方法および酸化膜形成装置、およびこのような良質な酸化膜を有する電子デバイス材料を提供することにある。
【００１０】
【課題を解決するための手段】
本発明者は鋭意研究の結果、少なくとも水蒸気を含む処理ガスの存在下で、被処理体にプラズマを照射することが、上記目的の達成のために極めて効果的なことを見出した。
【００１１】
本発明の酸化膜形成方法は上記知見に基づくものであり、より詳しくは、水蒸気を少なくとも含む処理ガスの存在下で、プラズマを電子デバイス用基材の表面に照射して、該電子デバイス用基材の表面に酸化膜を形成することを特徴とするものである。
【００１２】
本発明によれば、更に、電子デバイス用基材を所定位置に配置するための処理チャンバと；該処理チャンバ内に水蒸気を供給するための水蒸気供給手段と、該水蒸気をプラズマ励起するためのプラズマ励起手段とを少なくとも含み；前記水蒸気に基づくプラズマを電子デバイス用基材の表面に照射すること可能としたことを特徴とする酸化膜形成装置が提供される。
【００１３】
本発明によれば、更に、少なくとも１つのトレンチ溝を有する電子デバイス用基材と；該電子デバイス用基材の面の一部であって、且つ前記トレンチ溝の少なくとも１つを含む部分を覆う酸化膜とを有する電子デバイス材料であって、且つ；前記トレンチ溝を覆う酸化膜において、電子デバイス材料の（１００）面上に形成された酸化膜の厚さＴ100と、（１１０）面上に形成された酸化膜の厚さＴ110との比（Ｔ100／Ｔ110）が０．６５以上である電子デバイス用基材が提供される。
【００１４】
上記構成を有する本発明の酸化膜形成においては、少なくとも水蒸気を含む処理ガス（必要に応じて、Ｏ２および／又は（Ｏ２＋Ｈ２）を更に含む）の存在下でプラズマ照射している。本発明者の知見によれば、被処理体を収容する処理チャンバ導入前にＨ２Ｏを生成させた際には、そのプラズマ発光の分光分析結果からより多くのＯＨ基が生成していることが確認されている（後述する図２０のグラフ）。このような多くのＯＨ基の存在に基づき、本発明においては信頼性の高い酸化膜が例えば５００℃以下の低温でも形成可能となると推定される。
【００１５】
加えて、本発明によれば、従来の熱反応酸化とは異なり、プラズマにより活性化された酸化種の供給によりシリコンを酸化し、熱反応、熱拡散に依存しない処理方法であるため電子デバイス基材表面の面方位に対する依存性が比較的に小さい酸化が可能となるため、結果として、三次元構造（例えば、トレンチ溝）を有する基材表面上においても、より均一な膜厚の酸化膜を形成することが容易となる。
【００１６】
【発明の実施の形態】
以下、必要に応じて図面を参照しつつ本発明を更に具体的に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００１７】
（酸化膜の形成方法）
本発明においては、水蒸気を少なくとも含む処理ガスの存在下で、プラズマを電子デバイス用基材の表面に照射して、該電子デバイス用基材の表面に酸化膜を形成する。
【００１８】
（電子デバイス用基材）
本発明において使用可能な電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種、または該基材の２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、多結晶シリコンを主成分とする材料、窒化シリコンを主成分とする材料等が挙げられる。
【００１９】
（酸化膜）
本発明においては、上記した電子デバイス用基材上に配置されるべき酸化膜は、該電子デバイス用基材の酸化により形成可能である限り、特に制限されない。このような酸化膜は、公知の電子デバイス用酸化膜の１種または２種以上の組合せとすることができる。
【００２０】
（処理ガス）
本発明において酸化膜形成の際には、処理ガスは、少なくとも水蒸気を含む。必要に応じて、他のガス（例えば、不活性ガスないし希ガス）を併用してもよい。この際に使用可能な希ガスは特に制限されず、公知の希ガス（ないしはその２種類以上の組合せ）から適宜選択して使用することができる。生産性の点からは、希ガスとしてアルゴン、またはヘリウムネオン、クリプトンが好適に使用可能である。
【００２１】
（水蒸気）
本発明においては、マイクロ波プラズマとの併用により電子デバイス用基材上に酸化膜を形成可能な水蒸気（ないし水）である限り、その性状、生成方法、等は特に制限されない。
【００２２】
本発明において好適に使用可能な水ないし水蒸気（通常は純水レベル）としては、例えば、以下に示す方法が挙げられる。
【００２３】
（１）水蒸気発生器（ＷＶＧ；Water Vapor Generator）を用いる方法。
【００２４】
Figure 0004694108
（２）発熱（pyrogenic）反応を用いる方法。
【００２５】
Figure 0004694108
（３）バブリングを用いて、純水から水蒸気を得る方法。
【００２６】
（酸化膜の形成条件）
本発明を酸化膜の形成に用いる態様においては、形成されるべき酸化膜の特性の点からは、下記の条件が好適に使用できる。
（１） Ｈ2Ｏ：１．６７×１０ −８ 〜１．６７×１０ −７ ｍ ３ ／ｓ（１〜１０ｓｃｃｍ）、より好ましくは８．３３×１０ −８ ｍ ３ ／ｓ（５ｓｃｃｍ）（希ガスに対して、０．２〜２体積％程度、更には１体積％程度が好ましい）、
（２） 希ガス（例えば、Ｋｒ、Ａｒ、またはＨｅ）：４．１７×１０ −６ 〜１．６７×１０ −５ ｍ ３ ／ｓ（２５０〜１０００ｓｃｃｍ）、特に好ましくは８．３３×１０ −６ ｍ ３ ／ｓ（５００ｓｃｃｍ）
（３） 温度：室温（２５℃）〜５００℃、特に好ましくは４００℃
（４） 圧力：６．６７〜２６６Ｐａ（５０〜２０００ｍＴｏｒｒ）、特に好ましくは１３３Ｐａ（１０００ｍＴｏｒｒ）
（５） マイクロ波：２．４〜４．９Ｗ／ｃｍ2、より好ましくは４．３Ｗ／ｃｍ2
一般的に、半導体基板上にデバイス素子を形成するために、予め基板に不純物を拡散させ、活性領域、素子分離領域を設ける場合が多い。しかしながら、従来の熱酸化手法では、上述したようにその処理の際の高温により、不純物領域をこわす可能性があり問題であった。
【００２７】
これに対して、本発明は低温処理が可能であるため、不純物領域の保護とともに、熱によるダメージ、歪み等も抑制することができる。また、本発明により形成した酸化膜上に、更に所望の膜（例えばＣＶＤ）を比較的低温（５００℃程度）で成膜した後の酸化工程にも、本発明の酸化膜形成方法は好適に使用可能であるため、工程管理も容易になる。
【００２８】
（酸化膜を有する電子デバイス材料）
本発明によれば、少なくとも１つのトレンチ溝を含み、該トレンチ溝を含む電子デバイス用基材の面の少なくとも一部を覆う酸化膜とを有する電子デバイス材料を好適に製造することができる。ここに、「トレンチ溝」とは、電子デバイス材料に形成された溝である。また、このトレンチ溝は、酸化膜形成時には電子デバイス用基材の表面にあるが、酸化膜形成後には、該トレンチ溝の上に他の層、他の構造等が形成されていてもよい。
【００２９】
上記電子デバイス材料においては、前記トレンチ溝を覆う酸化膜において、（１００）面上に形成された酸化膜の厚さＴ100と、（１１０）面上に形成された酸化膜の厚さＴ110との比（Ｔ100／Ｔ110）が１に近いことが好ましい。
【００３０】
（酸化膜形成装置）
本発明の酸化膜形成装置は、電子デバイス用基材を所定位置に配置するための処理チャンバと；該処理チャンバ内に水蒸気を供給するための水蒸気供給手段と；該水蒸気をプラズマ励起するためのプラズマ励起手段とを少なくとも含み；前記水蒸気に基づくプラズマを電子デバイス用基材の表面に照射すること可能としたものである。本発明において、上記プラズマ励起手段は特に制限されないが、プラズマダメージの点からは、スタンドアローン（電界フリー）型のプラズマ励起手段（例えば、マイクロ波照射を利用するもの）であることが好ましい。また、均一な酸化膜形成を行う点からは、（スタンドアローン型のプラズマの中でも）平面アンテナ部材を介してマイクロ波を照射するプラズマ励起手段であることが特に好ましい。
【００３１】
（平面アンテナ部材）
本発明においては、複数のスリットを有する平面アンテナ部材を介してマイクロ波を照射することにより電子温度が低く且つ高密度なプラズマを形成し、このプラズマを用いて前記被処理基体表面に酸化膜形成を行うことが好ましい。このような態様においては、プラズマダメージが小さく、且つ低温で反応性の高いプロセスが可能である。
【００３２】
このような多数のスリットを有する平面アンテナを備え、且つ電子温度が低く、プラズマダメージが小さく、また、密度の高いプラズマを発生させる能力を有するマイクロ波プラズマ装置の詳細に関しては、例えば文献（Ultra Clean technology Vol.10 Supplement 1,p.32,1998,Published by Ultra Clean Society)を参照することができる。
【００３３】
このような新しいプラズマ装置を用いると、電子温度は１．５ｅＶ程度以下、プラズマシース電圧も数Ｖ以下のプラズマが容易に得られるため、従来のプラズマ（プラズマシース電圧が５０Ｖ程度）に対して、プラズマダメージを大幅に低減できる。この平面アンテナを備える新しいプラズマ装置は、３００〜７００℃程度の温度でも高密度のラジカルを供給できる能力を有しているため、加熱によるデバイス特性の劣化を抑制でき、且つ低温でも高い反応性を有するプロセスが可能となる。
【００３４】
（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
（１） 電子温度：１．０ｅＶ以下
（２） 密度：１×１０12（１／ｃｍ3）以上
（３） プラズマ密度の均一性：平面アンテナ直下で±５％以下
上記したように本発明の方法によれば、膜厚コントロールが容易で（薄い膜、または厚い膜のいずれでも）、しかも良質な酸化膜を形成することができる。したがって、この酸化膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体デバイスの構造を形成することが容易となる。
【００３５】
本発明のプロセスによれば、膜厚１０ｎｍ程度の信頼性の高い酸化膜形成が可能であるため、素子分離用トレンチ溝の下地酸化以外にＭＯＳ型半導体のゲート酸化膜等にも適用できる。
【００３６】
（製造方法の一態様）
次に、本発明の酸化膜形成方法の一態様について説明する。
【００３７】
図１は本発明の酸化膜形成方法を実施するための半導体製造装置３０の全体構成の一例を示す概略図（模式平面図）である。
【００３８】
図１に示すように、この半導体製造装置３０のほぼ中央には、ウエハＷ（図３）を搬送するための搬送室３１が配設されており、この搬送室３１の周囲を取り囲むように、ウエハに種々の処理を行うためのプラズマ処理ユニット３２、３３、各処理室間の連通／遮断の操作を行うための二機のロードロックユニット３４および３５、種々の加熱操作を行うための加熱ユニット３６、およびウエハに種々の加熱処理を行うための加熱反応炉４７が配設されている。なお、加熱反応炉４７は、上記半導体製造装置３０とは別個に独立して設けてもよい。
【００３９】
ロードロックユニット３４、３５の横には、種々の予備冷却ないし冷却操作を行うための予備冷却ユニット４５、冷却ユニット４６がそれぞれ配設されている。
【００４０】
搬送室３１の内部には、搬送アーム３７および３８が配設されており、前記各ユニット３２〜３６との間でウエハＷ（図３）を搬送することができる。
【００４１】
ロードロックユニット３４および３５の図中手前側には、ローダーアーム４１および４２が配設されている。これらのローダーアーム４１および４２は、更にその手前側に配設されたカセットステージ４３上にセットされた４台のカセット４４との間でウエハＷを出し入れすることができる。
【００４２】
なお、図１中のプラズマ処理ユニット３２、３３としては、同型のプラズマ処理ユニットが二基並列してセットされている。
【００４３】
更に、これらプラズマ処理ユニット３２およびユニット３３は、ともにシングルチャンバ型プラズマ処理ユニットと交換することが可能であり、プラズマ処理ユニット３２や３３の位置に一基または二基のシングルチャンバ型プラズマ処理ユニットをセットすることも可能である。
【００４４】
プラズマ処理が二基の場合、例えば、処理ユニット３２でＳｉＯ2膜を形成した後、処理ユニット３３でＳｉＯ2膜を表面窒化する方法を行っても良く、また処理ユニット３２および３３で並列にＳｉＯ2膜形成とＳｉＯ2膜の表面窒化を行っても良い。或いは別の装置でＳｉＯ2膜形成を行った後、処理ユニット３２および３３で並列に表面窒化を行うこともできる。
【００４５】
（ゲート絶緑膜成膜の一態様）
図２は酸化膜の成膜に使用可能なプラズマ処理ユニット３２（３３）の垂直方向の模式断面図であり、図３は、図２の装置に好適に使用可能な水蒸気供給手段の一例を示すブロック図である。
【００４６】
図２を参照して、参照番号５０は、例えばアルミニウムにより形成された処理チャンバである。この処理チャンバ５０の上面には、基板（例えばウエハＷ）よりも大きい開口部５１が形成されており、この開口部５１を塞ぐように、例えば石英や窒化アルミ等の誘電体により構成された偏平な円筒形状の天板５４が設けられている。この天板５４の下面である処理チャンバ５０の上部側の側壁には、例えばその周方向に沿って均等に配置した１６ケ所の位置にガス供給管７２が設けられており、このガス供給管７２から、少なくとも水蒸気Ｈ2Ｏ（更には、必要に応じて希ガス等の不活性ガス）を含む処理ガスが、処理チャンバ５０のプラズマ領域Ｐ近傍にムラなく均等に供給されるようになっている。
【００４７】
図３を参照して、本発明において好適に使用可能な水蒸気供給手段の一態様たるＷＶＧ（水蒸気発生器）の一方の側には、酸素ガスおよび水素ガスが供給可能とされている。ＷＶＧの他方は、オリフィスを介して処理チャンバ５０に接続され、該処理チャンバ５０内に水蒸気が供給可能とされている。
【００４８】
このような水分発生器を使用する場合、下記の反応に基づいて被処理体の酸化を行うことができる。
【００４９】
【化１】
Figure 0004694108
【００５０】
一般的にＨ2とＯ2の燃焼反応は、図４に示す圧力−温度特性が知られている。処理の安全性と、水分発生器、酸化処理の各条件を満たすためには、水分発生器は、大気圧付近の操作
酸化処理は、１３３Ｐａ付近の操作が好ましく、処理チャンバと水分発生器は、オリフィスにより差圧をつける必要がある。
【００５１】
天板５４の外側には、複数のスリットを有する平面アンテナ部材、例えば銅板により形成されたスロットプレインアンテナ（Slot Plane Antenna）６０を介して、高周波電源部をなし、例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波電源部６１に接続された導波路６３が設けられている。この導波路６３は、ＳＰＡ６０に下縁が接続された偏平な円形導波管６３Ａと、この円形導波管６３Ａの上面に一端側が接続された円筒形導波管６３Ｂと、この円筒形導波管６３Ｂの上面に接統された同軸導波変換器６３Ｃと、この同軸導波変換器６３Ｃの側面に直角に一端側が接続され、他端側がマイクロ波電源部６１に接続された矩形導波管６３Ｄとを組み合わせて構成されている。
【００５２】
ここで、本発明においては、ＵＨＦとマイクロ波とを含めて高周波領域と呼ぶものとする。すなわち、高周波電源部より供給される高周波電力は３００ＭＨｚ以上のＵＨＦや１ＧＨｚ以上のマイクロ波を含む、３００ＭＨｚ以上２５００ＭＨｚ以下のものとし、これらの高周波電力により発生されるプラズマを高周波プラズマと呼ぶものとする。
【００５３】
前記円筒形導波管６３Ｂの内部には、導電性材料からなる軸部６２の、一端側がＳＰＡ６０の上面のほぼ中央に接続し、他端側が円筒形導波管６３Ｂの上面に接続するように同軸状に設けられており、これにより当該導波管６３Ｂは同軸導波管として構成されている。
【００５４】
また処理チャンバ５０内には、天板５４と対向するようにウエハＷの載置台５２が設けられている。この載置台５２には図示しない温調部が内蔵されており、これにより当該載置台５２は熱板として機能するようになっている。更に処理チャンバ５０の底部には排気管５３の一端側が接続されており、この排気管５３の他端側は真空ポンプ５５に接続されている。
【００５５】
（平面アンテナ部材の一態様）
図５は本発明の電子デバイス材料の製造装置に使用可能な平面アンテナ部材６０の一例を示す模式平面図である。
【００５６】
この図５に示したように、この平面アンテナ部材６０では、表面に複数のスロット６０ａ、６０ａ、…が同心円状に形成されている。各スロット６０ａは略方形の貫通した溝であり、隣接するスロットどうしは互いに直交して略アルファベットの「Ｔ」の文字を形成するように配設されている。スロット６０ａの長さや配列間隔は、マイクロ波電源部６１より発生したマイクロ波の波長に応じて決定されている。
【００５７】
（加熱反応炉の一態様）
図６は本発明の電子デバイス材料の製造装置に使用可能な加熱反応炉４７の一例を示す垂直方向の模式断面図である。
【００５８】
図６に示すように、加熱反応炉４７の処理室８２は、例えばアルミニウム等により気密可能な構造に形成されている。この図６では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００５９】
図６に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、ゲート電極形成の原料となる、例えばシラン等の各種のガス（電極形成ガス）を用いることができ、必要に応じて、不活性ガスをキャリアガスとして用いることもできる。
【００６０】
処理室８２の下部には、処理室８２内のガスを排気するガス排気管８５が接続され、ガス排気管８５は真空ポンプ等からなる排気手段（図示せず）に接続されている。この排気手段により、処理室８２内のガスがガス排気管８５から排気され、処理室８２内が所望の圧力に設定されている。
【００６１】
また、処理室８２の下部には、ウエハＷを載置する載置台８７が配置されている。
【００６２】
この図６に示した態様においては、ウエハＷと略同径大の図示しない静電チャックによりウエハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱源手段が内設されており、載置台８７上に載置されたウエハＷの処理面を所望の温度に調整できる構造に形成されている。
【００６３】
この載置台８７は、必要に応じて、載置したウエハＷを回転できるような機構になっている。
【００６４】
図６中、載置台８７の右側の処理室８２壁面にはウエハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８を図中上下方向に移動することにより行われる。図６中、ゲートバルブ９８の更に右側にはウエハＷを搬送する搬送アーム（図示せず）が隣設されており、搬送アームが開口部８２ａを介して処理室８２内に出入りして載置台８７上にウエハＷを載置したり、処理後のウエハＷを処理室８２から搬出するようになっている。
【００６５】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００６６】
シャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
【００６７】
（酸化膜形成の態様）
次に、上述した装置を用いて、ウエハＷ（例えば、シリコン基材）上に酸化膜を形成する方法の好適な一例について説明する。
【００６８】
図１を参照して、まずプラズマ処理ユニット３２（図１）内の処理チャンバ５０の側壁に設けたゲートバルブ（図示せず）を開いて、搬送アーム３７、３８によりウエハＷを載置台５２（図２）上に載置する。
【００６９】
続いてゲートバルブを閉じて内部を密閉した後、載置台５２の温度を調節してウエハＷを例えば４００℃に加熱する。この際、加熱時間の短縮と均一性を目的として、ガス供給管７２より酸化膜形成時の処理ガスであるアルゴン等の希ガスと水蒸気を例えばそれぞれ８．３３×１０ −６ ｍ ３ ／ｓ（５００ｓｃｃｍ）、８．３３×１０ −８ ｍ ３ ／ｓ（５ｓｃｃｍ）の流量で導入して圧力を例えば１３３Ｐａまで昇圧することで、載置台とウエハ間の熱伝導効率を上げ第１の工程（予備加熱）を実施する。
【００７０】
第１工程が終了すると、マイクロ波電源６１より、例えば２．４５ＧＨｚ（３５００Ｗ）のマイクロ波を発生させ、このマイクロ波を導波路より案内して平面アンテナ部材６０および天板５４を介して処理チャンバ５０内に導入し、これにより処理チャンバ５０内の上部側のプラズマ領域Ｐにてプラズマを発生させる。
【００７１】
ここでマイクロ波は矩形導波管６３Ｄ内を矩形モードで伝送し、同軸導波変換器６３Ｃにて矩形モードから円形モードに変換され、円形モードで円筒形同軸導波管６３Ｂを伝送し、更に円形導波管６３Ａにて拡げられた状態で伝送していき、平面アンテナ部材６０のスロット６０ａより放射され、天板５４を透過して処理チャンバ５０に導入される。この際マイクロ波を用いているため高密度のプラズマが発生し、またマイクロ波を平面アンテナ部材６０の多数のスロット６０ａから放射しているため、このプラズマが高密度なものとなる。
【００７２】
（水蒸気供給の一態様）
図７〜９のグラフを参照しつつ、本発明において好適に使用可能な水蒸気供給の一態様について説明する。この水蒸気供給は、（１）予備排気工程、（２）予熱工程および（３）酸化工程を含むことが好ましい。
【００７３】
（予備排気工程）
図７を参照して、少なくとも水蒸気を含む処理ガスを処理チャンバ５０に供給するに際しては、該供給の前に、予め処理チャンバ５０を真空引き（１３３ｍＰａ程度）して、以前の履歴が残存することを防止することが好ましい。この真空引きの時間は、種々の要因によっても異なるが、履歴の残存防止とプロセス効率とのバランスの点からは、例えば、０．５〜１分程度であることが好ましい。以前の履歴残存防止とプロセス効率のバランスから、例えば１３３ｍＰａ、０．５〜１分が実験的に好ましい。
【００７４】
（予熱工程）
次いで、処理チャンバ５０内の処置位置に被処理体（例えば、ウエハＷ）を配置して、水蒸気を含む処理ガスの該処理チャンバ５０内への供給を開始する。この際の圧力は、例えば、１３３Ｐａ程度とすることが好ましい。
【００７５】
このように被処理体を配置し、更にガス供給を開始した後に、予熱ステップを開始する。この際、導入ガスの熱伝導を利用して被処理体を加熱するため、より高圧が好ましいが、プロセスフローの簡易化と効率の面から、酸化処理条件と同一条件で予熱工程を実施してもよい。例えば、４００℃、１３３Ｐａ、１．５〜２．０分が実験的に好ましい。
【００７６】
（酸化工程）
上記した予熱ステップの後にプラズマを着火して、被処理体の処理を開始する。上記の操作により、処理ガス流量、処理圧力は整っているため、プラズマのみを着火して本工程に移ることができる。
【００７７】
（予熱時間と仕上がり酸化膜厚の関係）
所定の酸化処理に対する予熱時間の依存性の一例を図８に示す。
【００７８】
予熱が不充分な場合には、仕上がり膜厚が薄く、プロセス再現性等に問題が残る場合がある。
【００７９】
（処理ガス導入タイミングとプラズマ発光（酸素発光）の関係）
図９に処理ガス導入タイミングとプラズマ発光との関係の一例を示す。プラズマ着火に際して、充分な酸化ガス雰囲気が形成されない場合には、酸化処理工程の立ち上がりが不安定となり、プロセス安定性に問題が残る場合がある。
【００８０】
（水蒸気供給の他の態様）
図１０の模式断面図に、本発明における水蒸気供給の他の態様を示す。この態様においては、水蒸気を、プラズマから「隠れた」（すなわち、プラズマから見て影になる）処理チャンバ５０の位置から、水蒸気を供給している。一般的に、真空チャンバのガス供給口近傍では、ガス流れから、ガス濃度差、圧力差が発生しやすく、プラズマが不安定になりやすい傾向がある。不安定なプラズマは、場合によっては異常放電へ発展する可能性があり、局在化した異常放電は、その強い電界でチャンバ構成材をたたき、被処理体へのコンタミネーションを発生させる傾向がある。したがって、図１０の態様は、プラズマの安定放電に対して有効であり、被処理体へのコンタミネーション防止となる。
【００８１】
図１０を参照して、このような態様においては、処理チャンバ５０の上部は、アルミニウム製のアッパープレート２１と、そのアッパープレート２１上に配置されたセラミック（例えば、アルミナＡｌ2Ｏ3）製の天板２２から構成される。図１０に示すように、プラズマＰから「隠れた」（すなわち、プラズマから見て影になる）チャンバ５０の壁の位置に、水蒸気（必要に応じて、更に希ガス）供給用の供給管７２が配置されている。
【００８２】
（プラズマ処理装置の他の態様）
図１１は、本発明に係るプラズマ処理装置の他の例を示す模式断面図である。図１１を参照して、この態様は、アンテナ部材として、平面アンテナ部材を用いた例である。
【００８３】
図１１に示すように、このプラズマ処理装置１００は、例えば側壁１０１ａや底部１０１ｂがアルミニウム等の導体により構成されて、全体が筒体状に成形されたプラズマ処理室１０１を有しており、プラズマ処理室１０１の内部は密閉された処理空間として構成されている。
【００８４】
このプラズマ処理室１０１内には、その上面に被処理体（例えば半導体ウエハＷ）を載置するための載置台１０２が収容される。この載置台１０２は、例えばアルマイト処理したアルミニウム等により凸状に平坦になされた略円柱状に形成されている。
【００８５】
上記した載置台１０２の上面には、ここにウエハＷを保持するための静電チャックまたはクランプ機構（図示せず）が設けられる。更に、この載置台１０２は給電線（図示せず）を介してマッチングボックス（図示せず）およびバイアス用高周波電源（例えば１３５６ＭＨｚ用；図示せず）に接続されている。なお、ＣＶＤの場合には、このバイアス用高周波電源４４を設けなくてもよい。
【００８６】
他方、上記プラズマ処理室１０１の側壁には、ガス供給手段として、容器内に前述した水蒸気含有ガスを導入するためのガス供給ノズル１０３が設けられる。
【００８７】
プラズマ処理室１０１の天井部は開口されて、ここに例えば石英、Ａｌ2Ｏ3等のセラミック材からなり、マイクロ波に対しては透過性を有する絶縁板１０４（例えば厚さが２０ｍｍ程度）がＯ−リング等のシール部材（図示せず）を介して気密に設けられる。
【００８８】
この絶縁板１０４の上面に、円板状の平面アンテナ部材１０５と高誘電率特性を有する遅波材１０６（石英、Ａｌ2Ｏ3、ＡｉＮ等からなる）とが設けられる。この平面アンテナ部材１０５に対しては、同軸導波管１０７からマイクロ波が伝播される。マイクロ波の周波数は２．４５ＧＨｚに限定されず、他の周波数、例えば８．３５ＧＨｚを用いてもよい。
【００８９】
図１２は、図１１の構成を更に詳細に示した例を示す模式断面図である。図１２に示すように、このプラズマ処理装置１００ａは、例えば側壁１０１ａや底部１０１ｂがアルミニウム等の導体により構成されて、全体が筒体状に成形されたプラズマ処理室１０１を有しており、プラズマ処理室１０１の内部は密閉された処理空間として構成されている。
【００９０】
このプラズマ処理室１０１内には、その上面に被処理体（例えば半導体ウエハＷ）を載置するための載置台（ステージ）１０２が収容される。この載置台１０２は、ウエハＷを必要に応じて加熱するためのヒータ（図示せず）を内蔵している。
【００９１】
他方、上記プラズマ処理室１０１の側壁には、ガス供給手段として、容器内に前述した水蒸気含有ガスを導入するためのガス供給ノズル１０３が設けられる。この図１２においては、処理ガス整流化のために、載置台と同じ高さ程度の位置に、側壁１０１ａとほぼ垂直にガスバッフル板１０９が配置され、更に、側壁１０１ａおよびガスバッフル板１０９の内側には、金属汚染防止のためのライナー（石英製）が配置されている。
【００９２】
プラズマ処理室１０１の天井部の開口には、例えば石英、Ａｌ2Ｏ3等のセラミック材からなり、マイクロ波に対しては透過性を有する絶縁板１０４（例えば厚さが２０ｍｍ程度）がＯ−リング等のシール部材（図示せず）を介して気密に設けられる。
【００９３】
この絶縁板１０４の上面に、円板状の平面アンテナ部材１０５と高誘電率特性を有する遅波材１０６（石英、Ａｌ2Ｏ3、ＡｉＮ等からなる）とが設けられる。この上記高誘電率特性を有する遅波材１０６の波長短縮効果により、マイクロ波の管内波長を短くすることができる。
【００９４】
この図１２においては、遅波材１０６上に、該遅波材１０６等を冷却するための冷却プレート１１２が配置され、その冷却プレート１１２内部、および側壁１０１ａ内部には、これらの部材を冷却するための冷媒通路１１３が設けられている。
【００９５】
上記の平面アンテナ部材１０５に対しては、上述したように、同軸導波管１０７からマイクロ波（周波数２．４５ＧＨｚ等）が伝播される。
【００９６】
（トレンチ溝利用の一態様）
従来より、電子デバイス基材上に形成された素子間の分離には、該基材上に局所的に形成された酸化膜によって分離する、いわゆるＬＯＣＯＳ（Local Oxidation of Silicon）処理が主流であった（図１３にＬＯＣＯＳにより得られた素子分離の模式断面図を示す）。しかしながら、このＬＯＣＯＳを用いた際には、リークパスが出来やすく、しかもＬＯＣＯＳによる素子分離のサイズが小さくならざるを得ないという短所があった。
【００９７】
そこで、近年では素子間の位置にトレンチ溝を形成し、該トレンチ溝の内部に酸化膜を形成して素子分離する、いわゆるＳＴＩ（Shallow Trench Isolation）が広く用いられつつある（図１４にＳＴＩにより得られた素子分離の模式断面図を示す）。このＳＴＩ技術を用いた場合には、上記したＬＯＣＯＳと較べて、より深く、確実な素子分離ができる。しかしながら、他方、従来の熱酸化を用いた際には、この様なトレンチ溝表面に均一な厚さで酸化膜を形成することが困難なため、素子分離機能の観点から、成長速度の遅い面方位に対して最低膜厚を得るためには、不必要に厚い酸化膜が形成される面方位が発生する。
【００９８】
酸化膜の膜厚差は応力を発生させ、その膜の信頼性を低下させたり、後の工程でかかる熱ストレスによって破断する可能性もある。また、不必要に厚い膜は、微細化に対する防げともなる。これに対して、本発明では、面方位に依存しない均一で、信頼性の高い酸化膜を形成することができる。
【００９９】
【実施例】
以下、実施例により本発明を更に具体的に説明する。
【０１００】
実施例１
（酸化膜形成）
本発明の酸化膜形成方法により、シリコン基板上に酸化膜を形成した。この酸化膜形成においては、図１および１１〜１２に示したような平面アンテナ部材を有する処理チャンバを用いた。
【０１０１】
（基板）
シリコン基板としては、比抵抗８Ωｃｍ、直径２００ｍｍのＰ型、面方位（１００）の単結晶シリコン基板（ウエハ）を用いた。
【０１０２】
（前洗浄）
シリコン基板を次の手順で洗浄を行った。
【０１０３】
１．アンモニア過水溶液浸漬（１０分）
２．純水リンス
３．塩酸過水溶液浸漬（１０分）
４．純水リンス
５．希弗酸溶液浸漬（８分）
６．純水リンス
７．窒素ガス乾燥
（プラズマ酸化処理）
マイクロ波出力：３５００Ｗ
チャンバ圧力：１３３Ｐａ
基板温度：４００℃
希ガス流量：Ａｒ＝８．３３×１０ −６ ｍ ３ ／ｓ（５００ｓｃｃｍ）
Ｈ2Ｏ流量：８．３３×１０ −８ ｍ ３ ／ｓ（５ｓｃｃｍ）
（処理時間と酸化膜厚の測定）
酸化膜厚は光学式膜厚計（エリプソメトリィ法）を用いて測定を行った。得られた処理時間と膜厚の関係を図１５のグラフに示す。
【０１０４】
実施例２（結晶方位依存性の測定）
予めトレンチ溝が加工されているシリコン基板を用いて、実施例１と同様の前洗浄とプラズマ処理を行った。
【０１０５】
酸化膜厚の結晶方位依存性は、トレンチ溝の酸化膜断面をＴＥＭ観察し測定を行った。測定結果を下記（表１）および図１６のＴＥＭ写真に示す。
【０１０６】
【表１】
Figure 0004694108
【０１０７】
比較例
上記測定により得られたデータを熱酸化法と比較を行った。
【０１０８】
熱酸化法のデータは、徳山巍著「エレクトロニクス技術全書（３）ＭＯＳデバイス」のデータを引用した。
【０１０９】
本発明により得られた結果と、比較例との比較を図１７のグラフに示す。
【０１１０】
実施例３（酸化膜質の確認）
図１８の模式断面図に示したように、実施例１にて作成した酸化膜上にポリシリコンを堆積させ、膜質評価用のサンプルを製作した。
【０１１１】
上記のサンプルを用いて酸化膜の電気的信頼性評価を実施した。
【０１１２】
この評価は酸化膜に一定電流（０．１Ａ／ｃｍ2）が基板からポリシリコンへ流れるよう（電子はポリシリコンから基板へ流れる）ポリシリコンに電圧を印可して、酸化膜が破壊するまでの時間測定を行った。酸化膜破壊までの電流は一定であるため、評価スケールは、（電流）×（時間）＝（電気量：Ｑｂｄ）で表した。測定結果を図１９のグラフに示す。破壊に至るまでの電気量が大きい酸化膜ほど、信頼性の高いものと評価できる。
【０１１３】
（試験条件）
定電流ストレス：−０．１Ａ／ｃｍ2
評価温度：１２０℃
評価サイズ：１００００μｍ2
【０１１４】
【発明の効果】
上述したように本発明によれば、酸化膜の膜厚コントロールが容易で、且つ、良質な酸化膜を与える酸化膜形成方法および酸化膜形成装置、およびこのような良質な酸化膜を有する電子デバイス材料が提供される。
【０１１５】
本発明において、特に低温（５００℃以下）の温度を用いて酸化膜形成する態様は、大口径（３００ｍｍ）の電子デバイス用基材（従来においては、小口径（２００ｍｍ）のものに比べて、均一に加熱／冷却することが格段に困難であった）を用いる場合に特にメリットがある。すなわち、本発明において低温処理した場合には、このような大口径の電子デバイス用基材（ウエハ）において発生する可能性がある欠陥の発生を最小限とすることが容易である。
【図面の簡単な説明】
【図１】本発明の酸化膜形成方法を実施するための半導体製造装置の一例を示す模式平面図である。
【図２】本発明の酸化膜形成方法に使用可能なスロットプレインンアンテナ（平面アンテナ部材）プラズマ処理ユニットの一例を示す模式的な垂直断面図である。
【図３】本発明の酸化膜形成方法に水蒸気発生器（ＷＶＧ）の一例を示すブロック図である。
【図４】酸素、水素混合ガスの爆発範囲と、水分発生器操作範囲、プロセス範囲を示すグラフ図である。
【図５】本発明の酸化膜形成方法に使用可能な平面アンテナ部材の一例を示す模式的な平面図である。
【図６】本発明の電子デバイス製造方法に使用可能なプラズマ処理ユニットの模式的な垂直断面図である。
【図７】本発明の酸化膜形成方法において好適に使用可能な真空引き、予熱、プラズマ処理のステップ例の一例を示すグラフである。
【図８】本発明の酸化膜形成方法で得られた酸化膜厚さと、処理ガス予熱時間との関係の一例を示すグラフである。
【図９】本発明の酸化膜形成方法で得られたＯ2プラズマ発光強度と、処理ガス予熱時間との関係の一例を示すグラフである。
【図１０】本発明の酸化膜形成方法に好適に使用可能な水蒸気供給手段の他の例を示す模式斜視図である。
【図１１】本発明に係るプラズマ処理装置の他の例を示す模式断面図である。
【図１２】図１１のプラズマ処理装置の詳細な構成の一例を示す模式断面図である。
【図１３】従来のＬＯＣＯＳにより得られる素子分離の一例を示す模式断面図である。
【図１４】ＳＴＩにより得られるトレンチ溝による素子分離の一例を示す模式断面図である。
【図１５】本発明における酸化膜厚と、処理時間との関係の一例を示すグラフである。
【図１６】本発明の酸化膜形成方法により得られたトレンチ溝近傍の酸化膜の厚さ分布示すＴＥＭ写真である。
【図１７】本発明の酸化膜形成方法と、従来の熱酸化法で得られた酸化膜の結晶面方位依存性の比較を示すグラフである。
【図１８】実施例３で用いた膜質評価の方法を説明するための模式断面図である。
【図１９】実施例３で得られた膜質評価の結果を示すグラフである。
【図２０】本発明におけるプラズマ発光の分析結果の例を示すグラフである。
【図２１】従来の熱酸化により得られるトレンチ溝上の酸化膜厚さの一例を示す模式断面図である。
【図２２】本発明のプラズマ酸化により得られるトレンチ溝上の酸化膜厚さの一例を示す模式断面図である。
【符号の説明】
Ｗ…ウエハ（被処理基体）
６０…平面アンテナ部材（平面アンテナ部材）
２…酸化膜
２ａ…窒素含有層
３２…プラズマ処理ユニット（プロセスチャンバ）
３３…プラズマ処理ユニット（プロセスチャンバ）
４７…加熱反応炉

Claims (2)

  1. トレンチ溝を有する電子デバイス用基材が配置された処理チャンバ内を真空引きにより排気し、
    前記処理チャンバ内において、水蒸気及びアルゴンを少なくとも含む処理ガスの存在下で、前記電子デバイス用基材がプラズマ処理の所定の温度に達した後に、更に前記電子デバイス用基材を少なくとも３０秒の間予備加熱し、
    前記処理チャンバ内において、前記処理ガスの存在下で、水蒸気の濃度はアルゴンに対して０．２〜２体積％であり、温度２５〜５００℃且つ圧力６．６７〜２６６Ｐａにおいて、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを前記電子デバイス用基材の表面に照射して、該電子デバイス用基材の表面に酸化膜を形成することを特徴とする酸化膜形成方法。
  2. シリコンの（１００）面及び（１１０）面を含むトレンチ溝を有する電子デバイス用基材が配置された処理チャンバ内を真空引きにより排気し、
    前記処理チャンバ内において、酸素及び水素及びアルゴンを少なくとも含む処理ガスの存在下で、前記電子デバイス用基材がプラズマ処理の所定に温度の達した後に、更に前記電子デバイス用基材を少なくとも３０秒の間予備加熱し、
    前記処理チャンバ内において、前記処理ガスの存在下で、温度２５〜５００℃且つ圧力６．６７〜２６６Ｐａにおいて、複数のスリットを有する平面アンテナ部材を介するマイクロ波照射に基づくプラズマを前記電子デバイス用基材の表面に照射して、該電子デバイス用基材の表面に、前記トレンチ溝の（１００）面上に形成された酸化膜の厚さＴ１００と、（１１０）面上に形成された酸化膜の厚さＴ１１０との比（Ｔ１００／Ｔ１１０）が０．６５以上である酸化膜を形成することを特徴とする酸化膜形成方法。
JP2003146228A 2003-05-23 2003-05-23 酸化膜形成方法、酸化膜形成装置および電子デバイス材料 Expired - Fee Related JP4694108B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003146228A JP4694108B2 (ja) 2003-05-23 2003-05-23 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
US10/849,883 US20050005844A1 (en) 2003-05-23 2004-05-21 Process and apparatus for forming oxide film, and electronic device material
US11/508,871 US7632758B2 (en) 2003-05-23 2006-08-24 Process and apparatus for forming oxide film, and electronic device material
US12/612,471 US20100048033A1 (en) 2003-05-23 2009-11-04 Process And Apparatus For Forming Oxide Film, And Electronic Device Material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003146228A JP4694108B2 (ja) 2003-05-23 2003-05-23 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Publications (3)

Publication Number Publication Date
JP2004349546A JP2004349546A (ja) 2004-12-09
JP2004349546A5 JP2004349546A5 (ja) 2006-05-18
JP4694108B2 true JP4694108B2 (ja) 2011-06-08

Family

ID=33533147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003146228A Expired - Fee Related JP4694108B2 (ja) 2003-05-23 2003-05-23 酸化膜形成方法、酸化膜形成装置および電子デバイス材料

Country Status (2)

Country Link
US (3) US20050005844A1 (ja)
JP (1) JP4694108B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
TWI235433B (en) * 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
US20080190560A1 (en) * 2005-03-04 2008-08-14 Caizhong Tian Microwave Plasma Processing Apparatus
EP1865548A4 (en) * 2005-03-31 2011-01-05 Tokyo Electron Ltd METHOD FOR PRODUCING A SILICON OXIDE FILM, A CONTROL PROGRAM THEREFOR, A RECORDING MEDIUM AND A PLASMA PROCESSING DEVICE
JP2007019191A (ja) * 2005-07-06 2007-01-25 Fujitsu Ltd 半導体装置とその製造方法
KR101012910B1 (ko) * 2006-02-28 2011-02-08 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치 및 그것에 이용하는 기판 가열 기구
JP4864661B2 (ja) * 2006-11-22 2012-02-01 東京エレクトロン株式会社 太陽電池の製造方法及び太陽電池の製造装置
JP5229711B2 (ja) * 2006-12-25 2013-07-03 国立大学法人名古屋大学 パターン形成方法、および半導体装置の製造方法
US7645709B2 (en) * 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
US7985695B2 (en) 2007-09-28 2011-07-26 Canon Kabushiki Kaisha Forming silicon oxide film from RF plasma of oxidizing gas
TW200941579A (en) * 2008-01-24 2009-10-01 Tokyo Electron Ltd Method for forming silicon oxide film, storage medium, and plasma processing apparatus
US20110052810A1 (en) * 2008-02-19 2011-03-03 Tokyo Electron Limited Film forming method and storage medium
US7947561B2 (en) * 2008-03-14 2011-05-24 Applied Materials, Inc. Methods for oxidation of a semiconductor device
JP5560556B2 (ja) * 2008-11-17 2014-07-30 東京エレクトロン株式会社 処理装置
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP5171969B2 (ja) * 2011-01-13 2013-03-27 東京エレクトロン株式会社 基板処理装置
US8993458B2 (en) 2012-02-13 2015-03-31 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
WO2018052476A1 (en) * 2016-09-14 2018-03-22 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
EP4313449A1 (en) 2021-03-31 2024-02-07 6K Inc. Systems and methods for additive manufacturing of metal nitride ceramics
US20230377848A1 (en) * 2022-05-23 2023-11-23 6K Inc. Microwave plasma apparatus and methods for processing materials using an interior liner
US12040162B2 (en) 2022-06-09 2024-07-16 6K Inc. Plasma apparatus and methods for processing feed material utilizing an upstream swirl module and composite gas flows
WO2024044498A1 (en) 2022-08-25 2024-02-29 6K Inc. Plasma apparatus and methods for processing feed material utilizing a powder ingress preventor (pip)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69130947T2 (de) * 1991-01-08 1999-07-08 Fujitsu Ltd., Kawasaki, Kanagawa Verfahren zur bildung eines siliciumoxid-filmes
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP4397491B2 (ja) 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
US6358867B1 (en) * 2000-06-16 2002-03-19 Infineon Technologies Ag Orientation independent oxidation of silicon
US6399471B1 (en) * 2001-02-15 2002-06-04 Chartered Semiconductor Manufacturing Ltd. Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
JP4406172B2 (ja) 2001-02-15 2010-01-27 キヤノンアネルバ株式会社 基板処理方法
JP5013353B2 (ja) * 2001-03-28 2012-08-29 隆 杉野 成膜方法及び成膜装置
JP2002289616A (ja) * 2001-03-28 2002-10-04 Mitsubishi Heavy Ind Ltd 成膜方法及び成膜装置

Also Published As

Publication number Publication date
JP2004349546A (ja) 2004-12-09
US20100048033A1 (en) 2010-02-25
US20070128880A1 (en) 2007-06-07
US20050005844A1 (en) 2005-01-13
US7632758B2 (en) 2009-12-15

Similar Documents

Publication Publication Date Title
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP4926219B2 (ja) 電子デバイス材料の製造方法
US7217659B2 (en) Process for producing materials for electronic device
KR100745495B1 (ko) 반도체 제조방법 및 반도체 제조장치
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP4255563B2 (ja) 半導体製造方法及び半導体製造装置
US6800830B2 (en) Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication
JP4401290B2 (ja) 酸化膜形成方法および電子デバイス材料の製造方法
KR101122347B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP2005150637A (ja) 処理方法及び装置
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
US20080233764A1 (en) Formation of Gate Insulation Film
US20080206968A1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090129

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees