JP4677952B2 - Thin film capacitor - Google Patents

Thin film capacitor Download PDF

Info

Publication number
JP4677952B2
JP4677952B2 JP2006146814A JP2006146814A JP4677952B2 JP 4677952 B2 JP4677952 B2 JP 4677952B2 JP 2006146814 A JP2006146814 A JP 2006146814A JP 2006146814 A JP2006146814 A JP 2006146814A JP 4677952 B2 JP4677952 B2 JP 4677952B2
Authority
JP
Japan
Prior art keywords
thin film
linear expansion
expansion coefficient
electrode film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006146814A
Other languages
Japanese (ja)
Other versions
JP2007317938A (en
Inventor
明信 渋谷
透 森
智彦 前田
翼 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2006146814A priority Critical patent/JP4677952B2/en
Publication of JP2007317938A publication Critical patent/JP2007317938A/en
Application granted granted Critical
Publication of JP4677952B2 publication Critical patent/JP4677952B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、電子回路等に用いる薄膜コンデンサに関するものである。   The present invention relates to a thin film capacitor used in an electronic circuit or the like.

電子回路等では、金属フレーム上にポリイミド絶縁層が形成され、そのポリイミド絶縁層上に、下部電極膜,誘電体膜および上部電極膜がこの順で積層されることにより、薄膜コンデンサが形成されることが提案されている。そして、薄膜コンデンサの誘電体膜におけるしわ抵抗性のために、金属フレームの線膨張係数を、誘電体膜の線膨張係数よりも約10〜40ppm/℃小さく設定することが提案されている(特許文献1参照)。
特開平10−150274号公報(段落〔0012〕)
In an electronic circuit or the like, a polyimide insulating layer is formed on a metal frame, and a thin film capacitor is formed by laminating a lower electrode film, a dielectric film, and an upper electrode film in this order on the polyimide insulating layer. It has been proposed. And, for the wrinkle resistance in the dielectric film of the thin film capacitor, it has been proposed to set the linear expansion coefficient of the metal frame to be about 10 to 40 ppm / ° C. smaller than the linear expansion coefficient of the dielectric film (patent). Reference 1).
Japanese Patent Laid-Open No. 10-150274 (paragraph [0012])

ところで、薄膜コンデンサを効率よく大量生産するためには、ロール・トゥ・ロール方式で形成することが必要である。すなわち、帯状の金属基板をロール状に巻装してなるロール体から、金属基板を帯状に繰り出しながら、その金属基板上に、連続的に、ポリイミド絶縁層,下部電極膜,誘電体膜および上部電極膜をこの順で積層する。これにより、連続的に薄膜コンデンサを形成する。そして、薄膜コンデンサ形成部分を打ち抜き等により切断して個々の薄膜コンデンサ片を得、残りの不要部分をロール状に巻き取る。   By the way, in order to efficiently mass-produce thin film capacitors, it is necessary to form them by a roll-to-roll method. That is, a polyimide insulating layer, a lower electrode film, a dielectric film, and an upper portion are continuously formed on a metal substrate while the metal substrate is drawn out from a roll body formed by winding a belt-like metal substrate in a roll shape. The electrode films are laminated in this order. Thereby, a thin film capacitor is continuously formed. Then, the thin film capacitor forming portion is cut by punching or the like to obtain individual thin film capacitor pieces, and the remaining unnecessary portions are wound into a roll.

しかしながら、上記帯状の金属基板は、バッチ方式の形成において用いられる小片の金属基板よりも、薄膜コンデンサ形成工程中の温度変化による寸法変化が大きくなる。また、上記ロール・トゥ・ロール方式では、上記帯状の金属基板の厚みを薄く(例えば、100μm以下)しなければならないため、薄膜コンデンサの形成中に反りが発生し易い。このため、帯状の長尺金属基板を用いて、連続的に薄膜コンデンサを形成する場合、下部電極膜や誘電体膜薄膜等に、しわや亀裂が発生し易いという問題がある。このしわや亀裂が発生すると、コンデンサとしての電気特性が充分に発揮されないという問題が起こる。   However, the strip-shaped metal substrate has a larger dimensional change due to a temperature change during the thin film capacitor forming process than a small piece metal substrate used in the batch method. Further, in the roll-to-roll method, since the thickness of the band-shaped metal substrate has to be reduced (for example, 100 μm or less), warpage is likely to occur during the formation of the thin film capacitor. For this reason, when continuously forming a thin film capacitor using a strip-like long metal substrate, there is a problem that wrinkles and cracks are likely to occur in the lower electrode film and the dielectric film thin film. When such wrinkles and cracks occur, there arises a problem that electrical characteristics as a capacitor are not sufficiently exhibited.

本発明は、このような事情に鑑みなされたもので、長尺金属基板を用いて薄膜コンデンサを形成しても、しわや亀裂が発生し難い薄膜コンデンサの提供をその目的とする。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a thin film capacitor in which wrinkles and cracks are unlikely to occur even when the thin metal capacitor is formed using a long metal substrate.

上記の目的を達成するため、本発明の薄膜コンデンサは、長尺金属基板上に形成されたポリイミド絶縁層上に、下部電極膜,誘電体膜および上部電極膜がこの順で積層されてなる薄膜コンデンサであって、上記下部電極膜が、積層された複数の金属薄膜または1層の金属薄膜からなり、上記下部電極膜を構成する複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数または上記1層の金属薄膜の線膨張係数と、上記長尺金属基板の線膨張係数との差が3ppm/℃以内であるという構成をとる。   In order to achieve the above object, the thin film capacitor of the present invention is a thin film in which a lower electrode film, a dielectric film, and an upper electrode film are laminated in this order on a polyimide insulating layer formed on a long metal substrate. The capacitor, wherein the lower electrode film is composed of a plurality of laminated metal thin films or a single layer of metal thin film, and the linear expansion coefficient of the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film Alternatively, the difference between the linear expansion coefficient of the single metal thin film and the linear expansion coefficient of the long metal substrate is 3 ppm / ° C. or less.

本発明者らは、長尺金属基板を用いても、しわや亀裂が発生し難くなる薄膜コンデンサを得るべく、線膨張係数に着目し、鋭意研究を重ねた。その研究の結果、下部電極膜が積層された複数の金属薄膜からなる場合、その下部電極膜全体の線膨張係数は、その下部電極膜を構成する複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数に依存し、その最も厚みの厚い金属薄膜の線膨張係数と、長尺金属基板の線膨張係数との差を3ppm/℃以内とすると、長尺金属基板を用いて薄膜コンデンサを作製しても、しわや亀裂が発生し難くなることを見出した。また、下部電極膜が1層の金属薄膜からなる場合は、その下部電極膜全体の線膨張係数は、その1層の金属薄膜の線膨張係数であり、その1層の金属薄膜の線膨張係数と、長尺金属基板の線膨張係数との差を3ppm/℃以内とすると、長尺金属基板を用いて薄膜コンデンサを作製しても、しわや亀裂が発生し難くなることを見出し、本発明に到達した。   In order to obtain a thin film capacitor in which wrinkles and cracks are less likely to occur even when using a long metal substrate, the present inventors have focused on the linear expansion coefficient and conducted extensive research. As a result of the research, when the lower electrode film is composed of a plurality of metal thin films, the coefficient of linear expansion of the entire lower electrode film is the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film. If the difference between the coefficient of linear expansion of the thickest metal thin film and the coefficient of linear expansion of the long metal substrate is within 3 ppm / ° C., the thin film capacitor is formed using the long metal substrate. It was found that wrinkles and cracks are less likely to occur even when fabricated. Further, when the lower electrode film is made of one layer of metal thin film, the linear expansion coefficient of the entire lower electrode film is the linear expansion coefficient of the one layer of metal thin film, and the linear expansion coefficient of the one layer of metal thin film. And when the difference between the linear expansion coefficient of the long metal substrate is 3 ppm / ° C. or less, even if a thin film capacitor is produced using the long metal substrate, it is found that wrinkles and cracks are less likely to occur. Reached.

このように薄膜コンデンサにしわや亀裂が発生し難くなる理由は、明確ではないが、上記のように線膨張係数の差を設定すると、薄膜コンデンサ形成工程中の温度変化による、下部電極膜および長尺金属基板の寸法変化に対して、それら両者の間のポリイミド絶縁層が追従して変形することができ、上記下部電極膜にかかる応力が緩和されるからであると推測される。   The reason why wrinkles and cracks are less likely to occur in such a thin film capacitor is not clear, but if the difference in coefficient of linear expansion is set as described above, the lower electrode film and length due to temperature changes during the thin film capacitor formation process It is presumed that the polyimide insulating layer between them can be deformed following the dimensional change of the scale metal substrate, and the stress applied to the lower electrode film is relieved.

なお、本発明において「長尺金属基板」とは、長手方向の長さと幅方向の長さとの比(長手方向/幅方向)が20以上の帯状の金属基板を意味する。   In the present invention, the “long metal substrate” means a band-shaped metal substrate having a ratio of the length in the longitudinal direction to the length in the width direction (longitudinal direction / width direction) of 20 or more.

本発明の薄膜コンデンサは、上記のように、下部電極膜を構成する特定の金属薄膜の線膨張係数と、長尺金属基板の線膨張係数との差を3ppm/℃以内に設定しているため、長尺金属基板を用いても、その長尺金属基板と下部電極膜との間のポリイミド絶縁層が、下部電極膜にかかる応力を緩和し、しわや亀裂が発生し難くなっている。   In the thin film capacitor of the present invention, as described above, the difference between the linear expansion coefficient of the specific metal thin film constituting the lower electrode film and the linear expansion coefficient of the long metal substrate is set within 3 ppm / ° C. Even when a long metal substrate is used, the polyimide insulating layer between the long metal substrate and the lower electrode film relieves stress applied to the lower electrode film, and wrinkles and cracks are less likely to occur.

特に、上記ポリイミド絶縁層の線膨張係数と、上記長尺金属基板の線膨張係数との差が10ppm/℃以内である場合には、しわや亀裂がより発生し難くなる。   In particular, when the difference between the linear expansion coefficient of the polyimide insulating layer and the linear expansion coefficient of the long metal substrate is within 10 ppm / ° C., wrinkles and cracks are less likely to occur.

また、上記ポリイミド絶縁層の線膨張係数と、上記下部電極膜を構成する特定の金属薄膜の線膨張係数との差が10ppm/℃以内である場合も、しわや亀裂がより発生し難くなる。   Further, when the difference between the linear expansion coefficient of the polyimide insulating layer and the specific metal thin film constituting the lower electrode film is within 10 ppm / ° C., wrinkles and cracks are less likely to occur.

さらに、上記長尺金属基板が、鉄とニッケルの合金である場合には、長尺金属基板の線膨張係数が小さいため、薄膜コンデンサ形成工程中の温度変化による長尺金属基板の寸法変化が小さくなり、しわや亀裂がより一層発生し難くなる。   Furthermore, when the long metal substrate is an alloy of iron and nickel, since the linear expansion coefficient of the long metal substrate is small, the dimensional change of the long metal substrate due to the temperature change during the thin film capacitor forming process is small. Thus, wrinkles and cracks are less likely to occur.

つぎに、本発明の実施の形態を図面にもとづいて詳しく説明する。但し、本発明は、これに限定されるわけではない。   Next, embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to this.

図1は、本発明の薄膜コンデンサの一実施の形態を示している。この薄膜コンデンサの構成は、長尺金属基板1と、この長尺金属基板1上に形成されたポリイミド絶縁層2と、このポリイミド絶縁層2上の一部に積層された下部電極膜3と、この下部電極膜3上の一部(図1では左側)に積層された誘電体膜4と、この誘電体膜4上に積層された上部電極膜5とからなっている。そして、上記下部電極膜3は、複数の金属薄膜(図示せず)が積層されて形成されており、それら金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数と、上記長尺金属基板1の線膨張係数との差は、3ppm/℃以内となっている。なお、図1において、符号6,7は、それぞれ上記下部電極膜3の他部(図1では右側),上部電極膜5に接続された外部電極であり、符号8は絶縁層である。   FIG. 1 shows an embodiment of the thin film capacitor of the present invention. The structure of the thin film capacitor includes a long metal substrate 1, a polyimide insulating layer 2 formed on the long metal substrate 1, a lower electrode film 3 laminated on a part of the polyimide insulating layer 2, The dielectric film 4 is laminated on a part of the lower electrode film 3 (left side in FIG. 1), and the upper electrode film 5 is laminated on the dielectric film 4. The lower electrode film 3 is formed by laminating a plurality of metal thin films (not shown). Among the metal thin films, the linear expansion coefficient of the thickest metal thin film and the long metal substrate 1 are formed. The difference from the linear expansion coefficient is within 3 ppm / ° C. In FIG. 1, reference numerals 6 and 7 are the other parts of the lower electrode film 3 (right side in FIG. 1) and external electrodes connected to the upper electrode film 5, respectively, and reference numeral 8 is an insulating layer.

より詳しく説明すると、上記長尺金属基板1の線膨張係数としては、1〜15ppm/℃の範囲内に設定することが好ましく、より好ましくは1〜8ppm/℃の範囲内である。そのような長尺金属基板1の金属材料としては、鉄とニッケルの合金,フェライト系ステンレス鋼,チタン,チタン合金等があげられる。なかでも、線膨張係数が小さい観点から、鉄とニッケルの合金が好ましく、例えば、42アロイ(線膨張係数4.5ppm/℃),36アロイ(線膨張係数1.5ppm/℃),インバー型合金(線膨張係数1.5ppm/℃),エンリバー型合金(線膨張係数1.5ppm/℃)等があげられる。また、長尺金属基板1の厚みは、10〜100μmの範囲内に設定することが好ましく、より好ましくは10〜50μmの範囲内である。   More specifically, the linear expansion coefficient of the long metal substrate 1 is preferably set in the range of 1 to 15 ppm / ° C, more preferably in the range of 1 to 8 ppm / ° C. Examples of such a metal material for the long metal substrate 1 include iron and nickel alloys, ferritic stainless steel, titanium, and titanium alloys. Among these, from the viewpoint of a low linear expansion coefficient, an alloy of iron and nickel is preferable. For example, 42 alloy (linear expansion coefficient 4.5 ppm / ° C.), 36 alloy (linear expansion coefficient 1.5 ppm / ° C.), Invar type alloy (Linear expansion coefficient 1.5 ppm / ° C.), Enliver type alloy (linear expansion coefficient 1.5 ppm / ° C.) and the like. Moreover, it is preferable to set the thickness of the elongate metal substrate 1 in the range of 10-100 micrometers, More preferably, it exists in the range of 10-50 micrometers.

上記ポリイミド絶縁層2の線膨張係数としては、−2〜18ppm/℃の範囲内に設定することが好ましく、より好ましくは3〜9ppm/℃の範囲内である。この線膨張係数は、ポリイミド絶縁層2を構成する下記の成分の種類とその配合割合を調整することにより設定することができる。そして、この線膨張係数は、上記長尺金属基板1の線膨張係数との差および下部電極膜3を構成する複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数との差の少なくとも一方を10ppm/℃以内とすることが、薄膜コンデンサにしわや亀裂をより発生し難くする観点から好ましい。また、ポリイミド絶縁層2の厚みは、5〜50μmの範囲内に設定することが好ましく、より好ましくは10〜30μmの範囲内である。なお、ポリイミド絶縁層2は、例えば、ポリアミック酸溶液を上記長尺金属基板1上に塗布し乾燥させた後、加熱によりイミド化して形成することができる。   The linear expansion coefficient of the polyimide insulating layer 2 is preferably set in the range of −2 to 18 ppm / ° C., more preferably in the range of 3 to 9 ppm / ° C. This linear expansion coefficient can be set by adjusting the types of the following components constituting the polyimide insulating layer 2 and the blending ratio thereof. The linear expansion coefficient is at least a difference between the linear expansion coefficient of the long metal substrate 1 and a difference between the linear expansion coefficient of the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film 3. One of them is preferably within 10 ppm / ° C. from the viewpoint of making the thin film capacitor less likely to be wrinkled or cracked. Moreover, it is preferable to set the thickness of the polyimide insulating layer 2 in the range of 5-50 micrometers, More preferably, it exists in the range of 10-30 micrometers. The polyimide insulating layer 2 can be formed, for example, by applying a polyamic acid solution on the long metal substrate 1 and drying it, followed by imidization by heating.

上記ポリアミック酸溶液は、酸二無水とジアミンとを実質的に等モル比にて適宜の有機溶媒の中で反応させることにより得ることができる。その有機溶媒としては、例えば、N,N−ジメチルアセトアミド、N−メチル−2−ピロリドン、N−メチルピロリジノン等があげられる。   The polyamic acid solution can be obtained by reacting acid dianhydride and diamine in a substantially equimolar ratio in an appropriate organic solvent. Examples of the organic solvent include N, N-dimethylacetamide, N-methyl-2-pyrrolidone, N-methylpyrrolidinone and the like.

上記酸二無水物としては、例えば、3,3′,4,4′−ビフェニルテトラカルボン酸二無水物、2,2′,3,3′−ビフェニルテトラカルボン酸二無水物、3,3′,4,4′−ベンゾフェノンテトラカルボン酸二無水物、2,2′,3,3′−ベンゾフェノンテトラカルボン酸二無水物、4,4′−オキシジフタル酸二無水物(ODPA)、2,2−ビス(2,3−ジカルボキシフェニル)ヘキサフルオロプロパン二無水物、2,2−ビス(3,4−ジカルボキシフェニル)ヘキサフルオロプロパン二無水物(6FDA)、ビス(2,3−ジカルボキシフェニル)メタン二無水物、ビス(3,4−ジカルボキシフェニル)メタン二無水物、ビス(2,3−ジカルボキシフェニル)スルホン二無水物、ビス(3,4−ジカルボキシフェニル)スルホン二無水物、ピロメリット酸二無水物、エチレングリコールビストリメリット酸二無水物等があげられる。これらは単独でもしくは2種以上併用してもよい。   Examples of the acid dianhydride include 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride, 2,2 ′, 3,3′-biphenyltetracarboxylic dianhydride, and 3,3 ′. , 4,4'-benzophenone tetracarboxylic dianhydride, 2,2 ', 3,3'-benzophenone tetracarboxylic dianhydride, 4,4'-oxydiphthalic dianhydride (ODPA), 2,2- Bis (2,3-dicarboxyphenyl) hexafluoropropane dianhydride, 2,2-bis (3,4-dicarboxyphenyl) hexafluoropropane dianhydride (6FDA), bis (2,3-dicarboxyphenyl) ) Methane dianhydride, bis (3,4-dicarboxyphenyl) methane dianhydride, bis (2,3-dicarboxyphenyl) sulfone dianhydride, bis (3,4-dicarboxypheny) ) Sulfone dianhydride, pyromellitic dianhydride, ethylene glycol bis trimellitic dianhydride and the like. These may be used alone or in combination of two or more.

上記ジアミンとしては、例えば、4,4′−ジアミノジフェニルエーテル、3,4′−ジアミノジフェニルエーテル(34DDE)、3,3′−ジアミノジフェニルエーテル、m−フェニレンジアミン、p−フェニレンジアミン、4,4′−ジアミノジフェニルプロパン、3,3′−ジアミノジフェニルプロパン、4,4′−ジアミノジフェニルメタン、3,3′−ジアミノジフェニルメタン、4,4′−ジアミノジフェニルスルフィド、3,3′−ジアミノジフェニルスルフィド、4,4′−ジアミノジフェニルスルホン、3,3′−ジアミノジフェニルスルホン、m−トルイレンジアミン、1,4−ビス(4−アミノフェノキシ)ベンゼン、1,3−ビス(4−アミノフェノキシ)ベンゼン、1,3−ビス(3−アミノフェノキシ)ベンゼン(APB)、1,3−ビス(4−アミノフェノキシ)−2,2−ジメチルプロパン、ヘキサメチレンジアミン、1,8−ジアミノオクタン、1,12−ジアミノドデカン、4,4′−ジアミノベンゾフェノン等があげられる。これらは単独でもしくは2種以上併用してもよい。   Examples of the diamine include 4,4′-diaminodiphenyl ether, 3,4′-diaminodiphenyl ether (34DDE), 3,3′-diaminodiphenyl ether, m-phenylenediamine, p-phenylenediamine, and 4,4′-diamino. Diphenylpropane, 3,3'-diaminodiphenylpropane, 4,4'-diaminodiphenylmethane, 3,3'-diaminodiphenylmethane, 4,4'-diaminodiphenyl sulfide, 3,3'-diaminodiphenyl sulfide, 4,4 ' -Diaminodiphenylsulfone, 3,3'-diaminodiphenylsulfone, m-toluylenediamine, 1,4-bis (4-aminophenoxy) benzene, 1,3-bis (4-aminophenoxy) benzene, 1,3- Bis (3-aminophenoxy) ben (APB), 1,3-bis (4-aminophenoxy) -2,2-dimethylpropane, hexamethylenediamine, 1,8-diaminooctane, 1,12-diaminododecane, 4,4'-diaminobenzophenone, etc. Can be given. These may be used alone or in combination of two or more.

上記下部電極膜3は、通常、1層の厚い金属薄膜(最も厚みの厚い金属薄膜)と、それの少なくとも片面(片面または両面)に形成された1層以上の薄い金属薄膜とからなっており、ポリイミド絶縁層2および誘電体膜4との密着性が向上する観点からは、上記最も厚みの厚い金属薄膜の両面に1層以上の薄い金属薄膜が形成されていることが好ましい。すなわち、下部電極膜3を構成する金属薄膜の層数は、2〜6層の範囲内であることが好ましく、より好ましくは2〜4層の範囲内である。また、上記最も厚みの厚い金属薄膜の厚みは、0.4〜1.2μmの範囲内に設定することが好ましく、より好ましくは0.6〜1.0μmの範囲内であり、上記薄い金属薄膜の厚みは、最も厚みの厚い金属薄膜の厚みの2〜50%の範囲内に設定することが好ましく、より好ましくは5〜35%の範囲内である。そして、下部電極膜3全体の厚みは、0.4〜1.5μmの範囲内に設定することが好ましく、より好ましくは0.8〜1.2μmの範囲内である。   The lower electrode film 3 is usually composed of one thick metal thin film (thickest metal thin film) and one or more thin metal thin films formed on at least one side (one side or both sides) thereof. From the viewpoint of improving the adhesion between the polyimide insulating layer 2 and the dielectric film 4, it is preferable that one or more thin metal thin films are formed on both surfaces of the thickest metal thin film. That is, the number of metal thin films constituting the lower electrode film 3 is preferably in the range of 2 to 6 layers, more preferably in the range of 2 to 4 layers. The thickness of the thickest metal thin film is preferably set in the range of 0.4 to 1.2 μm, more preferably in the range of 0.6 to 1.0 μm. Is preferably set in the range of 2 to 50% of the thickness of the thickest metal thin film, more preferably in the range of 5 to 35%. And it is preferable to set the thickness of the whole lower electrode film 3 in the range of 0.4-1.5 micrometers, More preferably, it exists in the range of 0.8-1.2 micrometers.

また、下部電極膜3全体の線膨張係数は、その下部電極膜3を構成する上記複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数に依存する。そこで、この実施の形態では、その最も厚みの厚い金属薄膜の線膨張係数と、金属基板の線膨張係数との差を3ppm/℃以内としている。そして、各金属薄膜の線膨張係数としては、3〜15ppm/℃の範囲内に設定することが好ましく、より好ましくは4〜10ppm/℃の範囲内である。そのような金属薄膜の金属材料としては、チタン,タンタル,クロム,モリブデン,タングステン,白金,ルテニウム,オスミウム,ロジウム,レニウム,イリジウム等があげられる。なかでも、比較的硬度が高い観点から、モリブデン(線膨張係数5.1ppm/℃),タングステン(線膨張係数4.5ppm/℃)が好ましく、さらに、そのいずれかを、上記最も厚みの厚い金属薄膜の金属材料とすることが好ましい。なお、上記下部電極膜3を構成する各金属薄膜は、スパッタリング法により形成することができる。   Further, the linear expansion coefficient of the entire lower electrode film 3 depends on the linear expansion coefficient of the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film 3. Therefore, in this embodiment, the difference between the linear expansion coefficient of the thickest metal thin film and the linear expansion coefficient of the metal substrate is set within 3 ppm / ° C. And as a linear expansion coefficient of each metal thin film, it is preferable to set in the range of 3-15 ppm / degreeC, More preferably, it exists in the range of 4-10 ppm / degreeC. Examples of the metal material for such a metal thin film include titanium, tantalum, chromium, molybdenum, tungsten, platinum, ruthenium, osmium, rhodium, rhenium, iridium and the like. Among these, molybdenum (linear expansion coefficient 5.1 ppm / ° C.) and tungsten (linear expansion coefficient 4.5 ppm / ° C.) and tungsten (linear expansion coefficient 4.5 ppm / ° C.) are preferable from the viewpoint of relatively high hardness. It is preferable to use a thin metal material. In addition, each metal thin film which comprises the said lower electrode film 3 can be formed by sputtering method.

上記誘電体膜4の形成材料としては、例えば、チタン酸ストロンチウム,チタン酸バリウム,チタン酸マグネシウム,チタン酸亜鉛,チタン酸ランタン,チタン酸ネオジウム,チタン酸鉛,チタン酸ジルコン酸バリウム,ジルコン酸バリウム,ジルコン酸カルシウム,ジルコン酸鉛,ジルコン酸チタン酸鉛,チタン酸バリウムストロンチウム,酸化チタン,錫酸バリウム,錫酸カルシウム,珪酸マグネシウム,アルミナ等があげられる。また、誘電体膜4の厚みは、0.1〜0.5μmの範囲内に設定することが好ましく、より好ましくは0.15〜0.4μmの範囲内である。なお、誘電体膜4は、スパッタリング法により形成することができる。   Examples of the material for forming the dielectric film 4 include strontium titanate, barium titanate, magnesium titanate, zinc titanate, lanthanum titanate, neodymium titanate, lead titanate, barium zirconate titanate, and barium zirconate. , Calcium zirconate, lead zirconate, lead zirconate titanate, barium strontium titanate, titanium oxide, barium stannate, calcium stannate, magnesium silicate, alumina and the like. Moreover, it is preferable to set the thickness of the dielectric film 4 in the range of 0.1-0.5 micrometer, More preferably, it exists in the range of 0.15-0.4 micrometer. The dielectric film 4 can be formed by a sputtering method.

上記上部電極膜5の形成材料としては、例えば、白金,パラジウム,ルテニウム,酸化ルテニウム,チタン,窒化チタン,ロジウム,アルミニウム等があげられる。また、上部電極膜5の厚みは、0.05〜0.3μmの範囲内に設定することが好ましく、より好ましくは0.05〜0.2μmの範囲内である。なお、上部電極膜5は、単層でも複数層でもよく、その形成は、スパッタリング法により行うことができる。   Examples of the material for forming the upper electrode film 5 include platinum, palladium, ruthenium, ruthenium oxide, titanium, titanium nitride, rhodium, and aluminum. Further, the thickness of the upper electrode film 5 is preferably set in a range of 0.05 to 0.3 μm, and more preferably in a range of 0.05 to 0.2 μm. The upper electrode film 5 may be a single layer or a plurality of layers, and can be formed by a sputtering method.

上記外部電極6,7の形成材料としては、特に限定されるものではないが、通常、銅が用いられ、電解銅めっきにより形成される。   The material for forming the external electrodes 6 and 7 is not particularly limited, but usually copper is used and formed by electrolytic copper plating.

上記絶縁層8の絶縁材料としては、例えば、ポリイミド,エポキシ樹脂,カルド樹脂等があげられる。なお、絶縁層8は、上記絶縁材料を塗布した後、硬化させることにより形成することができる。   Examples of the insulating material for the insulating layer 8 include polyimide, epoxy resin, cardo resin, and the like. The insulating layer 8 can be formed by applying the insulating material and curing it.

このような薄膜コンデンサは、例えば、つぎのようにして作製することができる。   Such a thin film capacitor can be manufactured as follows, for example.

まず、帯状に形成された上記長尺金属基板1をロール状に巻装してなるロール体を準備する。その帯状の長尺金属基板1の寸法は、特に限定されないが、例えば、幅50〜350mmの範囲内、長さ50〜300mの範囲内に設定される。そして、図2に示すように、そのロール体から長尺金属基板1を帯状に繰り出しながら、その長尺金属基板1上に、キャスティング法等により、上記ポリアミック酸溶液を塗布した後、乾燥させる。つづいて、それを加熱してイミド化することより、ポリイミド絶縁層2を形成する。   First, a roll body is prepared by winding the long metal substrate 1 formed in a strip shape into a roll shape. Although the dimension of the strip | belt-shaped elongate metal substrate 1 is not specifically limited, For example, it sets in the range of 50-350 mm in width, and the range of 50-300 m in length. Then, as shown in FIG. 2, the polyamic acid solution is applied onto the long metal substrate 1 by a casting method or the like while the long metal substrate 1 is fed out from the roll body in a strip shape, and then dried. Subsequently, the polyimide insulating layer 2 is formed by heating it to imidize.

ついで、図3に示すように、そのポリイミド絶縁層2上に、スパッタリング法により、金属薄膜を順次積層し、複数層の金属薄膜を形成する。そして、最上層の金属薄膜上に、所定パターンのフォトレジストを形成した後、エッチングにより、フォトレジスト以外の部分の金属薄膜を除去する。その後、フォトレジストを除去する。これにより、所定パターンに形成された複数層の金属薄膜からなる下部電極膜3を形成する。   Next, as shown in FIG. 3, a metal thin film is sequentially laminated on the polyimide insulating layer 2 by a sputtering method to form a plurality of layers of metal thin films. Then, after a photoresist having a predetermined pattern is formed on the uppermost metal thin film, the metal thin film other than the photoresist is removed by etching. Thereafter, the photoresist is removed. Thereby, the lower electrode film 3 made of a plurality of layers of metal thin films formed in a predetermined pattern is formed.

つぎに、図4に示すように、その下部電極膜3上に、スパッタリング法により、誘電体膜4の形成材料を積層する。そして、その上に、所定パターンのフォトレジストを形成した後、エッチングにより、フォトレジスト以外の部分の誘電体膜4の形成材料を除去する。その後、フォトレジストを除去する。これにより、所定パターンに形成された誘電体膜4を形成する。   Next, as shown in FIG. 4, a material for forming the dielectric film 4 is laminated on the lower electrode film 3 by sputtering. Then, after a photoresist having a predetermined pattern is formed thereon, the material for forming the dielectric film 4 other than the photoresist is removed by etching. Thereafter, the photoresist is removed. Thereby, the dielectric film 4 formed in a predetermined pattern is formed.

つぎに、図5に示すように、その誘電体膜4上に、スパッタリング法により、上部電極膜5の形成材料を積層する。そして、その上に、所定パターンのフォトレジストを形成した後、エッチングにより、フォトレジスト以外の部分の上部電極膜5の形成材料を除去する。その後、フォトレジストを除去する。これにより、所定パターンに形成された上部電極膜5を形成する。   Next, as shown in FIG. 5, a material for forming the upper electrode film 5 is laminated on the dielectric film 4 by sputtering. Then, after a photoresist having a predetermined pattern is formed thereon, the material for forming the upper electrode film 5 in portions other than the photoresist is removed by etching. Thereafter, the photoresist is removed. Thereby, the upper electrode film 5 formed in a predetermined pattern is formed.

さらに、図6に示すように、上記ポリイミド絶縁層2,下部電極膜3,誘電体膜4および上部電極膜5の露出表面全体に、スプレーコート法やキャスティング法等により、絶縁材料を塗布した後、硬化させることにより、絶縁層8を形成する。そして、その絶縁層8のうち、下部電極膜3および上部電極膜5に対応する部分に、エッチング等により貫通孔8a,8bを形成し、下部電極膜3の表面および上部電極膜5の表面の一部を露呈させる。   Further, as shown in FIG. 6, after the insulating material is applied to the entire exposed surfaces of the polyimide insulating layer 2, the lower electrode film 3, the dielectric film 4 and the upper electrode film 5 by a spray coating method, a casting method or the like. Then, the insulating layer 8 is formed by curing. Then, through holes 8a and 8b are formed by etching or the like in portions of the insulating layer 8 corresponding to the lower electrode film 3 and the upper electrode film 5, and the surface of the lower electrode film 3 and the surface of the upper electrode film 5 are formed. Expose part.

ついで、それを硫酸銅めっき浴に浸け、電解銅めっきを行い、上記貫通孔8a,8bにそれぞれ銅めっきからなる外部電極6,7(図1参照)を形成する。そして、薄膜コンデンサ形成部分を打ち抜き等により切断して個々の薄膜コンデンサ片を得、残りの不要部分をロール状に巻き取る。   Next, it is immersed in a copper sulfate plating bath, and electrolytic copper plating is performed to form external electrodes 6 and 7 (see FIG. 1) made of copper plating in the through holes 8a and 8b, respectively. Then, the thin film capacitor forming portion is cut by punching or the like to obtain individual thin film capacitor pieces, and the remaining unnecessary portions are wound into a roll.

このように、上記実施の形態の薄膜コンデンサは、下部電極膜3が、複数の金属薄膜が積層されたものであり、それら金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数と、上記長尺金属基板1の線膨張係数との差が3ppm/℃以内となっているため、長尺金属基板1を用いても、しわや亀裂が発生し難くなっている。その結果、個々の薄膜コンデンサ片は、電気特性が良好なものとなっている。   Thus, in the thin film capacitor of the above embodiment, the lower electrode film 3 is formed by laminating a plurality of metal thin films, and among these metal thin films, the linear expansion coefficient of the thickest metal thin film and the length Since the difference from the linear expansion coefficient of the long metal substrate 1 is within 3 ppm / ° C., wrinkles and cracks are hardly generated even when the long metal substrate 1 is used. As a result, each thin film capacitor piece has good electrical characteristics.

なお、上記実施の形態では、下部電極膜3を、複数の金属薄膜が積層されたものとしたが、1層の金属薄膜からなるものであってもよい。この場合は、その1層の金属薄膜の線膨張係数と上記長尺金属基板1の線膨張係数との差を3ppm/℃以内にする。そして、この場合、上記1層の金属薄膜の厚み(下部電極膜3全体の厚み)は、0.4〜1.5μmの範囲内に設定することが好ましく、より好ましくは0.5〜1.0μmの範囲内である。また、上記1層の金属薄膜の線膨張係数は、3〜12ppm/℃の範囲内に設定することが好ましく、より好ましくは4〜10ppm/℃の範囲内である。   In the above embodiment, the lower electrode film 3 is formed by laminating a plurality of metal thin films, but may be formed of a single metal thin film. In this case, the difference between the linear expansion coefficient of the one-layer metal thin film and the linear expansion coefficient of the long metal substrate 1 is set within 3 ppm / ° C. In this case, the thickness of the one-layer metal thin film (the thickness of the entire lower electrode film 3) is preferably set in the range of 0.4 to 1.5 μm, more preferably 0.5 to 1. It is in the range of 0 μm. The linear expansion coefficient of the one-layer metal thin film is preferably set in the range of 3 to 12 ppm / ° C, more preferably in the range of 4 to 10 ppm / ° C.

また、上記実施の形態において、薄膜コンデンサを形成した後、必要に応じて、長尺金属基板1を所定パターンにエッチングしてもよい。   In the above embodiment, after forming the thin film capacitor, the long metal substrate 1 may be etched into a predetermined pattern as necessary.

つぎに、実施例について比較例と併せて説明する。   Next, examples will be described together with comparative examples.

上記実施の形態と同様にして、薄膜コンデンサを形成した。この形成において、材料および方法は、下記のものとした。   A thin film capacitor was formed in the same manner as in the above embodiment. In this formation, the materials and methods were as follows.

〔長尺金属基板〕
厚み50μm、幅100mm、長さ100mの帯状の42アロイからなる長尺金属基板をロール状に巻装してなるロール体を準備した。そして、そのロール体から長尺金属基板を帯状に繰り出した。上記42アロイからなる長尺金属基板の線膨張係数は4.5ppm/℃である。
[Long metal substrate]
A roll body was prepared by winding a long metal substrate made of a band-shaped 42 alloy having a thickness of 50 μm, a width of 100 mm, and a length of 100 m into a roll shape. Then, a long metal substrate was drawn out from the roll body into a strip shape. The linear metal expansion coefficient of the long metal substrate made of the 42 alloy is 4.5 ppm / ° C.

〔ポリイミド絶縁層〕
ピロメリット酸二無水物100モル、m−トルイレンジアミン65モルおよび4,4′−ジアミノジフェニルエーテル35モルをN−メチルピロリジノン(溶媒)中で反応させ、ポリアミック酸溶液を得た。そして、このポリアミック酸溶液を、上記帯状に繰り出された42アロイからなる長尺金属基板上に、キャスティング法により塗布し、80℃×30分間で乾燥した後、420℃で加熱してイミド化することより、ポリイミド絶縁層を形成した。このポリイミド絶縁層の線膨張係数は6.8ppm/℃であり、その測定は、熱機械分析装置(リガク社製、TMA8310)を用いて行った(以下のポリイミド絶縁層の線膨張係数の測定も同様とした)。
[Polyimide insulation layer]
A polyamic acid solution was obtained by reacting 100 mol of pyromellitic dianhydride, 65 mol of m-toluylenediamine and 35 mol of 4,4'-diaminodiphenyl ether in N-methylpyrrolidinone (solvent). And this polyamic acid solution is apply | coated by the casting method on the long metal board | substrate which consists of the said 42 alloy extended | drawn out in the said strip | belt shape, and after drying at 80 degreeC x 30 minutes, it heats at 420 degreeC and imidizes. Thus, a polyimide insulating layer was formed. The linear expansion coefficient of this polyimide insulating layer was 6.8 ppm / ° C., and the measurement was performed using a thermomechanical analyzer (manufactured by Rigaku Corporation, TMA8310). The same).

〔下部電極膜〕
上記ポリイミド絶縁層上に、スパッタリング法により、チタン(厚み50nm)、モリブデン(厚み1μm)、チタン(厚み50nm)、ルテニウム(厚み100nm)をこの順で積層した。そして、これら積層された金属薄膜をエッチングすることにより、所定パターンの下部電極膜を形成した。上記金属薄膜のうち最も厚みの厚いモリブデンの線膨張係数は5.1ppm/℃である。
[Lower electrode film]
Titanium (thickness 50 nm), molybdenum (thickness 1 μm), titanium (thickness 50 nm), and ruthenium (thickness 100 nm) were laminated in this order on the polyimide insulating layer by sputtering. And the lower electrode film of a predetermined pattern was formed by etching these laminated metal thin films. Of the metal thin films, the thickest molybdenum has a linear expansion coefficient of 5.1 ppm / ° C.

〔誘電体膜〕
上記下部電極膜を300℃に加熱した状態で、その下部電極膜上に、スパッタリング法により、チタン酸ストロンチウム(厚み0.3μm)を積層した。そして、それをエッチングすることにより、所定パターンの誘電体膜を形成した。
[Dielectric film]
With the lower electrode film heated to 300 ° C., strontium titanate (thickness 0.3 μm) was laminated on the lower electrode film by sputtering. Then, a dielectric film having a predetermined pattern was formed by etching it.

〔上部電極膜〕
上記誘電体膜上に、スパッタリング法により、窒化チタン(厚み0.1μm)を積層した。そして、それをエッチングすることにより、所定パターンの上部電極膜を形成した。
[Upper electrode film]
Titanium nitride (thickness: 0.1 μm) was laminated on the dielectric film by sputtering. And the upper electrode film of the predetermined pattern was formed by etching it.

〔絶縁層〕
上記ポリイミド絶縁層,下部電極膜,誘電体膜および上部電極膜の露出表面全体に、スプレーコート法により、ポリイミド前駆体(絶縁材料)を塗布した後、260℃で加熱してイミド化することにより硬化させ、絶縁層を形成した。そして、エッチングにより、その絶縁層に貫通孔を形成し、下部電極膜の表面および上部電極膜の表面を露呈させた。
[Insulating layer]
By applying a polyimide precursor (insulating material) to the entire exposed surface of the polyimide insulating layer, lower electrode film, dielectric film and upper electrode film by spray coating, and then imidizing by heating at 260 ° C. Cured to form an insulating layer. Then, through holes were formed in the insulating layer by etching to expose the surface of the lower electrode film and the surface of the upper electrode film.

〔外部電極〕
硫酸銅めっき浴にて電解銅めっきを行い、上記貫通孔にそれぞれ銅めっきからなる外部電極を形成した。
[External electrode]
Electrolytic copper plating was performed in a copper sulfate plating bath, and external electrodes each made of copper plating were formed in the through holes.

そして、薄膜コンデンサ形成部分を打ち抜きにより切断して個々の薄膜コンデンサ片を得、残りの不要部分をロール状に巻き取った。   Then, the thin film capacitor forming portion was cut by punching to obtain individual thin film capacitor pieces, and the remaining unnecessary portions were wound into a roll.

上記実施例1において、ポリイミド絶縁層の形成材料であるポリアミック酸溶液を下記のものとした。形成されたポリイミド絶縁層の線膨張係数は10.3ppm/℃であった。それ以外は、上記実施例1と同様とした。   In the said Example 1, the polyamic acid solution which is a forming material of a polyimide insulating layer was as follows. The linear insulation coefficient of the formed polyimide insulating layer was 10.3 ppm / ° C. Other than that was the same as Example 1 above.

〔ポリアミック酸溶液〕
3,3′,4,4′−ビフェニルテトラカルボン酸二無水物100モル、p−フェニレンジアミン100モルをN−メチルピロリジノン(溶媒)中で反応させ、ポリアミック酸溶液を得た。そして、上記実施例1と同様にして、ポリイミド絶縁層を形成した。
[Polyamic acid solution]
100 moles of 3,3 ′, 4,4′-biphenyltetracarboxylic dianhydride and 100 moles of p-phenylenediamine were reacted in N-methylpyrrolidinone (solvent) to obtain a polyamic acid solution. Then, a polyimide insulating layer was formed in the same manner as in Example 1.

上記実施例1において、長尺金属基板を36アロイ(線膨張係数1.5ppm/℃)からなるものとし、下部電極膜部を構成する金属薄膜のうち最も厚みが厚い金属薄膜の金属材料をタングステン(線膨張係数4.5ppm/℃)とし、これら両者の線膨張係数の差を3.0ppm/℃とした。それ以外は、上記実施例1と同様とした。   In Example 1, the long metal substrate is made of 36 alloy (linear expansion coefficient 1.5 ppm / ° C.), and the metal material of the thickest metal thin film among the metal thin films constituting the lower electrode film part is tungsten. (Linear expansion coefficient 4.5 ppm / ° C.), and the difference between the two linear expansion coefficients was 3.0 ppm / ° C. Other than that was the same as Example 1 above.

上記実施例1において、ポリイミド絶縁層の形成材料であるポリアミック酸溶液を下記のものとした。形成されたポリイミド絶縁層の線膨張係数は13.8ppm/℃であった(長尺金属基板の線膨張係数との差を9.3ppm/℃とした)。それ以外は、上記実施例1と同様とした。   In the said Example 1, the polyamic acid solution which is a forming material of a polyimide insulating layer was as follows. The linear expansion coefficient of the formed polyimide insulating layer was 13.8 ppm / ° C. (the difference from the linear expansion coefficient of the long metal substrate was 9.3 ppm / ° C.). Other than that was the same as Example 1 above.

〔ポリアミック酸溶液〕
3,3′,4,4′−ビフェニルテトラカルボン酸二無水物100モル、p−フェニレンジアミン85モルおよび4,4′−ジアミノジフェニルエーテル15モルをN−メチルピロリジノン(溶媒)中で反応させ、ポリアミック酸溶液を得た。そして、上記実施例1と同様にして、ポリイミド絶縁層を形成した。
[Polyamic acid solution]
100 mol of 3,3 ', 4,4'-biphenyltetracarboxylic dianhydride, 85 mol of p-phenylenediamine and 15 mol of 4,4'-diaminodiphenyl ether were reacted in N-methylpyrrolidinone (solvent) to form a polyamic An acid solution was obtained. Then, a polyimide insulating layer was formed in the same manner as in Example 1.

上記実施例1において、ポリイミド絶縁層の形成材料であるポリアミック酸溶液を下記のものとした。形成されたポリイミド絶縁層の線膨張係数は14.9ppm/℃であった〔下部電極膜を構成する金属薄膜のうち最も厚みの厚い金属薄膜(モリブデン)の線膨張係数(5.1ppm/℃)との差を9.8ppm/℃とした〕。それ以外は、上記実施例1と同様とした。   In the said Example 1, the polyamic acid solution which is a forming material of a polyimide insulating layer was as follows. The linear expansion coefficient of the formed polyimide insulating layer was 14.9 ppm / ° C. [The linear expansion coefficient (5.1 ppm / ° C.) of the thickest metal thin film (molybdenum) among the metal thin films constituting the lower electrode film And 9.8 ppm / ° C.]. Other than that was the same as Example 1 above.

〔ポリアミック酸溶液〕
3,3′,4,4′−ビフェニルテトラカルボン酸二無水物100モル、p−フェニレンジアミン80モルおよび4,4′−ジフェニルエーテル20モルをN−メチルピロリジノン(溶媒)中で反応させ、ポリアミック酸溶液を得た。そして、上記実施例1と同様にして、ポリイミド絶縁層を形成した。
[Polyamic acid solution]
A polyamic acid is prepared by reacting 100 mol of 3,3 ', 4,4'-biphenyltetracarboxylic dianhydride, 80 mol of p-phenylenediamine and 20 mol of 4,4'-diphenyl ether in N-methylpyrrolidinone (solvent). A solution was obtained. Then, a polyimide insulating layer was formed in the same manner as in Example 1.

〔比較例1〕
上記実施例1において、長尺金属基板を36アロイ(線膨張係数1.5ppm/℃)からなるものとし、下部電極膜部を構成する金属薄膜のうち最も厚みが厚い金属薄膜の金属材料をモリブデン(線膨張係数5.1ppm/℃)とし、これら両者の線膨張係数の差を3.6ppm/℃とした。それ以外は、上記実施例1と同様とした。
[Comparative Example 1]
In Example 1, the long metal substrate is made of 36 alloy (linear expansion coefficient 1.5 ppm / ° C.), and the metal material of the thickest metal thin film among the metal thin films constituting the lower electrode film part is molybdenum. (Linear expansion coefficient 5.1 ppm / ° C.), and the difference between the two linear expansion coefficients was 3.6 ppm / ° C. Other than that was the same as Example 1 above.

〔しわ,亀裂〕
実施例1〜5および比較例1において、誘電体膜を形成した後に、下部電極膜および誘電体膜を顕微鏡で観察すると、実施例1〜5では、下部電極膜および誘電体膜に、しわも亀裂も発生していなかった。これに対して、比較例1では、しわも亀裂も発生していた。さらに、薄膜コンデンサ形成部分を打ち抜きにより切断した後に、下部電極膜および誘電体膜を顕微鏡で観察しても、上記と同様の結果を得た。その結果を下記の表1に併せて表記した。
[Wrinkles, cracks]
In Examples 1 to 5 and Comparative Example 1, when the lower electrode film and the dielectric film are observed with a microscope after the dielectric film is formed, in Examples 1 to 5, the lower electrode film and the dielectric film are wrinkled. There were no cracks. In contrast, in Comparative Example 1, wrinkles and cracks were generated. Further, the same results as described above were obtained when the lower electrode film and the dielectric film were observed with a microscope after the thin film capacitor forming portion was cut by punching. The results are also shown in Table 1 below.

〔電気特性〕
実施例1〜5および比較例1で得られた個々の薄膜コンデンサ片(各100個)について、周波数10kHzでの、静電容量(F)および損失tanδを測定した。そして、設計値に対する静電容量のずれが±5%以内で、損失tanδが0.01以下のものを良品と判定し、良品率が、95%以上の場合を◎、85%以上95%未満の場合を○、85%未満の場合を×と評価して、下記の表1に併せて表記した。
[Electrical characteristics]
With respect to the individual thin film capacitor pieces (100 pieces each) obtained in Examples 1 to 5 and Comparative Example 1, the capacitance (F) and loss tan δ at a frequency of 10 kHz were measured. When the deviation of the capacitance from the design value is within ± 5% and the loss tan δ is 0.01 or less, it is judged as a non-defective product, and when the non-defective product rate is 95% or more, ◎, 85% or more and less than 95% The case of was evaluated as ◯, and the case of less than 85% was evaluated as ×, and was also shown in Table 1 below.

Figure 0004677952
Figure 0004677952

上記表1の結果から、実施例1〜5の薄膜コンデンサでは、しわおよび亀裂の発生が防止されており、それにより、電気特性も優れていることがわかる。特に、実施例1,2では、線膨張係数の差がいずれも小さいため、電気特性が極めて優れている。実施例3では、長尺金属基板と下部電極膜部の最も厚みが厚い金属薄膜との線膨張係数の差が3.0ppm/℃と少し大きめであるため、電気特性は優れているものの実施例1,2には及ばない。また、実施例4でも、長尺金属基板とポリイミド絶縁層との線膨張係数の差が10.0ppm/℃と少し大きめであるため、電気特性は優れているものの実施例1,2には及ばない。また、実施例5でも、下部電極膜部の最も厚みが厚い金属薄膜とポリイミド絶縁層との線膨張係数の差が10.0ppm/℃と少し大きめであるため、電気特性は優れているものの実施例1,2には及ばない。   From the results of Table 1 above, it can be seen that the thin film capacitors of Examples 1 to 5 are prevented from wrinkling and cracking, and thus have excellent electrical characteristics. In particular, in Examples 1 and 2, since the difference in linear expansion coefficient is small, the electrical characteristics are extremely excellent. In Example 3, since the difference in coefficient of linear expansion between the long metal substrate and the metal thin film having the thickest bottom electrode film part is a little as large as 3.0 ppm / ° C., the electrical characteristics are excellent. Less than 1 or 2. Also in Example 4, since the difference in coefficient of linear expansion between the long metal substrate and the polyimide insulating layer is a little as large as 10.0 ppm / ° C., the electrical characteristics are excellent, but it is as long as that of Examples 1 and 2. Absent. Also in Example 5, although the difference in linear expansion coefficient between the metal thin film having the largest thickness of the lower electrode film part and the polyimide insulating layer is a little large as 10.0 ppm / ° C., the electrical characteristics are excellent. It does not extend to Examples 1 and 2.

本発明の薄膜コンデンサの一実施の形態を示す断面図である。It is sectional drawing which shows one Embodiment of the thin film capacitor of this invention. 上記薄膜コンデンサの製法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the said thin film capacitor. 上記薄膜コンデンサの製法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the said thin film capacitor. 上記薄膜コンデンサの製法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the said thin film capacitor. 上記薄膜コンデンサの製法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the said thin film capacitor. 上記薄膜コンデンサの製法を示す説明図である。It is explanatory drawing which shows the manufacturing method of the said thin film capacitor.

符号の説明Explanation of symbols

1 長尺金属基板
2 ポリイミド絶縁層
3 下部電極膜
4 誘電体膜
5 上部電極膜
1 Long metal substrate 2 Polyimide insulating layer 3 Lower electrode film 4 Dielectric film 5 Upper electrode film

Claims (4)

長尺金属基板上に形成されたポリイミド絶縁層上に、下部電極膜,誘電体膜および上部電極膜がこの順で積層されてなる薄膜コンデンサであって、上記下部電極膜が、積層された複数の金属薄膜または1層の金属薄膜からなり、上記下部電極膜を構成する複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数または上記1層の金属薄膜の線膨張係数と、上記長尺金属基板の線膨張係数との差が3ppm/℃以内であることを特徴とする薄膜コンデンサ。   A thin film capacitor in which a lower electrode film, a dielectric film, and an upper electrode film are laminated in this order on a polyimide insulating layer formed on a long metal substrate, wherein the lower electrode film is a plurality of laminated Of the metal thin film or a single metal thin film, and the linear expansion coefficient of the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film or the linear expansion coefficient of the single metal thin film, and the length A thin film capacitor characterized in that a difference from a linear expansion coefficient of a long metal substrate is within 3 ppm / ° C. 上記ポリイミド絶縁層の線膨張係数と、上記長尺金属基板の線膨張係数との差が10ppm/℃以内である請求項1記載の薄膜コンデンサ。   The thin film capacitor according to claim 1, wherein a difference between a linear expansion coefficient of the polyimide insulating layer and a linear expansion coefficient of the long metal substrate is within 10 ppm / ° C. 上記ポリイミド絶縁層の線膨張係数と、上記下部電極膜を構成する複数の金属薄膜のうち最も厚みの厚い金属薄膜の線膨張係数または上記1層の金属薄膜の線膨張係数との差が10ppm/℃以内である請求項1または2記載の薄膜コンデンサ。   The difference between the linear expansion coefficient of the polyimide insulating layer and the linear expansion coefficient of the thickest metal thin film among the plurality of metal thin films constituting the lower electrode film or the linear expansion coefficient of the one-layer metal thin film is 10 ppm / The thin film capacitor according to claim 1 or 2 which is within ° C. 上記長尺金属基板が、鉄とニッケルの合金である請求項1〜3のいずれか一項に記載の薄膜コンデンサ。   The thin metal capacitor according to any one of claims 1 to 3, wherein the long metal substrate is an alloy of iron and nickel.
JP2006146814A 2006-05-26 2006-05-26 Thin film capacitor Expired - Fee Related JP4677952B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006146814A JP4677952B2 (en) 2006-05-26 2006-05-26 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006146814A JP4677952B2 (en) 2006-05-26 2006-05-26 Thin film capacitor

Publications (2)

Publication Number Publication Date
JP2007317938A JP2007317938A (en) 2007-12-06
JP4677952B2 true JP4677952B2 (en) 2011-04-27

Family

ID=38851527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006146814A Expired - Fee Related JP4677952B2 (en) 2006-05-26 2006-05-26 Thin film capacitor

Country Status (1)

Country Link
JP (1) JP4677952B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113284885A (en) * 2021-05-14 2021-08-20 广州天极电子科技股份有限公司 Method for integrating thin film capacitor in thin film circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695591B2 (en) * 1990-09-29 1994-11-24 日本メクトロン株式会社 Flexible circuit board for mounting IC and manufacturing method thereof
JPH10150274A (en) * 1996-10-10 1998-06-02 General Electric Co <Ge> Method and structure of integrating passive element on flexible film layer
JPH11214250A (en) * 1998-01-28 1999-08-06 Kuraray Co Ltd Device and circuit board mounted with the device
JP2000164460A (en) * 1998-11-23 2000-06-16 Microcoating Technologies Inc Formation of thin film capacitor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0695591B2 (en) * 1990-09-29 1994-11-24 日本メクトロン株式会社 Flexible circuit board for mounting IC and manufacturing method thereof
JPH10150274A (en) * 1996-10-10 1998-06-02 General Electric Co <Ge> Method and structure of integrating passive element on flexible film layer
JPH11214250A (en) * 1998-01-28 1999-08-06 Kuraray Co Ltd Device and circuit board mounted with the device
JP2000164460A (en) * 1998-11-23 2000-06-16 Microcoating Technologies Inc Formation of thin film capacitor

Also Published As

Publication number Publication date
JP2007317938A (en) 2007-12-06

Similar Documents

Publication Publication Date Title
TWI450918B (en) Surface treatment method of polyimide resin and method for producing metal foil laminated body
EP3327731A1 (en) Method for fabricating flexible substrate
JP4699261B2 (en) Multilayer laminate and flexible copper-clad laminate
US6709988B2 (en) Production process of electronic component using wet etching, electronic component, and suspension for hard disk
CN101151946B (en) Multi-layer laminate and flexible copper-clad laminated substrate production method
JP5266925B2 (en) Metallized polyimide film and method for producing the same
JP5042729B2 (en) Method for modifying surface of polyimide resin layer and method for producing metal-clad laminate
JP4677952B2 (en) Thin film capacitor
JP4544588B2 (en) Laminated body
JP6917987B2 (en) Manufacturing method of flexible metal-clad laminate
JP4936729B2 (en) Flexible printed wiring board substrate and manufacturing method thereof
JP2004237596A (en) Flexible copper-clad laminated plate and its production method
JP5042728B2 (en) Method for modifying surface of polyimide resin layer and method for producing metal-clad laminate
JP4304459B2 (en) Polyimide film with metal thin film
JP4810985B2 (en) Metal-coated polyimide film
JP2008031448A (en) Manufacturing method of polyimide film and manufacturing method of laminated plate
JP5009756B2 (en) Method for producing polyimide resin layer having adhesive layer and method for producing metal tension plate
JP4810984B2 (en) Metal-coated polyimide film
JP2005329641A (en) Substrate for flexible printed circuit board and its production method
TWI654076B (en) Method of forming conductor layer, and method of producing multilayer wiring board using same
JP2007136677A (en) Metal coated polyimide film
JP2007134695A (en) Manufacturing method of metal wiring heat resistant resin board
JP4976269B2 (en) Method for producing polyimide resin layer having adhesive layer and method for producing metal-clad laminate
JP2016187893A (en) Method for producing metal foil laminated film and circuit board having metal foil laminated film produced by the same
JP2010093114A (en) Method of manufacturing circuit wiring board

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20081128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20081201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110117

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees