JP4594292B2 - フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 - Google Patents
フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 Download PDFInfo
- Publication number
- JP4594292B2 JP4594292B2 JP2006332789A JP2006332789A JP4594292B2 JP 4594292 B2 JP4594292 B2 JP 4594292B2 JP 2006332789 A JP2006332789 A JP 2006332789A JP 2006332789 A JP2006332789 A JP 2006332789A JP 4594292 B2 JP4594292 B2 JP 4594292B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- photoresist
- region
- pattern
- transmittance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 35
- 238000000034 method Methods 0.000 title description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 138
- 239000010410 layer Substances 0.000 claims description 114
- 238000002834 transmittance Methods 0.000 claims description 41
- 230000000903 blocking effect Effects 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 19
- 230000005540 biological transmission Effects 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 239000011247 coating layer Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 238000004380 ashing Methods 0.000 description 18
- 239000004020 conductor Substances 0.000 description 18
- 101000872124 Arabidopsis thaliana Histone H2A.6 Proteins 0.000 description 13
- 239000010409 thin film Substances 0.000 description 10
- 101001031348 Arabidopsis thaliana Probable histone H2A.3 Proteins 0.000 description 9
- 239000010408 film Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/50—Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Description
本発明は、フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法に関する。
最近の液晶表示装置は、消費電力が低く、携帯に便利な技術集約的であって、付加価値の高い次世代先端ディスプレイ装置として脚光を浴びている。
このような液晶表示装置のうちでも、各画素別に電圧のオン、オフが調節できるスイッチング素子である薄膜トランジスタを備えたアクティブマトリックス型の液晶表示装置が解像度及び動画像の表示能力が優れているため、最も注目を浴びている。
このような液晶表示装置のうちでも、各画素別に電圧のオン、オフが調節できるスイッチング素子である薄膜トランジスタを備えたアクティブマトリックス型の液晶表示装置が解像度及び動画像の表示能力が優れているため、最も注目を浴びている。
一般に、液晶表示装置は、薄膜トランジスタ及び画素電極を形成するアレイ基板の製造工程とカラーフィルター及び共通電極を形成するカラーフィルター基板の製造工程によって各々アレイ基板及びカラーフィルター基板を形成して、前記両基板間に、液晶を介する液晶セル工程を行って完成される。
図１は、一般の液晶表示装置の分解斜視図である。
図１に示したように、液晶表示装置は、相互に向かい合って配置された第１基板１２及び第２基板２２と、両基板１２、２２間に配置された液晶層で構成される。
図１に示したように、液晶表示装置は、相互に向かい合って配置された第１基板１２及び第２基板２２と、両基板１２、２２間に配置された液晶層で構成される。
第１基板１２には、複数個のゲート配線１４とデータ配線１６が交差して多数の画素領域Ｐを定義しており、ゲート配線１４及びデータ配線１６の交差地点には、薄膜トランジスタＴｒを備えて各画素領域Ｐの画素電極１８に連結される。
第２基板２２は、ゲート配線１４とデータ配線１６、薄膜トランジスタＴｒ等の非表示領域を遮って各画素領域Ｐに対応する格子状のブラックマトリックス２５と、格子状内部で各画素領域Ｐに対応するように順に反復配列される赤色Ｒ、緑色Ｇ、青色Ｂのサブカラーフィルター２６ａ、２６ｂ、２６ｃを含むカラーフィルター層２６と、ブラックマトリックス２５と赤色、緑色、青色のカラーフィルター層２６の全面に形成される透明な共通電極２８とを含む。
また、図には示してないが、第１基板１２及び第２基板２２の端側に沿って液晶層３０の漏洩を防ぐためのシーラントが形成される。さらに、第１基板１２と液晶層３０間及び第２基板２２と液晶層３０間には、各々第１配向膜及び第２配向膜が形成されて、第１基板１２及び第２基板２２のうち、少なくとも一つの外部面には偏光板が形成される。
第１基板１２の背面には、バックライトアセンブリが形成され液晶層３０に光を供給する。液晶層３０は、画素電極１８と共通電極２８間に形成される電界によって光の透過率を異にし、これを利用して液晶表示装置は映像を表示する。
このような構成の液晶表示装置の製造において、特に、液晶表示装置用アレイ基板を製造する場合において、配線及び電極等をパターニングするためにマスク工程が行われる。
マスク工程は、フォトレジストの塗布、現像、エッチング及びストリップ等を含む多数の単位工程を行うべきであるために、製造時間が長引いて単位時間当の生産性が低下する問題がある。
このような問題を解決するために、通常に利用される５マスク工程の代わりに、使用されるマスクの数を減少した４マスク工程が提案され利用されている。
図２Ａ〜図２Ｃは、従来の４マスク工程によってアレイ基板を製造する場合において、最も特徴的な製造工程の段階を示しており、スイッチング素子である薄膜トランジスタを含む一つの画素領域の製造段階別の工程断面図である。
図２Ａに示したように、ゲート電極５５及びゲート配線(図示せず)が基板５０上のスイッチング領域ＴｒＡに形成されて、ゲート電極５５及びゲート配線(図示せず)上にゲート絶縁膜５７が形成される。ゲート絶縁膜５７上にアクティブ層６０ａと、その上に連結れた状態のオーミックコンタクト層６１及びソース/ドレインパターン６６を利用してスイッチング領域ＴｒＡに形成される。また、ゲート絶縁膜５７の上部にデータ配線６５が形成される。ゲート電極５５及びゲート配線(図示せず)は、第１マスク(図示せず)を利用して形成されて、アクティブ層６０ａ、オーミックコンタクト層６１、ソース/ドレインパターン６６及びデータ配線６５は、第２マスク(図示せず)を利用して形成される。
ソース/ドレインパターン６６及びデータ配線６５の上部にドレインコンタクトホール７６を含む保護層７５を第３マスク(図示せず)を利用して形成し、その上部に透明導電性物質層７８を形成する。ドレインコンタクトホール７６は、ソース/ドレインパターン６６の一部を露出させて、透明導電性物質層７８は、ドレインコンタクトホール７６を通じてソース/ドレインパターン６６と接触する。
以後、透明導電性物質層７８上にフォトレジストを塗布して、塗布の特性上、その表面が平坦化する、すなわち、基板５０から第１高さｈ１を有するフォトレジスト層を８５形成する。
フォトレジスト層８５上に、光の透過領域ＴＡと遮断領域ＢＡと半透過領域ＨＴＡを有する第４マスク９１を位置させて、これを通じて露光を行う。半透過領域ＨＴＡの透過率は、透過領域ＴＡの透過率より大きくて、遮断領域ＢＡの透過率より小さい。 ここで、透過領域ＴＡの透過率は１００％であって、遮断領域ＢＡの透過率は０％であると仮定する。
図２Ｂに示したように、半透過領域ＨＴＡを有する第４マスク９１を利用して露光したフォトレジスト層(図２Ａの８５)を現像することによって、透明導電性物質層７８上に第１フォトレジストパターン８５ａ及び第２フォトレジストパターン８５ｂを形成する。第１フォトレジストパターン８５ａは、遮断領域ＢＡに対応した領域に形成されて、全然除去されずに基板５０からフォトレジスト層８５のように第１高さｈ１を有する。また、第２フォトレジストパターン８５ｂは、半透過領域ＨＴＡに対応した領域に形成されて、基板５０から第２高さｈ２を有する。第２高さｈ２は、第１高さｈ１より小さい。透過領域ＴＡに対応するフォトレジスト層８５は完全に除去される。従って、透過領域ＴＡに対応する領域、すなわち、ゲート電極５５に対応する領域の透明導電性物質層７８は、第１フォトレジストパターン８５ａ及び第２フォトレジストパターン８５ｂ間に露出される。
この時、第２高さｈ２を有する第２フォトレジストパターン８５ｂを見ると、保護層７５からの高さ、すなわち、第２フォトレジストパターン８５ｂの厚さは、保護層７５が段差を有して形成されることによって、部分的に相互に異なる厚さｔ１、ｔ２、ｔ３、すなわち、ゲート電極５５の上部のソース/ドレインパターン６６上に形成された部分(Ａ１領域)に対しては各々第１厚さｔ１を、データ配線６５とアクティブ層６０ａ上のソース/ドレインパターン６６が形成された部分(Ａ２領域)に対しては第２厚さｔ２を有して、基板５０上に配線及び電極が形成されない部分(Ａ３領域)に対しては第３厚さｔ３を有して形成される。ここで、Ａ１、Ａ２領域及びＡ３領域でその厚さｔ１、ｔ２、ｔ３に差があるのは、ソース/ドレインパターン６６とデータ配線６５の段差のせいであって、さらに、Ａ１領域とＡ２領域でその厚さｔ１、ｔ２の差があるのは、ソース/ドレインパターン６６の下部には、ゲート電極５５が形成され、これによる段差を形成するからである。
従って、図２Ｃに示したように、スイッチング領域ＴｒＡにおいて、第１フォトレジストパターン８５ａ、第２フォトレジストパターン８５ｂの外部に露出された透明導電性物質層７８とソース/ドレインパターン(図２Ｂの６６)に連結されたオーミックコンタクト層(図２Ｂの６１)を順にエッチングして、相互に離隔するオーミックコンタクト層６０ｂと、ソース電極６７及びドレイン電極６９を形成した後、基板５０上の第２フォトレジストパターン(図２Ｂの８５ｂ)の除去のためにアッシングを行う場合、第２フォトレジストパターン(図２Ｂの８５ｂ)が各部分(Ａ１、Ａ２、Ａ３領域)別に、その厚さ(図２Ｂのｔ１、ｔ２、ｔ３)を異にするために、最も厚い部分(Ａ３領域)、すなわち、保護層７５の下部に配線及び電極が形成されない部分(Ａ３領域)の第３厚さ(図２Ｂのｔ３)を有する第２フォトレジストパターン(図２Ｂの８５ｂ)が完全に除去されるようにアッシングを行う。
この場合、データ配線６５またはソース電極６７及びドレイン電極６９が形成され基板５０の表面から高く形成された透明導電性物質層７８は、第１、２厚さ(図２Ｂのｔ１、ｔ２)の第２フォトレジストパターン(図２Ｂの８５ｂ)が除去された状態で、第３厚さ(図２Ｂのｔ３)の第２フォトレジストパターン(図２Ｂの８５ｂ)が完全に除去されるまでアッシング工程に露出され、従って、段差の厚さ、すなわち、第２厚さと第１厚さの差(図２Ｂのｔ２-ｔ１)または第３厚さと第２厚さの差(図２Ｂのｔ３-ｔ２)程の厚さに対応するフォトレジストパターンをアッシングする時間がさらに必要とされて、これは、液晶表示装置用アレイ基板の製造工程時間が増加する要因となり、延いては液晶表示装置の生産性が低下する問題が発生する。
本発明は、前述したような問題を解決するために、半透過領域内に光の透過量を部分的に異にする第１及び第２半透過領域を含むことを特徴とするフォトマスクを利用して液晶表示装置用アレイ基板を製造することによって、配線及び電極による段差部と画素領域の中央部のフォトレジストパターンの厚さを一定にする。これによって、アッシングの進行時に第１及び第２半透過領域に対応するフォトレジストパターンが同時に除去されるようにして、アッシングの時間を減少させ工程時間を短縮することをその目的とする。
本発明は、前述したような目的を達成するために、液晶表示装置用アレイ基板の製造工程で利用されるフォトレジストパターンを形成するためのフォトマスクにおいて、第１透過率を有する透過領域と；第２透過率を有する遮断領域と；コーティング層を含み、第３透過率を有する第１半透過領域と；相互に離隔する多数のバー(bar)を含み、第４透過率を有する第２半透過領域とを含み、前記第３及び第４透過率は、前記第１透過率より小さくて、前記第２透過率よりは大きく、前記第３透過率は、前記第４透過率より大きいことを特徴とするフォトマスクを提供する。
前記第１透過率は、１００％であって、前記第２透過率は、０％であり、前記第３透過率は、５０％ないし６０％である。
前記第３透過率は、前記コーティング層の厚さまたはコーティング層の数によって決まる。
前記第４透過率は、２０％ないし４０％であって、また、前記第４透過率は、前記多数のバーの幅または前記多数のバー間の距離によって決まる。
第１パターンと第１パターンの上部の第２パターンが前記アレイ基板上に形成されて、前記第２パターン上に形成される物質層は、前記第１及び第２パターンによる第１段差と前記第２パターンによる第２段差とを有して、前記第１半透過領域は、前記第１段差に対応して、前記第２半透過領域は、前記第２段差に対応する。
前記物質層の上部にフォトレジスト層が形成され、前記フォトマスクを利用して前記フォトレジスト層をパターニングして前記第１及び第２段差に各々対応して、実質的に同一な厚さを有する第１及び第２フォトレジストパターンが形成される。
また、本発明は、第１金属層を蒸着してパターニングし、基板上にゲート配線とゲート電極を形成する段階と；前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；純粋非晶質シリコン層、不純物非晶質シリコン層及び第２金属層を連続的に蒸着してパターニングし、前記ゲート電極に対応するアクティブ層、オーミックコンタクト層、ソース/ドレインパターン及びデータ配線を形成する段階と；前記ソース/ドレインパターンの上部に、前記ソース/ドレインパターンを露出させるドレインコンタクトホールを含む保護層を形成する段階と；前記保護層の上部に透明導電性金属層を形成する段階と；前記透明導電性金属層の上部にフォトレジスト層を形成する段階と；透過領域、遮断領域、第１及び第２半透過領域とを含むフォトマスクを前記フォトレジスト層の上部に位置させる段階と；前記フォトレジスト層を現像して、前記ゲート電極に対応する前記透明導電性金属層を露出させる第１ないし第３フォトレジストパターンを形成する段階と；前記第１ないし第３フォトレジストパターンによって露出された前記透明導電性金属層を除去する段階と；前記第２及び第３フォトレジストパターンを除去する段階と；前記第２及び第３フォトレジストパターンの除去によって露出された透明導電性金属層を除去する段階を含み、前記第１及び第２半透過領域は、前記透過領域より小さくて前記遮断領域よりは大きい透過率を有し、前記第１半透過領域の透過率は、前記第２半透過領域より大きくて、前記第２フォトレジストパターンは、前記第３フォトレジストパターンと実質的に同一な厚さを有して、前記第１フォトレジストパターンは、前記第２及び第３フォトレジストパターンに比べて厚く、前記基板から第２フォトレジストパターンの高さは、前記第１フォトレジストパターンより厚くて、前記第３フォトレジストパターンよりは大きいことを特徴とする液晶表示装置用アレイ基板の製造方法を提供する。
前記第１ないし第３フォトレジストパターンによって露出された前記透明導電性金属層の下部のソース/ドレインパターンを除去して、前記オーミックコンタクトパターンの上部に、相互に離隔するソース及びドレイン電極を形成する段階を含む。また、前記第１フォトレジストパターンを除去する段階をさらに含む。
以下、本発明による望ましい実施例を図を参照して説明する。
本発明は、遮断領域と透過領域以外に光の透過量を異にする第１、第２半透過領域を備えるフォトマスクを利用した４マスク工程による液晶表示装置用アレイ基板製造において、前記第１、第２半透過領域に対応して下部の段差によってその厚さを異にするフォトレジストパターンを形成して、前記フォトレジストパターンの外部に露出された物質層をパターニングした後、アッシングを行って前記フォトレジストパターンを除去する場合において、前記アッシングの時間を短縮して生産性を向上させる。
液晶表示装置用アレイ基板の製造に利用する本発明によるフォトマスクの構造を説明する。
図３は、本発明によるフォトマスクの断面図である。
図３に示したように、本発明によるフォトマスク１９１は、４領域に区分されることを特徴とする。すなわち、フォトマスク１９１は、光を１００％透過する透過領域ＴＡと、光を１００％遮断する遮断領域ＢＡ、その光の透過度を異にする第１半透過領域ＨＴＡ１及び第２半透過領域ＨＴＡ２で構成される。
図３に示したように、本発明によるフォトマスク１９１は、４領域に区分されることを特徴とする。すなわち、フォトマスク１９１は、光を１００％透過する透過領域ＴＡと、光を１００％遮断する遮断領域ＢＡ、その光の透過度を異にする第１半透過領域ＨＴＡ１及び第２半透過領域ＨＴＡ２で構成される。
この時、第１半透過領域ＨＴＡ１は、光を５０％ないし６０％程度の範囲で透過させるハーフトーン領域で構成されており、第２半透過領域ＨＴＡ２は、光を２０％ないし４０％程度の範囲で透過させる多重スリット領域で構成されている。
ハーフトーン領域は、マスク１９１の上面または底面に多重コーティング処理をすることによってコーティングされたコーティング層１９３を光が通過して所定の光を吸収して、最終的に通過された光の量を除去し、いくつかのコーティング層１９３を形成するかによって光の透過量が調節されることを特徴とする。
また、多数のスリットで構成された多重スリット領域は、所定の幅を有して、光を１００％遮断する材質で構成された多数のバー１９５が一定間隔離隔して多数のバー間に光が通過する多数のスリット１９４を形成しており、バー１９５の幅とバー１９５間の離隔間隔、すなわち、スリット１９４の幅を調節することによって狭い間隔のスリット１９４を通過する光が回折され、バーに対応する領域にも光が照射されるようにして、最終的にはフォトレジスト層に到達する光の量を調節する。
ハーフトーン領域のみを有してコーティング層の厚さを異にすることによって第１、第２半透過領域を形成することもできるが、この場合、コーティング層の厚さの調節が難しくて、１回コーティングした部分と、２回コーティングした部分の透過量は、その透過量の間隔が比較的大きくなって、望む透過量を容易に得難い。
さらに、スリット領域だけでスリット幅とバーの幅を調節することによって光の透過量を異にする第１、第２半透過領域を形成することもできるが、スリット領域の場合、比較的小さな面積(すなわち、コンタクトホールや、またはチャンネル領域程度の大きさ)に対しては誤差がほとんどないまま、一定な厚さのフォトレジストパターンが形成されるが、画素領域(１００μｍＸ２００μｍ)程度の大きさに対応してスリット構造の半透過領域を形成する場合、各画素領域に対応する部分間のフォトレジストパターンの厚さの誤差が大きいので、実際の工程に適用し辛くて、また、隣接して各々スリット幅とバーの幅を異にする第１、第２半透過領域の形成時、その境界でのスリット間の干渉によって厚さの調節が難しい。
従って、本発明によるフォトマスク１９１においては、遮断領域ＢＡと透過領域ＴＡを除いた半透過領域ＨＴＡ１、ＨＴＡ２を相互に異なる透過量を有するハーフトーン領域の第１半透過領域ＨＴＡ１と多重スリット領域の第２半透過領域ＨＴＡ２とに構成する。
以後、本発明によるフォトマスクを利用して４マスク製造工程による液晶表示装置用アレイ基板の製造方法を説明する。
図４Ａないし図４Ｇは、本発明によるフォトマスクを利用して液晶表示装置用アレイ基板の各段階別の製造工程を示しており、スイッチング素子である薄膜トランジスタを含む一つの画素領域の製造工程別の断面図である。
図４Ａに示したように、絶縁基板１１０上に第１金属物質を蒸着して第１金属層を形成した後、第１金属層上にフォトレジストを塗布することによって第１フォトレジスト層を形成、透過領域と反射領域を有する第１マスクを利用した第１フォトレジスト層の露光、露光された第１フォトレジスト層の現像による第１フォトレジストパターン形成と第１フォトレジストパターンの外部に露出された第１金属層のエッチング及びフォトレジストパターンのストリップ等の工程とを含む第１マスク工程によってゲート配線(図示せず)とゲート配線から分岐した形態で画素領域Ｐ内のスイッチング領域ＴｒＡにゲート電極１１５を形成する。(第１マスク工程)
図４Ｂに示したように、ゲート配線(図示せず)とゲート電極１１５が形成された基板１１０全面に無機絶縁物質、例えば、酸化シリコンＳｉＯ２または窒化シリコンＳｉＮｘを蒸着することによってゲート絶縁膜１２４を形成し、ゲート絶縁膜１２４上に純粋非晶質シリコンと不純物非晶質シリコンを順に蒸着することによって純粋非晶質シリコン層(図示せず)と不純物非晶質シリコン層(図示せず)を形成し、不純物非晶質シリコン層(図示せず)上に第２金属物質を蒸着することによって第２金属物質層(図示せず)を形成する。
第２金属物質層上にフォトレジストを塗布して第２フォトレジスト層(図示せず)を形成し、これを透過領域と遮断領域を有する第２マスクを利用した露光及び露光された第２フォトレジスト層(図示せず)の現像によってデータ配線が形成されるべき領域及びスイッチング領域ＴｒＡに対応して第２フォトレジストパターン１８１を形成する。
以後、第２フォトレジストパターン１８１の外部に露出された第２金属物質層(図示せず)と、その下部の不純物非晶質シリコン層(図示せず)及び純粋非晶質シリコン層(図示せず)を順にエッチングして除去することによって、ゲート配線(図示せず)と交差して画素領域Ｐを定義するデータ配線１３４を形成すると同時に、スイッチング領域ＴｒＡには、最上部に連結された状態のソース/ドレインパターン１３９と、その下部に不純物非晶質シリコンに連結された状態のオーミックコンタクト層１３０と、その下部にアクティブ層１２７を形成する。
この時、工程の特性上、データ配線１３４の下部にもオーミックコンタクト層１３０とアクティブ層１２７と各々同一な物質で不純物非晶質パターン１３１と、その下部に純粋非晶質シリコンパターン１２８が形成される。
図４Ｃに示したように、データ配線１３４及びソース/ドレインパターン１３９の上部に残っている第２フォトレジストパターン(図４Ｂの１８１)をストリップ工程によって除去した後、データ配線１３４及びソース/ドレインパターン１３９上に、全面に無機絶縁物質を蒸着したりまたは有機絶縁物質をコーティングしたりして保護層１４５を形成する。
以後、保護層１４５上に第３フォトレジスト層(図示せず)を形成して、これを透過領域と遮断領域を有する第３マスク(図示せず)によって露光を行い、露光された第３フォトレジスト層(図示せず)を現像することによってソース/ドレインパターン１３９の一部、より正確には、追後にドレイン電極になる部分の一部だけに保護層１４５を露出させる形態の第３フォトレジストパターン１８３を形成して、第３フォトレジストパターン１８３をエッチングマスクとして第３フォトレジストパターン１８３の外部に露出された保護層１４５をエッチングして除去することによって保護層１４５内にソース/ドレインパターン１３９の一部を露出させるドレインコンタクトホール１４９を形成する。
図４Ｄに示したように、保護層１４５の上部に残っている第３フォトレジストパターン(図４Ｃの１８３)をストリップ工程によって除去した後、保護層１４５上に、全面に透明導電性物質、例えば、インジウム−スズ−オキサイドＩＴＯまたはインジウム−ジンク−オキサイドＩＺＯを蒸着して、ドレインコンタクトホール１４９を通じてソース/ドレインパターン１３９と接触する透明導電性物質層１５８を形成し、透明導電性物質層１５８上に新しいフォトレジストを塗布して第４フォトレジスト層１８５を形成する。
以後、第４フォトレジスト層１８５上に、本発明による遮断領域ＢＡと透過領域ＴＡ、その透過率を異にする第１半透過領域ＨＴＡ１、第２半透過領域ＨＴＡ２を有する第４マスク１９１を位置させて、第４マスク１９１によって露光を行う。
この時、光を受けた部分が現像時に残る特性のネガティブタイプのフォトレジストを使ったものを例として示している。しかし、これとは反対の特性、すなわち、光を受けた部分が現像時に除去されるポジティブタイプのフォトレジストの場合も第１半透過領域ＨＴＡ１と第２半透過領域ＨＴＡ２を、透過領域ＴＡと遮断領域ＢＡの位置を相互に逆にした状態のマスクを利用する場合、以後、形成する厚さを相互に異にする第４、第５及び第６フォトレジストパターンを形成することができる。
このようにポジティブタイプ特性を有する第４フォトレジスト層１８５上に透過領域ＴＡと遮断領域ＢＡ、通過する光の量を５０％ないし６０％に調節されたハーフトーン構造の第１半透過領域ＨＴＡ１と多重のスリット構造であって、通過する光の量を２０％ないし４０％に調節された第２半透過領域ＨＴＡ２を有する第４マスク１９１を位置させた後、第４マスク１９１によって露光を行う。
この時、第４フォトレジスト層１８５上にゲート電極１１５に対応しては遮断領域ＢＡが、ドレインコンタクトホール１４９を含みながら画素電極が形成される領域には、透過領域ＴＡが対応ずるようにマスクを位置させる。
データ配線１３４に対応して、その上部に基板１１０の表面から同一な高さで形成される部分(Ｅ領域)及びゲート電極１５５によってその上部に形成されたソース/ドレインパターン１３９において、ゲート電極１１５に対応する領域の両側の所定幅に対応しては、ハーフトーン構造の第１半透過領域ＨＴＡ１が対応するように位置させる。
また、データ配線１３４に対応して位置した第１半透過領域ＨＴＡ１の両側に所定幅を有する領域、すなわち、データ配線１３４の厚さによってその上部に形成された透明導電性物質層１５８の段差が始まる部分から各画素領域Ｐのデータ配線１３４と離隔する画素電極の端部までの領域(Ｆ領域)と、ソース/ドレインパターン１３９の上部に位置した第１半透過領域ＨＴＡ１のうち、追後にソース電極を構成する部分に対応する第１半透過領域ＨＴＡ１の外側に、ソース/ドレインパターン１３９によって発生した段差が始まる部分から画素電極の端部が形成された部分までの領域(Ｃ領域)に対応しては、各々第２半透過領域ＨＴＡ２が対応するように第４マスク１９１を位置させた後、露光を行う。
図４Ｅに示したように、露光された第４フォトレジスト層１８５を現像すると、第４マスク１９１の遮断領域ＢＡに対応する領域、すなわち、ゲート電極１１５に対応しては、第４フォトレジスト層(図４Ｄの１８５)が除去され透明導電性物質層１５８を露出させて、画素電極が形成される領域には、第４マスク１９１の透過領域ＴＡに対応する部分は、基板１１０の表面から第１高さｈ１１を有する第４フォトレジストパターン１８５ａ、第１半透過領域ＨＴＡ１に対応する部分は、基板１１０の表面から第２高さｈ１２を有する第５フォトレジストパターン１８５ｂb)、第４マスク１９１の第２半透過領域ＨＴＡ２に対応する部分は、基板１１０の表面から第３高さｈ１３を有する第６フォトレジストパターン１８５ｃが形成される。
この場合、第５フォトレジストパターン１８５ｂ及び第６フォトレジストパターン１８５ｃは、仮に基板１１０の表面からの高さｈ１２、ｈ１３は異なるとしても、透明導電性物質層１５８の表面からの高さ、すなわち、各々の厚さｔ１１、ｔ１２、ｔ１３は、ほとんど類似に形成される。
従って、第５フォトレジストパターン１８５ｂ及び第６フォトレジストパターン１８５ｃは、アッシングを行うとほとんど同じ時間に下部の透明導電性物質層１５８を露出させながら除去する。
従来のように透過領域と遮断領域、半透過領域のみを有するマスクを利用して露光して現像した場合、第５フォトレジストパターン、第６フォトレジストパターンは、基板面から同一な高さで、すなわち、第５フォトレジストパターンの基板の表面からの高さに合わせて形成されて、この時、アッシングを行うと、第５フォトレジストパターン、第６フォトレジストパターンのうち、最も厚い厚さを有するＣ領域またはＦ領域に形成された厚さｔ２、ｔ３が完全に除去される時間の間にアッシングを行う。
一方、本発明は、実質的には同じ第１半透過領域ＨＴＡ１に対応して形成されたとしても、下部のゲート電極１１５による段差によってソース/ドレインパターン１３９と対応する領域のうち、その中央部、すなわち、Ｄ領域に形成された第５フォトレジストパターン１８５ｂの第１厚さｔ１１がデータ配線１３４の上部に対応するＥ領域に形成された第５フォトレジストパターン１８５ｂの第２厚さｔ１３よりゲート電極１１５の厚さ程さらに厚く形成されるが、Ｃ領域及びＦ領域の第６フォトレジストパターン１８５ｃの第２厚さｔ１２と、Ｅ領域の第５フォトレジストパターン１８５ｂの第３厚さｔ１３はほとんど類似している。
従って、最も厚い厚さを有するＣ領域及びＦ領域の第６フォトレジストパターン１８５ｃが除去される時間の間にアッシングを行えば良いので、実在は、従来のアッシングする時間に比べて、Ｄ領域に形成された第５フォトレジストパターン１８５ｂの基板１１０の表面からの高さｈ１２からＣ領域に形成された第６フォトレジストパターン１８５ｃの基板１１０の表面からの高さｈ１３を引いた値程度の厚さを有するフォトレジストパターンをアッシングする時間ほどが減少するようになる。
前述したような第４フォトレジストパターン１８５ａ、第５フォトレジストパターン１８５ｂ、第６フォトレジストパターン１８５ｃの外部に露出された透明導電性物質層１５８と、その下部の保護層１４５とソース/ドレインパターン(図４Ｄの１３９)及び連結されたオーミックコンタクト層(図４Ｄの１３０)を順にエッチングして除去ことによってスイッチング領域ＴｒＡに相互に離隔するオーミックコンタクト層１３１と、その上部に相互に離隔するソース電極１３６及びドレイン電極１３８を形成する。
従って、各画素領域Ｐ内のスイッチング領域ＴｒＡには、ゲート電極１１５、ゲート絶縁膜１２４、アクティブ層１２７、オーミックコンタクト層１３１、ソース電極１３６及びドレイン電極１３８とで構成する薄膜トランジスタＴｒが完成される。
図４Ｆに示したように、ソース電極１３６及びドレイン電極１３８が形成された基板１１０に、アッシングを行うことによって第５及び第６フォトレジストパターン(図４Ｅの１８５ｂ、１８５ｃ)を除去する。この時、第４フォトレジストパターン１８５ａもアッシング工程によってその厚さが減少するが、その厚さが第５及び第６フォトレジストパターン(図４Ｅの１８５ｂ、１８５ｃ)の厚さよりさらに厚く形成されたために、透明導電性物質層１５８の上部に残ったままになる。
また、第５、第６フォトレジストパターン(図４Ｅの１８５ｂ、１８５ｃ)をアッシングする時間が従来に比べて減少することは、前述してため、省略する。
図４Ｇに示したように、第５、第６フォトレジストパターン(図４Ｅの１８５ｂ、１８５ｃがアッシング工程によって除去され、露出された透明導電性物質層(図４Ｆの１５８)を除去することによって、保護層１４５の上部に各画素領域Ｐ別にドレインコンタクトホール１４９を通じてスイッチング領域ＴｒＡに形成された薄膜トランジスタＴｒのドレイン電極と接触する画素電極１６１を形成する。
以後、図４Ｈに示したように、画素電極１６１の上部に残る第４フォトレジストパターン(図４Ｇの１８５ａ)をストリップ工程によって除去し、本発明の製造方法による液晶表示装置用アレイ基板１１０を完成する。
１１０：基板
１１５：ゲート電極
１２４：ゲート絶縁膜
１２７：アクティブ層
１２８：純粋非晶質シリコンパターン
１３０ａ：オーミックコンタクト層
１３１：不純物非晶質シリコンパターン
１３２：半導体層
１３４：データ配線
１３６：ソース電極
１３８：ドレイン電極
１４５：保護層
１４９：ドレインコンタクトホール
１５８：透明導電性物質層
１８５ａ：第４フォトレジストパターン
１８５ｂ：第５フォトレジストパターン
１８５ｃ：第６フォトレジストパターン
ｈ１１：第１フォトレジストパターンの高さ
ｈ１２：第２フォトレジストパターンの高さ
ｈ１３：第３フォトレジストパターンの高さ
Ｐ：画素領域
ｔ１１：第１フォトレジストパターンの厚さ
ｔ１２：第２フォトレジストパターンの厚さ
ｔ１３：第３フォトレジストパターンの厚さ
ｔ１４：第４フォトレジストパターンの厚さ
Ｔｒ：薄膜トランジスタ
ＴｒＡ：スイッチング領域
１１５：ゲート電極
１２４：ゲート絶縁膜
１２７：アクティブ層
１２８：純粋非晶質シリコンパターン
１３０ａ：オーミックコンタクト層
１３１：不純物非晶質シリコンパターン
１３２：半導体層
１３４：データ配線
１３６：ソース電極
１３８：ドレイン電極
１４５：保護層
１４９：ドレインコンタクトホール
１５８：透明導電性物質層
１８５ａ：第４フォトレジストパターン
１８５ｂ：第５フォトレジストパターン
１８５ｃ：第６フォトレジストパターン
ｈ１１：第１フォトレジストパターンの高さ
ｈ１２：第２フォトレジストパターンの高さ
ｈ１３：第３フォトレジストパターンの高さ
Ｐ：画素領域
ｔ１１：第１フォトレジストパターンの厚さ
ｔ１２：第２フォトレジストパターンの厚さ
ｔ１３：第３フォトレジストパターンの厚さ
ｔ１４：第４フォトレジストパターンの厚さ
Ｔｒ：薄膜トランジスタ
ＴｒＡ：スイッチング領域
Claims (12)
- 液晶表示装置用アレイ基板の製造工程で利用されるフォトレジストパターンを形成するためのフォトマスクにおいて、第１透過率を有する透過領域と；
第２透過率を有する遮断領域と；
コーティング層を含み、第３透過率を有する第１半透過領域と；
相互に離隔する多数のバーを含み、第４透過率を有する第２半透過領域とを含み、前記第３及び第４透過率は、前記第１透過率より小さくて、前記第２透過率よりは大きく、前 記第３透過率は、前記第４透過率より大きく、
前記第１半透過領域の側部が前記第２半透過領域の側部に接触し、前記第３透過率は前記コーティング層の厚さ及び数のいずれかにより制御される
ことを特徴とするフォトマスク。 - 前記第１透過率は、１００％であることを特徴とする請求項１に記載のフォトマスク。
- 前記第２透過率は、０％であることを特徴とする請求項１に記載のフォトマスク。
- 前記第３透過率は、５０％ないし６０％であることを特徴とする請求項１に記載のフォトマスク。
- 前記第３透過率は、前記コーティング層の厚さまたはコーティング層の数によって決まることを特徴とする請求項１に記載のフォトマスク。
- 前記第４透過率は、２０％ないし４０％であることを特徴とする請求項１に記載のフォトマスク。
- 前記第４透過率は、前記多数のバーの幅または前記多数のバー間の距離によって決まることを特徴とする請求項１に記載のフォトマスク。
- 第１パターンと第１パターンの上部の第２パターンが前記アレイ基板上に形成されて、前記第２パターン上に形成される物質層は、前記第１及び第２パターンによる第１段差と前記第２パターンによる第２段差とを有して、前記第１半透過領域は、前記第１段差に対応して、前記第２半透過領域は、前記第２段差に対応することを特徴とする請求項１に記載のフォトマスク。
- 前記物質層の上部にフォトレジスト層が形成され、前記フォトマスクを利用して前記フォトレジスト層をパターニングして前記第１及び第２段差に各々対応して、実質的に同一な厚さを有する第１及び第２フォトレジストパターンが形成されることを特徴とする請求項８に記載のフォトマスク。
- 第１金属層を蒸着してパターニングし、基板上にゲート配線とゲート電極を形成する段階と；
前記ゲート配線及び前記ゲート電極の上部にゲート絶縁膜を形成する段階と；
純粋非晶質シリコン層、不純物非晶質シリコン層及び第２金属層を連続的に蒸着してパターニングし、前記ゲート電極に対応するアクティブ層、オーミックコンタクト層、ソース/ドレインパターン及びデータ配線を形成する段階と；
前記ソース/ドレインパターンの上部に、前記ソース/ドレインパターンを露出させるドレインコンタクトホールを含む保護層を形成する段階と；
前記保護層の上部に透明導電性金属層を形成する段階と；
前記透明導電性金属層の上部にフォトレジスト層を形成する段階と；
透過領域、遮断領域、第１及び第２半透過領域とを含むフォトマスクを前記フォトレジスト層の上部に位置させる段階と；
前記フォトレジスト層を現像して、前記ゲート電極に対応する前記透明導電性金属層を露出させる第１ないし第３フォトレジストパターンを形成する段階と；
前記第１ないし第３フォトレジストパターンによって露出された前記透明導電性金属層を除去する段階と；
前記第２及び第３フォトレジストパターンを除去する段階と；
前記第２及び第３フォトレジストパターンの除去によって露出された透明導電性金属層を除去する段階を含み、前記第１及び第２半透過領域は、前記透過領域より小さくて前記遮断領域よりは大きい透過率を有し、前記第１半透過領域の透過率は、前記第２半透過領域より大きくて、前記第２フォトレジストパターンは、前記第３フォトレジストパターンと実質的に同一な厚さを有して、前記第１フォトレジストパターンは、前記第２及び第３フォトレジストパターンに比べて厚く、前記基板から第２フォトレジストパターンの高さは、前記第１フォトレジストパターンより厚くて、前記第３フォトレジストパターンよりは大きく、
前記第１半透過領域はコーティング層を含み、前記第２半透過領域は複数のバーを含み、前記第１半透過領域の側部が前記第２半透過領域の側部に接触し、前記第３透過率は前記コーティング層の厚さ及び数のいずれかにより制御される
ことを特徴とする 液晶表示装置用アレイ基板の製造方法。 - 前記第１ないし第３フォトレジストパターンによって露出された前記透明導電性金属層の下部のソース/ドレインパターンを除去して、前記オーミックコンタクトパターンの上部に、相互に離隔するソース及びドレイン電極を形成する段階をさらに含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
- 前記第１フォトレジストパターンを除去する段階をさらに含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050126809A KR101190045B1 (ko) | 2005-12-21 | 2005-12-21 | 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007171951A JP2007171951A (ja) | 2007-07-05 |
| JP4594292B2 true JP4594292B2 (ja) | 2010-12-08 |
Family
ID=38174007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006332789A Active JP4594292B2 (ja) | 2005-12-21 | 2006-12-11 | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7855033B2 (ja) |
| JP (1) | JP4594292B2 (ja) |
| KR (1) | KR101190045B1 (ja) |
| CN (1) | CN1987643B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5458486B2 (ja) * | 2006-11-22 | 2014-04-02 | 三菱電機株式会社 | アレイ基板、表示装置、及びその製造方法 |
| TWI422961B (zh) * | 2007-07-19 | 2014-01-11 | Hoya Corp | 光罩及其製造方法、圖案轉印方法、以及顯示裝置之製造方法 |
| KR101072379B1 (ko) * | 2007-07-20 | 2011-10-11 | 엘지디스플레이 주식회사 | 리프트오프 방법 및 이를 이용한 액정표시장치용 어레이기판의 제조방법 |
| US20090029266A1 (en) * | 2007-07-26 | 2009-01-29 | Richard Schenker | Multi-layer alternating phase shift mask structure |
| CN101630640B (zh) * | 2008-07-18 | 2012-09-26 | 北京京东方光电科技有限公司 | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 |
| TW201030451A (en) * | 2008-09-30 | 2010-08-16 | Hoya Corp | Multi-tone photomask and method of manufacturing the same |
| KR101325170B1 (ko) | 2010-07-09 | 2013-11-07 | 엘지디스플레이 주식회사 | 표시장치용 어레이 기판 및 그 제조방법 |
| JP2014115675A (ja) * | 2014-02-17 | 2014-06-26 | Hoya Corp | 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、及び表示装置の製造方法 |
| KR102478473B1 (ko) * | 2016-05-17 | 2022-12-19 | 삼성디스플레이 주식회사 | 증착용 마스크 제조 방법 |
| CN105842980B (zh) * | 2016-06-02 | 2020-04-24 | 京东方科技集团股份有限公司 | 掩膜板及设计方法、阵列基板及制作方法、相关显示装置 |
| CN106653768B (zh) * | 2016-12-13 | 2020-01-31 | 武汉华星光电技术有限公司 | Tft背板及其制作方法 |
| CN107145035A (zh) * | 2017-03-30 | 2017-09-08 | 惠科股份有限公司 | 光罩及其主动开关阵列基板的制造方法 |
| CN107132724B (zh) * | 2017-05-10 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种掩膜版以及阵列基板的制备方法 |
| CN107153324B (zh) * | 2017-06-22 | 2019-09-13 | 深圳市华星光电半导体显示技术有限公司 | 光罩结构及阵列基板制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594004A (ja) * | 1991-03-08 | 1993-04-16 | Nippon Oil Co Ltd | 階調マスク |
| JPH06186412A (ja) * | 1992-12-18 | 1994-07-08 | Olympus Optical Co Ltd | 微細パターンの作成方法 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2004240401A (ja) * | 2003-01-17 | 2004-08-26 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器 |
| JP2005215434A (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Display Technologies Corp | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5764739A (en) * | 1980-10-09 | 1982-04-20 | Dainippon Printing Co Ltd | Photomask substrate and photomask |
| US5786113A (en) * | 1995-06-29 | 1998-07-28 | Nec Corporation | Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern and process of fabrication thereof |
| KR101006474B1 (ko) | 2003-12-29 | 2011-01-06 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조 방법 |
| KR100616708B1 (ko) * | 2004-04-12 | 2006-08-28 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 어레이 기판 및 그 제조방법 |
-
2005
- 2005-12-21 KR KR1020050126809A patent/KR101190045B1/ko active IP Right Grant
-
2006
- 2006-12-11 CN CN200610160985XA patent/CN1987643B/zh active Active
- 2006-12-11 JP JP2006332789A patent/JP4594292B2/ja active Active
- 2006-12-15 US US11/639,744 patent/US7855033B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0594004A (ja) * | 1991-03-08 | 1993-04-16 | Nippon Oil Co Ltd | 階調マスク |
| JPH06186412A (ja) * | 1992-12-18 | 1994-07-08 | Olympus Optical Co Ltd | 微細パターンの作成方法 |
| JP2002141512A (ja) * | 2000-11-06 | 2002-05-17 | Advanced Display Inc | 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法 |
| JP2002350897A (ja) * | 2001-05-23 | 2002-12-04 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| JP2004240401A (ja) * | 2003-01-17 | 2004-08-26 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置および電子機器 |
| JP2005215434A (ja) * | 2004-01-30 | 2005-08-11 | Fujitsu Display Technologies Corp | 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101190045B1 (ko) | 2012-10-12 |
| CN1987643B (zh) | 2010-09-29 |
| US20070141481A1 (en) | 2007-06-21 |
| JP2007171951A (ja) | 2007-07-05 |
| KR20070066070A (ko) | 2007-06-27 |
| US7855033B2 (en) | 2010-12-21 |
| CN1987643A (zh) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4594292B2 (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US8305536B2 (en) | Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer | |
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20020000921A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20020054247A1 (en) | Method for fabricating an array substrate of a liquid crystal display device | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101333266B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101217157B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100924751B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101319337B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법 | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| US20050260780A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
| KR101227408B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100631372B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20020027731A (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4594292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |